CN111834440A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN111834440A
CN111834440A CN202010115605.0A CN202010115605A CN111834440A CN 111834440 A CN111834440 A CN 111834440A CN 202010115605 A CN202010115605 A CN 202010115605A CN 111834440 A CN111834440 A CN 111834440A
Authority
CN
China
Prior art keywords
region
gate
gate structure
threshold value
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010115605.0A
Other languages
English (en)
Inventor
三塚要
白川彻
安喰彻
小野泽勇一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN111834440A publication Critical patent/CN111834440A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种改善半导体装置的动态特性的半导体装置。所述半导体装置具备：晶体管，其具有多个栅极构造部；以及二极管部，其在半导体基板的下表面具有阴极区，各栅极构造部具有：栅极沟槽部；第一导电型的发射区，其在半导体基板的上表面与漂移区之间与栅极沟槽部接触地设置，并且掺杂浓度比漂移区的掺杂浓度高；以及第二导电型的基区，在发射区与漂移区之间与栅极沟槽部接触地设置，在俯视下，距阴极区的距离最近的栅极构造部的第一阈值比距阴极区的距离最远的栅极构造部的第二阈值低0.1V以上且低1V以下。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
以往，已知有在同一基板设置有绝缘栅双极型晶体管(IGBT)等晶体管、以及续流二极管(FWD)等二极管的半导体装置(例如，参照专利文献1-专利文献6)。
现有技术文献
专利文献
专利文献1：日本特开2017-41601号公报
专利文献2：日本特开2011-216825号公报
专利文献3：日本特开2015-118991号公报
专利文献4：日本特开2015-185742号公报
专利文献5：日本特开2018-6648号公报
专利文献6：日本特开2018-120990号公报
发明内容
技术问题
在半导体装置中，优选改善骤回等动态特性。
技术方案
为了解决上述课题，提供一种具备具有第一导电型的漂移区的半导体基板的半导体装置。半导体装置可以具备在半导体基板的上表面具有多个栅极构造部的晶体管部。半导体装置可以具备二极管部，所述二极管部在半导体基板的下表面具有掺杂浓度比漂移区的掺杂浓度高的第一导电型的阴极区。各栅极构造部可以具有以从半导体基板的上表面到达漂移区的方式设置的栅极沟槽部。各栅极构造部可以具有在半导体基板的上表面与漂移区之间与栅极沟槽部接触而设置的、掺杂浓度比漂移区的掺杂浓度高的第一导电型的发射区。各栅极构造部可以具有在发射区与漂移区之间与栅极沟槽部接触而设置的第二导电型的基区。在俯视下，距离阴极区最近的栅极构造部的第一阈值可以比距离阴极区最远的栅极构造部的第二阈值低0.1V以上且低1V以下。
在俯视下，具有第一阈值的栅极构造部可以与阴极区的端边平行地设置。
栅极沟槽部可以以在与阴极区的端边平行的方向上具有长边的方式设置。晶体管部可以具有栅极构造部，并且可以具有沿栅极沟槽部的长边而设置的多个栅极台面部。在多个栅极台面部中的、距离阴极区最近的栅极台面部可以设置有具有第一阈值的栅极构造部。
栅极沟槽部可以具有栅极导电部。栅极沟槽部可以具有设置在栅极导电部与所述半导体基板之间的栅极绝缘膜。具有第一阈值的栅极构造部的栅极沟槽部中的栅极绝缘膜的膜厚可以小于具有第二阈值的栅极构造部的栅极沟槽部中的栅极绝缘膜的膜厚。
具有第一阈值的栅极构造部的基区的掺杂浓度可以低于具有第二阈值的栅极构造部的基区的掺杂浓度。
具有第一阈值的栅极台面部的沟道密度可以高于具有第二阈值的栅极台面部的沟道密度。
栅极台面部在半导体基板的上表面，可以具有发射区、以及掺杂浓度比基区的掺杂浓度高的第二导电型的接触区。具有第一阈值的栅极台面部的上表面处的接触区相对于发射区的面积比可以小于具有第二阈值的栅极台面部的上表面处的接触区相对于发射区的面积比。
晶体管部可以具有栅极沟槽部、以及虚设沟槽部。在俯视下与阴极区接触的晶体管部的接近区域中的虚设沟槽部的密度可以小于距离阴极区最远的区域的中央区域中的虚设沟槽部的密度。具有第一阈值的栅极构造部可以设置在接近区域。
二极管部在半导体基板的上表面侧，可以具有载流子的寿命比其他区域的载流子的寿命低的上表面侧寿命控制区域。上表面侧寿命控制区域可以以延伸到在俯视下与阴极区接触的晶体管部的接近区域为止的方式设置。具有第一阈值的栅极构造部可以设置在接近区域。
阴极区在俯视下可以具有长边。具有第一阈值的栅极构造部可以设置在与阴极区的长边的中央对置的位置，并且可以不设置在与长边的两端对置的位置。栅极沟槽部在俯视下可以与阴极区的长边交叉。
半导体装置可以具备设置在半导体基板的上表面的上方，并且具有接触孔的层间绝缘膜。半导体装置可以具备设置在层间绝缘膜的上方，并且通过接触孔而与半导体基板接触的发射电极。在半导体基板的上表面，栅极沟槽部可以沿预定的延伸方向延伸。在延伸方向上，在具有第一阈值的栅极构造部与半导体基板的端边之间可以配置有在与延伸方向不同的方向上具有长边的接触孔。
第一阈值可以比第二阈值低0.1V以上且低0.5V以下。
应予说明，上述发明内容并没有列举本发明的必要的全部特征。另外，这些特征组的子组合也能够成为发明。
附图说明
图1是示出本发明的一个实施方式的半导体装置100的一例的俯视图。
图2是图1中的区域A的放大图。
图3是示出图2中的b-b截面的一例的图。
图4A是示出俯视下的第一栅极构造部46-1的配置例的图。
图4B是示出俯视下的第一栅极构造部46-1的其他配置例的图。
图5是对第一栅极构造部46-1的一例进行说明的图。
图6是对第一栅极构造部46-1的其他例进行说明的图。
图7是示出台面部60的上表面的掺杂区域的配置例的图。
图8是示出晶体管部70的上表面的沟槽部的配置例的图。
图9是示出b-b截面的其他例的图。
图10是示出杂质的剂量与第一栅极构造部46-1的阈值电压的下降量ΔVth的一例。
图11是对骤回现象进行说明的图。
图12是示出第一栅极构造部46-1的阈值电压的下降量ΔVth与半导体装置100的动态特性之间的关系的图。
图13是示出半导体装置100的上表面的构成例的图。
图14是示出有源部120的上表面的、阴极区82的配置例的图。
符号说明
10···半导体基板、11···阱区、12···发射区、14···基区、15···接触区、16···蓄积区、18···漂移区、20···缓冲区、21···上表面、22···集电区、23···下表面、24···集电极、29···直线部分、30···虚设沟槽部、31···前端部、32···虚设绝缘膜、34···虚设导电部、38···层间绝缘膜、39···直线部分、40···栅极沟槽部、41···前端部、42···栅极绝缘膜、44···栅极导电部、46···栅极构造部、46-1···第一栅极构造部、46-2···第二栅极构造部、52···发射电极、54···接触孔、56···接触孔、60、61···台面部、70···晶体管部、71···接近区域、73···中央区域、80···二极管部、81···延长区域、82···阴极区、83···交叉部、84···连接部、85···长边、90···边缘终端构造部、92···上表面侧寿命控制区域、100···半导体装置、102···端边、112···栅极焊盘、120···有源部、130···外周栅极布线、131···有源侧栅极布线
具体实施方式
以下，虽然通过发明的实施方式对本发明进行说明，但是以下的实施方式并不限定权利要求所涉及的发明。另外，实施方式中所说明的特征的全部组合未必是发明的技术方案所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。在基板、层或其他部件的两个主表面之中，将一个表面称为上表面，将另一个表面称为下表面。“上”、“下”的方向不限于重力方向、或实际安装半导体装置时的方向。
在本说明书中，有使用X轴、Y轴以及Z轴的直角坐标轴来说明技术事项的情况。直角坐标轴仅指定构成要素的相对位置，而不限定特定的方向。例如，Z轴并不限定表示相对于地面的高度方向。应予说明，+Z轴方向与-Z轴方向是彼此相反的方向。在没有记载正负而记载为Z轴方向的情况下，意味着与+Z轴和-Z轴平行的方向。另外，在本说明书中，有时将从+Z轴方向观察的情况称为俯视。
在本说明书中，在称为“同一”或者“相等”的情况下，也可以包括具有因制造偏差等而引起的误差的情况。该误差是例如在10％以内。
在本说明书中，将掺杂了杂质的掺杂区域的导电型作为P型或N型而进行说明。其中，各掺杂区域的导电型可以分别为相反的极性。另外，在本说明书中记载为P+型或N+型的情况下，意味着掺杂浓度比P型或N型的掺杂浓度高，在记载为P-型或N-型的情况下，意味着掺杂浓度比P型或N型的掺杂浓度低。另外，在本说明书中记载为P++型或N++型的情况下，意味着掺杂浓度比P+型或N+型的掺杂浓度高。
在本说明书中，掺杂浓度是指作为施主或受主而进行了活性化的杂质的浓度。在本说明书中，有时将施主与受主的浓度差作为掺杂浓度。该浓度差能够利用电压-电容测定法(CV法)来测定。另外，将利用扩张电阻测定法(SR)而计测到的载流子浓度作为掺杂浓度。另外，在掺杂浓度分布具有峰的情况下，可以将该峰值作为该区域的掺杂浓度。在施主或受主所存在的区域的掺杂浓度大致均匀的情况下，可以将掺杂浓度的平均值作为该区域的掺杂浓度。另外，在本说明书中，掺杂剂的浓度是指施主和受主各自的浓度。
图1是示出本发明的一个实施方式的半导体装置100的一例的俯视图。在图1中，示出将各部件投影到半导体基板10的上表面的位置。在图1中，仅示出半导体装置100的一部分部件，并省略一部分部件。
半导体装置100具备半导体基板10。半导体基板10是由硅或化合物半导体等半导体材料形成的基板。半导体基板10在俯视下具有端边102。在本说明书中仅称为俯视的情况下，意味着从半导体基板10的上表面侧进行观察。本例的半导体基板10具有在俯视下彼此相向的两组端边102。在图1中，X轴和Y轴与任意端边102平行。另外，Z轴与半导体基板10的上表面垂直。
在半导体基板10设置有有源部120。有源部120是在将半导体装置100控制为导通状态的情况下，在半导体基板10的上表面与下表面之间沿深度方向流通主电流的区域。在有源部120的上方设置有发射电极，但是在图1中省略。
在有源区120设置有包括IGBT等晶体管元件的晶体管部70、以及包括FWD等二极管元件的二极管部80。在图1中，在配置有晶体管部70的区域标注记号“I”，在配置有二极管部80的区域标注记号“F”。晶体管部70和二极管部80沿预定的排列方向(在图1中是X轴方向)并列地配置。晶体管部70和二极管部80可以沿X轴方向交替地并列地配置。在本说明书中，有时将在俯视下与排列方向垂直的方向称为延伸反向(在图1中是Y轴方向)。晶体管部70和二极管部80分别在延伸方向上可以具有长边。即，晶体管部70的Y轴方向上的长度比X轴方向上的宽度大。同样地，二极管部80的Y轴方向上的长度比X轴方向上的宽度大。晶体管部70和二极管部80的长边方向与后述的沟槽部的长边方向可以相同，也可以不同。
二极管部80在与半导体基板10的下表面接触的区域具有N+型的阴极区。在本说明书中，将设置有阴极区的区域称为二极管部80。即，二极管部80是在俯视下与阴极区重叠的区域。在半导体基板10的下表面，在除阴极区以外的区域可以设置有P+型的集电区。在本说明书中，有时将二极管部80沿Y轴方向延长到后述的栅极布线为止的延长区域81也包含于二极管部80。在延长区域81的下表面设置有集电区。
半导体装置100在半导体基板10的上方可以具有一个以上的焊盘。本例的半导体装置100具有栅极焊盘112。半导体装置100除栅极焊盘112以外，还可以具有阳极焊盘、阴极焊盘以及电流检测焊盘。各焊盘配置在端边102的附近。端边102的附近是指俯视下的端边102与发射电极之间的区域。在实际安装半导体装置100时，各焊盘经由线缆等布线而与外部的电路连接。
在栅极焊盘112施加有栅极电位。栅极焊盘112与有源部120的栅极沟槽部的导电部电连接。半导体装置100具备将栅极焊盘112与栅极沟槽部连接的栅极布线。在图1中，在栅极布线上标注斜线的阴影。
本例的栅极布线具有外周栅极布线130、以及有源侧栅极布线131。外周栅极布线130在俯视下配置在有源部120与半导体基板10的端边102之间。本例的外周栅极布线130在俯视下包围有源部120。可以将在俯视下被外周栅极布线130所包围的区域设为有源部120。另外，外周栅极布线130与栅极焊盘112连接。外周栅极布线130配置在半导体基板10的上方。外周栅极布线130可以是包括铝等的金属布线。
有源侧栅极布线131设置在有源部120。通过在有源部120设置有源侧栅极布线131，从而能够降低从栅极焊盘112到半导体基板10的各区域为止的布线长度的偏差，换而言之，能够降低施加到各区域的电压的延迟和衰减的偏差。
有源侧栅极布线131与有源部120的栅极沟槽部连接。有源侧栅极布线131配置在半导体基板10的上方。有源侧栅极布线131可以是由掺杂了杂质的多晶硅等半导体形成的布线。
有源侧栅极布线131可以与外周栅极布线130连接。本例的有源侧栅极布线131以在Y轴方向上的大致中央从一侧的外周栅极布线130到另一侧的外周栅极布线130为止将有源部120横切的方式，沿X轴方向延伸而设置。
另外，半导体装置100可以具备：未图示的温度感测部，其作为由多晶硅等形成的PN结二极管；以及未图示的电流检测部，其模拟设置在有源部120的晶体管部的动作。
本例的半导体装置100在外周栅极布线130与端边102之间具备边缘终端构造部90。边缘终端构造部90缓解半导体基板10的上表面侧的电场集中。边缘终端构造部90具有例如保护环、场板、降低表面电场、或者将它们组合而得的构造。保护环、场板、降低表面电场、或者将它们组合而得的构造可以包围有源部120而设置为环状。
图2是图1的区域A的放大图。区域A是包括晶体管部70、二极管部80、以及、有源侧栅极布线131的区域。在有源部120与外周栅极布线130相邻的区域中，可以配置外周栅极布线130来代替有源侧栅极布线131。
本例的半导体装置100具备栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14以及接触区15。栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14以及接触区15设置在半导体基板10的上表面侧的内部。栅极沟槽部40和虚设沟槽部30分别是沟槽部的一例。另外，本例的半导体装置100具备发射电极52和有源侧栅极布线131。发射电极52和有源侧栅极布线131设置在半导体基板10的上表面的上方。发射电极52和有源侧栅极布线131彼此分离地设置。
虽然在发射电极52和有源侧栅极布线131与半导体基板10的上表面之间设置有层间绝缘膜，但是在图2中省略。在本例的层间绝缘膜贯通该层间绝缘膜而设置有接触孔54。在图2中，在各接触孔54标注斜线的阴影。
发射电极52设置在栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14以及接触区15的上方。发射电极52通过接触孔54与半导体基板10的上表面的发射区12、接触区15以及基区14接触。另外，发射电极52通过设置在层间绝缘膜的接触孔而与沟槽部30内的虚设导电部连接。发射电极52可以在Y轴方向上的虚设沟槽部30的前端，与虚设沟槽部30的虚设导电部连接。
有源侧栅极布线131通过设置在层间绝缘膜的接触孔而与栅极沟槽部40连接。有源侧栅极布线131可以在Y轴方向上的栅极沟槽部40的前端部41与栅极沟槽部40的栅极导电部连接。有源侧栅极布线131不与虚设沟槽部30内的虚设导电部连接。
发射电极52由包括金属的材料形成。在图2中，示出设置有发射电极52的范围。例如，发射电极52的至少一部分的区域可以由铝或铝-硅合金形成。发射电极52在由铝等形成的区域的下层可以具有由钛和/或钛化合物等形成的势垒金属。进一步地，在接触孔内，可以具有以与势垒金属和铝等接触的方式埋入钨等而形成的插塞。
阱区11与有源侧栅极布线131重叠地设置。阱区11在不与有源侧栅极布线131重叠的范围也以预定的宽度延伸而设置。本例的阱区11相对于接触孔54的Y轴方向上的端向有源侧栅极布线131分离而设置。阱区11是掺杂浓度比基区14的掺杂浓度高的第二导电型的区域。本例的基区14是P-型，阱区11是P+型。
晶体管部70和二极管部80各自具有多个沿排列方向排列的沟槽部。在本例的晶体管部70，一个以上的栅极沟槽部40与一个以上的虚设沟槽部30沿排列方向交替地设置。在本例的二极管部80，多个虚设沟槽部30沿排列方向而设置。在本例的二极管部80没有设置栅极沟槽部40。
本例的栅极沟槽部40可以具有沿与排列方向垂直的延伸方向而延伸的两条直线部分39(沿延伸方向而为直线状的沟槽的部分)、以及将两条直线部分39连接的前端部41。图2中的延伸方向是Y轴方向。
优选前端部41的至少一部分在俯视下被设置为曲线状。通过前端部41将两条直线部分39的Y轴方向上的端部连接，从而能够缓解直线部分39的端部处的电场集中。
在晶体管部70，虚设沟槽部30设置在栅极沟槽部40的各直线部分39之间。在各直线部分39之间可以设置有一条虚设沟槽部30，也可以设置有多条虚设沟槽部30。虚设沟槽部30可以具有沿延伸方向延伸的直线形状，也可以与栅极沟槽部40同样地具有直线部分29和前端部31。图2所示的半导体装置100包括不具有前端部31的直线形状的虚设沟槽部30、以及具有前端部31的虚设沟槽部30这两者。在本说明书中，有时将各沟槽部的各直线部分作为一个沟槽部来处理。
阱区11的扩散深度可以比栅极沟槽部40和虚设沟槽部30的深度深。栅极沟槽部40和虚设沟槽部30的Y轴方向上的端部在俯视下设置在阱区11。即，在各沟槽部的Y轴方向上的端部，各沟槽部的深度方向上的底部被阱区11覆盖。由此，能够缓解各沟槽部的该底部处的电场集中。
在排列方向上各沟槽部之间设置有台面部。台面部是指在半导体基板10的内部，被沟槽部夹持的区域。作为一例，台面部的上端是半导体基板10的上表面。台面部的下端的深度位置与沟槽部的下端的深度位置相同。本例的台面部在半导体基板10的上表面，沿沟槽部而在延伸方向(Y轴方向)上延伸而设置。在本例中，在晶体管部70设置有台面部60，在二极管部80设置有台面部61。在本说明书中仅称为台面部的情况下，泛指台面部60和台面部61。
将台面部60中的、与栅极沟槽部40接触并且设置有发射区12的台面部60称为栅极台面部。在本例中，晶体管部70的台面部60是整个栅极台面部。在其他的例子中，晶体管部70可以具有不与栅极沟槽部40接触或者不设置发射区12的虚设台面部。
在各台面部都设置有基区14。将在台面部在半导体基板10的上表面露出的基区14中的、离有源侧栅极布线131最近地配置的区域设为基区14-e。在图2中，虽然示出了在各台面部的延伸方向上的一侧的端部配置的基区14-e，但是在各台面部的另一侧的端部也配置有基区14-e。在各台面部，在俯视下被基区14-e夹持的区域可以设置有第一导电型的发射区12和第二导电型的接触区15中的至少一者。本例的发射区12是N+型，接触区15是P+型。发射区12和接触区15在深度方向上可以设置在基区14与半导体基板10的上表面之间。
晶体管部70的台面部60具有在半导体基板10的上表面露出的发射区12。发射区12与栅极沟槽部40接触地设置。与栅极沟槽部40接触的台面部60可以设置有在半导体基板10的上表面露出的接触区15。
台面部60中的各接触区15和各发射区12从X轴方向上的一侧的沟槽部起，设置到另一侧的沟槽部为止。作为一例，台面部60的接触区15和发射区12沿沟槽部的延伸方向(Y轴方向)交替地配置。
在其他例子中，台面部60的接触区15和发射区12可以沿沟槽部的延伸方向(Y轴方向)而设置为条状。例如在与沟槽部接触的区域设置发射区12，在被发射区12夹持的区域设置接触区15。
在二极管部80的台面部61不设置发射区12。在台面部61的上表面可以设置有基区14和接触区15。在台面部61的上表面在被基区14-e夹持的区域可以与各基区14-e接触地设置有接触区15。在台面部61的上表面在被接触区15夹持的区域可以设置有基区14。基区14可以配置在被接触区15夹持的整个区域。
在晶体管部70，在与二极管部80接触的区域可以设置有缓冲区。缓冲区的台面部是具有与二极管部80的台面部61相同构造的虚设台面部。其中，在缓冲区的虚设台面部的下表面设置有集电区22。通过设置缓冲区，从而能够将阴极区82与栅极台面部分离地配置，并且能够抑制栅极台面部与阴极区82之间的载流子的流通。
缓冲区的台面部在半导体基板10的上表面可以具有接触区15来代替二极管部80的基区14的至少一部分。缓冲区的台面部的上表面的接触区15的面积比一个台面部60的上表面的接触区15的面积大。由此，在晶体管部70关断时等，变得易于向发射电极侧抽出空穴等载流子。
在各台面部的上方设置有接触孔54。接触孔54配置在被基区14-e夹持的区域。本例的接触孔54设置在接触区15、基区14以及发射区12各区域的上方。接触孔54不设置在与基区14-e和阱区11对应的区域。接触孔54可以配置在台面部60的排列方向(X轴方向)上的中央。
在二极管部80，在与半导体基板10的下表面相邻的区域设置有N+型的阴极区82。在半导体基板10的下表面，在没有设置阴极区82的区域可以设置有P+型的集电区22。在图2中，利用虚线来表示阴极区82和集电区22的边界。
图3是示出图2的b-b截面的一例的图。b-b截面是通过发射区12和阴极区82的XZ面。本例的半导体装置100在该截面具有半导体基板10、层间绝缘膜38、发射电极52以及集电极24。层间绝缘膜38设置在半导体基板10的上表面。层间绝缘膜38是包括添加了硼或磷等杂质的硅酸盐玻璃等绝缘膜、热氧化膜、以及、其他绝缘膜中的至少一层的膜。在层间绝缘膜38设置有在图2中说明的接触孔54。
发射电极52设置在层间绝缘膜38的上方。发射电极52通过层间绝缘膜38的接触孔54而与半导体基板10的上表面21接触。集电极24设置在半导体基板10的下表面23。发射电极52和集电极24由铝等金属材料形成。在本说明书中，将连结发射电极52与集电极24的方向(Z轴方向)称为深度方向。
半导体基板10具有N-型的漂移区18。漂移区18分别设置于晶体管部70和二极管部80。
在晶体管部70的台面部60，从半导体基板10的上表面21侧依次设置有N+型的发射区12和P-型的基区14。在基区14的下方设置有漂移区18。在台面部60可以设置有N+型的蓄积区16。蓄积区16配置在基区14与漂移区18之间。
发射区12配置在半导体基板10的上表面21与漂移区18之间。发射区12在半导体基板10的上表面21露出，并且与栅极沟槽部40接触地设置。发射区12可以与台面部60的两侧的沟槽部接触。发射区12的掺杂浓度比漂移区18的掺杂浓度高。
基区14设置在发射区12与漂移区18之间。本例的基区14与发射区12接触地设置。基区14可以与台面部60的两侧的沟槽部接触。
蓄积区16设置在基区14的下方。蓄积区16的掺杂浓度比漂移区18的掺杂浓度高。通过在漂移区18与基区14之间设置高浓度的蓄积区16，从而能够提高载流子注入促进效应(IE效应)，降低导通电压。蓄积区16可以以覆盖各台面部60中的基区14的整个下表面的方式设置。
在二极管部80的台面部61，与半导体基板10的上表面21接触而设置有P-型的基区14。在基区14的下方设置有漂移区18。在台面部61，在基区14的下方可以设置有蓄积区16。
在各晶体管部70和二极管部80，在漂移区18的下方可以设置有N+型的缓冲区20。缓冲区20的掺杂浓度比漂移区18的掺杂浓度高。缓冲区20可以作为防止从基区14的下端扩展的耗尽层到达P+型的集电区22和N+型的阴极区82的场截止层而起作用。缓冲区20在深度方向上的掺杂浓度分布中，可以具有多个峰，也可以具有单个峰。
在晶体管部70，在缓冲区20的下方设置有P+型的集电区22。在二极管部80，在缓冲区20的下方设置有N+型的阴极区82。集电区22和阴极区82在半导体基板10的下表面23露出，并且与集电极24连接。
在半导体基板10的上表面21侧设置有一个以上的栅极沟槽部40、以及一个以上的虚设沟槽部30。各沟槽部从半导体基板10的上表面21起，贯通基区14而到达漂移区18。在设置有发射区12、接触区15以及蓄积区16中的至少任一者的区域中，各沟槽部也贯通这些掺杂区域而到达漂移区18。沟槽部贯通掺杂区域不限于按照在形成掺杂区域后形成沟槽部的顺序来制造。在形成沟槽部后在沟槽部之间形成掺杂区域也被包含在沟槽部贯通掺杂区域之中。
如上述那样，在晶体管部70设置有栅极沟槽部40和虚设沟槽部30。在二极管部80设置有虚设沟槽部30，不设置栅极沟槽部40。
在本例中，晶体管部70与二极管部80在X轴方向上的边界是阴极区82与集电区22的边界。在图3的例子中，在晶体管部70的X轴方向上的端配置有虚设沟槽部30。
栅极沟槽部40具有设置在半导体基板10的上表面21的栅极沟槽、栅极绝缘膜42以及栅极导电部44。栅极绝缘膜42覆盖栅极沟槽的内壁而设置。栅极绝缘膜42可以将栅极沟槽的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部，设置在比栅极绝缘膜42更靠内侧的位置。即，栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由多晶硅等导电材料形成。
栅极导电部44在深度方向上，可以设置得比基区14更长。该截面的栅极沟槽部40在半导体基板10的上表面21被层间绝缘膜38覆盖。栅极导电部44与栅极布线电连接。若在栅极导电部44施加预定的栅极电压，则与基区14中的栅极沟槽部40接触的界面的表层形成由电子的反型层形成的沟道。
虚设沟槽部30在该截面可以具有与栅极沟槽部40相同的构造。虚设沟槽部30具有设置在半导体基板10的上表面21的虚设沟槽、虚设绝缘膜32以及虚设导电部34。虚设导电部34与发射电极52电连接。虚设绝缘膜32覆盖虚设沟槽的内壁而设置。虚设导电部34设置在虚设沟槽的内部，并且设置在比虚设绝缘膜32更靠内侧的位置。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设导电部34可以由与栅极导电部44相同的材料形成。例如虚设导电部34由多晶硅等导电材料形成。虚设导电部34可以在深度方向上具有与栅极导电部44相同的长度。
本例的栅极沟槽部40和虚设沟槽部30在半导体基板10的上表面21被层间绝缘膜38覆盖。应予说明，虚设沟槽部30和栅极沟槽部40的底部可以是向下侧凸出的曲面状(在截面中是曲线状)。
在本说明书中，将栅极沟槽部40、与该栅极沟槽部40接触的发射区12、以及、与该栅极沟槽部40接触的基区14的组合称为栅极构造部46。栅极构造部46可以仅包括台面部60的发射区12和基区14中的、与栅极沟槽部40接触的部分。
晶体管部70具有多个在X轴方向上并列的栅极构造部46。各栅极构造部46具有与各构成要素的特性对应的阈值。阈值是指在使栅极电压逐渐增加的情况下，在基区14形成沟道而使栅极构造成为导通状态的电压。阈值根据例如基区14的掺杂浓度等而确定。
半导体装置100具有不同阈值的栅极构造部46。在本例的半导体装置100设置有一个以上具有第二阈值的第二栅极构造部46-2、以及一个以上具有小于第二阈值的第一阈值的第一栅极构造部46-1。第一阈值比第二阈值低0.1V以上且低1V以下。
在本例中，在俯视下距阴极区的距离最近的栅极构造部46是具有第一阈值的第一栅极构造部46-1。从距阴极区82的距离近的栅极构造部46开始依次选择的多个栅极构造部46可以是第一栅极构造部46-1。即，晶体管部70在与二极管部80的边界部分具有第一栅极构造部46-1。在图3的例子中，距阴极区82的距离近的两个栅极构造部46是第一栅极构造部46-1。在本例中，距阴极区82的距离是指X轴方向上的距离。
另外，距阴极区82的距离最远的栅极构造部46是具有第二阈值的第二栅极构造部46-2。除第一栅极构造部46-1以外的栅极构造部46可以全部是第二栅极构造部46-2。
在晶体管部70与二极管部80的边界部分，通过发射区12、基区14以及阴极区82而形成NPN晶体管。因此，即使施加为了使晶体管部70成为导通状态的集电极-发射极间电压，在边界部分，电流也相对于施加电压而线形地增加。若施加电压达到超过集电区22附近的PN结的内建电压的电压，则成为电导率调制状态。特别地，若晶体管部70的X轴方向上的宽度被进行细微化，则边界部分的比例增加，在NPN晶体管流通的电流的比例增加。因此，晶体管部70不成为导通状态直到施加电压变为高电压，从而导致在晶体管成为导通状态时产生电压急剧地减小而电流急剧地增大的骤回现象。另外，即使不产生骤回现象，也由于妨碍电导率调制，而导致导通电压增大并且导致导通损耗增大。
根据本例的半导体装置100，在晶体管部70与二极管部80的边界部分配置阈值低的第一栅极构造部46-1。在晶体管部70导通时，阈值低的第一栅极构造部46-1比第二栅极构造部46-2更早成为导通状态。因此，在边界部分，电子从第一栅极构造部46-1被早供给，使集电区22附近的PN结早动作。因此，能够促进电导率调制。另外，能够抑制骤回现象。
图4A是示出俯视下的第一栅极构造部46-1的配置例的图。在图4A中，放大示出晶体管部70与二极管部80的边界附近。在俯视下，阴极区82可以是在Y轴方向上具有长边的矩形形状。在本例中，示出阴极区82的端边中的长边83。另外，将阴极区82的Y轴方向上的两端的位置设为Yb1、Yb2，将中央的位置设为Yc。另外，将接触孔54的Y轴方向上的两端的位置设为Yh1、Yh2。
在俯视下，第一栅极构造部46-1可以与阴极区82的端边平行地设置。本例的第一栅极构造部46-1与阴极区82的长边83平行地设置。设置第一栅极构造部46-1的方向是栅极沟槽部40具有长边的方向。另外，栅极台面部(在本例中是台面部60)沿栅极沟槽部40的长边方向而设置。即，栅极台面部的长边方向与栅极沟槽部40的长边方向是同一方向。栅极沟槽部40具有长边的方向是栅极沟槽部40的直线部分39所延伸的方向，在图4A中是Y轴方向。应予说明，设置有沿Y轴方向与发射区12接触的接触区15的区域也包括在第一栅极构造部46-1。
如上所述，在多个栅极台面部(在本例中是台面部60)中的、距阴极区82的距离最近的一个以上的栅极台面部设置有第一栅极构造部46-1。本例的第一栅极构造部46-1可以遍及在Y轴方向上周期性地配置的两个以上的发射区12而设置。第一栅极构造部46-1在Y轴方向上，可以设置在包括中央位置Yc的范围。第一栅极构造部46-1在Y轴方向上，可以设置在比阴极区82更宽的范围。即，第一栅极构造部46-1在Y轴方向上，可以一直设置到比阴极区82的端部位置Yb1、Yb2更靠外侧的位置。外侧是指远离中央位置Yc的一侧。第一栅极构造部46-1在Y轴方向上，可以设置在比接触孔54的端部位置Yh1、Yh2更靠内侧的位置。内侧是指接近中央位置Yc的一侧。第一栅极构造部46-1在Y轴方向上，可以一直设置到比接触孔54的端部位置Yh1、Yh2更靠外侧的位置。第一栅极构造部46-1可以遍及栅极台面部的所有发射区12而设置。第一栅极构造部46-1可以遍及栅极台面部的所有接触区15而设置。第一栅极构造部46-1可以遍及台面部60的Y轴方向上的整个范围而设置。
图4B是示出俯视下的第一栅极构造部46-1的其他配置例的图。本例的第一栅极构造部46-1设置在与阴极区82的中央位置Yc在X轴方向上对置的位置。即，第一栅极构造部46-1在Y轴方向上设置在包括中央位置Yc的范围。其中，本例的第一栅极构造部46-1不设置在与阴极区82的长边83的端部位置Yb1、Yb2在X轴方向上对置的位置。即第一栅极构造部46-1在Y轴方向上，设置在端部位置Yb1与Yb2之间的范围。第一栅极构造部46-1可以不设置于在Y轴方向上配置在端部位置Yb1与Yb2之间的发射区12中、最外侧的发射区12。
在台面部60，在除第一栅极构造部46-1以外的区域可以设置有第二栅极构造部46-2。第二栅极构造部46-2在Y轴方向上，可以设置在比接触孔54的端部位置Yh1、Yh2更靠内侧的位置。第二栅极构造部46-2在Y轴方向上，可以一直设置到比接触孔54的端部位置Yh1、Yh2更靠外侧的位置。
若栅极构造部46的阈值低，则在半导体基板10的下表面23侧容易产生雪崩击穿。在有源部120，有时从有源部120的外侧流入载流子。因此，雪崩击穿在有源部120的端部比较容易产生。对此，通过在台面部60的外侧部分不设置第一栅极构造部46-1，从而能够抑制该部分的雪崩击穿。另一方面，通过在台面部60的中央部分设置第一栅极构造部46-1，从而能够促进电导率调制。
图5是对第一栅极构造部46-1的一例进行说明的图。本例的第一栅极构造部46-1的栅极绝缘膜42的膜厚T1小于第二栅极构造部46-2的栅极绝缘膜42的膜厚T2。作为栅极绝缘膜42的膜厚，可以使用深度方向(Z轴方向)上的栅极沟槽部40的中央位置处的、X轴方向上的膜厚。膜厚T1可以设定在小于膜厚T2的厚度且大于膜厚T2的八成左右的厚度的范围内，优选可以是膜厚T2的99％至膜厚T2的84％。由此，第一栅极构造部46-1的第一阈值变得小于第二栅极构造部46-2的第二阈值。
通过以不同的工序和条件来形成第一栅极构造部46-1的栅极绝缘膜42、以及第二栅极构造部46-2的栅极绝缘膜42，从而能够使各栅极绝缘膜42的膜厚不同。应予说明，如图4B所示，在栅极沟槽部40的一条直线部分39设置有第一栅极构造部46-1和第二栅极构造部46-2的情况下，栅极绝缘膜42的一条直线部分39处的膜厚可以变化。
图6是对第一栅极构造部46-1的其他例进行说明的图。本例的第一栅极构造部46-1的基区14的掺杂浓度(在图6中，作为P--型)低于第二栅极构造部46-2的基区14的掺杂浓度。第一栅极构造部46-1的基区14的掺杂浓度可以设定在低于第二栅极构造部46-2的基区14的掺杂浓度且高于第二栅极构造部46-2的基区14的掺杂浓度的七成左右的掺杂浓度的范围内。由此，第一栅极构造部46-1的第一阈值变得小于第二栅极构造部46-2的第二阈值。
通过以不同的工序和条件形成第一栅极构造部46-1的基区14、以及第二栅极构造部46-2的基区14，从而能够使各基区14的掺杂浓度不同。应予说明，如图4B所示，在栅极沟槽部40的一条直线部分39设置有第一栅极构造部46-1和第二栅极构造部46-2的情况下，一个台面部60中的基区14的掺杂浓度可以变化。
应予说明，二极管部80的至少一个基区14的掺杂浓度可以与第一栅极构造部46-1的基区14的掺杂浓度相同。从例如二极管部80的台面部61中的、距晶体管部70的距离最近的台面部61开始依次选择的一个以上的台面部61的基区14的掺杂浓度可以与第一栅极构造部46-1的基区14的掺杂浓度相同。
图7是示出台面部60的上表面的掺杂区域的配置例的图。在本例中，将晶体管部70中的、X轴方向上的距二极管部80的距离为预定值以内的区域设为接近区域71。另外，将晶体管部70的X轴方向上的中央位置设为Xc，将包括中央位置Xc的晶体管部70的区域设为中央区域73。中央位置Xc是离二极管部80最远的位置。在接近区域71可以包括有多个台面部60。将接近区域71所包括的栅极构造部46设为第一栅极构造部46-1，将除接近区域71以外的中央区域73等的栅极构造部46设为第二栅极构造部46-2。
在本例中，接近区域71中的栅极台面部(在本例中是台面部60)的沟道密度高于中央区域73中的栅极台面部的沟道密度。沟道密度是指，在俯视下，单位面积所包括的沟道的比例。在本例中，可以将台面部60所包括的发射区12的面积与除发射区12以外的面积的比设为沟道密度。将接近区域71中的台面部60的发射区12的面积设为S1，将除发射区12以外的区域(在本例中是接触区15)的面积设为S2，将中央区域73中的台面部60的发射区12的面积设为S3，将除发射区12以外的区域的面积设为S4。
在本例中，面积比S1/(S1+S2)可以高于面积比S3/(S3+S4)。面积比S1/(S1+S2)可以是面积比S3/(S3+S4)的1.5倍以上，也可以是2倍以上。沟道密度(在本例中是面积比S1/(S1+S2))越高，栅极构造部46的阈值变得越小。由此，接近区域71所包括的第一栅极构造部46-1的第一阈值变得小于中央区域73等所包括的第二栅极构造部46-2的第二阈值。
另外，可以将在Y轴方向上，台面部60所包括的发射区12的长度与除发射区12以外的区域的长度的比设为沟道密度。将接近区域71中的台面部60的发射区12的长度设为L1，将除发射区12以外的区域(在本例中是接触区15)的长度设为L2，将中央区域73的台面部60的发射区12的长度设为L3，将发射区12以外的区域的长度设为L4。沟道密度L1/(L1+L2)高于沟道密度L3/(L3+L4)。沟道密度L1/(L1+L2)可以是沟道密度L3/(L3+L4)的1.5倍以上，也可以是2倍以上。
图8是示出晶体管部70的上表面的沟槽部的配置例的图。本例的晶体管部70也与图7的例子同样地，具有接近区域71和中央区域73，接近区域71的沟道密度高于中央区域73的沟道密度。
在本例中，接近区域71中的虚设沟槽部30的密度低于中央区域73中的虚设沟槽部30的密度。即，接近区域71中的栅极沟槽部40的密度高于中央区域73中的栅极沟槽部40的密度。沟槽部的密度是X轴方向上的单位宽度所包括的沟槽部的条数。在本例中，将各沟槽部的直线部分设为一个沟槽部。在图8的例子中，在除接近区域71以外的区域，栅极沟槽部40与虚设沟槽部30沿X轴方向交替地配置。对此，在接近区域71中，两个以上栅极沟槽部40沿X轴方向连续地排列。由此，接近区域71所包括的第一栅极构造部46-1的第一阈值变得小于中央区域73等所包括的第二栅极构造部46-2的第二阈值。
图9是示出b-b截面的其他例的图。本例的半导体装置100除了图3所示的半导体装置100的构成以外，还具有上表面侧寿命控制区域92。其他的构造与图3所示的半导体装置100相同。另外，在本例中，半导体装置100也具有接近区域71。
上表面侧寿命控制区域92是通过从半导体基板10的上表面21侧注入轻离子等杂质而形成的区域。该杂质是例如氦离子或质子等氢离子。在上表面侧寿命控制区域92，通过注入杂质而形成晶体缺陷，载流子的寿命因晶体缺陷而比其他区域低。
在图9中，利用叉标记来表示晶体缺陷和载流子寿命在深度方向上的分布的峰位置。该分布从叉标记开始相对于下表面23侧和上表面21侧而具有坡度。在从上表面21侧注入杂质的情况下，在杂质的通过区域也形成有晶体缺陷。因此，上表面21侧的晶体缺陷和载流子寿命的分布的坡度比下表面23侧的晶体缺陷和载流子寿命的分布的坡度平缓。通过该分布的坡度的倾斜度，能够判断是否从上表面21侧注入杂质而形成有上表面侧寿命控制区域92。上表面侧寿命控制区域92可以设置在比半导体基板10的深度方向上的中央更靠上表面21侧的位置。
二极管部80具有上表面侧寿命控制区域92。可以遍及二极管部80的X轴方向上的整个范围而设置上表面侧寿命控制区域92。通过在二极管部80设置上表面侧寿命控制区域92，从而能够使二极管部80的反向恢复时间变短，能够降低反向恢复损耗。
上表面侧寿命控制区域92以延伸到晶体管部70的接近区域71的方式而设置。即，上表面侧寿命控制区域92从二极管部80起连续设置到接近区域71为止。在本例中，在晶体管部70，将设置有上表面侧寿命控制区域92的区域设为接近区域71。
如上所述，若从半导体基板10的上表面21侧注入杂质，则在杂质的通过区域也形成有晶体缺陷。因此，在接近区域71的基区14作为沟道而起作用的部分也形成有晶体缺陷。若沟道部分的晶体缺陷密度增加，则栅极构造部46的阈值下降。由此，接近区域71所包括的第一栅极构造部46-1的第一阈值变得小于其他区域所包括的第二栅极构造部46-2的第二阈值。应予说明，上表面侧寿命控制区域92不限于从上表面侧进行的杂质注入，也可以从下表面侧到沟槽附近实施高加速的轻元素离子注入等。即使在该情况下，也能够利用峰的峰脚的影响而使栅极构造部46-1的第一阈值小于其他区域所包括的第二栅极构造部46-2的第二阈值。应予说明，在图4A至图9中所说明的各例子可以与其他例组合。也可以组合三个以上的例子。
图10示出用于形成上表面侧寿命控制区域92而注入的杂质的剂量与第一栅极构造部46-1的阈值电压的下降量ΔVth的一例。下降量ΔVth相当于第二阈值与第一阈值的差。在本例中，杂质是氦离子。在图10中，实线部分是实测值，虚线部分是计算值。应予说明，在不设置上表面侧寿命控制区域92的例子中，栅极构造部46的阈值是6V以上且6.5V以下。
在本例中，在将20V施加到发射极-集电极间的状态下，使栅极电压从0V起逐渐地增加，将流通额定电流的1/1000的电流时的栅极电压作为阈值而进行了测定。应予说明，虽然测定在整个半导体装置100流通的电流，但是如上所述，阈值低的第一栅极构造部46-1比其他区域更早地开始流通电流。因此，流通额定电流的1/1000的电流时的栅极电压能够当作第一栅极构造部46-1的阈值电压。
如图10所示，利用杂质的剂量能够控制第一栅极构造部46-1的第一阈值。应予说明，阈值电压的下降量ΔVth也根据杂质的射程(上表面侧寿命控制区域92的深度位置)进行变动。
图11是对骤回现象进行说明的图。图11示出在使发射极-集电极间电压Vce逐渐地增加的情况下的集电电流Ic。在没有产生骤回的通常波形中，若使电压Vce开始增加，则主要在NPN晶体管流通电流。若进一步使电压Vce增加，则利用电导率调制而晶体管部70作为IGBT而动作。对此，若产生骤回，则导致晶体管部70不处于导通状态直到电压Vce成为高电压，而在晶体管部70成为导通状态时电流急剧地增大。
图12是示出第一栅极构造部46-1的阈值电压的下降量ΔVth与半导体装置100的动态特性之间的关系的图。在图12中，作为半导体装置100的动态特性而评价是否产生骤回抑制效果、以及、是否稳定地动作。利用圆形标记表示产生了骤回抑制效果的情况。另外，利用圆形标记表示半导体装置100稳定地动作的情况，利用三角标记表示动作变得不稳定但是半导体装置100没有被破坏的情况，利用叉标记表示半导体装置100有可能被破坏的情况。
如图12所示，通过将第一栅极构造部46-1的ΔVth设为0.1V以上，从而能够得到骤回抑制效果。第一栅极构造部46-1的ΔVth可以是0.2V以上。
另一方面，若使ΔVth变得过大，则第一栅极构造部46-1与第二栅极构造部46-2之间的阈值电压的差变大，有半导体装置100的动作变得不稳定的情况。例如，在晶体管部70导通时，有可能导致电流局部性地集中在第一栅极构造部46-1，闩锁耐量下降。另外，若基区14的掺杂浓度过低，则有可能导致基区14的电阻值上升，闩锁耐量下降。另外，若阈值电压变小，则在半导体装置100短路时，在下表面23侧容易产生雪崩击穿。另外，若过度地形成晶体缺陷，则漏电流增大，容易产生热崩溃破坏。
如图12所示，若使ΔVth大于1.0V，则容易产生半导体装置100的破坏。因此，本例的第一栅极构造部46-1的ΔVth是1.0V以下。更优选的是，第一栅极构造部46-1的ΔVth是0.5V以下。由此，能够抑制骤回的产生，并且能够使半导体装置100稳定地动作。第一栅极构造部46-1的ΔVth可以是0.3V以下。
图13是示出半导体装置100的上表面的构成例的图。本例的半导体装置100还具备空穴抽出用的接触孔56。接触孔56在Y轴方向上设置在第一栅极构造部46-1与半导体基板10的端边102之间。通过接触孔56而将发射电极52与半导体基板10的P型的区域连接。虽然本例的接触孔56配置在基区14-e的上方，但是接触孔56也可以配置在阱区11的上方，也可以配置在其他基区14的上方，还可以配置在接触区15的上方。
接触孔56在与栅极沟槽部40的延伸方向(Y轴方向)不同的方向上具有长边。本例的接触孔56在X轴方向上具有长边。通过设置接触孔56，从而能够将从第一栅极构造部46-1的外侧朝向第一栅极构造部46-1的空穴在达到第一栅极构造部46-1之前抽出。由此，能够抑制阈值低的第一栅极构造部46-1的载流子集中。
图14是示出有源部120的上表面的阴极区82的配置例的图。本例的阴极区82在俯视下具有长边85。长边85是阴极区82的端边中的、直线部分最长的边。本例的栅极沟槽部40在俯视下与阴极区82的长边85交叉。栅极沟槽部40可以与长边85正交。在图14中，利用粗线示意地示出栅极沟槽部40。另外，省略虚设沟槽部30。
在本例中，在与栅极沟槽部40邻接的区域也设置有栅极台面部。在栅极台面部的上表面设置有与栅极沟槽部40接触的发射区12和接触区15。即，沿着栅极沟槽部40而配置有栅极构造部46。
在本例中，离阴极区82的端边最近的第一栅极构造部46-1的第一阈值小于离阴极区82的端边最远的第二栅极构造部46-2的第二阈值。阴极区82可以沿X轴方向延伸，并且沿Y轴方向具有多个与栅极沟槽部40交叉的交叉部83。栅极沟槽部40可以与多个交叉部83交叉。
阴极区82可以具有将相邻的两个交叉部83连接的连接部84。连接部84可以将交叉部83的X轴方向上的端部彼此连接。连接部84沿Y轴方向延伸而设置。阴极区82可以在俯视下弯曲地设置。
本例的有源部120也可以具有接触孔56。接触孔56配置在栅极沟槽部40与有源部120的端部之间，或阴极区82与有源部120的端部之间。接触孔56可以以包围设置有栅极沟槽部40的整个区域的方式配置。接触孔56可以沿设置有栅极沟槽部40的区域的外周而分散地配置。
以上，虽然利用实施方式对本发明进行了说明，但是本发明的技术范围不限于上述实施方式所记载的范围。对本领域技术人员来说，在上述实施方式中能够追加多种变更或改良是显而易见的。根据权利要求书所的记载可知，追加了这样的变更或改良的方式也能够包括在本发明的技术范围内。

Claims (13)

1.一种半导体装置，其特征在于，具备：
半导体基板，其具有第一导电型的漂移区；
晶体管部，其在所述半导体基板的上表面具有多个栅极构造部；以及
二极管部，其在所述半导体基板的下表面具有掺杂浓度比所述漂移区的掺杂浓度高的第一导电型的阴极区，
各栅极构造部具有：
栅极沟槽部，其以从所述半导体基板的上表面到达所述漂移区的方式设置；
第一导电型的发射区，其在所述半导体基板的上表面与所述漂移区之间，与所述栅极沟槽部接触地设置，并且掺杂浓度比所述漂移区的掺杂浓度高；以及
第二导电型的基区，其在所述发射区与所述漂移区之间，与所述栅极沟槽部接触地设置，
在俯视下，距离所述阴极区最近的所述栅极构造部的第一阈值比距离所述阴极区最远的所述栅极构造部的第二阈值低0.1V以上且低1V以下。
2.根据权利要求1所述的半导体装置，其特征在于，
在俯视下，具有所述第一阈值的所述栅极构造部与所述阴极区的端边平行地设置。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述栅极沟槽部以在与所述阴极区的端边平行的方向上具有长边的方式设置，
所述晶体管部具有所述栅极构造部，并且具有沿所述栅极沟槽部的长边而设置的多个栅极台面部，
在所述多个栅极台面部中的、距离所述阴极区最近的栅极台面部设置有具有所述第一阈值的所述栅极构造部。
4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
所述栅极沟槽部具有：
栅极导电部；以及
栅极绝缘膜，其设置在所述栅极导电部与所述半导体基板之间，
具有所述第一阈值的所述栅极构造部的所述栅极沟槽部中的所述栅极绝缘膜的膜厚小于具有所述第二阈值的所述栅极构造部的所述栅极沟槽部中的所述栅极绝缘膜的膜厚。
5.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
具有所述第一阈值的所述栅极构造部的所述基区的掺杂浓度低于具有所述第二阈值的所述栅极构造部的所述基区的掺杂浓度。
6.根据权利要求3所述的半导体装置，其特征在于，
具有所述第一阈值的所述栅极台面部的沟道密度高于具有所述第二阈值的所述栅极台面部的所述沟道密度。
7.根据权利要求6所述的半导体装置，其特征在于，
所述栅极台面部在所述半导体基板的上表面，具有所述发射区、以及掺杂浓度比所述基区的掺杂浓度高的第二导电型的接触区，
具有所述第一阈值的所述栅极台面部的上表面处的所述接触区相对于所述发射区的面积比小于具有所述第二阈值的所述栅极台面部的上表面处的所述接触区相对于所述发射区的面积比。
8.根据权利要求1至7中任一项所述的半导体装置，其特征在于，
所述晶体管部具有所述栅极沟槽部以及虚设沟槽部，
在俯视下与所述阴极区接触的所述晶体管部的接近区域中的所述栅极沟槽部的密度高于距离所述阴极区最远的区域的中央区域中的所述栅极沟槽部的密度，
具有所述第一阈值的所述栅极构造部设置在所述接近区域。
9.根据权利要求1至7中任一项所述的半导体装置，其特征在于，
所述二极管部在所述半导体基板的上表面侧，具有载流子的寿命比其他区域的载流子的寿命低的上表面侧寿命控制区域，
所述上表面侧寿命控制区域以延伸到在俯视下与所述阴极区接触的所述晶体管部的接近区域为止的方式设置，
具有所述第一阈值的所述栅极构造部设置在所述接近区域。
10.根据权利要求1至9中任一项所述的半导体装置，其特征在于，
所述阴极区在俯视下具有长边，
具有所述第一阈值的所述栅极构造部设置在与所述阴极区的所述长边的中央对置的位置，并且不设置在与所述长边的两端对置的位置。
11.根据权利要求1所述的半导体装置，其特征在于，
所述阴极区在俯视下具有长边，
所述栅极沟槽部在俯视下与所述阴极区的长边交叉。
12.根据权利要求1至11中任一项所述的半导体装置，其特征在于，
所述半导体装置还具备：
层间绝缘膜，其设置在所述半导体基板的上表面的上方，并且具有接触孔；以及
发射电极，其设置在所述层间绝缘膜的上方，并且通过所述接触孔与所述半导体基板接触，
在所述半导体基板的上表面，所述栅极沟槽部沿预定的延伸方向延伸，
在所述延伸方向上，在具有所述第一阈值的所述栅极构造部与所述半导体基板的端边之间，配置有在与所述延伸方向不同的方向上具有长边的所述接触孔。
13.根据权利要求1至12中任一项所述的半导体装置，其特征在于，
所述第一阈值比所述第二阈值低0.1V以上且低0.5V以下。
CN202010115605.0A 2019-04-16 2020-02-25 半导体装置 Pending CN111834440A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-077819 2019-04-16
JP2019077819A JP7346889B2 (ja) 2019-04-16 2019-04-16 半導体装置

Publications (1)

Publication Number Publication Date
CN111834440A true CN111834440A (zh) 2020-10-27

Family

ID=72829318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010115605.0A Pending CN111834440A (zh) 2019-04-16 2020-02-25 半导体装置

Country Status (3)

Country Link
US (1) US20200335497A1 (zh)
JP (1) JP7346889B2 (zh)
CN (1) CN111834440A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117174758A (zh) * 2023-11-03 2023-12-05 陕西亚成微电子股份有限公司 Sgt mosfet器件及制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113287201A (zh) * 2019-07-12 2021-08-20 富士电机株式会社 半导体装置
CN112687654B (zh) * 2020-12-14 2024-02-23 株洲中车时代半导体有限公司 沟槽栅igbt器件
JP7407757B2 (ja) 2021-03-17 2024-01-04 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103069571A (zh) * 2011-06-27 2013-04-24 松下电器产业株式会社 碳化硅半导体元件及其制造方法
CN105830217A (zh) * 2013-12-17 2016-08-03 丰田自动车株式会社 半导体装置
US20180190650A1 (en) * 2015-07-14 2018-07-05 Infineon Technologies Ag Method of Operating an IGBT Having Switchable and Non-Switchable Diode Cells
CN109314139A (zh) * 2016-09-20 2019-02-05 富士电机株式会社 半导体装置和半导体装置的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016125879B3 (de) * 2016-12-29 2018-06-21 Infineon Technologies Ag Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
EP3480855B1 (en) 2017-02-15 2023-09-20 Fuji Electric Co., Ltd. Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103069571A (zh) * 2011-06-27 2013-04-24 松下电器产业株式会社 碳化硅半导体元件及其制造方法
CN105830217A (zh) * 2013-12-17 2016-08-03 丰田自动车株式会社 半导体装置
US20180190650A1 (en) * 2015-07-14 2018-07-05 Infineon Technologies Ag Method of Operating an IGBT Having Switchable and Non-Switchable Diode Cells
CN109314139A (zh) * 2016-09-20 2019-02-05 富士电机株式会社 半导体装置和半导体装置的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117174758A (zh) * 2023-11-03 2023-12-05 陕西亚成微电子股份有限公司 Sgt mosfet器件及制备方法
CN117174758B (zh) * 2023-11-03 2024-02-23 陕西亚成微电子股份有限公司 Sgt mosfet器件及制备方法

Also Published As

Publication number Publication date
US20200335497A1 (en) 2020-10-22
JP7346889B2 (ja) 2023-09-20
JP2020177973A (ja) 2020-10-29

Similar Documents

Publication Publication Date Title
US8405122B2 (en) Insulated gate semiconductor device
CN111834440A (zh) 半导体装置
US20140361333A1 (en) Semiconductor device
US11532738B2 (en) Semiconductor device
US11955540B2 (en) Semiconductor device and production method
JP7456520B2 (ja) 半導体装置
CN113287201A (zh) 半导体装置
JP7395844B2 (ja) 半導体装置および製造方法
CN112752871A (zh) 半导体装置及制造方法
JP6658955B2 (ja) 半導体装置
CN111247639A (zh) 半导体装置
US20220149191A1 (en) Semiconductor device
JP7405261B2 (ja) 半導体装置
JP7459976B2 (ja) 半導体装置
WO2022239285A1 (ja) 半導体装置
CN112823414B (zh) 半导体装置及制造方法
JP7231064B2 (ja) 半導体装置
US20160049484A1 (en) Semiconductor device
US11488951B2 (en) Semiconductor device
US20240072110A1 (en) Semiconductor device and manufacturing method of semiconductor device
KR20160092337A (ko) 초접합 구조체 및 트렌치 게이트를 포함하는 전력 모스형 다이오드의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination