JP2020109811A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2020109811A JP2020109811A JP2019000807A JP2019000807A JP2020109811A JP 2020109811 A JP2020109811 A JP 2020109811A JP 2019000807 A JP2019000807 A JP 2019000807A JP 2019000807 A JP2019000807 A JP 2019000807A JP 2020109811 A JP2020109811 A JP 2020109811A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- jfet
- conductivity type
- electric field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Description
第1実施形態について説明する。本実施形態では、半導体材料としてSiCを用いたSiC半導体装置を例に挙げて説明する。本実施形態のSiC半導体装置は、半導体素子として、図1および図2に示すトレンチゲート構造の反転型の縦型MOSFETが形成されたものである。これらの図に示す縦型MOSFETは、SiC半導体装置のうちのセル領域に形成されており、そのセル領域を囲むように外周耐圧構造が形成されることでSiC半導体装置が構成されているが、ここでは縦型MOSFETのみ図示してある。なお、以下では、図1および図2に示すように、縦型MOSFETの幅方向をX方向、X方向に対して交差する縦型MOSFETの奥行方向をY方向、縦型MOSFETの厚み方向もしくは深さ方向、つまりXY平面に対する法線方向をZ方向として説明する。
まず、半導体基板として、n+型基板1を用意する。そして、図示しないCVD(chemical vapor deposition)装置を用いたエピタキシャル成長により、n+型基板1の主表面上にSiCからなるn−型層2を形成する。このとき、n+型基板1の主表面上に予めn−型層2を成長させてある所謂エピ基板を用いても良い。そして、n−型層2の上にSiCからなるJFET部3をエピタキシャル成長させるか、もしくはn−型層2に対してn型不純物をイオン注入することでJFET部3を形成する。このとき、JFET部3部3の幅LJFETやn型不純物濃度NJFETについて、上記した数式1を満たすように設定している。
JFET部3の表面に、マスク17を配置したのち、マスク17をパターニングして電界ブロック層4の形成予定領域を開口させる。そして、p型不純物をイオン注入することで、電界ブロック層4を形成する。その後、マスク17を除去する。
引き続き、JFET部3および電界ブロック層4の上にn型SiCをエピタキシャル成長させることで、n型電流分散層5を形成する。そして、n型電流分散層5の上に、p型ディープ層7の形成予定領域が開口する図示しないマスクを配置する。その後、マスクの上からp型不純物をイオン注入することでp型ディープ層7を形成する。
図示しないCVD装置を用いて、n型電流分散層5およびp型ディープ層7の上にp型ベース領域6およびn型ソース領域8を順にエピタキシャル成長させる。例えば、同じCVD装置内において、まずはp型ドーパントとなるガスを導入したエピタキシャル成長によってp型ディープ層7を形成する。続いて、p型ドーパントとなるガスの導入を停止したのち、今度はn型ドーパントとなるガスを導入したエピタキシャル成長によってn型ソース領域8を形成する。
n型ソース領域8の上にp型連結層10の形成予定位置を開口させた図示しないマスクを配置する。そして、マスクの上からp型不純物をイオン注入したのち、活性化のために1500℃以上の熱処理を行う。イオン注入する元素としては、ボロン(B)とアルミニウム(Al)のいずれか一方もしくは両方を用いている。これにより、n型ソース領域8をp型不純物のイオン注入によって打ち返してp型連結層10を形成することができる。
n型ソース領域8などの上に図示しないマスクを形成したのち、マスクのうちのゲートトレンチ11の形成予定領域を開口させる。そして、マスクを用いてRIE(Reactive Ion Etching)等の異方性エッチングを行うことで、ゲートトレンチ11を形成する。
その後、マスクを除去してから例えば熱酸化を行うことによって、ゲート絶縁膜12を形成し、ゲート絶縁膜12によってゲートトレンチ11の内壁面上およびn型ソース領域8の表面上を覆う。そして、p型不純物もしくはn型不純物がドープされたPoly−Siをデポジションした後、これをエッチバックし、少なくともゲートトレンチ11内にPoly−Siを残すことでゲート電極13を形成する。これにより、トレンチゲート構造が完成する。
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
4 電界ブロック層
5 n型電流分散層
6 p型ベース領域
8 n型ソース領域
11 ゲートトレンチ
13 ゲート電極
15 ソース電極
16 ドレイン電極
Claims (3)
- 反転型の半導体素子を備えている半導体装置であって、
第1または第2導電型の半導体基板(1)と、
前記半導体基板の上に形成され、前記半導体基板よりも低不純物濃度の第1導電型半導体で構成された第1導電型層(2)と、
前記第1導電型層の上に形成されていると共に前記半導体基板の法線方向から見て少なくとも一方向を長手方向とする線状部分を有して構成された第2導電型の半導体からなる第2導電型の電界ブロック層(4)と、
前記第1導電型層上に形成され、前記電界ブロック層に挟まれて配置されている第1導電型の半導体からなるJFET部(3)と、
前記電界ブロック層および前記JFET部の上に形成され、前記第1導電型層よりも高濃度の第1導電型の半導体からなる電流分散層(5)と、
前記電流分散層の上に形成された第2導電型の半導体からなるベース領域(6)と、
前記ベース領域の上に形成され、前記第1導電型層よりも第1導電型不純物濃度が高くされた第1導電型の半導体からなるソース領域(8)と、
前記ソース領域の表面から前記ベース領域よりも深く形成されたゲートトレンチ(11)内に、該ゲートトレンチの内壁面を覆うゲート絶縁膜(12)と該ゲート絶縁膜の上に配置されたゲート電極(13)とを備えて構成され、前記一方向と交差する方向を長手方向として複数本がストライプ状に並べられたトレンチゲート構造と、
前記ゲート電極および前記ゲート絶縁膜を覆うと共にコンタクトホールが形成された層間絶縁膜(14)と、
前記コンタクトホールを通じて、前記ソース領域にオーミック接触させられたソース電極(15)と、
前記半導体基板の裏面側に形成されたドレイン電極(16)と、を含む前記半導体素子を備え、
前記ゲート電極へのゲート電圧の印加に基づいて前記トレンチゲート構造の側面に位置する前記ベース領域にチャネル領域が形成されて前記半導体素子をオンさせ、前記ゲート電圧の印加を停止することで前記半導体素子をオフする動作を行い、
前記JFET部の幅LJFETおよび第1導電型不純物濃度NJFETは、前記チャネル領域でのピンチオフ電圧をVp、前記半導体の内蔵電圧をVbi、素電荷をq[C]、該JFET部を構成する半導体の誘電率をε、前記電界ブロック層の第2導電型不純物濃度をNDP[cm−3]、前記半導体素子の通常作動時に前記ゲート電極に対して印加されるゲート電圧よりも大きな値とされる設定値をVgxとして、
- 前記半導体素子が複数セル配置されることでセル領域が構成されており、
前記複数セルの前記半導体素子それぞれにおいて、
前記電流分散層と共に前記電界ブロック層および前記JFET部の上に形成され、前記電界ブロック層と電気的に接続された第2導電型のディープ層(7)と、
前記ソース領域を挟んで前記トレンチゲート構造と反対側に形成され、前記ベース領域を前記ソース電極に連結させる第2導電型の半導体で構成された連結層(10)と、が備えられ、
前記ベース領域は、前記電流分散層および前記ディープ層の上に形成されていて、
前記複数セルぞれぞれで、前記電界ブロック層が前記ディープ層と電気的に接続されている請求項1に記載の半導体装置。 - 前記JFET部は、前記第1導電型不純物濃度NJFETが0.5×1017〜2.0×1017/cm3とされ、前記幅LJFETが0.8μm以上とされている請求項1または2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019000807A JP7167717B2 (ja) | 2019-01-07 | 2019-01-07 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019000807A JP7167717B2 (ja) | 2019-01-07 | 2019-01-07 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020109811A true JP2020109811A (ja) | 2020-07-16 |
JP7167717B2 JP7167717B2 (ja) | 2022-11-09 |
Family
ID=71570157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019000807A Active JP7167717B2 (ja) | 2019-01-07 | 2019-01-07 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7167717B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012169386A (ja) * | 2011-02-11 | 2012-09-06 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP2012169384A (ja) * | 2011-02-11 | 2012-09-06 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
WO2017043606A1 (ja) * | 2015-09-09 | 2017-03-16 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
JP2018049928A (ja) * | 2016-09-21 | 2018-03-29 | 株式会社デンソー | 半導体装置およびその製造方法 |
-
2019
- 2019-01-07 JP JP2019000807A patent/JP7167717B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012169386A (ja) * | 2011-02-11 | 2012-09-06 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP2012169384A (ja) * | 2011-02-11 | 2012-09-06 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
WO2017043606A1 (ja) * | 2015-09-09 | 2017-03-16 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
JP2018049928A (ja) * | 2016-09-21 | 2018-03-29 | 株式会社デンソー | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7167717B2 (ja) | 2022-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11233147B2 (en) | Semiconductor device | |
CN107996003B (zh) | 绝缘栅开关器件及其制造方法 | |
US10128344B2 (en) | Semiconductor device | |
TWI390637B (zh) | 具混合井區之碳化矽裝置及用以製造該等碳化矽裝置之方法 | |
US11476360B2 (en) | Semiconductor device and method for manufacturing the same | |
US11107911B2 (en) | Semiconductor device and method for manufacturing same | |
JP6740986B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
US11201239B2 (en) | Semiconductor device including saturation current suppression layer | |
JP2007027266A (ja) | 半導体素子及びその製造方法 | |
JP2013214661A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6683083B2 (ja) | 半導体装置およびその製造方法 | |
JP4948784B2 (ja) | 半導体装置及びその製造方法 | |
WO2019009091A1 (ja) | 半導体装置およびその製造方法 | |
JP6448513B2 (ja) | 半導体装置 | |
JP7095604B2 (ja) | 半導体装置 | |
JP7206919B2 (ja) | 半導体装置 | |
JP7127315B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP7167717B2 (ja) | 半導体装置 | |
JP7127546B2 (ja) | 半導体装置 | |
US11967634B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2022190929A (ja) | 半導体装置 | |
JP2022184484A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20201030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20201030 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221010 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7167717 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |