JP6228888B2 - パワー半導体モジュール - Google Patents
パワー半導体モジュール Download PDFInfo
- Publication number
- JP6228888B2 JP6228888B2 JP2014090646A JP2014090646A JP6228888B2 JP 6228888 B2 JP6228888 B2 JP 6228888B2 JP 2014090646 A JP2014090646 A JP 2014090646A JP 2014090646 A JP2014090646 A JP 2014090646A JP 6228888 B2 JP6228888 B2 JP 6228888B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- element substrate
- electrode pad
- power semiconductor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
そこで、スイッチング素子が形成された半導体基板に温度センサを設けるようにした半導体装置がある。温度センサによる半導体基板の温度検出は、半導体基板における最も温度の高い領域の温度を検出する必要がある。このため、このような半導体装置の一例として、半導体基板に形成したスイッチング素子の中央部に空き領域を設け、この空き領域に温度センサを設けた構造とすることが知られている。この構造では、スイッチング素子を構成するIGBTのエミッタ領域を環状形状の一部が切り欠かれたC字形状に形成し、このC字形状の中央部の空き領域に温度検出用ダイオードのアノード領域とカソード領域を設けている(例えば、特許文献1参照)。
(2)本発明の他の一態様によるパワー半導体モジュールは、エミッタ電極、コレクタ電極およびゲート電極を有する絶縁ゲート型トランジスタと、温度検知素子および温度検知素子に接続されるセンサ用電極パッドとを備え、エミッタ電極、ゲート電極パッドおよびセンサ用電極パッドが一面に形成され、コレクタ電極が他面に形成された素子基板と、一面にアノード電極が形成され、他面にカソード電極が形成されたダイオードと、絶縁ゲート型トランジスタのエミッタ電極およびダイオードのアノード電極に電気的に接続された第1導体部材と、絶縁ゲート型トランジスタのコレクタ電極およびダイオードのカソード電極に電気的に接続された第2導体部材とを備える。そして、温度検知素子およびセンサ用電極パッドは、素子基板の一側辺に沿う所定領域に配設されている。第2導体部材は、素子基板の他面およびダイオードの他面に熱伝導可能に接合されている。第1導体部材は、絶縁ゲート型トランジスタの一面に熱伝導可能に接合されている。第1導体部材は、温度検知素子の少なくとも一部およびセンサ用電極パッドと重ならないように、少なくとも素子基板の所定領域に対応する領域の側辺部が素子基板の一側辺よりも内側に配設されている。素子基板には、複数個の絶縁ゲート型トランジスタ素子が形成されている。温度検知素子は、素子基板に不純物を注入して形成されたアノード領域とカソード領域とを有するダイオードである。センサ用電極パッドは、アノード領域に接続されたアノード電極パッドとカソード領域に接続されたカソード電極パッドとを含む。素子基板の少なくともアノード電極パッドとカソード電極パッドの一方の下方に、複数個の絶縁ゲート型トランジスタ素子の一部が形成されている。温度検知素子のカソード電極パッドは、絶縁ゲート型トランジスタのエミッタ電極と一体に形成されている。
[パワー半導体モジュールを備えるハイブリッド自動車のシステムの一例]
本発明のパワー半導体モジュールについて、図面を参照しながら以下詳細に説明する。本発明の実施形態に係るパワー半導体モジュールは、ハイブリッド用の自動車や純粋な電気自動車用の電力変換装置として適用可能である。先ず、本発明のパワー半導体モジュールをハイブリッド自動車の電力変換装置に適用した場合の、制御構成と電力変換装置の回路構成の代表例について、図1と図2を用いて説明する。
図2を用いて電力変換装置200の回路構成について説明する。図1に示したように、電力変換装置200は、インバータ回路140や142と、補機用の変換機43と、コンデンサモジュール500とを備えている。補機用の変換機43は、車が備える補機類を駆動するための補機用駆動モータを制御するインバータ装置である。補機用の変換機43は、例えば、図1のバッテリ136の供給電圧を更に昇圧するあるいは高い電圧からバッテリ136の供給電圧に降圧する、昇圧あるいは降圧回路である、DC−DCコンバータであっても良い。
インバータ回路140は3相ブリッジ回路を基本構成として備えており、具体的には、U相(符号U1で示す)やV相(符号V1で示す)やW相(符号W1で示す)として動作するそれぞれのアーム回路が、直流電力を送電する正極側および負極側の導体にそれぞれ並列に接続されている。なお、インバータ回路142のU相とV相とW相として動作するそれぞれのアーム回路を、インバータ回路140に対応させ、U2とV2とW2として示す。
インバータ回路142のパワー半導体モジュール300は、インバータ回路140の場合と同様の構成であり、また、補機用の変換機43はインバータ回路142と同様の構成を有しており、ここでは説明を省略する。
上下アーム直列回路に設けられた温度センサ(不図示)からは上下アーム直列回路の温度の情報がマイコンに入力されている。また、マイコンには上下アーム直列回路の直流正極側の電圧情報が入力されている。マイコンは、それらの情報に基づいて過温度検知および過電圧検知を行い、過温度或いは過電圧が検知された場合には全ての上アームIGBT155、下アームIGBT157のスイッチング動作を停止させ、上下アーム直列回路を過温度或いは過電圧から保護する。
積層導体板700は、パワーモジュールの配列方向に幅広な導電性板材から成る正極側導体板702と負極側導体板704とで絶縁シート(不図示)を挟持した、3層構造の積層配線板を構成している。積層導体板700の正極側導体板702および負極側導体板704は、コンデンサモジュール500に設けられた積層配線板501が有する正極導体板507および負極導体板505にそれぞれ接続されている。正極導体板507および負極導体板505もパワーモジュール配列方向に幅広な導電性板材から成り、絶縁シート(不図示)を挟持した3層構造の積層配線板を構成している。
図3乃至図10を用いてインバータ回路140およびインバータ回路142に使用されるパワー半導体モジュール300の詳細構成を説明する。図3(A)は、実施形態1のパワー半導体モジュール300の断面図であり、図3(B)は、本実施形態のパワー半導体モジュール300の斜視図である。なお、以下の説明では、直流正極端子、直流負極端子、
他の見方をすると、図3(B)に図示されるように、他の面より広い面を有する第1と第2の放熱面を対向した状態で配置し、上記対向する第1と第2の放熱面の3辺は上記放熱面より狭い幅で密閉された面を構成し、残りの一辺の面に開口が形成されている。上記構造は正確な直方体である必要が無く、角が図3に示す如く曲面成していても良い。このような形状の金属性のケースを有することで、モジュールケース304を水や油などの冷却媒体が流れる流路内に挿入しても、冷却媒体に対するシールをフランジ304Bにて確保できるため、冷却媒体がモジュールケース304の内部及び端子部分に侵入するのを、簡易な構成にて防ぐことができる。また、モジュールケース304外壁には、対向した放熱ベース307にフィン305が均一に形成されており、その同一面の外周には、厚みが極端に薄くなっている湾曲部304Aが形成されている。湾曲部304Aは、フィン305を加圧することで簡単に変形する程度まで厚みを極端に薄くしてあるため、モジュール一次封止体300A(図8(A)、図9(A)参照)が挿入された後の生産性が向上する。
直流正極導体板315と第一交流導体板316は略同一の平面内に配置されており、直流正極導体板315には、上アームIGBT155の一面に形成されたコレクタ電極と上アームダイオード156の一面に形成されたカソード電極が半田等の金属接合材160を介して固着され、第一交流導体板316には、下アームIGBT157のコレクタ電極と下アームダイオード158のカソード電極が半田等の金属接合材160を介して固着される。
この実施形態1のパワー半導体モジュールは、図4に示すIGBT155およびダイオード156でそれぞれが構成される2つの上アームと、IGBT157およびダイオード158でそれぞれが構成される2つの下アームとを備えている。図4(B)に示すように、2つの上アームIGBT155はそれぞれ素子基板401U1,401U2に形成され、2つの下アームIGBT155はそれぞれ素子基板401L1、401L2に形成されている。2つの上アームダイオード156は素子基板401U1,401U2とは別の基板に形成され、2つの下アームダイオード158は素子基板401L1,401L2とは別の基板に形成されている。
本発明は、上アームと下アームが一つでもよく、アームの数に限定されない。
上アーム用の素子基板401U1,401U2の一面、すなわち図4(B)の手前の面には上アームIGBT155のエミッタ電極がそれぞれ形成され、素子基板401U1,401U2のそれぞれのエミッタ電極には1枚の第二交流導体板318が半田等の金属接合材160を介して固着されている。
下アーム用の素子基板40L1,401L2の一面、すなわち図4(B)の手前の面にはエミッタ電極がそれぞれ形成され、素子基板401L1,401L2のそれぞれのエミッタ電極には1枚の直流負極導体板319が半田等の金属接合材160を介して固着されている。
また、2つの上アームIGBT155と対をなす2つの上アームダイオード156のアノード電極は、上アームIGBT155のエミッタ電極が接合される1枚の第2交流導体板318に半田等の金属接合材160を介して固着されている。2つの下アームIGBT157と対をなす2つの下アームダイオード158のアノード電極は、下アームIGBT157のエミッタ電極が接合される1枚の直流負極導体板319に半田等の金属接合材160を介して固着されている。
図6(A)は、図4(A)〜(C)に図示されたパワー半導体モジュールの補助モールド体の斜視図であり、図6(B)は、図6(A)に図示された補助モールド体の側面図であり、図6(C)は、図6(B)におけるVIc−VIc線断面図であり、図6(D)は、図6(B)における補助モールド体の内部透視図である。
図7(A)〜(C)は、本実施形態によるパワー半導体モジュール300の成型方法を説明するための図であり、パワー半導体モジュール300の一次封止金型に補助モールド体600を設置し、樹脂を充填する状態を示す断面図である。
図8(A)は、複数個のパワー半導体素子と導体板で上下アーム直列回路を構成する図4(B)を第一封止樹脂350で一次封止したモジュール一次封止体300Aの斜視図であり、図8(B)は、パワー半導体モジュール300の断面分解図である。モジュール一次封止体300Aは図7に示す方法で作ることができ、モジュール一次封止体300Aの各導体板は、パワー半導体素子の素子固着部322(図4(A)や図4(C)参照)と反対面に伝熱面(図4(B)参照)があり、第一封止樹脂350で封止した後、図8(A)に示すように、モジュール一次封止体300A表面から露出している。各導体板は、第一封止樹脂表面337(図8(A)参照)と共に、絶縁シート圧着面338を形成する。絶縁シート圧着面338は、モジュール一次封止体300Aの両面に形成される。これにより、パワー半導体素子の発熱によって発生する熱流は、第一封止樹脂350に阻害されること無く絶縁シート333に拡散して到達するため、パワー半導体素子から絶縁シート333までの熱抵抗を低くできる。
図9(A)に示すように、絶縁シート圧着面338を半硬化状態で、真空環境下にて絶縁シート圧着面338に仮圧着し、ボイドレスで密着保持する。
図10(A)、図10(B)は、パワー半導体モジュール300を電力変換装置の筺体12へ組み付ける工程を説明するための図である。筺体12は、冷却媒体が流れる流路19が形成される冷却部である、冷却ジャケット19Aを備える。冷却ジャケット19Aは、その上部に開口が形成され、かつ、この開口と対向する側に開口が形成される。上記開口からパワー半導体モジュール300が挿入され、シール800及び801とモジュールケース304のフランジ304Bにより冷媒の漏れが防止される。冷媒としては例えば水が使用され、上記冷媒は上アーム回路と下アーム回路が配置されている軸方向に、すなわちパワー半導体モジュール300の挿入方向に対してこれを横切る方向に流れる。
図4(B),(C)に示すように、この実施形態1のパワー半導体モジュールは、2つの上アームIGBT155がそれぞれ形成された2枚の素子基板401U1,401U2と、下アームIGBT157がそれぞれ形成された2枚の素子基板401L1、401L2とを有する。素子基板401U1,401U2,401L1,401L2の各々は矩形形状を有し、実質的に同一であり、以下では、上アームIGBT155が形成された素子基板に代表符号401を付して説明するが、下アームIGBT157が形成された素子基板も同様の構成である。ただし、上アームIGBT155が形成された素子基板401U1,401U2は、裏面に配置された直流正極導体板315と表面に配置された第2交流導体板318に挟まれ、下アームIGBT157が形成された素子基板401L1,401L2は裏面に配置された第2交流導体板316と表面に配置された直流負極導体板319に挟まれている点が異なっている。
IGBT155のエミッタ電極405は、素子基板401のほぼ中央部で第1のエミッタ電極405Aと、第2のエミッタ電極405Bとに分離されている。第2のエミッタ電極405Bは矩形の平面形状であるが、第1のエミッタ電極405Aは矩形形状ではなく、矩形領域413Aと、矩形領域413Aの一側辺412から素子基板401の一側辺401a側に突出する突出領域413Bを有している。
なお、電極パッド群410のそれぞれの電極パッドは、モジュール外部へ突出する外部信号端子325Uに接続される。
温度センスダイオード408は、素子基板401の一面428側に設けられている。すなわち、温度センスダイオード408は、多結晶シリコン等の半導体層中にイオン不純物を注入して形成されたアノード領域423とカソード領域424を有する。アノード領域423およびカソード領域424上には、層間絶縁膜431が形成され、層間絶縁膜431上には、アノード領域423に接続されるアノード電極425およびカソード領域424に接続されるカソード電極426が形成されている。
このようにして、素子基板401中に、複数個の素子から構成される絶縁ゲート型トランジスタ155と1個の温度センスダイオード408が形成されている。
なお、導体板318の一側辺318aがエミッタ電極405Aの一側辺412から突き出す突出長さaは、「0」、換言すれば、導体板318の一側辺318aとエミッタ電極405Aの一側辺412とは面一あってもよい。
図14において、領域R1内が最も温度が高い領域であり、領域R1からR6に向かって順に温度が低くなっている。
IGBT155がスイッチング動作をする際、エミッタ領域に主電流が流れる。素子基板401には、IGBT155を構成する多数個の絶縁ゲート型トランジスタ素子が形成されている。素子基板401の一側縁の領域411のうち、電極パッド群410が形成された領域411Aには絶縁ゲート型トランジスタ素子が形成されていない。絶縁ゲート型トランジスタ素子から発生する熱は領域411Aに伝熱されるが、領域411Aは導体板318から露出しているため、導体板318により冷却されにくい。このため、導体板318の一側辺318a付近が最も温度が高い領域となる。電極パッド群410のケルビンエミッタ電極パッド405C、ミラーIGBT電極パッド404、ゲート電極パッド403が配置された領域が最高温度より低くなっているのは、この領域には、絶縁ゲート型トランジスタ素子が形成されていないからである。
図15に図示されるように、導体板318の一側辺318aは、素子固着部323の一側辺323aと面一とされ、温度センスダイオード408の上方を覆う部分、換言すれば、平面視で、温度センスダイオード408に重なる部分を有していない。このような構造では、絶縁ゲート型トランジスタが発生する熱は、温度センスダイオード408の周縁部において導体板318に伝導され難く、二点鎖線で示す領域R1が、最高の温度領域となる。
例えば、導体板318の一側辺318aを、素子固着部323の一側辺323aと面一とした場合であっても、この一側辺318aを厚さ方向に階段状に延在して庇状部分を形成し、この庇状部分により温度センスダイオード408の上方を覆う構造とすることもできる。しかし、このように、導体板318に温度センスダイオード408の上方を覆う庇状部分を形成すると、素子基板401の最も温度が高くなる領域R1は、素子基板401の内方側に移り、素子基板401の周縁部が最も温度が高い領域でなくなる。
(1)実施形態1のパワー半導体モジュール300は、2つの上アームIGBT155を有する素子基板401U1,401U2と、2つの下アームIGBT157を有する素子基板401L1,401L2とを備えている。上アームIGBT155の素子基板401U1,401U2の一面428に導体板318が接合され、他面429に導体板315が接合されている。下アームIGBT157の素子基板401L1,401L2の一面428に導体板319が接合され、他面429に導体板316が接合されている。
各素子基板401の一側辺401a側の領域411には温度検知素子、すなわち温度センスダイオード408が設けられている。素子基板401の一側辺401aに対応する導体板318の一側辺318aは、素子基板401の一側辺401aの内側に配置されている。換言すると、導体板318は、温度センスダイオード408が設けられた素子基板401の素子形成領域411と平面視で重ならない輪郭形状である。
この結果、温度センスダイオード408が設けられている素子基板401の領域411が導体板318から露出する。領域411内には、温度センスダイオード408のアノード電極パッド406およびカソード電極パッド407も配設されている。
このような構成を採用するため、温度センスダイオード408が設けられている素子基板401の領域411の温度は、IGBT155が発生する熱により温度が最高となる領域となる。
これにより、温度センスダイオード408を素子基板401の一側縁の領域411に設けても、IGBT155の最高温度を検出することができる。従って、温度センスダイオード408と共にアノード電極パッド406およびカソード電極パッド407を素子基板401の一側縁の領域411に配置して、アノード電極425とアノード電極パッド406とを接続する接続配線441、およびカソード電極426とカソード電極パッド407とを接続する接続配線442の長さを短くすることができる。
接続配線441、442の長さが短くなるため、接続配線441、442周囲の面積を小さくすることができ、素子基板401の面積を小さくすることが可能となるので、パワー半導体モジュール300の小型化を図ることができる。
(3)接続配線441、442が一側縁の領域411の領域に形成することができ、素子基板401の中央部まで引き回す必要がなくなるため、エミッタ電極405A、405Bの形状が簡単となり、エミッタ電極405A、405Bに固着する導体板318、319の取付けが容易となるため、生産性が向上する。
図16は、本発明によるパワー半導体モジュールの実施形態2としての素子基板の電極および電極パッドのレイアウト図であり、図17は、図16に図示された素子基板を有する素子基板ブロック300Bのレイアウト図である。
実施形態2の素子基板401では、エミッタ電極405Aの突出領域413Bおよびエミッタ電極405Bの突出領域414が、有機保護膜415から露出している。
エミッタ電極405A、405Bおよびダイオード156の一面に固着される導体板318は、突出領域413Bおよび414を覆って形成されている。すなわち、導体板318の一側辺318aは、エミッタ電極405Aの側辺部412aの外側に延在する側辺部318a1と、側辺部318a1から突出領域413Bの側辺に沿って段状に突出して突出領域413Bおよび414の外側に延在する側辺部318a2とを有する。
突出長さa1およびa2は、それぞれ、導体板318の他の3つの側辺がエミッタ電極405の対応する側辺から突き出すそれぞれの突出長さb、c、dのいずれよりも小さい。突出長さa1およびa2は、同一の長さであってもよいし、異なる長さであってもよい。突出長さa1およびa2は、一方あるいは、共に「0」であってもよい。
IGBT157が設けられた素子基板401側においても、導体板319を導体板318と同様な構造とすることができる。
図18は、本発明によるパワー半導体モジュールの実施形態3としての素子基板の電極および電極パッドのレイアウト図である。
図18においては、素子基板401のエミッタ電極405Aの突出領域413Bと、温度センスダイオード408のカソード電極パッド407との間の二点鎖線で示す領域451に、複数個の絶縁ゲート型トランジスタ素子(図示せず)が形成されている。エミッタ電極405Aには、この領域451に、カソード電極パッド407側に向けって張り出す張出部分405dが形成されている。つまり、素子基板401のエミッタ電極405Aの張出部分405dの裏側には、複数個の絶縁ゲート型トランジスタ素子が形成されている。エミッタ電極405Aの張出部分405dには、各絶縁ゲート型トランジスタ素子のエミッタ電極体(図示せず)が接続される
このため、素子基板401の過温度保護の精度を一層向上することができる。
図19は、本発明のパワー半導体モジュールの実施形態4としての素子基板の電極および電極パッドのレイアウト図である。
図19においては、温度センスダイオード408のカソード電極パッド407は、素子基板401のエミッタ電極405Aと共用化されている。
つまり、実施形態1〜3に図示されている温度センスダイオード408のカソード電極パッド407は、実施形態4では、エミッタ電極405Aに、突出領域413Bにおいて一体化されている。
従って、実施形態4では、エミッタ電極405Aと温度センスダイオード408のカソード電極パッド407との間に隙間が無い分、導体板318、319の面積が大きくなり、導体板318、319による冷却性能を向上することができる。
(1)上記各実施形態では、素子基板401のケルビンエミッタ電極パッド405C、ミラーIGBT電極パッド404、ゲート電極パッド403、温度センスダイオード408のアノード電極パッド406およびカソード電極パッド407が導体板318に重ならない構造として例示した。
しかし、温度センスダイオード408の少なくとも一部、アノード電極パッド406およびカソード電極パッド407が、導体板318に重ならないようにすればよい。
ケルビンエミッタ電極パッド405C、ミラーIGBT電極パッド404、ゲート電極パッド403は、導体板318の庇部318bを設けるなどして、導体板318と重なるようにしてもよい。上記において、実施形態4(図19)のように、温度センスダイオード408のカソード電極パッド407を、素子基板401のエミッタ電極405Bと一体に形成する構成では、温度センスダイオード408の少なくとも一部とアノード電極パッド406とが導体板318に重ならない構成とすればよい。
156、158 ダイオード
300 パワー半導体モジュール
300B 素子基板ブロック
315 直流正極導体板(第2導体部材)
316 第一交流導体板(第2導体部材)
318 第二交流導体板(第1導体部材)
318a 一側辺
318a1、318a2 導体板318の側辺部
318b 庇部
319 直流負極導体板(第1導体部材)
401 素子基板
401a 一側辺
402a エミッタ電極405Aの側辺部
402b エミッタ電極405Bの側辺部
403 ゲート電極パッド
404 ミラーIGBT電極パッド
405、405A、405B エミッタ電極
405C ケルビンエミッタ電極パッド
405d エミッタ電極の張出部分
406 アノード電極パッド(センサ用電極パッド)
407 カソード電極パッド
408 温度センスダイオード(温度検知素子)
410 電極パッド群
411 素子基板401の一側縁
412 エミッタ電極405Aの一側辺
413A 矩形領域
413B、414 突出領域
415 有機保護膜
421 コレクタ電極
425 アノード電極
426 カソード電極
428 一面
429 他面
a、a1、a2 、b〜d 導体板の突出長さ
Claims (7)
- エミッタ電極、コレクタ電極およびゲート電極パッドを有する絶縁ゲート型トランジスタと、温度検知素子および前記温度検知素子に接続されるセンサ用電極パッドとを備え、前記エミッタ電極、前記ゲート電極パッドおよび前記センサ用電極パッドが一面に形成され、前記コレクタ電極が他面に形成された素子基板と、
一面にアノード電極が形成され、他面にカソード電極が形成されたダイオードと、
前記絶縁ゲート型トランジスタの前記エミッタ電極および前記ダイオードの前記アノード電極に電気的に接続された第1導体部材と、
前記絶縁ゲート型トランジスタの前記コレクタ電極および前記ダイオードの前記カソード電極に電気的に接続された第2導体部材と、を備え、
前記温度検知素子および前記センサ用電極パッドは、前記素子基板の一側辺に沿う所定領域に配設されており、
前記第2導体部材は、前記素子基板の前記他面および前記ダイオードの前記他面に熱伝導可能に接合され、
前記第1導体部材は、前記絶縁ゲート型トランジスタの前記一面に熱伝導可能に接合され、前記第1導体部材は、前記温度検知素子の少なくとも一部および前記センサ用電極パッドと重ならないように、少なくとも前記素子基板の前記所定領域に対応する領域の側辺部が前記素子基板の前記一側辺よりも内側に配設されており、
前記第1導体部材および前記エミッタ電極は多角形状を有しており、前記素子基板の前記所定領域に対応する前記第1導体部材の領域の側辺部は、前記エミッタ電極の対応する側辺部に対して面一またはそれよりも外側に突出して形成され、その突出長さは、他の側辺において前記第1導体部材の側辺部が前記エミッタ電極の側辺部から突出する突出長さのいずれよりも小さく形成されている、パワー半導体モジュール。 - 請求項1に記載のパワー半導体モジュールにおいて、
前記第1導体部材は、前記素子基板の前記所定領域外に、前記側辺部が前記エミッタ電極の対応する側辺部から突出する突出長さよりも大きい突出長さとされた領域を有する、パワー半導体モジュール。 - 請求項1に記載のパワー半導体モジュールにおいて、
前記素子基板の前記所定領域に、前記絶縁ゲート型トランジスタの前記ゲート電極パッドが設けられている、パワー半導体モジュール。 - 請求項1に記載のパワー半導体モジュールにおいて、
前記素子基板における前記第1導体部材の前記側辺部の外側に、少なくとも前記センサ用電極パッドを露出する有機絶縁膜が形成されている、パワー半導体モジュール。 - 請求項1に記載のパワー半導体モジュールにおいて、
前記素子基板には、複数個の絶縁ゲート型トランジスタ素子が形成されており、
前記温度検知素子は、前記素子基板に不純物を注入して形成されたアノード領域とカソード領域とを有するダイオードであり、
前記センサ用電極パッドは、前記アノード領域に接続されたアノード電極パッドと前記カソード領域に接続されたカソード電極パッドとを含み、
前記素子基板の少なくとも前記アノード電極パッドと前記カソード電極パッドの一方の下方に、複数個の前記絶縁ゲート型トランジスタ素子の一部が形成されている、パワー半導体モジュール。 - 請求項5に記載のパワー半導体モジュールにおいて、
前記温度検知素子の前記カソード電極パッドは、前記絶縁ゲート型トランジスタの前記エミッタ電極と一体に形成されている、パワー半導体モジュール。 - エミッタ電極、コレクタ電極およびゲート電極パッドを有する絶縁ゲート型トランジスタと、温度検知素子および前記温度検知素子に接続されるセンサ用電極パッドとを備え、前記エミッタ電極、前記ゲート電極パッドおよび前記センサ用電極パッドが一面に形成され、前記コレクタ電極が他面に形成された素子基板と、
一面にアノード電極が形成され、他面にカソード電極が形成されたダイオードと、
前記絶縁ゲート型トランジスタの前記エミッタ電極および前記ダイオードの前記アノード電極に電気的に接続された第1導体部材と、
前記絶縁ゲート型トランジスタの前記コレクタ電極および前記ダイオードの前記カソード電極に電気的に接続された第2導体部材と、を備え、
前記温度検知素子および前記センサ用電極パッドは、前記素子基板の一側辺に沿う所定領域に配設されており、
前記第2導体部材は、前記素子基板の前記他面および前記ダイオードの前記他面に熱伝導可能に接合され、
前記第1導体部材は、前記絶縁ゲート型トランジスタの前記一面に熱伝導可能に接合され、前記第1導体部材は、前記温度検知素子の少なくとも一部および前記センサ用電極パッドと重ならないように、少なくとも前記素子基板の前記所定領域に対応する領域の側辺部が前記素子基板の前記一側辺よりも内側に配設されており、
前記素子基板には、複数個の絶縁ゲート型トランジスタ素子が形成されており、
前記温度検知素子は、前記素子基板に不純物を注入して形成されたアノード領域とカソード領域とを有するダイオードであり、
前記センサ用電極パッドは、前記アノード領域に接続されたアノード電極パッドと前記カソード領域に接続されたカソード電極パッドとを含み、
前記素子基板の少なくとも前記アノード電極パッドと前記カソード電極パッドの一方の下方に、複数個の前記絶縁ゲート型トランジスタ素子の一部が形成されており、
前記温度検知素子の前記カソード電極パッドは、前記絶縁ゲート型トランジスタの前記エミッタ電極と一体に形成されている、パワー半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014090646A JP6228888B2 (ja) | 2014-04-24 | 2014-04-24 | パワー半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014090646A JP6228888B2 (ja) | 2014-04-24 | 2014-04-24 | パワー半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015211087A JP2015211087A (ja) | 2015-11-24 |
JP6228888B2 true JP6228888B2 (ja) | 2017-11-08 |
Family
ID=54613087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014090646A Expired - Fee Related JP6228888B2 (ja) | 2014-04-24 | 2014-04-24 | パワー半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6228888B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6439750B2 (ja) | 2016-05-20 | 2018-12-19 | 株式会社デンソー | 半導体装置 |
JP6685209B2 (ja) * | 2016-09-12 | 2020-04-22 | 日立オートモティブシステムズ株式会社 | 半導体装置 |
JP6996332B2 (ja) * | 2018-02-16 | 2022-01-17 | 株式会社デンソー | 半導体モジュール |
JP7163603B2 (ja) * | 2018-03-20 | 2022-11-01 | 株式会社デンソー | 半導体装置の製造方法 |
JP7090044B2 (ja) * | 2019-03-04 | 2022-06-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR102176702B1 (ko) * | 2019-05-08 | 2020-11-10 | 현대오트론 주식회사 | 전력 반도체 소자 |
KR102176701B1 (ko) * | 2019-05-08 | 2020-11-10 | 현대오트론 주식회사 | 전력 반도체 소자 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5921055B2 (ja) * | 2010-03-08 | 2016-05-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5300784B2 (ja) * | 2010-05-21 | 2013-09-25 | 三菱電機株式会社 | 半導体モジュール及び半導体モジュールを搭載した回転電機 |
-
2014
- 2014-04-24 JP JP2014090646A patent/JP6228888B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015211087A (ja) | 2015-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5481148B2 (ja) | 半導体装置、およびパワー半導体モジュール、およびパワー半導体モジュールを備えた電力変換装置 | |
JP7012813B2 (ja) | パワー半導体装置及びそれを用いた電力変換装置 | |
JP5879238B2 (ja) | パワー半導体モジュール | |
JP6228888B2 (ja) | パワー半導体モジュール | |
JP5422466B2 (ja) | 電力変換装置 | |
JP5492447B2 (ja) | パワーモジュール | |
JP5422468B2 (ja) | 電力変換装置 | |
JP5557441B2 (ja) | 電力変換装置および電動車両 | |
JP5506749B2 (ja) | 電力変換装置 | |
JP5591396B2 (ja) | 半導体モジュール、および半導体モジュールの製造方法 | |
WO2011162241A1 (ja) | 電力変換装置 | |
JP6117361B2 (ja) | 電力変換装置 | |
JP6147893B2 (ja) | 電力変換装置 | |
JP5978324B2 (ja) | 電力変換装置 | |
JP2019013149A (ja) | パワーモジュール及び電力変換装置 | |
JP5687786B2 (ja) | 電力変換装置 | |
JP5941944B2 (ja) | 電力変換装置の製造方法 | |
JP6430584B2 (ja) | 電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160725 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20170126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170613 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170803 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171016 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6228888 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |