JP2020004744A - 高周波モジュール - Google Patents
高周波モジュール Download PDFInfo
- Publication number
- JP2020004744A JP2020004744A JP2018119425A JP2018119425A JP2020004744A JP 2020004744 A JP2020004744 A JP 2020004744A JP 2018119425 A JP2018119425 A JP 2018119425A JP 2018119425 A JP2018119425 A JP 2018119425A JP 2020004744 A JP2020004744 A JP 2020004744A
- Authority
- JP
- Japan
- Prior art keywords
- land conductor
- mounting
- main surface
- land
- frequency module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/142—HF devices
- H01L2924/1421—RF devices
- H01L2924/14215—Low-noise amplifier [LNA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Geometry (AREA)
- Structure Of Printed Boards (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】基板の表面を封止樹脂で覆う構成であっても、反りによる実装への影響を抑制する。【解決手段】高周波モジュール10は、実装基板20、電子部品31、32、33、封止樹脂40、および、ランド導体220、240を備える。実装基板20は、表面201と裏面202と側面203とを有する。ランド導体220、240は、裏面202に形成されている。電子部品31、32、33は、実装基板20の表面201に実装されている。側面203に近いランド導体220における実装面221と実装基板20の裏面202との距離D11は、ランド導体220よりも中央側のランド導体240における実装面241と実装基板20の裏面202との距離D2よりも大きい。【選択図】 図1
Description
本発明は、表面に高周波用の電子部品が実装され、裏面にランド導体が形成された実装基板と、実装基板の表面を覆う絶縁性樹脂とを備える高周波モジュールに関する。
現在、所定機能を実現するための複数の電子部品を用いて、1個のパッケージ化されたモジュールとする技術が各種考案されている。
例えば、特許文献1には、基板の表面に電子部品を実装した高周波モジュールが記載されている。特許文献1に記載の高周波モジュールでは、基板の裏面に、複数のランド導体が形成されている。また、特許文献1に記載の高周波モジュールでは、基板の表面は、封止樹脂で覆われている。
しかしながら、基板を封止樹脂で覆う場合、基板の線膨張係数と封止樹脂の線膨張係数との差から、高周波モジュールの熱履歴によって、基板が反ってしまうことがある。
この場合、基板の裏面が反ってしまうため、高周波モジュールを回路基板に実装できなくなってしまう。
したがって、本発明の目的は、基板の表面を封止樹脂で覆う構成であっても、回路基板に実装できる高周波モジュールを提供することにある。
この発明の高周波モジュールは、実装基板、電子部品、封止樹脂、および、を備える。実装基板は、互いに対向する一方主面および他方主面を有する。電子部品は、実装基板における一方主面に実装されている。封止樹脂は、実装基板における一方主面、および、複数の電子部品の少なくとも一部を覆っている。複数のランド導体は、実装基板における他方主面に形成されている。複数のランド導体は、第1ランド導体と、第1ランド導体よりも中央側に形成された第2ランド導体とを有する。第1ランド導体は、実装基板側の一方主面と、該一方主面に対向する他方主面とを有し、第2ランド導体は、実装基板側の一方主面と、該一方主面に対向する他方主面とを有する。第1ランド導体における他方主面と、実装基板における他方主面との距離は、第2ランド導体における他方主面と、実装基板における他方主面との距離よりも大きい。
この構成では、熱履歴によって、第1端面が中央よりも基板の表面側になるように、基板が反っても、第1ランド導体における他方主面(第1実装面)と、第2ランド導体における他方主面(第2実装面)との高さ方向の位置の差が小さくなる。
この発明によれば、基板の表面を封止樹脂で覆う構成であっても、反りによる実装への影響を抑制し、回路基板に実装できる。
本発明の第1の実施形態に係る高周波モジュールについて、図を参照して説明する。図1は、本発明の第1の実施形態に係る高周波モジュールの構成を示す第1の側面断面図である。図1は、図3に示すA−A断面を示している。図2は、本発明の第1の実施形態に係る高周波モジュールの構成を示す第2の側面断面図である。図2は、図3に示すB−B断面を示している。図3は、本発明の第1の実施形態に係る高周波モジュールの構成を示す平面図である。なお、図3は、実装基板は裏面側から視た図であるが、ZnPA、ZnLNA、ZnSW、ZnFLは、実装基板の表面側における領域を示すものである。
図1、図2、図3に示すように、高周波モジュール10は、実装基板20、電子部品31、電子部品32、電子部品33、および、封止樹脂40を備える。
実装基板20は、直方体形状の平板である。実装基板20は、表面201、裏面202、側面203、側面204、側面205、および側面206を備える。側面203と側面204とは対向しており、側面205と側面206とは対向している。表面201が本発明の「実装基板における一方主面」に対応し、裏面202が本発明の「実装基板における他方主面」に対応する。
ここで、側面203から側面204に向かう方向をX方向とし、側面205から側面206に向かう方向をY方向とし、裏面202から表面201に向かう方向をZ方向とする。
実装基板20は、主として、セラミック、または、ガラスエポキシ樹脂等の絶縁性材料を主体として、高周波モジュール10を実現するための導体パターンが形成されている。実装基板20は、一枚の基板であってもよく、複数の絶縁体層を積層してなる積層体であってもよい。実装基板20の表面201には、複数の部品実装用の導体パターンが形成されている。
実装基板20の表面201には、上述の複数の部品実装用の導体パターンに対して、電子部品31、電子部品32、電子部品33が実装されている。電子部品31は、側面203に近接する位置に実装されており、電子部品33は、側面204に近接する位置に実装されている。電子部品32は、電子部品31と電子部品33との間の領域に実装されている。
実装基板20の表面201には、電子部品31、電子部品32、および電子部品33を覆うように、封止樹脂40が形成されている。封止樹脂40は、例えば、エポキシ樹脂等からなる。封止樹脂40は、実装基板20と線膨張係数が異なる。
実装基板20の裏面202には、ランド導体220、ランド導体230、および、ランド導体240が形成されている。ランド導体220、ランド導体230、および、ランド導体240は、高周波モジュール10の仕様に応じて、それぞれに所定数形成されている。平面視した状態でのランド導体220、ランド導体230、および、ランド導体240の形状は、例えば略矩形である。ランド導体220、ランド導体230、および、ランド導体240は、同じ厚みである。
ランド導体220、ランド導体230、および、ランド導体240は、高周波モジュール10の仕様に応じて、図1、図2、図3に示すように、所定の配列パターンで形成されている。
例えば、図1に示すように、実装基板20の側面203から側面204に向かって(第1方向(X方向)に沿って)、ランド導体220、ランド導体240、ランド導体230の順に形成されている。言い換えれば、側面203を基準として、側面203に近接する領域に、ランド導体220が形成されており、ランド導体220よりも側面203から離間する領域(第1方向においてランド導体220よりも中央側)に、ランド導体240が形成されている。すなわち、側面203を本発明の「第1側面」とすると、ランド導体220は本発明の「第1ランド導体」となり、ランド導体240は本発明の「第2ランド導体」となる。ランド導体220は、実装基板20側の主面(本発明の「第1ランド導体における一方主面」に対応する。)と、この主面に対向する実装面221とを有する。実装面221が本発明の「第1ランド導体における他方主面」に対応する。ランド導体240は、実装基板20側の主面(本発明の「第2ランド導体における一方主面」に対応する。)と、この主面に対向する実装面241とを有する。実装面241が本発明の「第2ランド導体における他方主面」に対応する。
逆に、側面204を基準として、側面204に近接する領域に、ランド導体230が形成され、ランド導体230よりも側面204から離間する領域(第1方向においてランド導体230よりも中央側)に、ランド導体240が形成されている。すなわち、側面204を本発明の「第1側面」とすると、ランド導体230は本発明の「第1ランド導体」となり、ランド導体240は本発明の「第2ランド導体」となる。ランド導体230は、実装基板20側の主面(本発明の「第1ランド導体における一方主面」に対応する。)と、この主面に対向する実装面231とを有する。実装面231が本発明の「第1ランド導体における他方主面」に対応する。
ランド導体220と実装基板20の裏面202との間には、絶縁性の補助層211が配置されている。絶縁性の補助層211は、例えば、実装基板20と同様の材料からなる。一方、ランド導体240は実装基板20の裏面202に当接している。言い換えれば、ランド導体240と実装基板20の裏面202との間には、他の部材が介在していない。
このような構成とすることで、ランド導体220の実装面221と実装基板20の裏面202との距離D11は、ランド導体240の実装面241と実装基板20の裏面202との距離D2よりも大きくなる(D11>D2)。この距離の差は、実装基板20の線膨張係数と封止樹脂40の線膨張係数との差、実装基板20の面積によって決定されている。
ここで、高周波モジュール10の形成時、例えば、封止樹脂40を塗布して硬化させる時等に熱が加わると、実装基板20と封止樹脂40との線膨張係数の差から、実装基板20は、中央から側面203に向かって、実装基板20の表面201側に反ってしまう。
しかしながら、上述の構成を備えることで、距離D11と距離D2との差によって、ランド導体220の実装面221とランド導体240の実装面241との高さ方向(Z方向)の位置の差は小さくなる。
図4(A)は、本発明の第1の実施形態に係る構成を用いた場合の他の回路基板への実装状態を示す模式図であり、図4(B)は、従来の構成(比較構成)を用いた場合の他の回路基板への実装状態を示す模式図である。
図4(A)に示すように、本実施形態の構成を用いることによって、実装基板20が反っても、側面203の近傍のランド導体220が、回路基板90の実装用の導体パターン91から離れてしまうことを抑制できる。そして、ランド導体220を導体パターン91に対して、はんだ92によって接合できる。
一方、図4(B)に示すように、本実施形態の構成を用いなければ、実装基板20が反ることによって、側面203の近傍のランド導体220は、回路基板90の実装用の導体パターン91から離れてしまう。このため、図4(B)に示すように、ランド導体220と導体パターン91の接合面積が小さくなり、最悪の場合、ランド導体220と導体パターン91とを接合できない。
このように、本実施形態の構成を用いることによって、回路基板90に対して、高周波モジュール10のランド導体220を容易に実装できる。なお、図4(A)に示すように、反りの影響を受けないランド導体240は、当然に、回路基板90に対して実装できる。
上述の説明では、X方向の場合、且つ、側面203の近傍の場合を例として示したが、図1に示すように、X方向における側面204の近傍においても同様である。
ランド導体230と実装基板20の裏面202との間には、絶縁性の補助層212が配置されている。絶縁性の補助層212は、例えば、実装基板20と同様の材料からなる。一方、ランド導体240は実装基板20の裏面202に当接している。
このような構成とすることで、ランド導体230の実装面231と実装基板20の裏面202との距離D12は、ランド導体240の実装面241と実装基板20の裏面202との距離D2よりも大きくなる(D12>D2:図1参照)。
したがって、実装基板20が反っても、側面204の近傍のランド導体230を、他の回路基板に対して実装できる。
さらに、上述の説明では、X方向について示したが、Y方向においても同様である。図2に示すように、Y方向においては、側面205から側面206に向かって、ランド導体220、ランド導体240、ランド導体220の順で形成されている。ランド導体220と実装基板20の裏面202との間には、補助層211が配置されている。
このような構成とすることで、側面205の近傍および側面206の近傍のランド導体230の実装面231と実装基板20の裏面202との距離D11は、ランド導体240の実装面241と実装基板20の裏面202との距離D2よりも大きくなる(D11>D2)。
したがって、実装基板20が反っても、側面205の近傍のランド導体220、および、側面206の近傍のランド導体220を、他の回路基板に対して確実に実装できる。
以上のように、本実施形態の構成を用いることで、実装基板20に反りが発生しても、ランド導体220、ランド導体230、および、ランド導体240の全てを、他の回路基板に実装できる。
また、この構成では、補助層211および補助層212を、実装基板20と同様の材料から形成している。これにより、補助層211および補助層212と実装基板20とを、積層して、容易に形成できる。すなわち、実装基板20の反りの悪影響を抑制する構造を、容易に形成できる。また、補助層211および補助層212を備えることによって、各側面の近傍の反り自体を緩和することも可能である。
また、この構成では、ランド導体220、ランド導体230、および、ランド導体240の厚みが同じであるので、1つの工程で、1種類の条件によって、ランド導体220、ランド導体230、および、ランド導体240を同時に形成できる。したがって、高周波モジュール10を、容易に形成できる。
さらに、本実施形態の構成では、次の作用効果を得られる。高周波モジュール10は、例えば、無線通信用の高周波フロントエンド回路を実現する。この場合、電子部品31として、パワーアンプPAを実現する電子部品を用いる。すなわち、電子部品31は、発熱性の高い電子部品である。電子部品33として、ローノイズアンプLNAを実現する電子部品を用いる。すなわち、電子部品33は、発熱性の低い電子部品である。電子部品34として、スイッチ、フィルタ、デュプレクサを実現する電子部品である。すなわち、電子部品34は、殆ど発熱しない電子部品である。
電子部品31は、図3に示す領域ZnPAに重なるように、実装基板20に実装されている。電子部品33は、図3に示す領域ZnLNAに重なるように、実装基板20に実装されている。フィルタ、デュプレクサを実現する電子部品34は、図3に示す領域ZnFLに重なるように、実装基板20に実装されている。スイッチを実現する電子部品34は、図3に示す領域ZnSWに重なるように、実装基板20に実装されている。
ここで、放熱性を鑑みると、発熱性の高い電子部品31は、実装基板20の側面付近に配置されることが好ましい。すなわち、発熱性の高い電子部品31を実装基板20の側面付近に配置することで、電子部品31の熱を高周波モジュール10の外部へ放熱し易い。このため、図3に示すように、領域ZnPAは、側面203に近接する位置に配置されている。これにより、電子部品31の放熱効率を向上できる。
さらに、この構成では、領域ZnPAは、補助層211の配置領域に重なっている。このため、例えば、電子部品31の熱によって実装基板20が反っても、補助層211を有することによって、回路基板とランド導体220の実装面221との距離を短くできる。これにより、ランド導体220の実装状態を維持できる。
また、この構成では、領域ZnLNAは、側面204に近接する位置に配置されている。したがって、電子部品33が発熱して実装基板20が反ったとしても、補助層212を有することによって、回路基板とランド導体230との距離を短くできる。これにより、ランド導体230の実装状態を維持できる。
このように、高周波モジュール10は、実装される電子部品の放熱性を確保しながら、且つ、高周波モジュール10の形成時、高周波モジュール10の動作時の熱履歴による実装基板20の反りから生じる回路基板への実装不良を抑制できる。
次に、本発明の第2の実施形態に係る高周波モジュールについて、図を参照して説明する。図5は、本発明の第2の実施形態に係る高周波モジュールの構成の一部を示す側面断面図である。
図5に示すように、第2の実施形態に係る高周波モジュール10Aは、第1の実施形態に係る高周波モジュール10に対して、実装基板20の側面近傍の構成において異なる。高周波モジュール10Aの他の構成は、高周波モジュール10と同様であり、同様の箇所の説明は省略する。
図5に示すように、高周波モジュール10Aは、ランド導体2201、ランド導体2202、および、ランド導体240を有する。ランド導体2201、ランド導体2202、および、ランド導体240は、実装基板20の裏面202側に形成されている。ランド導体2201の厚み、ランド導体2202の厚み、および、ランド導体240の厚みは、略同じである。
実装基板20のX方向に沿って、側面203側から、ランド導体2201、ランド導体2202、ランド導体240の順で形成されている。この場合、側面203が本発明の「第1側面」として、ランド導体2201が本発明の「第1ランド導体」となり、ランド導体240が本発明の「第2ランド導体」となり、ランド導体2202が本発明の「第3ランド導体」となる。
ランド導体2201は、実装基板20側の主面(本発明の「第1ランド導体における一方主面」に対応する。)と、この主面に対向する実装面2211とを有する。実装面2211が本発明の「第1ランド導体における他方主面」に対応する。ランド導体240は、実装基板20側の主面(本発明の「第2ランド導体における一方主面」に対応する。)と、この主面に対向する実装面241とを有する。実装面241が本発明の「第2ランド導体における他方主面」に対応する。ランド導体2202は、実装基板20側の主面(本発明の「第3ランド導体における一方主面」に対応する。)と、この主面に対向する実装面2212とを有する。実装面2212が本発明の「第3ランド導体における他方主面」に対応する。
ランド導体2201と実装基板20の裏面202との間には、絶縁性の補助層2111が配置されている。ランド導体2202と実装基板20の裏面202との間には、絶縁性の補助層2112が配置されている。補助層2111および補助層2112は、実装基板20と同様の材料からなる。
補助層2111の厚みは、補助層2112の厚みよりも大きい。
したがって、ランド導体2201の実装面2211と実装基板20の裏面202との距離D111は、ランド導体2202の実装面2212と実装基板20の裏面202との距離D112よりも大きい。さらに、ランド導体2202の実装面2212と実装基板20の裏面202との距離D112は、ランド導体240の実装面241と実装基板20の裏面202との距離D2よりも大きい。すなわち、D111>D112>D2の関係にある。
これにより、厚み方向(Z方向)において、ランド導体240の実装面241の位置と、ランド導体2202の実装面2212の位置と、ランド導体2201の実装面2211の位置との差が小さくなる。
図6は、本発明の第2の実施形態に係る構成を用いた場合の他の回路基板への実装状態を示す模式図である。図6に示すように、本実施形態の構成を用いることによって、実装基板20が反っても、側面203の近傍のランド導体2201およびランド導体2202が、回路基板90の実装用の導体パターン91から離れてしまうことを抑制できる。そして、ランド導体2201およびランド導体2202を、それぞれ導体パターン91に対して、はんだ92によって、より確実に接合できる。
このように、高周波モジュール10Aは、熱履歴による実装基板20の反りから生じる回路基板への実装不良を、さらに確実に抑制できる。
次に、本発明の第3の実施形態に係る高周波モジュールについて、図を参照して説明する。図7は、本発明の第3の実施形態に係る高周波モジュールの構成の一部を示す側面断面図である。
図7に示すように、第3の実施形態に係る高周波モジュール10Bは、第2の実施形態に係る高周波モジュール10Aに対して、実装基板20の側面近傍の構成において異なる。高周波モジュール10Bの他の構成は、高周波モジュール10Aと同様であり、同様の箇所の説明は省略する。
図7に示すように、高周波モジュール10Bは、ランド導体2201Bを備えている。一方、高周波モジュール10Bは、高周波モジュール10Aに対して、補助層2111を省略している。
ランド導体2201Bの厚みは、ランド導体240およびランド導体2202の厚みよりも大きい。ランド導体2201Bの厚みは、高周波モジュール10Aにおけるランド導体2201と補助層2111とを合わせた厚みと同じである。このため、ランド導体2201Bの実装面2211と実装基板20の裏面202との距離D111は、ランド導体2202の実装面2212と実装基板20の裏面202との距離D112よりも大きい。すなわち、D111>D112(>D2)の関係にある。
したがって、厚み方向(Z方向)において、ランド導体240の実装面241の位置と、ランド導体2202の実装面2212の位置と、ランド導体2201Bの実装面2211の位置との差が小さくなる。これにより、高周波モジュール10Bは、高周波モジュール10Aと同様に、熱履歴による実装基板20の反りから生じる回路基板への実装不良を、さらに抑制できる。
また、ランド導体の厚みのみで、高さの差を実現するため、補助層の形成を必要としない。したがって、高周波モジュール10Bを、より簡素な工程で製造できる。
次に、本発明の第4の実施形態に係る高周波モジュールについて、図を参照して説明する。図8は、本発明の第4の実施形態に係る高周波モジュールの構成の一部を示す側面断面図である。
図8に示すように、第4の実施形態に係る高周波モジュール10Cは、第3の実施形態に係る高周波モジュール10Bに対して、実装基板20の側面近傍の構成において異なる。高周波モジュール10Cの他の構成は、高周波モジュール10Bと同様であり、同様の箇所の説明は省略する。
図8に示すように、高周波モジュール10Cは、ランド導体2201C、および、ランド導体2202Cを備えている。ランド導体2201Cは、高周波モジュール10Bのランド導体2201Bと同じである。一方、高周波モジュール10Cは、高周波モジュール10Bに対して、補助層2112を省略している。
ランド導体2202Cの厚みは、ランド導体240の厚みよりも大きく、ランド導体2201Cの厚みよりも小さい。ランド導体2201Cの厚みは、高周波モジュール10A、10Bにおけるランド導体2202と補助層2112とを合わせた厚みと略同じである。このため、ランド導体2202Cの実装面2212と実装基板20の裏面202との距離D112は、ランド導体2201Cの実装面2211と実装基板20の裏面202との距離D111よりも小さい。また、ランド導体2202Cの実装面2212と実装基板20の裏面202との距離D112は、ランド導体240の実装面241と実装基板20の裏面202との距離D2よりも大きい。すなわち、D111>D112>D2の関係にある。
したがって、厚み方向(Z方向)において、ランド導体240の実装面241の位置と、ランド導体2202Cの実装面2212の位置と、ランド導体2201Cの実装面2211の位置との差が小さくなる。これにより、高周波モジュール10Cは、高周波モジュール10A、10Bと同様に、熱履歴による実装基板20の反りから生じる回路基板への実装不良を、さらに抑制できる。
なお、上述の説明では、実装基板20の表面201に、電子部品を実装して、封止樹脂40で覆う態様を示した。しかしながら、実装基板20の裏面202に、電子部品を実装して、封止樹脂で覆ってもよい。この場合でも、表面201側の構成と裏面202側の構成との差によって、実装基板20の表面201側と実装基板20の裏面202側の線膨張係数の差が生じることがある。このような場合に、上述の構成を適用することで、上述の場合と同様の作用効果を奏することができる。
また、上述の説明では、ランド導体の厚みや、ランド導体と実装基板との間に補助層を配置することによって、ランド導体の実装面と実装基板の裏面との距離を、ランド導体の位置に応じて変化させる態様を示した。
しかしながら、ランド導体の表面に、はんだ等の導電部材による追加層を形成することで、実装面と実装基板の裏面との距離を調整してもよい。一例として、上述の図1の構成に対応させれば、ランド導体220の実装面221に形成する導電部材の高さを、ランド導体240の実装面241に形成する導電部材の高さよりも高くすればよい。言い換えれば、ランド導体220に形成するはんだの先と、実装基板20の裏面202との距離を、ランド導体240に形成するはんだの先と実装基板20の裏面202との距離よりも大きくすればよい。この場合、補助層211は用いなくてもよく、用いてもよい。
なお、はんだを用いて高さを調整するよりも、上述の構成を補助層を設けて高さを調整したり、ランド導体の高さを調整するほうがよい。これは、高周波モジュールの製造工程として、はんだを設ける必要が無く、且つ、はんだの高さを調整する必要がないからである。したがって、高周波モジュールの製造工程が簡素化できる。
10、10A、10B、10C:高周波モジュール
20:実装基板
31、32、33、34:電子部品
40:封止樹脂
90:回路基板
91:導体パターン
201:表面
202:裏面
203、204、205、206:側面
211、212、2111、2112:補助層
221、231、241、2211、2212:実装面
220、230、240、2201、2201B、2201C、2202、2202C:ランド導体
20:実装基板
31、32、33、34:電子部品
40:封止樹脂
90:回路基板
91:導体パターン
201:表面
202:裏面
203、204、205、206:側面
211、212、2111、2112:補助層
221、231、241、2211、2212:実装面
220、230、240、2201、2201B、2201C、2202、2202C:ランド導体
Claims (6)
- 互いに対向する一方主面および他方主面を有する実装基板と、
前記実装基板における前記一方主面に実装された複数の電子部品と、
前記実装基板における前記一方主面、および、前記複数の電子部品の少なくとも一部を覆う封止樹脂と、
前記実装基板における前記他方主面に形成された複数のランド導体と、
を備え、
前記複数のランド導体は、
第1ランド導体と、
前記第1ランド導体よりも中央側に形成された第2ランド導体と、
を有し、
前記第1ランド導体は、前記実装基板側の一方主面と、該一方主面に対向する他方主面とを有し、
前記第2ランド導体は、前記実装基板側の一方主面と、該一方主面に対向する他方主面とを有し、
前記第1ランド導体における他方主面と、前記実装基板における他方主面との距離は、前記第2ランド導体における他方主面と、前記実装基板における他方主面との距離よりも大きい、
高周波モジュール。 - 前記第1ランド導体の厚みは、前記第2ランド導体の厚みよりも大きい、
請求項1に記載の高周波モジュール。 - 前記第1ランド導体と前記実装基板との間に絶縁性の補助層を備える、
請求項1または請求項2に記載の高周波モジュール。 - 前記第1ランド導体と第2ランド導体との間に第3ランド導体を備え、
前記第3ランド導体は、前記実装基板側の一方主面と、該一方主面に対向する他方主面とを有し、
前記第3ランド導体における他方主面と、前記実装基板における他方主面との距離は、前記第2ランド導体における他方主面と、前記実装基板における他方主面との距離よりも大きい、
請求項1乃至請求項3のいずれかに記載の高周波モジュール。 - 前記第3ランド導体と前記実装基板との間に絶縁性の補助層を備える、
請求項4に記載の高周波モジュール。 - 前記複数の電子部品は、発熱性の高い電子部品を含み、
前記発熱性の高い部品が実装される領域と、前記第1ランド導体が形成される領域とは、重なっている、
請求項1乃至請求項5のいずれかに記載の高周波モジュール。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018119425A JP2020004744A (ja) | 2018-06-25 | 2018-06-25 | 高周波モジュール |
KR1020190053443A KR20200000798A (ko) | 2018-06-25 | 2019-05-08 | 고주파 모듈 |
US16/407,249 US11183491B2 (en) | 2018-06-25 | 2019-05-09 | High-frequency module |
CN201910535964.9A CN110634811A (zh) | 2018-06-25 | 2019-06-20 | 高频模块 |
KR1020210069854A KR20210068343A (ko) | 2018-06-25 | 2021-05-31 | 고주파 모듈 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018119425A JP2020004744A (ja) | 2018-06-25 | 2018-06-25 | 高周波モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020004744A true JP2020004744A (ja) | 2020-01-09 |
Family
ID=68968782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018119425A Pending JP2020004744A (ja) | 2018-06-25 | 2018-06-25 | 高周波モジュール |
Country Status (4)
Country | Link |
---|---|
US (1) | US11183491B2 (ja) |
JP (1) | JP2020004744A (ja) |
KR (2) | KR20200000798A (ja) |
CN (1) | CN110634811A (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002057242A (ja) | 2000-08-07 | 2002-02-22 | Canon Inc | エリアアレイ型半導体パッケージ |
JP3948925B2 (ja) | 2001-10-15 | 2007-07-25 | Tdk株式会社 | 高周波モジュール部品 |
KR100657303B1 (ko) * | 2005-01-04 | 2006-12-14 | 삼성전자주식회사 | 발광 다이오드 패키지 및 조명장치 |
JP2007042762A (ja) | 2005-08-02 | 2007-02-15 | Matsushita Electric Ind Co Ltd | 半導体装置およびその実装体 |
JP2007096198A (ja) | 2005-09-30 | 2007-04-12 | Fujikura Ltd | 半導体装置及びその製造方法並びに電子装置 |
JP4978054B2 (ja) * | 2006-05-02 | 2012-07-18 | ソニー株式会社 | 半導体装置及びその製造方法並びに回路基板装置 |
US8730624B2 (en) * | 2011-03-31 | 2014-05-20 | International Business Machines Corporation | Electrostatic discharge power clamp with a JFET based RC trigger circuit |
JP6399006B2 (ja) * | 2016-01-22 | 2018-10-03 | 株式会社村田製作所 | 部品実装基板の製造方法 |
-
2018
- 2018-06-25 JP JP2018119425A patent/JP2020004744A/ja active Pending
-
2019
- 2019-05-08 KR KR1020190053443A patent/KR20200000798A/ko active Application Filing
- 2019-05-09 US US16/407,249 patent/US11183491B2/en active Active
- 2019-06-20 CN CN201910535964.9A patent/CN110634811A/zh active Pending
-
2021
- 2021-05-31 KR KR1020210069854A patent/KR20210068343A/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US11183491B2 (en) | 2021-11-23 |
KR20200000798A (ko) | 2020-01-03 |
CN110634811A (zh) | 2019-12-31 |
US20190393203A1 (en) | 2019-12-26 |
KR20210068343A (ko) | 2021-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4650244B2 (ja) | 回路モジュールおよびその製造方法 | |
JP6669248B2 (ja) | 回路モジュール | |
US20060043562A1 (en) | Circuit device and manufacture method for circuit device | |
US10375816B2 (en) | Printed-circuit board, printed-wiring board, and electronic apparatus | |
US10861757B2 (en) | Electronic component with shield plate and shield plate of electronic component | |
US20210265555A1 (en) | Mountable electronic component and electronic circuit module | |
JP7151906B2 (ja) | 電子部品モジュール、および、電子部品モジュールの製造方法 | |
US20170208677A1 (en) | Multilayer substrate | |
US9538644B2 (en) | Multilayer wiring substrate and module including same | |
US20130082366A1 (en) | Semiconductor package and method of manufacturing the same | |
JP2020004744A (ja) | 高周波モジュール | |
TWI706518B (zh) | 佈線基板 | |
WO2012165111A1 (ja) | 多層基板の製造方法および多層基板 | |
JP2008118155A (ja) | 半導体装置用パッケージ | |
WO2020196131A1 (ja) | 電子部品モジュール | |
WO2018180178A1 (ja) | 電子部品 | |
JP5544280B2 (ja) | 配線基板 | |
KR101872525B1 (ko) | 인쇄회로기판 및 그 제조 방법 | |
JP7123236B2 (ja) | 回路基板 | |
WO2023095402A1 (ja) | 電子部品内蔵基板 | |
JP2019079988A (ja) | 配線基板 | |
KR102262073B1 (ko) | 배선 기판 | |
WO2024122576A1 (ja) | 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール | |
JP2005340713A (ja) | マルチチップモジュール | |
WO2022102444A1 (ja) | 電子部品モジュール、および、電子部品モジュールの製造方法 |