JP2019531245A - 成長の際に窒素極性ファセットを排除することによる異種基板上で成長する積層欠陥のない半極性および非極性ＧａＮ - Google Patents

成長の際に窒素極性ファセットを排除することによる異種基板上で成長する積層欠陥のない半極性および非極性ＧａＮ Download PDF

Info

Publication number
JP2019531245A
JP2019531245A JP2019506663A JP2019506663A JP2019531245A JP 2019531245 A JP2019531245 A JP 2019531245A JP 2019506663 A JP2019506663 A JP 2019506663A JP 2019506663 A JP2019506663 A JP 2019506663A JP 2019531245 A JP2019531245 A JP 2019531245A
Authority
JP
Japan
Prior art keywords
gan
substrate
iii
crystal
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019506663A
Other languages
English (en)
Other versions
JP2019531245A5 (ja
Inventor
ハン，ジャン
スン，ジエ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yale University
Original Assignee
Yale University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yale University filed Critical Yale University
Publication of JP2019531245A publication Critical patent/JP2019531245A/ja
Publication of JP2019531245A5 publication Critical patent/JP2019531245A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

低い積層欠陥密度で、パターン化された異種基板上にIII窒化物材料のエピタキシャル層を形成するための方法および構造が記載される。本質的に積層欠陥を有さないGaNの半極性および非極性方位は、パターン化された基板の結晶成長ファセットから成長され得る。存在する場合は、エッチングを使用して積層欠陥を除去し得る。不純物を用いた結晶成長は、積層欠陥形成の原因となるファセットからの結晶成長を排除し得、実質的に積層欠陥を有さないIII窒化物材料の成長を可能にし得る。

Description

関連出願
本願は、2016年8月12日に出願された発明の名称「Stacking-Fault-Free Semipolar and Nonpolar GaN Grown on Sapphire by Eliminating the Nitrogen Polar Facets During the Growth」の米国仮特許出願第62/374,643号および2016年8月12日に出願された発明の名称「A Method to Produce Stacking-Fault-Free Semipolar GaN Grown on Sapphire Substrates」の米国仮特許出願第62/374,666号の利益を主張する。前述の出願の全開示は、参照により本明細書に援用される。
背景
技術分野
該技術は、異種基板上で半極性および非極性のIII窒化物層ならびに素子を形成するための、方法および構造に関する。
関連技術の記載
窒化ガリウム(GaN)および他のIII窒化物材料は、集積素子の作製のための望ましい材料として広く認識されている。これらの材料は典型的に、シリコン系半導体よりも広いバンドギャップを有し、可視スペクトルの緑色および青色領域における光を放射する電光素子(例えばLEDおよびダイオードレーザ)を作製するために使用され得る。また、それらの広いバンドギャップのために、III窒化物材料は、集積トランジスタを作製するために使用される場合により高い破壊電圧を示し得、これらの材料を高出力電子機器のために魅力的なものにし得る。
シリコンと同様に、III窒化物材料は、高純度結晶性材料として成長し得る。シリコンとは異なり、III窒化物材料は典型的に、シリコンよりも成長が困難であり高価であるので、III窒化物材料のバルク基板は、現在ではバルクシリコン基板ほどは商業的に便利ではない。その結果、シリコンまたは他の結晶性基板上で集積回路等級のIII窒化物層をエピタキシャル成長させるための方法が研究されている。一旦成長すると、集積素子は、平面微細加工(microfabrication)技術を使用して、III窒化物エピタキシャル層中で作製され得る。
概要
積層欠陥がない半極性および非極性のIII窒化物層、例えばGaN層を、パターン化された異種基板(patterned foreign substrate)(PFS)上に形成することに関連する方法および構造が記載される。例えば、サファイア基板は、暴露されたc-面表面を提供するために表面格子構造(surface-grating structure)によりパターン化され得、GaNは、これらの結晶成長表面から成長され得る。パターン化されたサファイア基板(PSS)の他の表面でのGaNの核化および成長を防ぐために、成長の前にマスキングプロセスが実施され得る。GaNの成長は、材料が一体化してPSS上にGaNの連続層を形成するように継続され得る。いくつかの態様において、積層欠陥を含む領域は、選択的にエッチングされて層から除去され得る。不純物ドーパントを含むGaNのその後のエピタキシャル再成長は、除去された部分に本質的に積層欠陥のないGaNを充填するために実施され得る。いくつかの場合において、エッチバックは必要なく、最初の結晶成長は不純物ドーパントを伴う。該技術は、種々のIII窒化物組成物に適用され得る。
いくつかの態様は、パターン化された異種基板上でIII窒化物材料を形成するための方法に関する。方法は、パターン化された異種基板上に位置する分離された結晶成長表面からIII窒化物結晶を成長させる行為；III窒化物結晶中に積層欠陥を含む領域を形成する行為；およびIII窒化物結晶をエッチングして、積層欠陥を含む領域を除去し、III窒化物結晶を造り直す行為を含み得る。いくつかの局面において、III窒化物材料はガリウムを含む。
いくつかの場合において、積層欠陥を含む領域をエッチングすることおよびIII窒化物結晶を造り直すことは、液体KOHエッチャント(etchant)中でIII窒化物結晶を異方性エッチングすることを含み得る。KOHエッチャントの濃度は、水中約5重量%〜約50重量% KOHであり得る。いくつかの実行において、エッチャントは、約20℃〜約80℃の温度に加熱され得る。
いくつかの局面によると、分離された結晶成長表面からIII窒化物結晶を成長させることは、結晶成長表面上で形成される緩衝層上のIII窒化物材料の有機金属気相成長法を含み得る。デポジションの際のNH3ガスの流量は、約0.5slm〜約4slmであり得る。いくつかの実行によると、デポジションの際のトリメチルガリウムガスまたはトリエチルガリウムガスの流量は、約10sccm〜約50sccmであり得る。緩衝層は、低温GaN緩衝層を含み得る。
いくつかの実行において、パターン化された異種基板上でIII窒化物材料を形成するための方法は、さらに、緩衝層を形成することを含み得る。
いくつかの実行によると、積層欠陥を含む領域をエッチングすることは、積層欠陥を含む(0001)ファセットを除去することを含み得る。いくつかの場合において、分離された結晶成長表面からIII窒化物結晶を成長させることは、パターン化されたサファイア基板のプロセス表面に対してほぼ平行である半極性GaNファセットを形成することを含み得る。いくつかの局面において、半極性GaNファセットは(2021)ファセットであり得る。いくつかの場合において、分離された結晶成長表面からIII窒化物結晶を成長させることは、パターン化されたサファイア基板のプロセス表面に対してほぼ平行である非極性GaNファセットを形成することを含み得る。
パターン化された異種基板上でIII窒化物材料を形成するための方法のいくつかの実行は、さらに、造り直されたIII窒化物結晶上で、不純物ドーパントを用いてGaNまたはガリウムを含むIII窒化物合金を成長させることを含み得る。いくつかの場合において、該結晶成長表面は、III窒化物材料のエピタキシャル成長を阻害するコンフォーマルコーティング(conformal coating)により被覆されるパターン化されたサファイア基板の領域により分離され得る。
いくつかの態様は、パターン化された異種基板上でIII窒化物材料のエピタキシャル層を形成するための方法に関する。方法は、パターン化された異種基板上で形成される分離されたIII窒化物結晶を有するパターン化された異種基板を受容する行為；不純物ドーパントを含むようにIII窒化物結晶をさらに成長させる行為；およびさらに成長したIII窒化物結晶上で、積層欠陥を形成する結晶成長ファセットを排除する行為を含み得る。いくつかの場合において、III窒化物結晶をさらに成長させることは、GaNまたはGaNの合金を成長させることを含む。排除される結晶成長ファセットは、GaNの(0001)ファセットであり得る。
いくつかの局面によると、GaNまたはGaNの合金は、プロセス表面に対してほぼ平行である半極性ファセット方位を有し、該半極性ファセットの方位は、非極性ファセットの60°以内である。
いくつかの実行によると、III窒化物結晶をさらに成長させることは、不純物ドーパントとしてGeを使用することを含み得る。いくつかの場合において、III窒化物結晶をさらに成長させることは、約1×1018cm-3〜約1×1019cm-3のドーパント密度でGaNまたはGaNの合金をドーピングするための不純物ドーパントとして、Geを使用することを含み得る。いくつかの局面によると、III窒化物結晶をさらに成長させることは、分離されたIII窒化物結晶上でのGaNまたはGaNの合金の有機金属気相成長法を含み得る。いくつかの実行において、デポジションの際のNH3ガスの流量は、約0.5slm〜約5slmである。いくつかの場合において、デポジションの際のトリメチルガリウムガスまたはトリエチルガリウムガスの流量は約10μmol/分〜約200μmol/分である。いくつかの実行によると、デポジション温度は約950℃〜約1070℃である。デポジション圧力は約50mbar〜約400mbarであり得る。
パターン化された異種基板上にIII窒化物材料のエピタキシャル層を形成するための方法はさらに、分離されたIII窒化物結晶がパターン化されたサファイア基板にわたり連続層に一体化するまで、III窒化物結晶の成長を継続すること；および不純物ドーパントなしで、連続層上でIII窒化物材料をさらに成長させることを含み得る。いくつかの実行は、さらに、連続層を平坦化させて、エピタキシャル層上にプロセス表面を形成することを含み得る。
いくつかの態様は、分離された結晶成長ファセットを有するパターン化された基板、ここで該基板は、該分離された結晶成長ファセットの間の基板の表面のマスキングされた領域を有する；および不純物ドーパントを含む該パターン化された基板上で形成されるIII窒化物材料の第1の領域、ここで該不純物ドーパントは、III窒化物材料がマスキングされた領域上で成長する際に、積層欠陥を形成するIII窒化物材料の結晶成長ファセットを排除する、を含む基板に関する。いくつかの実行によると、不純物ドーパントはGeであり得る。いくつかの場合において、マスキングされた領域は、パターン化された基板上で形成されるコンフォーマル酸化物コーティングを含み得る。
いくつかの局面において、III窒化物材料は、GaNまたはGaNの合金を含み得る。いくつかの場合において、排除される結晶成長ファセットは、GaNまたはGaNの合金の(0001)ファセットである。
いくつかの実行によると、基板はさらに、第1の領域上で形成される、不純物ドーパントを含まないIII窒化物材料の第2の領域を含み得る。第2の領域は、基板のプロセス表面に対してほぼ平行な方位である半極性または非極性のファセットを有するGaNまたはGaNの合金を含み得る。いくつかの局面において、半極性ファセットは、非極性ファセットの60°以内であり得る。
いくつかの実行はさらに、結晶成長表面上に形成される低温GaN緩衝層を含み得る。いくつかの実行は、代替的にまたは追加的に、結晶成長表面上に形成される低温AlN緩衝層を含み得る。
いくつかの態様は、パターン化された基板上にIII窒化物材料のエピタキシャル層を形成するための方法に関する。方法は、パターン化された基板上に形成されかつパターン化された基板のマスキングされた領域で分離される結晶成長ファセットを有するパターン化された基板を受容する行為、ここで該マスキングされた領域は、マスキングされた領域上でのIII窒化物材料の形成を防ぐための材料により被覆される；およびパターン化された基板上の緩衝層上にIII窒化物結晶を、積層欠陥を形成するIII窒化物材料の成長ファセットを排除する不純物ドーパントを用いて成長させる行為を含み得る。いくつかの場合において、排除される結晶成長ファセットは、GaNの(0001)ファセットである。
いくつかの例において、方法はさらに、III窒化物結晶がパターン化された基板にわたり連続層に一体化するまで、III窒化物結晶の成長を継続する行為；不純物ドーパントなしで連続層をさらに成長させる行為；および連続層を平坦化して、エピタキシャル層上にプロセス表面を形成させる工程を含み得る。
いくつかの局面によると、III窒化物材料は、GaNまたはGaNの合金を含み得る。いくつかの実行において、緩衝層上でIII窒化物結晶を成長させることは、不純物ドーパントとしてGeを使用することを含み得る。いくつかの場合において、緩衝層上でIII窒化物結晶を成長させることは、約1×1018cm-3〜約1×1019cm-3のドーパント密度でGaNまたはGaNの合金をドーピングするための不純物ドーパントとしてGeを使用することを含み得る。いくつかの局面において、緩衝層上でIII窒化物結晶を成長させることは、GaNまたはGaNの合金の有機金属気相成長法を含む。デポジションの際のNH3ガスの流量は約0.5slm〜約5slmであり得る。デポジションの際のトリメチルガリウムガスまたはトリエチルガリウムガスの流量は約10μmol/分〜約200μmol/分であり得る。いくつかの場合において、デポジション温度は約950 ○ C〜約1070 ○ Cであり得る。デポジション圧力は約50mbar〜約400mbarであり得る。
前述の装置および方法の態様は、先に記載されたかまたは以下にさらに詳細に記載される局面、特徴および行為の任意の適切な組合せにより実行され得る。本教示のこれらのおよび他の局面、態様および特徴は、添付の図面と関連して、以下の説明からより十分に理解され得る。
当業者は、本明細書に記載される図面は、例示目的のみのためであることを理解しよう。いくつかの例において、態様の種々の局面は、態様の理解を容易にするために誇張または拡大して示され得ることが理解される。図面は必ずしも一定の割合で作られてはおらず、その代わりに教示の原理を例示することが強調される。図面において、同様の参照記号は一般に、種々の図面を通じて、同様の特徴、機能的に同様および/または構造的に同様の要素を言及する。図面が微細加工に関する場合、図面を簡略化するために1つのデバイスのみおよび/または基板の一部のみが示されることがある。実施において、広い面積の基板または基板全体にわたり多くのデバイスまたは構造が並行して作製されることがある。図面は、いかなる方法においても本教示の範囲を限定することを意図しない。
図1は、いくつかの態様による、パターン化されたサファイア基板上でエピタキシャル成長されるIII窒化物材料を含む基板の一部を示す正面図である。 図2Aおよび図2Bは、いくつかの態様による、サファイア基板をパターン化するためのプロセスに関連する構造を示す。 図2C、図2Dおよび図2Eは、いくつかの態様による、パターン化されたサファイア基板の選択された表面をマスキングするためのプロセスに関連する構造を示す。 図2Fは、いくつかの態様による、パターン化されたサファイア基板の選択された表面をマスキングするためのプロセスに関連する構造を示す。図2Gは、いくつかの態様による、パターン化されたサファイア基板上の半極性GaNの形成を示す。図2Hは、平面図において、いくつかの態様によるパターン化されたサファイア基板の一部の上に形成されるガリウム極性半極性GaNストライプを示す走査電子顕微鏡写真である。 図3は、いくつかの態様による、パターン化されたサファイア基板上に形成される一体化した半極性GaNの断面図を示す走査電子顕微鏡写真である。 図4Aは、いくつかの態様による、パターン化されたサファイア基板上のGaNの一体化したエピタキシャル層における積層欠陥を示す透過電子顕微鏡写真である。 図4Bは、いくつかの態様による、パターン化されたサファイア基板の成長表面上の半極性GaN結晶の形成を示す。 図5は、いくつかの態様による、パターン化されたサファイア基板上に形成される半極性GaNの一体化したエピタキシャル層から記録されたカソードルミネッセンス画像を示す。 図6Aおよび図6Bは、いくつかの態様による、パターン化されたサファイア基板の成長表面からの半極性GaN結晶の成長を図示する。図6Cは、いくつかの態様による、パターン化されたサファイア基板上の半極性GaN結晶の一体化を示す。 図6Dは、いくつかの態様による、積層欠陥を有する領域を除去するための一体化したGaN結晶をエッチングした後に残るエピタキシャルGaNの構造を示す。図6Eは、いくつかの態様による、半極性GaNの再成長した一体化した層を示す。図6Fは、いくつかの態様による、パターン化されたサファイア基板上のGaNの再成長した一体化した層の走査電子顕微鏡写真である。 図7Aは、III窒化物材料の他の方位(例えば非極性)が本態様に従って生成され得ることを図示する。図7Bは、いくつかの態様による、積層欠陥を有する領域を除去するための材料のエッチング後に残るエピタキシャルGaNの構造を示す。図7Cは、いくつかの態様による、非極性GaNの再成長した層を示す。 図8は、(0001)ファセットの成長に関連する積層欠陥が排除された、パターン化されたサファイア基板上で再成長したガリウム極性半極性GaNの走査電子顕微鏡写真である。 図9は、いくつかの態様による、低減された積層欠陥を有するパターン化されたサファイア基板上で形成される半極性GaNの一体化したエピタキシャル層から記録されたカソードルミネッセンス画像を示す。 図10Aは、<0002>の回析ベクトルで撮影された透過電子顕微鏡写真である。図10Bは、<1010>の回析ベクトルで撮影された透過電子顕微鏡写真である。 図11は、パターン化されたサファイア基板上で成長したガリウム極性半極性GaNの走査電子顕微鏡写真であり、ここで(0001)ファセットの成長に関連する積層欠陥は排除されており、エッチバックプロセスは使用されなかった。
以下の詳細な説明において図面を参照する場合、空間的な参照「上部(top)」、「底部(bottom)」、「上(upper)」、「下(lower)」、「鉛直(vertical)」、「水平」などが使用され得る。例えば、図面を参照した場合、「鉛直」は、基板表面に対して垂直(normal)な方向をいうために使用され得、「水平」は、基板表面に対して平行な方向をいうために使用され得る。「上」、「上部」または「上(above)」は、基板から離れる鉛直方向をいうために使用され得、「下」、「底部」または「下(below)」は、基板に向かう鉛直方向をいうために使用され得る。かかる参照は、教示目的のために使用され、具体化されたデバイスについての絶対的な参照を意図しない。具体化されたデバイスは、図面に示される方向とは異なり得る任意の適切な様式で空間的に方向づけられ得る。
態様の特徴および利点は、図面と共に参照される場合、以下に記載の詳細な説明からより明白になるであろう。
詳細な説明
その広いバンドギャップの値のために、GaNなどのIII窒化物材料は、緑色波長または青色波長の発光素子を作製するため、および高出力または高電圧のトランジスタを作製するために望ましい材料である。本発明者らは、III窒化物材料のいくつかの結晶方位(crystal orientation)は、他の結晶方位よりも向上された素子の性能を提供し得ることを認識し、理解している。例えば、半極性窒化ガリウム材料は、極性または非極性の方位に比べて高効率の発光ダイオードについて有益であり得る。極性GaNにおいて、発光ダイオードにおける電流フローの方向と整列する結晶内の高い分極場は、例えばキャリア再結合を阻害し得、素子の効率を低減し得、かつ量子閉じ込めシュタルク効果に寄与し得る。窒素極性を有する半極性窒化ガリウム方位(本明細書において窒素極性半極性GaNという)を使用することにより、発光素子の効率を向上し得、量子閉じ込めシュタルク効果による望ましくない波長シフトを低減し得る。
本発明者らは、パターン化されたサファイア基板上に半極性GaNのエピタキシャル層を形成したが、形成されたGaN層のいくつかの領域は、高密度の望ましくない積層欠陥(SF)を示し得る。高密度のSFは、キャリアに大腿の再結合経路(alternate recombination pathway)を提供し得、発光ダイオード(LED)およびトランジスタなどの半導体素子の性能に悪影響を及ぼし得る。そのため、基板にわたる規則的なパターンにおいて典型的にみられるこれらの領域は、エピタキシャル層において半導体素子を作製する際には回避されるべきである。
本発明者らは、パターン化されたサファイア基板またはパターン化されたシリコン基板などのパターン化された異種基板(PFS)上でSFがないGaNまたは他のIII窒化物組成物のエピタキシャル層を形成するための方法および構造を考え付いた。該方法は、例えば大きな面積の基板(450mmまでの直径の基板またはそれより大きいもの)上に実質的にSFがない窒化ガリウム材料を形成するために使用され得る。いくつかの態様によると、エピタキシーの際に最初にSFと共に形成される領域は、ボイドにより間隔を開けられた集積回路等級のIII窒化物材料の領域を残して、選択的にエッチングされて基板から除かれ得る。ボイド領域を実質的にSFがない集積回路等級の半導体で充填するためにその後の再成長が使用され得る。態様において、SFがないIII窒化物材料は、不純物ドーパントを使用してPFSから成長され得る。
パターン化された基板105上に形成されるIII窒化物材料のエピタキシャル層120を含む基板100の例を図1に示す。パターン化された基板105は結晶性であり得(例えばサファイア、シリコン等)、基板の表面にわたりパターン化された表面構造110のアレイ(例えばトレンチにより分離されるリブ)を有し得る。表面構造110および基板105は、ほぼ平面状の複数の表面を含み得、それらの少なくともいくつかは、基板の領域からの結晶成長を防ぐマスキング材料140により被覆される。いくつかの態様において、表面のいくつかはわずかに湾曲し得、示されるように平坦である必要はない。表面は、異なる方向の方位であり得る。例えば、表面垂直ベクトルは、いくつかの場合においては結晶学的な方向であり得る異なる方向に向き得る。
以下の説明を簡単にするために、パターン化された基板105は、主にパターン化されたサファイア基板(PSS)として記載する。他の態様において、サファイア以外の結晶材料(例えばシリコン、炭化ケイ素、ガリウムヒ素等)がパターン化された基板105に使用され得ることが理解される。本発明は、パターン化されたサファイア基板のみには限定されない。
いくつかの態様によると、PSSの表面のいくつかはマスキング材料140で被覆され得ず、結晶成長表面115を含み得る。これらの暴露された表面は、III窒化物材料のエピタキシャル成長を開始し得るが、マスキング材料140は、III窒化物材料の成長を阻害し得る。いくつかの態様によると、結晶成長表面115は、サファイアの(0001)c-面ファセットに対してほぼ平行(例えば10mrad以内)であり得、図1において矢印130で示される垂直方向[0001]を有する。結晶成長表面115は鉛直(90 ○ )であり得るかまたは0 ○ 〜90 ○ の角度θで傾斜され得る。
サファイア基板105の切れ目を選択することにより、サファイアのc-面ファセットの方位または角度を決定し得る。エッチングプロセスを選択すること(例えばエッチング条件を調節すること)により、サファイア基板105上の結晶成長表面115の傾斜角θを決定し得る。いくつかの態様において、傾斜角θは、サファイアのc-面ファセットの角度とほぼ同じになり、これはその後に成長するIII窒化物材料の方位を決定する。この様式において、III窒化物材料のほぼ任意の結晶面は、集積回路素子が形成され得る基板の仕上げられたプロセス表面に対してほぼ平行になり得るかまたは所望の角度で傾斜し得る。図1における表面125は、仕上げられたプロセス表面(示さず)およびパターンが形成されるサファイア基板105のプロセス表面に対して平行であるように示される。
図2A〜2Bは、いくつかの態様による、パターン化されたサファイア基板を形成するための方法に関連する構造を示す。この例について、最初にエッチングされないサファイア基板105は、その(2243)面が基板の上部表面108に対してほぼ平行であるように切られ得る。他の態様は、異なる結晶学的方位を有するサファイア基板105の切れ目を有し得る。サファイア基板105の表面上に、レジスト210がデポジションおよびパターン化され得る。レジストは、いくつかの態様によると、周期的格子(periodic grating)としてパターン化され得るので、レジストのバー210は、基板の表面に沿って(図2Aに示されるようにページ(page)内に)伸長する。レジストパターンは、サファイア基板の結晶学的方位に整列され得るので、レジストのバー210は、サファイア基板105の(1100)面に対してほぼ垂直(例えば10mrad以内)である方向に延びる。レジスト210は、いくつかの態様によると軟質レジスト(例えばポリマー性レジスト)であり得るか、またはいくつかの実行においては硬質レジスト(例えばパターン化された無機材料)であり得る。いくつかの場合において、レジストは、図に示されるように、傾斜した側壁215を有するようにパターン化され得る。
ドライエッチング法(例えば反応性イオンエッチング(RIE)法)を使用して、図2Bに示されるようにサファイア基板105をエッチングし得る。エッチング法は異方性または半異方性であり得る。いくつかの態様によると、エッチング法は半選択的であり得、ここで該エッチング法は、主に基板105をエッチングしながらレジスト210のいくらかをエッチングする。半選択的エッチングにおいて、サファイア基板105のエッチングが進行するにつれて、トレンチが基板内にエッチングされるのに加えて、レジスト210がエッチバックされ得る。いくつかの態様において、サファイアをエッチングするために塩素系エッチャントが使用され得る。サファイアのための例示的なエッチングガスとしては、BCl3、Cl2およびArまたはそれらのいくつかの組合せが挙げられ得る。エッチング圧力は10mTorr〜100mTorrであり得る。いくつかの実行において、レジストのための少量のエッチャント(例えばポリマー性レジストについてO2)が、レジスト210のいくらかをエッチバックするためのエッチャントガスとして含まれ得る。
レジストに使用される材料および/または基板材料に応じて、他の態様において他のエッチャントまたはエッチング法が使用され得る。いくつかの実行において、サファイア基板のためのエッチャントは、レジスト210を部分的にエッチングし得る。例えばシリコン(Si)を基板として使用する場合、Siを異方性ウエットエッチングするためおよびGaNがそこから成長し得る(111)ファセットを暴露するために強塩基溶液(例えばKOH)が使用され得る。(111)ファセットは、ウエットエッチングにより生じる溝内で暴露され得る。(111)ファセットは、Si基板の平面表面に対して0 ○ 〜90 ○ の任意の角度の方位であり得る。
トレンチをエッチングしながらレジストを部分的にエッチバックする結果、図2Bに示されるように、サファイア基板105内のトレンチに沿って角度θで傾斜される傾いた側壁112が生じ得る。側壁がサファイア基板105のエッチングされていない表面に対して90°の方位であることに代わり、側壁は、いくつかの態様によると、0°〜90°またはおよそこれらの値の間の方位であり得る。いくつかの場合において、側壁は、60°〜80°またはおよそこれらの値の間の方位であり得る。いくつかの場合において、側壁は、65°〜75°またはおよそこれらの値の間の方位であり得る。エッチングされたサファイア側壁112の傾斜は、レジスト210のエッチング速度を調整すること(例えばレジストのためのエッチャントの濃度を調整すること)および/またはレジスト210の側壁215の傾斜を調整すること(例えばレジストをパターン化するための暴露および現像(development)の条件を調整すること)および/またはサファイアエッチングのためのエッチングパラメーターを調整することにより調節され得る。
いくつかの態様によると、サファイア内にエッチングされるトレンチの間隔またはピッチPは、0.25マイクロメートル(μm)〜10μmまたはおよそこれらの値の間であり得る。いくつかの態様において、トレンチの間隔は周期的ではないことがある。いくつかの態様によると、トレンチのエッチング深さDは、50ナノメートル(nm)〜2μmまたはおよそこれらの値の間であり得る。いくつかの態様において、トレンチの幅はピッチPにほぼ等しいか、等しいかまたは1/2であり得る。他の態様において、トレンチの幅は、ピッチPよりも大きくあり得るか、小さくあり得るかまたは1/2であり得る。トレンチのエッチングの後、レジスト210を溶解するドライエッチング、溶媒または基板洗浄プロセスを使用して、任意の残りのレジストは基板105から除去され得る。
レジストの除去後、サファイア基板上のパターン化された表面のいくらかの上にマスキング層140が形成され得る。本発明者らは、蒸着された酸化物(例えば電子ビーム蒸着法によりデポジションされた酸化ケイ素)を含むマスキング層140は、III窒化物のそこからの成長が望ましくないパターン化されたサファイア基板105の表面をマスキングするには不十分であることを見出した。その後の高温(HT)III窒化物成長条件下で生じる再現不可能な結晶成長の結果は、e-ビーム蒸着された酸化ケイ素の均一性のより低い(less-than unity)付着係数(sticking coefficient)、表面拡散および再蒸着に起因すると考えられた。蒸着された酸化物マスキング層に関連する課題を克服するために、本発明者らは、高温コンフォーマルコーティングを形成して、サファイア基板の選択された表面をマスキングするための方法を開発した。
いくつかの態様によると、高温コンフォーマルコーティング220は、図2Cに示されるように、パターン化されたサファイア基板105の表面上に形成され得る。HTコンフォーマルコーティングは、いくつかの態様によると、HTコンフォーマルデポジション法により形成され得る酸化物(例えば酸化ケイ素)または窒化物(例えば窒化ケイ素)を含み得る。デポジションの際の温度は600 ○ C〜1000 ○ Cまたはおよそこれらの温度の間であり得る。例えば、酸化物は、プラズマ増速化学気相成長法(PECVD)などの(CVD)法によりデポジションされ得る。いくつかの実行において、酸化物または窒化物コーティング220は、原子層体積(ALD)法によりデポジションされ得る。いくつかの態様によると、コンフォーマルコーティングの厚さは、10nm〜50nmまたはおよそこれらの値の間であり得、図面に示されるように基板105の全てのパターン化された表面を被覆し得る。コンフォーマルコーティングは、例えばe-ビーム蒸着により生成されるコーティングとは異なり、基板表面の方位に関係なく均一な厚さを有し得る。
いくつかの態様によると、傾斜蒸着(shadow evaporation)が行われて、その後図2D〜2Eに示されるように酸化物コーティング220の一部の上にレジスト230が形成され得る。例えば、基板105は、電子ビーム蒸着システムにおける標的に対してある角度で傾斜され得る。蒸着の際に、蒸着物質(evaporants)228は、酸化物コーティング220の暴露された表面上に入射され得る。コーティングのいくつかの「さえぎられた表面(shadowed surfaces)」225は、上にある(overlying)表面により、入射蒸着物質228から隠され得るかまたは遮蔽され得る。これらのさえぎられた表面225は、蒸着物質228によりコーティングされ得ない。いくつかの態様において、蒸着物質は金属(例えばCr、Ni、Al、Ti、Au、Agのいずれか1つまたは組み合わせ)を含むが、いくつかの態様において他の材料が使用されることがある。
いくつかの態様において、フォトリトグラフィーを使用して、コンフォーマルコーティング220の選択された表面上にレジストを形成し得る。しかしながら、フォトリトグラフィーはいくつかのプロセス工程(例えばレジストデポジション、暴露および現像)を必要とし、基板特徴に対するフォトマスクの整列を必要とする。
傾斜蒸着を使用して、基板へのマスクの整列を必要とせずに1工程において酸化物220の選択された表面の上に硬質レジスト230を形成し得、それにより図2Eに示される構造が得られる。蒸着物質から遮蔽されるさえぎられた表面225は、パターン化されたサファイア基板のc-面表面を被覆する暴露された酸化物層220を有し得るが、金属または他の保護レジスト230の覆い(overlayer)は含み得ない。次いで、選択的異方性ドライエッチングを実行して、さえぎられた表面225から酸化物コーティング220を除去し得、下にあるサファイアを暴露させ得る。いくつかの態様によると、ドライエッチングは、酸化物コーティング220をエッチングするためのフッ素系エッチャントを含み得る。エッチングは、図2Fに示されるように、パターン化されたサファイア基板の下にある結晶成長表面115を暴露させ得る。いくつかの態様において、ウエットエッチング(例えば緩衝化酸化物エッチング)を使用して、さえぎられた表面225から酸化物コーティング220を除去し得る。いくつかの実行において、ウエットまたはドライエッチングは選択的でないことがあり、定期的な(timed)エッチングであり得る。いくつかの場合において、コーティング220を除去するエッチングは、コーティングを除去した後、サファイアを部分的にエッチングし得る。
いくつかの態様によると、レジスト230は、ドライもしくはウエットエッチング法または基板洗浄法により除去され得る。例えば、金属(例えばCr)の硬質コーティングは、適切な金属エッチャントにより除去され得る。いくつかの実行において、基板は、III窒化物材料のエピタキシャル成長のための調製において洗浄され得る。例えば、基板は、アセトン、メタノールおよびピラニア溶液中で洗浄され得、次いでその後の結晶成長のために有機金属気相成長法反応器に充填され得る。
本発明者らは、集積回路等級の品質および所望の極性を有する半極性III窒化物材料を形成するために、パターン化されたサファイア基板105の暴露された結晶成長表面115での緩衝層の注意深い調製および形成が必要であることを発見し、理解している。低温(LT)窒化アルミニウム(AlN)、高温AlNおよび低温GaNの緩衝層プロセスを含むいくつかの緩衝層プロセスを試験および改良して、パターン化されたサファイア基板から所望の極性を有する半極性GaNの適切な成長を提供する緩衝層プロセスを得た。第1の緩衝層プロセスによると、ガリウム極性半極性GaNは、パターン化されたサファイア基板105から信頼性高く成長され得る。第2の緩衝層プロセスによると、窒素極性半極性GaNは、パターン化されたサファイア基板105から信頼性高く成長され得る。
いくつかの態様によると、第1の緩衝層プロセスを使用して、例えば結晶成長表面115からガリウム極性半極性GaNを形成し得る。第1の緩衝層プロセスにおいて、PSS 105は、洗浄プロセス、その後の同じ成長反応器中で行われ得るLT GaN緩衝層成長プロセスに供され得る。洗浄プロセスは、基板を、水素(H2)環境中で、1000℃〜1200℃またはおよそこれらの値の間まで加熱することを含み得る。いくつかの場合において、緩衝層は、GaNエピタキシャル成長条件下、400℃〜650℃またはおよそこれらの値の間の温度で形成され得る。いくつかの態様によると、LT GaN緩衝層は、約500℃の温度で形成される。いくつかの場合において、チャンバー圧力は、50mbar〜400mbarまたはおよそこれらの値の間で維持され得る。NH3の流量は1slm〜4slmまたはおよそこれらの値の間であり得、トリメチルガリウム(TMGa)の流量は、5sccm〜50sccmまたはおよそこれらの値の間であり得る。いくつかの態様によると、緩衝層は、10nm〜50nmまたはおよそこれらの値の間の厚さまで成長され得る。
本発明者らは、900℃超まで加熱されたLT GaN緩衝層は、LT AlN層よりも容易に拡散し得ることを見出した。いくつかの態様において、LT GaN緩衝層は、PSS 105の他の酸化物被覆表面から、暴露されたc-面結晶成長表面115まで移動および再配置され得る。この再配置は、結晶成長表面でのGaNの選択的成長を促進し得る。いくつかの実行において、LT AlN緩衝層は、ガリウム極性半極性GaNを形成する前に使用され得る。例えば、前記第1の緩衝層プロセスは、TMGaの代わりのトリメチルアルミニウム(TMAl)と共に使用され得る。
第1の緩衝層プロセスによるLT緩衝層の成長の後、基板の温度は、結晶成長表面からのガリウム極性半極性GaNのHT成長のために上昇され得る。いくつかの態様によると、LT GaN緩衝層は、850℃〜1150℃またはおよそこれらの値の間の温度で、GaN成長のための反応物の導入の前のある時間にわたりアニーリングされ得る。アニーリング期間は、1分〜10分またはおよそこれらの値の間であり得る。いくつかの実行によると、ガリウム極性半極性GaNのHT成長は、例えば900℃〜1150℃またはおよそこれらの値の間の温度で起こり得る。
他の態様によると、第2の緩衝層プロセスを使用して、例えば結晶成長表面115から窒素極性半極性GaNを形成し得る。第2の緩衝層プロセスにおいて、PSS 105は、第1の緩衝層プロセスについて記載されるように熱的に洗浄され得る。次いで、窒化(nitridation)プロセスを行い、暴露された結晶成長表面115を窒化し得る。いくつかの態様によると、窒化プロセスは、窒素(N2)およびアンモニア(NH3)ガスの混合物を含む環境中、PSS 105を、850℃〜1050℃またはおよそこれらの値の間の温度まで加熱することを含み得る。N2流量は、2slm〜8slmまたはおよそこれらの値の間であり得る。NH3流量は、1slm〜6slmまたはおよそこれらの値の間であり得る。窒化の持続時間は0.5分〜5分またはおよそこれらの値の間であり得る。窒化のために、結晶成長表面115でのc-面サファイアからの成長は、パターン化されたサファイア基板105の他の表面と比較して、少なくとも(least)好ましい。そのため、他のサファイア表面での望ましくない結晶成長を防ぐために、マスキング層140(例えばコンフォーマル酸化物コーティング220)が必要である。
いくつかの実行において、窒化に続いて、PSSは、基板を400℃〜650℃またはおよそこれらの値の間まで加熱するLT GaN緩衝層プロセスに供され得る。いくつかの場合において、基板を約500℃まで加熱し得、チャンバー圧力を、100mbar〜300mbarまたはおよそこれらの値の間で維持し得る。NH3の流量は、0.5slm〜5slmまたはおよそこれらの値の間であり得る。トリメチルガリウム(TMGa)の流量は、5sccm〜50sccmまたはおよそこれらの値の間であり得る。LT GaN緩衝層は、20nm〜100nmまたはおよそこれらの値の間の厚さまで成長され得る。いくつかの態様において、緩衝層は、50nmより大きく100nmより小さい厚さまで成長され得る。窒素極性半極性GaNのための向上された成長条件は、LT GaN緩衝層が以下：チャンバー圧力が約200mbarであり、NH3流量が約1slmであり、TMGa流量が約40sccmであり、緩衝層が約80nmの厚さまで成長される条件下で形成される場合に見出される。
第2の緩衝層プロセスによるLT GaN緩衝層の成長の後、基板の温度は、結晶成長表面からの窒素極性半極性GaNのHT成長のために上昇され得る。いくつかの実行において、LT GaN緩衝層は、窒素極性半極性GaN材料のHT成長の前にアニーリングされ得る。本発明者らは、LT GaN緩衝層についてのアニーリング時間がガリウム極性半極性GaNを成長させるために使用されるものと比べて3倍までだけ低減される場合に、窒素極性半極性GaNのその後の成長についての向上された結果を見出した。アニーリングの間に、H2流量は、2slm〜8slmまたはおよそこれらの値の間であり得る。NH3流量は、0.5slm〜6slmまたはおよそこれらの値の間であり得る。アニーリングの持続時間は、0.5分〜3分またはおよそこれらの値の間であり得る。アニーリング温度は、850℃〜1150℃またはおよそこれらの値の間であり得る。
ガリウム極性半極性GaNを成長させることと比べて、LT GaN緩衝から窒素極性半極性GaNを成長させることの困難さは、緩衝の極性に基づいて緩衝層のアニーリングの間に起こる種々の変換(transformation)、およびパターン化されたサファイア基板上で起こる選択性プロセスに起因する。例えば、Ga-極性GaN LT-GaN緩衝層は、アニーリングの間に熟成再結晶化段階(ripening recrystallization phase)(インサイチュ反射率追跡におけるノーズ(nose)様ピークにより示され得る)を被り得る。再結晶化段階の間に、GaNの分解および再デポジションが起こり得、これは基板上のウルツ鉱位相核(Wurzite phase nuclei)の成長に好ましくあり得る。
対照的に、および反射率測定によりみられ得るように、N極性GaN緩衝層は、かかる変換を被らないことがあるので、HT-GaN成長は、時間的な変動(oscillation)を伴う荒くなること-回復段階(roughening-recovery phase)を有することなく進行し得る。N-極性GaNについて、走査電子顕微鏡(SEM)および原子間力顕微鏡(AFM)による緩衝層および最初の成長段階の検査は、緩衝層の増強された分解を示す。GaN分解の律速プロセスは、基板表面でのGaHの形成に起因し得る。ガリウム極性と窒素極性の間の分解速度の差は、結晶構造における結合配置に起因し得、該構造においてそれぞれの二重層中、金属イオンは、3つの結合(ガリウム極性)の代わりに窒素原子への1つのみのバックボンド(back bond)を有する(窒素極性の場合)。Ga-極性GaN緩衝層について、均一な結晶成長を可能にする要因は、アニーリングの際のLT-GaN緩衝層のc-サファイア結晶成長表面への再配置である。再配置は窒化されたサファイア表面およびN-極性LT-GaN緩衝層により容易には起こらないので、まばらな核化が生じ得、本発明者らにより観察されている。N-極性の場合についてのその後の結晶成長均一性を向上するために、緩衝層の厚さを高め得、緩衝層アニーリング時間が低減され得る。
いくつかの態様によると、緩衝層は、その後に成長される材料とは異なる材料から形成され得る。例えば、緩衝層は、任意の適切なIII窒化物合金(例えばAlN、InN、AlGaN、InGaN、InAlGaN)から形成され得るが、その後に成長されるエピタキシャル層は、GaNまたは他のIII窒化物材料を含み得る。いくつかの実行において、緩衝層はGaNから形成され得、その後に成長される半極性エピタキシャル層は任意の他の適切なIII窒化物合金を含み得る。他の半極性材料の形成は、アルミニウムの供給源としてのトリメチルアルミニウム(TMA)またはトリエチルアルミニウム(TEA)およびインジウムの供給源としてのトリメチルインジウム(TMI)またはトリエチルインジウム(TEI)などの他の反応物質の添加または置換を必要とし得る。GaNエピ層(epilayer)を形成するために使用される反応物質としては、トリエチルガリウム(TEGa)またはトリメチルガリウム(TMGa)が挙げられ得る。これらのガスについての流量は、半極性III窒化物エピ層の成長または再成長の際に、5sccm〜65sccmであり得る。
緩衝層を形成した後、半極性III窒化物材料のエピタキシャル成長を行い得る。結晶成長表面115からの半極性III窒化物材料(例えばガリウム極性半極性GaN)の成長が進行するにつれて、図2Gに示されるように、パターン化されたサファイア基板105の表面にわたり、III窒化物結晶250の島が最初に形成され得る。パターン化されたサファイア基板105上の傾斜された結晶成長表面115のために、III窒化物結晶250は、サファイア基板105の元の平面表面に対して平行な方向の選択された結晶学的面(例えばガリウム極性半極性GaNについて(2021)または窒素極性半極性GaNについて(2021))について成長し得る。窒素極性半極性GaN結晶250についての結晶学的方向は、図2Gの軸202により示される。
いくつかの態様によると、緩衝層の形成後のIII窒化物材料についてのエピタキシャル成長プロセスは、有機金属気相成長法(MOCVD)を含み得る。いくつかの態様において、分子ビームエピタキシー(MBE)法または気相エピタキシー(VPE)法が使用され得る。薄層について、原子層堆積が使用され得る。例示的なMOCVD法について、成長条件は、980 ○ C〜1070 ○ Cまたはおよそこれらの温度の間の成長温度、および50mbar〜300mbarまたはおよそこれらの圧力の間のチャンバー圧力を含み得る。NH3ガスの流量は、0.5slm〜4slmまたはおよそこれらの流量の間であり得る。トリメチルガリウムまたはトリエチルガリウムの流量は、10sccm〜50sccmまたはおよそこれらの流量の間であり得る。
図2Hは、いくつかの態様による、平面図において、マスキングおよびパターン化されたサファイア基板105から成長するガリウム極性半極性GaN結晶250を示す走査電子顕微鏡写真である。PSSは、約6μmの間隔で離れた結晶成長表面115を含み、サファイア基板中のトレンチのエッチング深さDは約1μmである。結晶成長表面は、基板のプロセス表面から約θ=75°の方位である。PSS基板上の他の表面は、図2C〜2Fに関連して上述されるようにPECVD酸化物によりマスキングされた。約20nmの厚さのLT GaN緩衝層は、基板の結晶成長表面115上で窒化なしで形成された。他の態様において、LT AlN緩衝が使用され得る。GaN緩衝層についての成長条件は：約200mbarの圧力、約500℃の温度、約1slmのNH3流量および約40sccmのTMGa流量であった。LT AlN緩衝層について、約25sccmのTMAl流量が使用され得る。その後、ガリウム極性半極性GaNは、以下のエピタキシャル成長条件：約1030℃、約100mbar、約40sccm TMGaおよび約1slm NH3下で成長された。図2Hの顕微鏡写真は、GaN結晶のバー250は高い空間均一性を有して結晶成長表面115から成長され得ることを示す。
再度図1を参照して、エピタキシャル成長は、III窒化物結晶250が一体化して、PSS 105上で連続エピタキシャル半導体層120が形成されるように継続され得る。PSS上に形成された一体化した半極性GaN エピタキシャル層120の走査電子顕微鏡(SEM)画像を図3に示す。GaN層の厚さは約8ミクロンである。いくつかの態様によると、一体化したエピタキシャル層の厚さは、100nm〜20ミクロンであり得るが、いくつかの場合においてはより厚い層が成長され得る。
いくつかの実行において、およびIII窒化物方位に応じて、エピタキシャル層120の上表面は、結晶学的成長面(例えばガリウム極性半極性GaNについて(1010)および(1011)面)の交差から生じる、結晶成長表面115に対して平行に走る***(ridge)310を有し得る。続いて基板を(例えば化学機械研磨または研削および研磨により)平坦化する場合、得られるプロセス表面は、異なる結晶面に対してほぼ平行であり得るかまたは所望の角度の方位であり得る。図3に示される例について、GaNエピタキシャル層上の最終プロセス表面125は、GaN半導体の(2021)ファセットに対してほぼ平行であり得る。
本発明者らは、積層欠陥は、PSS上で形成される一体化したIII窒化物エピタキシャル層120の領域に生じ得ることを見出した。光学顕微鏡またはSEM下でエピタキシャル層を見る場合にSFは明らかでないことがあるが(例えば図3参照)、SFは2つの方法において観察され得る。第1の方法は、透過電子顕微鏡(TEM)を使用してエピタキシャル層の薄い断面を検査することである。半極性GaNエピタキシャル層についてTEMにより得られる画像を図4Aに示す。顕微鏡写真において線状の暗いバンドで現れる底面積層欠陥を含む領域410があり得る。SFは、半導体素子に悪影響を及ぼし得る結晶欠陥の一種である。
図4Bに示されるように、GaN結晶が不均一界面(heterogeneous interface)に沿って[0001]方向に成長する際に、SFは生じ得る。III窒化物結晶250の島が、基板105のマスキングされた領域の上のPSS上の結晶成長表面115から[0001]方向に成長する際に、積層欠陥領域410は生じ得る。SF領域410は、結晶が他の方向に生じて本質的にSFを有さないより大きな均一な領域420により分離され得るが、これらの均一な領域にはかなり低い密度でいくつかの欠陥が存在し得る。
積層欠陥は、エピタキシャル層の領域のカソードルミネッセンス(CL)測定を使用しても観察され得る。CL測定において、エネルギーのある電子は、エピタキシャル層に衝突し、層にルミネッセンスを引き起こさせる。欠陥を含む領域は、ルミネッセンスを示し得ず、顕微鏡で見た場合に暗く見え得る。図5は、PSS 105上に形成されるガリウム極性半極性GaNエピタキシャル層120について得られるCL画像(エピタキシャル層120の平面図)を示す。積層欠陥領域410は、基板の表面にわたって走る暗いバンドとして現れる。暗いバンドの間隔は、PSS上の結晶成長表面115の間隔とほぼ等しい。
いくつかの態様によると、積層欠陥を含む領域は、1つ以上の処理技術により最小化または排除され得る。1つのアプローチは、SFの領域が形成された後にエピタキシャル層120の成長を終結させ、積層欠陥領域410を選択的にエッチングして取り除くことを含み得る。次いで、その後の選択的成長プロセスを使用して、積層欠陥領域410の除去により形成されたボイドに充填するように、III窒化物材料を再成長させ得る。選択的成長プロセスは、望ましくないファセット(例えば図4Aおよび図4Bの例において(0001)ファセット)の成長速度が、他の結晶成長ファセット(例えばこの例において(1010)および(1011)の方向)の成長速度よりも促進されるプロセスであり得る。Wulff原理(principal)によると、最高の成長速度を有する結晶ファセットは、より低い成長速度を有するファセットよりも早く終結し、結晶形状はより低い成長速度を有するファセットにより支配される。(0001)成長ファセットの排除により、SF形成の供給源としてのファセットが除去され得る。
図6A〜6Eは、PFS上に形成されるIII窒化物材料のエピタキシャル層中の積層欠陥領域を最小化または排除するために使用され得るプロセス工程に関連する構造を示す。示される例は上述のGaNの同じ半極性方位で続くが、該態様は、示される半極性方位のみには限定されない。プロセス工程は、非極性方位を含むGaNの他の方位に適用され得、他のIII窒化物材料に適用され得る。GaNの他の方位としては、限定されないが(1122)、(1120)、(1011)、(1010)および(3031)方位が挙げられる。本発明者らは、非極性ファセット方位の60°またはほぼこの値を超えない値以内のファセット方位が、LED、レーザおよびトランジスタなどの半導体素子用途に望ましくあり得ることを認識し、理解している。60°を超えると、エピタキシャル形成されるIII窒化物材料内の分極場および/またはミスフィット転位は、素子の性能に悪影響を及ぼし得る。
いくつかの態様によると、結晶成長表面115およびPSS基板105の他の表面をマスキングするコーティング220を有するパターン化されたサファイア基板105は、その上にIII窒化物材料を形成するための基板として提供され得る。結晶成長表面は、サファイア基板のc-面ファセット(0001)に対してほぼ平行であり得、鉛直であり得るかまたは所望の角度で鉛直から傾斜され得る。示される例において、(2021)ファセットに対して平行なプロセス表面を有するガリウム極性半極性GaNが望ましい。したがって、サファイア基板は、(2243)プロセス表面方位を有するように選択され得る(例えば、サファイアの[2243]方向は、成長されるGaNの[2021]方向に対してほぼ平行である)。GaN結晶250のエピタキシャル成長は、(例えば図2G、図2Hおよび図3に関連して記載されるように)ガリウム極性半極性、窒素極性半極性または非極性のGaNについての上述の緩衝層プロセスおよびエピタキシープロセスのいずれかを使用して開始され得る。結晶250が成長するにつれて、積層欠陥領域410は、図6Aに示されるように、(0001)ファセットに沿って[0001]方向に形成され得る。
結晶250のサイズが増加するにつれて、十分に画定されたファセットは、結晶の上表面で容易に見えるようになり得る。示される例について、図6Bに図示されるように、(1010)および(1011)ファセットは、上表面に形成され得る。積層欠陥領域410は、結晶250がPSS 基板105にわたり広がるにつれてサイズが増加し得る。[0001]方向に形成される半導体は、[0001]方向に形成される半導体と比較して、有意に小さいかまたは無視できる積層欠陥を有し得る。いくつかの場合において、エピタキシャル成長は、図6Cに示されるように、結晶250が一体化するまで継続し得るが、本態様において結晶250が一体化する必要はない。
SF領域410の形成後、基板および結晶250は、積層欠陥を除去し、結晶を造り直す選択的エッチングに供され得る。いくつかの態様によると、選択的エッチングは、形成された結晶250の特定のファセットを優先的にエッチングし、他のファセット上で停止するウエット異方性エッチングであり得る。例えば、ウエット水酸化カリウム(KOH)エッチングが使用され得る。KOH濃度は、水中、5重量%〜50重量% KOHまたはおよそこれらの値の間であり得る。KOH溶液は、20 ○ C〜80 ○ Cまたはおよそこれらの値の間の温度まで加熱され得る。いくつかの実行において、KOH濃度は、水中、20重量%〜50重量% KOHまたはおよそこれらの値の間であり得、エッチング温度は、30 ○ C〜80 ○ Cまたはおよそこれらの値の間であり得る。エッチング時間は、結晶250のサイズ、エッチャント濃度およびエッチング温度に応じて1分〜60分であり得る。同じまたは異なる結晶方位が望ましくあり得るいくつかの実行において、限定されないが、水酸化ナトリウム(NaOH)、硫酸(H2SO4)、リン酸(H3PO4)などの他のエッチャントが使用され得る。
いくつかの態様によると、選択的エッチングは、特定の結晶ファセット上で停止するので、エッチング自体が終結し、エッチバックは正確に時間を指定する必要はない。例えば、KOHエッチングは、結晶250の(0001)ファセットを迅速にエッチングし得、(1010)、(1011)および(1011)ファセット上で効果的に停止し得る。いくつかの場合において、(1010)、(1011)および(1011)ファセットについてのエッチング速度は、(0001)ファセットについてのエッチング速度よりも少なくとも10倍遅くあり得る。得られる造り直された結晶構造(ガリウム半極性GaNについて)は図6Dに示されるように見られ得る。いくつかの態様によると、残りの上面ファセットは、(1011)ファセットおよび(1011)ファセットを含み得る。造り直された結晶650の間にボイド610があり得る。
エッチバックおよびSF領域410の除去の後、基板は脱イオン水で洗浄され得、選択的成長プロセスを使用して、造り直された結晶650上でGaNが再成長され得る。選択的成長は、選択されたファセットの成長速度が1つ以上の他の成長ファセットよりも早くなる有機金属気相成長(MOCVD)法を含み得る。このファセットの最初の成長の際にGaNの(0001)底面中に積層欠陥が生じるので、積層欠陥を除くために、再成長の際に(0001)底面成長ファセットを低減または排除することが望ましい。
動力学的(kinetic)Wulffプロットの理論によると、結晶の凸状成長の際に、速い成長速度を有するファセットは消失し、結晶の形状は遅い成長速度を有するファセットに支配される。再成長の際に(0001)成長ファセットを消失させるために、(0001)成長速度は少なくとも(1011)ファセットの成長速度に対して増加されるべきであるので、GaN結晶形状は、(1011)ファセットおよび他の遅く成長するファセットにより支配される。
多くの試験の後、本発明者らは、温度、圧力、V/III比およびTMGa流量を含むMOCVD成長パラメーターを変更することにより、(0001)ファセットの成長速度を(1011)ファセットの成長速度よりも早くすることができなかったことを見出した。(0001)成長ファセットは、全てのGaNファセット中で最も遅い成長速度のために常に再度出現し、半極性GaNの造り直された結晶650は、(0001)成長ファセットの存在を示す、図6Bに示される形状に再成長して戻った。
その後、本発明者らは、再成長の際に、限定されないが、ゲルマニウム(Ge)などのいくつかの不純物種を添加することにより、N-極性(0001)成長ファセットの成長速度を劇的に高め得ることを発見した。いくつかの場合において、Si、As、B、P、SnまたはGaなどの他の不純物ドーパントを使用し得る。図6Eに例示されるように、得られる再成長した結晶は、次いで(0001)ファセットからの成長を排除し、安定な成長ファセット(1011)、(1010)および(1011)について形成され得る。結晶の再成長または継続成長部分670は、不純物ドーパントを含み得る。PSS上の再成長されたガリウム極性半極性GaNの例示的なSEM画像を図8に示す。いくつかの態様によると、ボイド610が被覆されるまで再成長は継続され得、造り直された結晶650はそれらが一体化するまで成長する。
いくつかの態様によると、再成長はMOCVDを含み得、条件は以下の通りであり得る。再成長温度は、950 ○ C〜1070 ○ Cまたはおよそこれらの値の間であり得る。圧力は、50mbar〜400mbarまたはおよそこれらの値の間であり得る。TMGaまたはTEGaの流量は、10μmol/分〜200μmol/分またはおよそこれらの値の間であり得る。NH3流量は、0.5slm〜5slmまたはおよそこれらの値の間であり得る。不純物ドーピングレベル(例えばGeのドーピングレベル)は、1×1017cm-3〜5×1019cm-3またはおよそこれらの値の間であり得る。より低いおよびより高いドーピングレベルについては、積層欠陥が形成されることが観察された。いくつかの態様によると、ドーピング範囲は、1×1018cm-3〜1×1019cm-3またはおよそこれらの値の間であり得る。
再成長の際に造り直された結晶650が一体化した後、不純物ドーピングは中断され得る。次いで、所望のIII窒化物材料の厚い層(例えば2ミクロン〜20ミクロン)が成長され得る。得られるエピタキシャル層680は、図6Fに示される***310を有し得るが、図3に示される場合と比較してより大きく低減されたSFの密度を有し得る。例えば、図3に示される例についてのSFの密度は、1×106cm-2ほどの高さであり得、本態様に従って作製されたIII窒化物材料のエピタキシャル層のSFの密度は、102cm-2以下であり得る。いくつかの態様によると、基板は続いて(例えば化学機械研磨を使用して)平坦化されて、***310が除去され得、例えば(2021)ガリウム極性半極性ファセットに対して平行な、平坦なプロセス表面が作製され得る。
先に示されるように、積層欠陥がないIII窒化物材料の他の方位がPSS上に形成され得る。図7A〜図7Cは、非極性GaNの形成に関連する構造を示す。非極性の方位について、基板表面に対して垂直な(perpendicular)方位のそのc-面を有するサファイア基板106が選択され得る。基板106は、サファイアのc-面に対してほぼ平行である鉛直の側壁によりパターン化され得る。非極性GaNの結晶720は、図7Aに示されるように、結晶成長表面715から、上述されるように形成され得る。結晶720が成長するにつれて、積層欠陥領域410は、結晶がマスキングされた領域上に広がる際に[0001]方向に形成される。
図7Bに示されるように、その後のエッチングを使用して、積層欠陥領域410を除去し得、結晶を造り直し得る。得られる成長ファセットは、(1011)、(1010)および(1011)ファセットを含み得る。上述されるような不純物ドーパントを用いたその後の再成長を行って、図7Cに示されるように、積層欠陥がない結晶730を形成し得る。積層欠陥がない結晶730の成長は、それらがPSS上で一体化するまで継続し得る。ドーパントが終了され得、SFがない非極性GaNの厚い層が基板106上に形成され得る。
図6Eおよび図7Cには2つの異なる結晶方位が示されるが、結晶は、極性から非極性までの任意の方位に形成され得、最終結晶ファセットは、仕上げられた基板のプロセス表面に対して平行である必要はない。任意の選択された結晶ファセットは、プロセス表面に対して平行であり得るかまたは所望の角度の方位であり得る。エピタキシャル結晶の方位は、主にサファイア基板の切れ目により決定される。サファイアのc-面ファセットに平行なサファイア基板のエッチングされた側壁112を有することは有益であり得るが、エッチングされた側壁112は、III窒化物結晶形成に認め得るほどの影響を及ぼすことなくサファイアのc-面ファセットから5°ほどの角度で傾斜され得る。
GaNなどのIII窒化物材料の窒素極性方位が形成される場合、SFは(0001)成長ファセットで形成され得るかまたは形成され得ない。窒素極性方位において、(0001)成長ファセットは、マスキングされた領域から離れてその表面に沿わずに形成され得る。その代り、(0001)成長ファセットは、マスキングされた表面に沿って形成され得、積層欠陥を生じ得る。したがって、不純物ドーパントを使用して、(0001)成長ファセットの成長速度を増加し得る。いくつかの場合において、先に特定される範囲内でドーパントとしてGeを添加して、(0001)成長面を排除し得る。
図8は、パターン化されたサファイア基板105上の再成長されたガリウム極性半極性GaNの積層欠陥がない結晶を示すSEM顕微鏡写真である。エッチバックおよびGeドーパントを用いた再成長後の得られる成長ファセットは、(1011)、(1010)および(1011)ファセットである。サファイア基板の他の方位は、他の得られる成長ファセットを生じ得る。この例について、サファイア基板105上のパターンの周期性は約6ミクロンである。他の態様において、他の周期性が使用され得る。いくつかの実行によると、周期性はナノスケール、例えば20nm〜500nmであり得る。より小さな周期性により、エッチバックおよび不純物を用いた再成長に供されるエピタキシャル層の一部は、周期性がおよそ5ミクロンである場合よりも認め得るほどに小さくあり得る。エッチバックおよび再成長に供されるGaN層のより薄い部分は、ミクロンの厚さの一体化したエピタキシャル層の表面でより低い欠陥密度を生じ得る。
(2021)GaN(図6Fに示す)の7ミクロンの厚さのエピタキシャル層の結晶の質は、カソードルミネッセンス(CL)により特徴付けられた。365nmの発光波長での平面図単色CL画像を図9に示す。図5のCL画像との比較においてこの画像は、積層欠陥(GaN層にわたり走る暗いバンド)の周期的パターンが存在しないことを示す。図9の画像は、白色の矢印で示されるいくつかの短い不連続な暗い線を示し、これらはおそらくGaNとサファイア基板の界面で生じる貫通転位(threading dislocation)のクラスターに関連する。図9のCL画像は、エピタキシャルGaNにおける積層欠損および他の欠陥の有意な減少を示す。
図9について作製される試料は、以下の条件下で調製した。約200mbarの圧力でMOCVD反応器を使用して、LT GaN緩衝層により被覆されたPSSの結晶成長表面から最初の結晶成長を行った。成長温度は約1030 ○ Cであった。TMGa流量は約100μmol/分であり、NH3流量は約1slmであった。
結晶を、KOH濃度が水中約10重量% KOHでありエッチング温度が約40 ○ CであるKOHエッチングに供した。エッチング時間は40分であった。
100mbarの圧力でMOCVD反応器を使用して結晶再成長を行った。成長温度は約1030 ○ Cであった。TMGa流量は約160μmol/分であり、NH3流量は約1slmであった。Ge不純物ドーピングレベルは約5×1018cm-3であった。
積層欠陥の存在を評価するために、透過電子顕微鏡を使用して(2021)GaNのエピタキシャル試料も試験した。TEM顕微鏡写真を図10Aおよび図10Bに示す。画像は、<0002>および<1010>のそれぞれの回析ベクトルについて2ビーム条件下で、再成長されGeドーピングされた(2021)GaNを含む明視野TEM画像である。通常、底面積層欠陥は、<1010>のgベクトルについて可視であり、<0002>のgベクトルにより可視ではない。しかしながら、底面積層欠陥は、GaNにおいて可視ではない。再成長されGeドーピングされたGaNは、白色の矢印で示される、再成長領域1020において暗いコントラストを示す。これらの領域は、不純物ドーパントを含み、PSSの表面の付近に位置する。これらの暗くなった領域は、両方のベクトル方位において可視である。これらの再成長領域1020は、再成長の際のGeドーピングにより欠陥が生じ得ることを示唆する。これらの欠陥は、低温で成長されたGaAsにおいて観察される砒素の沈澱と同様に、Ge沈殿であり得る。しかしながら、いくつかの貫通転位を除いて、GeドーピングされたGaN上の領域で積層欠陥は観察されない。これらの結果は、種々の方位の積層欠陥がないGaNがパターン化されたサファイア基板上で形成され得ることを示唆する。
上述される方法および態様は、最初の結晶成長、異種表面上のN極性(0001) GaNファセットの側方成長による積層欠陥を除去するためおよび最初の結晶を造り直すためのエッチバック、ならびに造り直された結晶の不純物ドーパントを用いてさらなる成長の工程を含むが、本発明者らは、いくつかの場合において、エッチバックプロセスを省略し得ることを認識し、理解している。いくつかの態様において、適切な緩衝層を有するPFS上の結晶(例えば図6Aの結晶250)の最初の成長は、Geなどの不純物ドーパントを用いて行い得る。不純物ドーパントを用いた最初の成長は、(0001)成長ファセットを迅速に排除し得、結晶成長の最初の段階の際の積層欠陥領域410の形成を防ぎ得る。その代り、最初の結晶は、図6Dに示されるように、(1011)、(1010)および(1011)ファセットについて形成され得る。不純物ドーパントを用いた成長は、例えば図6Eに示されるように、結晶が一体化するまで継続し得る。ドーパントによる欠陥の形成を示すよりはっきりと見える再成長領域1020の代わりに、最初の成長結晶を含むエピタキシャル層の最初の部分は全て、不純物ドーパントを用いてドーピングされ得、TEMにおいて同様に見え得る。成長結晶が一体化した後、その後の本質的に積層欠陥を有さないIII窒化物成長のためのドーパントは中断され得る。
図11におけるSEM画像は、結晶の最初の成長がGeドーパントを用いて行われた、PSS上に形成される半極性GaN結晶1150を示す。成長条件は、約200mbarのチャンバー圧力および約1030 ○ Cの温度を用いるMOCVDを含んだ。TMGa流量は約25sccmであり、NH3流量は約1slmであった。Ge不純物ドーピングレベルは約5×1018cm-3であった。いくつかの態様において、チャンバー圧力は、100mbar〜300mbarまたはおよそこれらの値の間であり得る。成長の際の温度は、1000 ○ C〜1050 ○ Cまたは約1000 ○ C〜約1050 ○ Cまたはおよそこれらの値の間であり得る。TMGa流量は、60μmol/分〜160μmol/分またはおよそこれらの値の間であり得る。NH3流量は、1slm〜3slmまたはおよそこれらの値の間であり得る。いくつかの態様によると、Ge不純物ドーピングレベルは、1×1018cm-3〜2×1019cm-3またはおよそこれらの値の間であり得る。
図11に示す結晶構造は、エッチバックプロセスは使用していないが図6Eに示すものと同様である。結果は、パターン化されたサファイア基板上のIII窒化物材料の半極性成長におけるSFは、積層欠陥を含む領域の除去のためのエクソサイチュエッチングなしおよび結晶再成長工程なしで、結晶成長の際に不純物添加物を使用して効果的に排除され得る。結晶1150が一体化した後、不純物ドーパントを中断して、積層欠陥を実質的に有さない連続エピタキシャル層を形成し得る。(例えばCMP法を使用して)エピタキシャル層を平坦化して、集積回路の微細加工に適した平坦なプロセス表面を作製し得る。
III窒化物材料を成長させるための上述される構造および方法を使用して、パターン化されたサファイア基板上に窒素極性半極性またはガリウム極性半極性のGaNを形成し得る。得られる構造は、例えば、MOCVD、エッチング、化学機械研磨等のいくつかの標準的な技術を使用して大量生産され得、異なる基板サイズについて調整され得る。これらのプロセスは、バルクGaN結晶を成長させようとすることおよびかかるブールからウェーハを作製しようとすることに関連する費用を回避し得る。従来、窒素極性半極性GaNは、入手可能性およびサイズが制限されている高価なバルクGaN基板をスライスすることによってのみ作製され得る。上述される構造および方法は、比較的安価なサファイア基板上での窒素極性半極性GaN面の合成を可能にし得、これは商業的に成熟し、広く利用可能である。
上述される構造および方法は、主にガリウム極性半極性(2021)GaNおよび窒素極性半極性(2021)GaNのエピタキシャル層の形成に関するが、該方法を使用して、他の半極性ファセット方位を形成し得る。例えば、非極性(1120)および(1010)ならびに半極性(1011)、(1011)、(1122)、(1122)は、異なる結晶学的方位を有するパターン化されたサファイア基板を使用して成長され得る。エピタキシャル層における実質的に任意の結晶方位は、正確にスライスされたサファイア基板を使用することにより可能であり得る。
半極性および非極性のGaNのエピタキシャル成長が記載されているが、いくつかの態様によると、他のIII窒化物材料(例えば(Al、In、Ga)N)の半極性および非極性の方位が成長され得る。また、該構造および方法を使用して、種々の半極性および非極性のGaNを含むIII窒化物合金(例えばAlGaN、InGaN、InAlGaN)を形成し得る。いくつかの場合において、最初の結晶が一体化した後に異なる材料を成長させ得る。例えば、最初の結晶はGaNであり得、それらが一体化した後に結晶上にIII窒化物合金を成長させ得る。いくつかの実行において、n型またはp型導電性を有するように、エピタキシャル成長された層の一部または全部をドーピングし得て、トランジスタ、ダイオード、サイリスター、LEDおよびレーザーダイオードなどの集積回路素子をエピタキシャル層中に作製し得る。いくつかの場合においてはエピタキシャル成長中および/または成長後(例えばエピ層へのイオン注入を使用して)に、ドーピングを行い得る。
窒素極性半極性GaN面は、「効率ドループ(efficiency droop)」(注入電流が増加するにつれてLED効率が低下する)および「グリーンギャップ(green gap)」(発光波長が青色から緑色〜黄色に増加するにつれてLED効率が低下する)などの発光ダイオード(LED)についての課題の解決を提供し得る。非極性または半極性のGaNは、効率ドループの低下およびより長い波長の発光ダイオードの効率の向上のための有用な候補であり得る。広い量子井戸(QW)を用いて素子を設計する能力は、量子閉じ込めシュタルク効果のための効率低下に苦しむことなく、活性容量(active volume)の増加のための高いキャリア密度で高効率を可能にし得る。例えば、半極性(2021)方位は最近、2009年の緑色LDの最初の証明以来、高効率かつ長波長のLEDおよびレーザダイオード(LD)のための主要な候補であると思われている。半極性方位におけるさらなる調査により、キャリア輸送(carrier transport)および効率ドループについて、(2021)方位が(2021)方位よりも有益な特性を有することを示す結果がもたらされた。計算により示され得るように、(2021)方位についての分極場は、その(2021)対応物とは反対の方向に向く(point)。分極場がかなり低減されて(Ga極性GaNの約25%)、この方向の分極場は、ビルトイン接合場と同じ桁でかつ反対になり、(2021)GaNにおいて作製されたQWにおけるバンドプロフィールがフラットバンド条件に対してより近くなることを可能にする。これは、電子の重複を増加させ得、放射効率を向上させ得、ドループ特性を向上させ得る。また、(2021)方位は、増加したInGaN均一性、より高い活性層品質を生じる高温での高められたインジウム取り込み、QWの間のキャリア濃度の高められた均一性を可能にする高められた輸送特性、および低減された熱ドループを示す。かかる特性は、窒素極性半極性GaNを、集積素子作製について高度に望ましいものにする。
結論
用語「約(approximately)」および「約(about)」は、いくつかの態様において標的の寸法の±20%以内、いくつかの態様において標的の寸法の±10%以内、いくつかの態様において標的の寸法の±5%以内、およびさらにいくつかの態様において標的の寸法の±2%以内を意味するように使用され得る。用語「約(approximately)」および「約(about)」は標的寸法を含み得る。
本明細書で使用される場合、選択的エッチングは、基板を、第2の材料よりも速い速度で少なくとも1つの材料を優先的にエッチングするエッチャントに供することを含む。いくつかの場合において、第2の材料は、硬質マスク(例えば酸化物、窒化物、金属等のような無機材料)または軟質マスク(例えばフォトレジストまたはポリマー)として形成され得る。いくつかの態様において、第2の材料は、第1の材料とは異なる材料特性(例えばドーピング密度、材料組成または結晶構造)を有する素子構造の一部であり得る。エッチングはドライエッチングまたはウエットエッチングであり得る。
本明細書に記載される技術は、少なくとも1つの例が提供されている方法として実現され得る。方法の一部として実施される行為は、任意の適切な方法で順序づけられ得る。したがって、例示態様において連続的な行為として示されてはいるが、行為が例示されるものと異なる順序で実施され、いくつかの行為を同時に実施することを含み得る態様が企図され得る。さらに、方法は、いくつかの態様においては例示されるものよりも多くの行為を含み得、他の態様においては例示されるものよりも少ない行為を含み得る。
図面は典型的に、エピタキシャル成長されたIII窒化物層の小さな部分を示すが、大きな領域または基板全体がかかるエピタキシャル成長された層により被覆され得ることが理解されよう。さらに、エピタキシャル層は平坦化され得(例えば化学機械研磨による)、集積回路素子(例えばトランジスタ、ダイオード、サイリスター、発光ダイオード、レーザーダイオード、フォトダイオード等)は、該エピタキシャル成長された材料を使用して作製され得る。いくつかの態様において、集積回路素子は、スマートフォン、タブレット、PDA、コンピューター、テレビ、検知素子、照明、ディスプレイおよび用途特異的集積回路などの消費者電子デバイスに使用され得る。
本発明の少なくとも1つの例示態様はこのように記載されるが、種々の改変、変更および向上は当業者には容易であろう。かかる改変、変更および向上は本発明の精神および範囲内にあることが意図される。したがって、前述の記載は例示のみのためのものであり、限定を意図しない。本発明は、以下の特許請求の範囲およびその同等物に規定されるようにのみ限定される。

Claims (50)

  1. パターン化された異種基板上でIII窒化物材料を形成するための方法であって、該方法は：
    パターン化された異種基板上に位置する分離された結晶成長表面からIII窒化物結晶を成長させる工程；
    III窒化物結晶において積層欠陥を含む領域を形成する工程；および
    III窒化物結晶をエッチングして、積層欠陥を含む領域を除去し、III窒化物結晶を造り直す工程
    を含む、方法。
  2. III窒化物材料がガリウムを含む、請求項１記載の方法。
  3. 積層欠陥を含む領域をエッチングする工程およびIII窒化物結晶を造り直す工程が、液体KOHエッチャント中でIII窒化物結晶を異方性エッチングする工程を含む、請求項２記載の方法。
  4. KOHエッチャントの濃度が、水中約5重量%〜約50重量% KOHである、請求項３記載の方法。
  5. 該エッチャントを約20 ○ C〜約80 ○ Cの温度に加熱する、請求項３記載の方法。
  6. 分離された結晶成長表面からのIII窒化物結晶の成長が、結晶成長表面上で形成される緩衝層上でのIII窒化物材料の有機金属気相成長法を含む、請求項１〜５いずれか記載の方法。
  7. デポジションの際のNH3ガスの流量が約0.5slm〜約4slmである、請求項６記載の方法。
  8. デポジションの際のトリメチルガリウムガスまたはトリエチルガリウムガスの流量が約10sccm〜約50sccmである、請求項６記載の方法。
  9. 緩衝層が低温GaN緩衝層を含む、請求項６記載の方法。
  10. 緩衝層を形成する工程をさらに含む、請求項６記載の方法。
  11. 積層欠陥を含む領域をエッチングする工程が、積層欠陥を含む(0001)ファセットを除去する工程を含む、請求項１〜５いずれか記載の方法。
  12. 分離された結晶成長表面からIII窒化物結晶を成長させる工程が、パターン化されたサファイア基板のプロセス表面に対してほぼ平行である半極性GaNファセットを形成する工程を含む、請求項１〜５いずれか記載の方法。
  13. 半極性GaNファセットが(2021)ファセットである、請求項１２記載の方法。
  14. 分離された結晶成長表面からIII窒化物結晶を成長させる工程が、パターン化されたサファイア基板のプロセス表面に対してほぼ平行である非極性GaNファセットを形成する工程を含む、請求項１〜５いずれか記載の方法。
  15. 造り直されたIII窒化物結晶上で、不純物ドーパントを用いてGaNまたはガリウムを含むIII窒化物合金を成長させる工程をさらに含む、請求項１〜５いずれか記載の方法。
  16. 結晶成長表面が、III窒化物材料のエピタキシャル成長を阻害するコンフォーマルコーティングで被覆されるパターン化されたサファイア基板の領域により分離される、請求項１〜５いずれか記載の方法。
  17. パターン化された異種基板上にIII窒化物材料のエピタキシャル層を形成するための方法であって、該方法が：
    パターン化された異種基板上で形成される分離されたIII窒化物結晶を有するパターン化された異種基板を受容する工程；および
    不純物ドーパントを含むようにIII窒化物結晶をさらに成長させる工程；および
    さらに成長したIII窒化物結晶上で、積層欠陥を形成する結晶成長ファセットを排除する工程
    を含む、方法。
  18. III窒化物結晶をさらに成長させる工程が、GaNまたはGaNの合金を成長させる工程を含む、請求項１７記載の方法。
  19. GaNまたはGaNの合金が、プロセス表面に対してほぼ平行である半極性の方位を有し、半極性の方位が非極性ファセットの60°以内である、請求項１８記載の方法。
  20. III窒化物結晶をさらに成長させる工程が、不純物ドーパントとしてGeを使用する工程を含む、請求項１７〜１９いずれか記載の方法。
  21. III窒化物結晶をさらに成長させる工程が、約1×1018cm-3〜約1×1019cm-3のドーパント密度でGaNまたはGaNの合金をドーピングするための不純物ドーパントとしてGeを使用する工程を含む、請求項１７〜１９いずれか記載の方法。
  22. III窒化物結晶をさらに成長させる工程が、分離されたIII窒化物結晶上でのGaNまたはGaNの合金の有機金属気相成長法を含む、請求項１７〜１９いずれか記載の方法。
  23. デポジションの際のNH3ガスの流量が約0.5slm〜約5slmである、請求項２２記載の方法。
  24. デポジションの際のトリメチルガリウムガスまたはトリエチルガリウムガスの流量が、約10μmol/分〜約200μmol/分である、請求項２２記載の方法。
  25. デポジション温度が約950 ○ C〜約1070 ○ Cである、請求項２２記載の方法。
  26. デポジション圧力が約50mbar〜約400mbarである、請求項２２記載の方法。
  27. 排除される結晶成長ファセットがGaNの(0001)ファセットである、請求項１７〜１９いずれか記載の方法。
  28. 分離されたIII窒化物結晶がパターン化されたサファイア基板にわたり連続層に一体化するまで、III窒化物結晶の成長を継続する工程；および
    連続層上で不純物ドーパントなしでIII窒化物材料をさらに成長させる工程
    をさらに含む、請求項１７〜１９いずれか記載の方法。
  29. 連続層を平坦化させて、エピタキシャル層上にプロセス表面を形成する工程をさらに含む、請求項２８記載の方法。
  30. 分離された結晶成長ファセットを有するパターン化された基板、ここで基板は、該分離された結晶成長ファセットの間の基板の表面のマスキングされた領域を有する；および
    不純物ドーパントを含む、該パターン化された基板上に形成されるIII窒化物材料の第1の領域、ここで該不純物ドーパントは、III窒化物材料がマスキングされた領域上で成長する際に、積層欠陥を形成するIII窒化物材料の結晶成長ファセットを排除する、
    を含む、基板。
  31. III窒化物材料がGaNまたはGaNの合金を含む、請求項３０記載の基板。
  32. 排除される結晶成長ファセットが、GaNまたはGaNの合金の(0001)ファセットである、請求項３１記載の基板。
  33. 該第1の領域上に形成される、不純物ドーパントを含まないIII窒化物材料の第2の領域をさらに含む、請求項３０〜３２いずれか記載の基板。
  34. 第2の領域が、該基板のプロセス表面に対してほぼ平行な方位である半極性ファセットもしくは非極性ファセットを有するGaNまたはGaNの合金を含む、請求項３３記載の基板。
  35. 半極性ファセットが非極性ファセットの60°以内である、請求項３４記載の基板。
  36. 不純物ドーパントがGeである、請求項３０〜３２いずれか記載の基板。
  37. 結晶成長表面上に形成される低温GaN緩衝層をさらに含む、請求項３０〜３２いずれか記載の基板。
  38. 結晶成長表面上に形成される低温AlN緩衝層をさらに含む、請求項３０〜３２いずれか記載の基板。
  39. マスキングされた領域が、パターン化された基板上に形成されるコンフォーマル酸化物コーティングを含む、請求項３０〜３２いずれか記載の基板。
  40. パターン化された基板上にIII窒化物材料のエピタキシャル層を形成する方法であって、該方法が：
    パターン化された基板の上に形成されかつパターン化された基板のマスキングされた領域により分離される結晶成長ファセットを有するパターン化された基板を受容する工程、ここで該マスキングされた領域は、マスキングされた領域上でのIII窒化物材料の形成を防ぐための材料で被覆される；および
    パターン化された基板上の緩衝層上でIII窒化物結晶を、積層欠陥を形成するIII窒化物材料の成長ファセットを排除する不純物ドーパントを用いて成長させる工程
    を含む、方法。
  41. III窒化物結晶がパターン化された基板にわたり連続層に一体化するまで、III窒化物結晶の成長を継続する工程；および
    不純物ドーパントなしで連続層をさらに成長させる工程；および
    連続層を平坦化して、エピタキシャル層上にプロセス表面を形成する工程
    をさらに含む、請求項４０記載の方法。
  42. III窒化物材料がGaNまたはGaNの合金を含む、請求項４０記載の方法。
  43. 緩衝層上でIII窒化物結晶を成長させる工程が、不純物ドーパントとしてGeを使用する工程を含む、請求項４０〜４２いずれか記載の方法。
  44. 緩衝層上でIII窒化物結晶を成長させる工程が、約1×1018cm-3〜約1×1019cm-3のドーパント密度でGaNまたはGaNの合金をドーピングするための不純物ドーパントとしてGeを使用する工程を含む、請求項４０〜４２いずれか記載の方法。
  45. 緩衝層上でIII窒化物結晶を成長させる工程が、GaNまたはGaNの合金の有機金属気相成長法を含む、請求項４０〜４２いずれか記載の方法。
  46. デポジションの際のNH3ガスの流量が約0.5slm〜約5slmである、請求項４５記載の方法。
  47. デポジションの際のトリメチルガリウムガスまたはトリエチルガリウムガスの流量が約10μmol/分〜約200μmol/分である、請求項４５記載の方法。
  48. デポジション温度が約950 ○ C〜約1070 ○ Cである、請求項４５記載の方法。
  49. デポジション圧力が約50mbar〜約400mbarである、請求項４５記載の方法。
  50. 排除される結晶成長ファセットがGaNの(0001)ファセットである、請求項４０〜４２いずれか記載の方法。
JP2019506663A 2016-08-12 2017-08-11 成長の際に窒素極性ファセットを排除することによる異種基板上で成長する積層欠陥のない半極性および非極性ＧａＮ Pending JP2019531245A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662374643P 2016-08-12 2016-08-12
US201662374666P 2016-08-12 2016-08-12
US62/374,666 2016-08-12
US62/374,643 2016-08-12
PCT/US2017/046484 WO2018031876A1 (en) 2016-08-12 2017-08-11 Stacking fault-free semipolar and nonpolar gan grown on foreign substrates by eliminating the nitrogen polar facets during the growth

Publications (2)

Publication Number Publication Date
JP2019531245A true JP2019531245A (ja) 2019-10-31
JP2019531245A5 JP2019531245A5 (ja) 2020-09-17

Family

ID=61163411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019506663A Pending JP2019531245A (ja) 2016-08-12 2017-08-11 成長の際に窒素極性ファセットを排除することによる異種基板上で成長する積層欠陥のない半極性および非極性ＧａＮ

Country Status (6)

Country Link
US (1) US10896818B2 (ja)
JP (1) JP2019531245A (ja)
KR (1) KR20190038639A (ja)
CN (1) CN109564850A (ja)
TW (1) TW201810383A (ja)
WO (1) WO2018031876A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017113383B4 (de) * 2017-06-19 2023-03-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
US10892159B2 (en) 2017-11-20 2021-01-12 Saphlux, Inc. Semipolar or nonpolar group III-nitride substrates
JP7462332B2 (ja) * 2019-01-16 2024-04-05 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 溝を使用した素子の除去のための方法
TWI728364B (zh) * 2019-05-21 2021-05-21 國立陽明交通大學 氮化鎵異質整合於矽基板之半導體結構及其製造方法
CN110335924B (zh) * 2019-06-24 2020-11-17 南京大学 具有非极性、半极性面的图形蓝宝石衬底、可见光通信光源及其制备方法
US11515408B2 (en) * 2020-03-02 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Rough buffer layer for group III-V devices on silicon
CN111948235B (zh) * 2020-08-07 2022-09-20 广西大学 测量半极性面ⅲ族氮化物薄膜缺陷密度的方法及其应用
CN112992653B (zh) * 2021-02-04 2023-05-23 南京信息工程大学 具有非对称周期结构的iii族氮化物复合衬底及其加工方法
WO2023219463A1 (ko) * 2022-05-12 2023-11-16 주식회사 소프트에피 3족 질화물 반도체 발광소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015160903A1 (en) * 2014-04-16 2015-10-22 Yale University Nitrogen-polar semipolar gan layers and devices on sapphire substrates

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2629636B1 (fr) 1988-04-05 1990-11-16 Thomson Csf Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant
US4948456A (en) 1989-06-09 1990-08-14 Delco Electronics Corporation Confined lateral selective epitaxial growth
FR2682128B1 (fr) 1991-10-08 1993-12-03 Thomson Csf Procede de croissance de couches heteroepitaxiales.
US5587014A (en) 1993-12-22 1996-12-24 Sumitomo Chemical Company, Limited Method for manufacturing group III-V compound semiconductor crystals
US5888853A (en) 1997-08-01 1999-03-30 Advanced Micro Devices, Inc. Integrated circuit including a graded grain structure for enhanced transistor formation and fabrication method thereof
US6177688B1 (en) 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
JP3555500B2 (ja) 1999-05-21 2004-08-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体及びその製造方法
US6617226B1 (en) 1999-06-30 2003-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
WO2001034877A1 (en) 1999-11-10 2001-05-17 Memc Electronic Materials, Inc. Alkaline etching solution and process for etching semiconductor wafers
US6599361B2 (en) 2001-06-18 2003-07-29 National Research Council Of Canada GaN selective growth on SiC substrates by ammonia-source MBE
DE60234856D1 (de) 2001-10-26 2010-02-04 Ammono Sp Zoo Substrat für epitaxie
KR101167590B1 (ko) 2002-04-15 2012-07-27 더 리전츠 오브 더 유니버시티 오브 캘리포니아 유기금속 화학기상 증착법에 의해 성장된 무극성 α면 질화갈륨 박막
US7211143B2 (en) 2002-12-09 2007-05-01 The Regents Of The University Of California Sacrificial template method of fabricating a nanotube
US6972438B2 (en) 2003-09-30 2005-12-06 Cree, Inc. Light emitting diode with porous SiC substrate and method for fabricating
US7390750B1 (en) 2004-03-23 2008-06-24 Cypress Semiconductor Corp. Method of patterning elements within a semiconductor topography
US7271094B2 (en) 2004-11-23 2007-09-18 Advantech Global, Ltd Multiple shadow mask structure for deposition shadow mask protection and method of making and using same
US20060131606A1 (en) 2004-12-18 2006-06-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures employing seed layers and related fabrication methods
EP2595175B1 (en) 2005-05-17 2019-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a lattice-mismatched semiconductor structure with reduced dislocation defect densities
TW200703463A (en) 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
KR101155176B1 (ko) 2005-07-12 2012-06-11 삼성전자주식회사 방향성이 조절된 단결정 와이어 및 이를 적용한트랜지스터의 제조방법
US7951617B2 (en) 2005-10-06 2011-05-31 Showa Denko K.K. Group III nitride semiconductor stacked structure and production method thereof
US7755172B2 (en) 2006-06-21 2010-07-13 The Regents Of The University Of California Opto-electronic and electronic devices using N-face or M-plane GaN substrate prepared with ammonothermal growth
US9909230B2 (en) 2006-04-07 2018-03-06 Sixpoint Materials, Inc. Seed selection and growth methods for reduced-crack group III nitride bulk crystals
JP5180189B2 (ja) 2006-04-25 2013-04-10 ナショナル ユニヴァーシティー オブ シンガポール エピタキシャル横方向異常成長窒化ガリウムテンプレート上での酸化亜鉛膜成長の方法
US7755103B2 (en) 2006-08-03 2010-07-13 Sumitomo Electric Industries, Ltd. Nitride gallium semiconductor substrate and nitride semiconductor epitaxial substrate
US20080187018A1 (en) 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
US7989322B2 (en) 2007-02-07 2011-08-02 Micron Technology, Inc. Methods of forming transistors
US20100117188A1 (en) 2007-03-05 2010-05-13 General Electric Company Method for producing trench isolation in silicon carbide and gallium nitride and articles made thereby
US20090032799A1 (en) 2007-06-12 2009-02-05 Siphoton, Inc Light emitting device
US20090001416A1 (en) 2007-06-28 2009-01-01 National University Of Singapore Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD)
US8574968B2 (en) 2007-07-26 2013-11-05 Soitec Epitaxial methods and templates grown by the methods
US7727874B2 (en) 2007-09-14 2010-06-01 Kyma Technologies, Inc. Non-polar and semi-polar GaN substrates, devices, and methods for making them
US8673074B2 (en) 2008-07-16 2014-03-18 Ostendo Technologies, Inc. Growth of planar non-polar {1 -1 0 0} M-plane and semi-polar {1 1 -2 2} gallium nitride with hydride vapor phase epitaxy (HVPE)
US20100187568A1 (en) 2009-01-28 2010-07-29 S.O.I.Tec Silicon On Insulator Technologies, S.A. Epitaxial methods and structures for forming semiconductor materials
CA2653581A1 (en) 2009-02-11 2010-08-11 Kenneth Scott Alexander Butcher Migration and plasma enhanced chemical vapour deposition
TW201108328A (en) 2009-08-21 2011-03-01 Univ Nat Central Method for fabricating a semi-polar nitride semiconductor
US8247317B2 (en) 2009-09-16 2012-08-21 Applied Materials, Inc. Methods of solid phase recrystallization of thin film using pulse train annealing method
JP5365454B2 (ja) 2009-09-30 2013-12-11 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
CN102782818B (zh) 2010-01-27 2016-04-27 耶鲁大学 用于GaN装置的基于导电性的选择性蚀刻和其应用
DE102010011895B4 (de) 2010-03-18 2013-07-25 Freiberger Compound Materials Gmbh Verfahren zur Herstellung eines semipolaren Gruppe III-Nitrid-Kristalls, Substrat, freistehendes semipolares Substrat und Verwendung der Substrate
US20110244663A1 (en) 2010-04-01 2011-10-06 Applied Materials, Inc. Forming a compound-nitride structure that includes a nucleation layer
US20110254134A1 (en) 2010-04-19 2011-10-20 Theeradetch Detchprohm Method of Group III Metal - Nitride Material Growth Using Metal Organic Vapor Phase Epitaxy
US8189639B2 (en) 2010-05-28 2012-05-29 Corning Incorporated GaN-based laser diodes with misfit dislocations displaced from the active region
US8372671B2 (en) 2010-06-21 2013-02-12 Micron Technology, Inc. Solid state devices with semi-polar facets and associated methods of manufacturing
WO2012015877A2 (en) 2010-07-28 2012-02-02 Massachusetts Institute Of Technology Confined lateral growth of crystalline material
TWI416762B (zh) 2010-08-23 2013-11-21 Univ Nat Sun Yat Sen 同質異相量子井
JP5778914B2 (ja) 2010-11-04 2015-09-16 キヤノン株式会社 電気機械変換装置の製造方法
KR101789592B1 (ko) 2010-11-08 2017-10-25 삼성전자주식회사 반도체 소자의 제조 방법
US8482103B2 (en) 2010-12-09 2013-07-09 Industrial Technology Research Institute Nitride semiconductor template and fabricating method thereof
DE102010056409A1 (de) * 2010-12-26 2012-06-28 Azzurro Semiconductors Ag Gruppe-III-Nitrid basierte Schichtenfolge, Halbleiterbauelement, umfassend eine Gruppe-III-Nitrid basierte Schichtenfolge und Verfahren zur Herstellung
JP2012184144A (ja) 2011-03-07 2012-09-27 Tokuyama Corp 窒化ガリウム結晶積層基板及びその製造方法
EP2710647A2 (en) * 2011-05-13 2014-03-26 The Regents of the University of California SUPPRESSION OF INCLINED DEFECT FORMATION AND INCREASE IN CRITICAL THICKNESS BY SILICON DOPING ON NON-C-PLANE (Al,Ga,In)N
US8252684B1 (en) 2011-05-30 2012-08-28 Nanya Technology Corp. Method of forming a trench by a silicon-containing mask
US8648414B2 (en) 2011-07-01 2014-02-11 Micron Technology, Inc. Semiconductor structures including bodies of semiconductor material, devices including such structures and related methods
US20130029472A1 (en) 2011-07-26 2013-01-31 Samsung Corning Precision Materials Co., Ltd. GaN BONDED SUBSTRATE AND METHOD OF MANUFACTURING GaN BONDED SUBSTRATE
KR101271723B1 (ko) * 2011-10-06 2013-06-04 한국광기술원 적층결함이 제거된 ⅲ족 질화물 기판의 제조방법
KR101393624B1 (ko) * 2012-01-27 2014-05-12 한국광기술원 적층결함이 제거된 반분극 질화물 소자의 제조방법
WO2013158210A2 (en) 2012-02-17 2013-10-24 Yale University Heterogeneous material integration through guided lateral growth
KR102288547B1 (ko) * 2012-03-30 2021-08-10 미쯔비시 케미컬 주식회사 주기표 제 13 족 금속 질화물 결정 및 주기표 제 13 족 금속 질화물 결정의 제조 방법
US9281902B2 (en) 2012-04-24 2016-03-08 The Royal Institution For The Advancement Of Learning/ Mcgill University Methods and systems for optical receivers
JP2014118323A (ja) * 2012-12-17 2014-06-30 Mitsubishi Chemicals Corp 周期表第１３族金属窒化物半導体結晶の製造方法及び周期表第１３族金属窒化物半導体結晶
WO2014144698A2 (en) 2013-03-15 2014-09-18 Yale University Large-area, laterally-grown epitaxial semiconductor layers
CN106233429B (zh) 2014-04-16 2019-06-18 耶鲁大学 获得平坦的半极性氮化镓表面的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015160903A1 (en) * 2014-04-16 2015-10-22 Yale University Nitrogen-polar semipolar gan layers and devices on sapphire substrates

Also Published As

Publication number Publication date
CN109564850A (zh) 2019-04-02
WO2018031876A1 (en) 2018-02-15
TW201810383A (zh) 2018-03-16
US20190228969A1 (en) 2019-07-25
KR20190038639A (ko) 2019-04-08
US10896818B2 (en) 2021-01-19

Similar Documents

Publication Publication Date Title
US10896818B2 (en) Stacking fault-free semipolar and nonpolar GaN grown on foreign substrates by eliminating the nitrogen polar facets during the growth
US9978845B2 (en) Method of obtaining planar semipolar gallium nitride surfaces
US9978589B2 (en) Nitrogen-polar semipolar and gallium-polar semipolar GaN layers and devices on sapphire substrates
JP5807044B2 (ja) 複数の窒化物ナノワイヤの製造方法
KR102060392B1 (ko) 나노피라미드 크기의 광전자 구조 및 이를 제조하는 방법
US7790584B2 (en) Method of growing semi-polar nitride single crystal thin film and method of manufacturing nitride semiconductor light emitting diode using the same
US8247249B2 (en) Semi-polar nitride-based light emitting structure and method of forming same
JP2009527898A (ja) 半極性（Ａｌ、Ｉｎ、Ｇａ、Ｂ）Ｎの光電子素子の成長方法
KR20020071787A (ko) Ⅲ-ⅴ족 화합물 반도체 결정 구조, 이를 포함한 반도체소자, 및 이의 에피택셜 성장 방법
JP2005019872A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
US8878211B2 (en) Heterogeneous substrate, nitride-based semiconductor device using same, and manufacturing method thereof
JP2018056551A (ja) 発光素子及びその製造方法
US10892159B2 (en) Semipolar or nonpolar group III-nitride substrates
WO2018217973A1 (en) Nitrogen-polar and semipolar gan layers and devices formed on sapphire with a high-temperature a1n buffer
US20210175077A1 (en) Semipolar or nonpolar group iii-nitride substrates
US8253125B2 (en) Semiconductor light emitting device and method of manufacturing the same
KR100935974B1 (ko) 질화물 반도체 발광소자의 제조 방법
KR20130124766A (ko) 저결함 질화물 반도체층을 갖는 고품질 반도체 소자용 기판의 제조 방법
JP4158760B2 (ja) ＧａＮ系半導体膜およびその製造方法
CN109378368B (zh) 在PSS衬底上沿半极性面外延生长GaN基片的方法
KR101660735B1 (ko) 질화물 반도체 박막 성장 방법
KR20130135440A (ko) 마스크 패턴을 삽입한 고품질 반도체 소자용 기판의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200805

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210824

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220317