CN106233429B - 获得平坦的半极性氮化镓表面的方法 - Google Patents

获得平坦的半极性氮化镓表面的方法 Download PDF

Info

Publication number
CN106233429B
CN106233429B CN201580019931.9A CN201580019931A CN106233429B CN 106233429 B CN106233429 B CN 106233429B CN 201580019931 A CN201580019931 A CN 201580019931A CN 106233429 B CN106233429 B CN 106233429B
Authority
CN
China
Prior art keywords
semi
substrate
polarity
gallium nitride
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580019931.9A
Other languages
English (en)
Other versions
CN106233429A (zh
Inventor
韩重
本亚明·梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yale University
Original Assignee
Yale University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yale University filed Critical Yale University
Publication of CN106233429A publication Critical patent/CN106233429A/zh
Application granted granted Critical
Publication of CN106233429B publication Critical patent/CN106233429B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)

Abstract

描述了用于在图案化蓝宝石衬底上形成平面的、连续的、平坦的半极性III族氮化物材料的外延层的方法和结构。半极性GaN可从图案化蓝宝石衬底上的倾斜c‑面小面生长，并且合并以在蓝宝石衬底上形成半极性III族氮化物半导体的连续层。使所述层平坦化，接着使用氮载气使晶体再生长以跨越衬底产生平面的、微加工等级的半极化III族氮化物半导体的加工表面。可在再生长的半极性材料中制造优质的多量子阱。

Description

获得平坦的半极性氮化镓表面的方法
相关申请
本申请要求2014年4月16日提交的题为“Method of Obtaining PlanarSemipolar Gallium Nitride Surfaces”的美国临时申请序列号61/980,304的权益。上述申请的全部公开内容通过引用并入本文。
背景
技术领域
本技术方案涉及用于在图案化蓝宝石衬底上形成平坦、单一小面半极性III族氮化物层和装置的方法和结构。
背景技术
氮化镓(GaN)和其他III族氮化物材料被广泛认为是用于制造集成器件的理想材料。这些材料通常具有比基于硅的半导体更宽的带隙并且可用于制造在可见光谱的绿色和蓝色区中发射辐射的电光器件(例如，LED和二极管激光器)。另外，由于其宽的带隙，所以当III族氮化物材料用于制造集成晶体管时可表现出更高的击穿电压。因此，III族氮化物材料对于光电子和高功率电子应用可能是理想的。
与硅一样，III族氮化物材料可生长为高纯度晶体材料。与硅不同，III族氮化物材料通常比硅生长更困难且昂贵，使得直径大于几英寸的III族氮化物材料的块状衬底目前不像块状硅衬底在商业上可行。因此，研究人员已经开发出(并持续开发)用于在硅或其他晶体衬底上外延生长集成电路等级的III族氮化物层的方法。一旦生长，则可使用平面微制造技术在III族氮化物外延层中制造集成器件。
发明内容
描述了与在图案化蓝宝石衬底(PSS)上形成平坦的半极性氮化镓(GaN)层和其他半极性III族氮化物层相关的方法和结构。蓝宝石衬底可用表面光栅结构图案化以暴露c-面或倾斜的c-面表面，并且半极性III族氮化物半导体可从这些晶体生长表面生长。可在半导体生长之前进行掩模过程以防止在图案化蓝宝石衬底的其他表面成核和生长。半极性材料的生长可继续进行，以使所述材料合并并在图案化蓝宝石衬底上形成连续的III族氮化物层。可使半导体层平坦化并且使III-材料在平坦化层上再生长。在再生长期间，可使用氮载气代替氢载气以提供可在其上制造集成器件的平面的、半极性、原子级光滑的加工表面。
根据一些实施方案，平坦的半极性III族氮化物衬底包括：图案化蓝宝石衬底，其具有多个不同取向的表面和在所述表面的一些上形成的掩模层；晶体生长表面，其为所述多个表面的一部分并且未被所述掩模层覆盖；以及平坦的半极性氮化镓外延层，其形成在所述图案化蓝宝石衬底上。
在一些方面，所述图案化蓝宝石衬底具有大致平行于所述衬底的加工表面的(2243)小面和大致平行于所述晶体生长表面的c-面小面。在一些情况下，图案化蓝宝石衬底包括具有晶体生长表面的沟槽阵列，所述晶体生长表面形成所述沟槽的倾斜壁。所述沟槽的间距可为约0.25微米至约10微米，并且所述沟槽的深度可为约50纳米至约2微米。
根据一些实施方式，外延氮化镓在沟槽上合并以形成跨越衬底的连续且平坦的半导体层。在15μm×15μm的面积上测量的平坦半导体层的表面粗糙度在一些情况下可小于5nm均方根，并且在一些情况下小于3nm RMS。在一些方面，所述平坦半极性氮化镓外延层具有跨越衬底的单个且连续的平坦表面，其大致平行于所述半极性氮化镓的(2021)小面。
根据一些方面，平坦的半极性III族氮化物衬底可包括在晶体生长表面与外延氮化镓之间的缓冲层。所述缓冲层可包含氮化铝，并且其厚度可为约10nm至约50nm。
前述方面、实施方式和特征可以以任意合适的组合包括于具有形成在图案化蓝宝石上的半极性氮化镓外延层的衬底的一个实施方案中，并且可以以任意合适的组合包括于一个或更多个用于制备具有形成在图案化蓝宝石上的半极性氮化镓外延层的衬底的下列方法实施方案中。
根据一些实施方案，用于形成平坦的半极性III族氮化物外延层的方法包括：邻靠图案化蓝宝石衬底的晶体生长表面生长半极性氮化镓；使所生长的半极性氮化镓平坦化；以及使用氮载气再生长所述半极性氮化镓。
在一些方面，再生长半极性氮化镓包括：不包括氢载气的再生长条件。在一些实施方式中，氮载气是N2。再生长半极性氮化镓可包括使用金属有机化学气相沉积生长半极性氮化镓。在一些方面，使生长的半极性氮化镓平坦化包括通过化学-机械抛光的平坦化。
根据一些实施方式，再生长期间的温度为约980℃至约1070℃。在一些实施方式中，再生长期间的压力为约100毫巴至约300毫巴。在一些情况下，再生长期间NH3气体的流量为约0.5slm至约4slm。在一些情况下，再生长期间三甲基镓或三乙基镓的流量为约30sccm至约50sccm。根据一些实施方式，再生长期间的生长速率为1μm/小时至约2μm/小时。在一些方面，生长半极性氮化镓和再生长半极性氮化镓包括生长具有(2021)小面的氮化镓，所述(2021)小面大致平行于所述衬底的加工表面。
根据一些实施方式，用于形成平坦的半极性III族氮化物外延层的方法还可包括在晶体生长表面形成氮化铝低温缓冲层或氮化镓低温缓冲层。所述低温缓冲层中的任一者在低于约600℃的温度下形成。
用于形成平坦的半极性III族氮化物外延层的方法还可包括：在生长半极性氮化镓之前，形成掩模层以覆盖所述图案化蓝宝石衬底的表面。在一些方面，形成所述掩模层包括通过气相沉积法共形地沉积材料。所述方法还可包括从晶体生长表面移除所述共形地沉积的材料。
本技术方案的前述内容和其他方面、实施方案以及特征可结合附图从下列描述中更充分地理解。
附图说明
技术人员将理解本文所述的图仅用于说明目的。应理解的是，在一些情况下，实施方案的多个方面可以放大或扩大，以帮助理解实施方案。附图不一定是按比例的，相反重点在于说明本教导的原理。在附图中，遍及各个附图，相同的引用符号一般是指相同的特征、功能相似和/或结构相似的元件。当附图涉及微加工时，可仅示出一个器件和/或衬底的一部分以简化附图。在实践中，可跨越大面积衬底或整个衬底并行地制造大量器件或结构。附图不旨在以任何方式限制本技术方案的范围。
图1是描绘了根据一些实施方案的包含外延生长在图案化蓝宝石衬底上的III族氮化物材料的衬底的一部分的正视图；
图2A至图2B描绘了根据一些实施方案的与用于使蓝宝石衬底图案化的方法相关的结构；
图2C至图2F描绘了根据一些实施方案的与用于掩模图案化蓝宝石衬底的选择表面的方法相关的结构；
图2G描绘了根据一些实施方案的在图案化蓝宝石衬底上形成半极性GaN；
图2H描绘了根据一些实施方案的在图案化蓝宝石衬底上形成合并的半极性GaN。
图2I描绘了根据一些实施方案的在图案化蓝宝石衬底上的半极性GaN的平坦化外延层；
图2J描绘了根据一些实施方案的在图案化蓝宝石衬底上再生长半极性GaN；
图3A是示出根据一些实施方案的在图案化蓝宝石衬底上形成的合并的半镓极性GaN正视图的扫描电子显微照片；
图3B是在图案化蓝宝石衬底上形成的半极性GaN的区域的透射电子显微镜(TEM)图像；
图3C是示出了具有平行于蓝宝石衬底平面的(2021)小面的单一取向GaN的x-射线衍射(XRD)扫描；
图3D示出了对于平行(曲线312)和垂直(曲线310)于蓝宝石衬底中图案化沟槽的摇摆轴在轴(2021)上获取的高分辨率x-射线衍射摇摆曲线；
图3E示出了外延生长的半极性GaN的低温光致发光(LT-PL)光谱，其具有标记并归因于GaN带边缘发射的峰位置(3.49eV)、键接至堆垛层错(stacking faults)的激子的峰位置(3.44eV)以及键接至局部位错的杂质的峰位置(3.33eV)；
图4A是示出根据一些实施方案的在再生长期间使用氢载气再生长半极性GaN的平面图的扫描电子显微镜(SEM)图像；
图4B是示出了根据一些实施方案的再生长的半极性GaN多面形貌的原子力显微镜(AFM)图像；
图4C是示出(2021)GaN的再生长的表面上形成的微小面的AFM图像；
图5A是示出根据一些实施方案的在图案化蓝宝石衬底上形成的半极性GaN的平坦再生长正视图的SEM图像；
图5B是示出根据一些实施方案的在图案化蓝宝石衬底上形成的半极性GaN平坦再生长平面图的SEM图像；
图6A是示出根据一些实施方案的在(2021)GaN上形成的多量子阱(MQW)正视图的SEM图像；
图6B是根据一些实施方案的MQW的XRD 2θ-ω扫描，并且示出了强且明显的高阶伴峰，表明了均匀性以及尖锐、平坦的界面；以及
图6C是没有平坦化(曲线630)和经过平坦化(曲线635)的半极性GaN外延层上形成的10对InGaN/GaN MQW结构的光致发光光谱图。
当参照以下具体实施方案中的附图时，可使用空间标记“顶部”、“底部”、“上部”、“下部”、“垂直”、“水平”等。例如，当参照所述附图时，“垂直”可用于指垂直于衬底表面的方向，并且“水平”可用于指平行于衬底表面的方向。“上部”、“顶部”或“上方”可用于指远离衬底的垂直方向，而“下部”、“底部”或“下方”可用于指朝向衬底的垂直方向。这样的指代用于教导的目的，并不旨在作为具体化器件的绝对参考。可以以任何合适方式对具体化器件进行空间取向，所述方式可不同于附图中所示的取向。
当结合附图时，实施方案的特征和优点将由以下所述的详细说明变得更加显而易见。
具体实施方式
因为III族氮化物材料(如GaN)宽的带隙值，其是用于制造绿色波长或蓝色波长发光器件和用于制造高功率或高电压晶体管的理想材料。本发明人已经认识到和意识到，III族氮化物材料的一些晶体取向可提供超过其他晶体取向的提高的器件性能。例如，从2009年首次展示绿色LD起，半极性(2021)取向最近已经为高效和长波长LED和激光二极管(LD)的首要候选者。相比较于极性或非极性取向，半极性氮化镓材料可以对高效发光二极管是有利的，并且可以为效率下降提供解决方案且在发光二极管中实现高效、长波发射。在极化场的减弱或不存在极化场的情况下，可通过量子限制斯达克(Stark)效应增加器件的活性区域体积而不劣化效率。这可能减小导致效率下降的载体密度。
虽然GaN的极性取向(镓极性和氮极性二者)已经形成在平坦的蓝宝石衬底上，但是微加工等级、平坦的半极性GaN还没有成功地形成在蓝宝石衬底上。发明人已经认识到并意识到，图案化蓝宝石衬底(PSS)可提供在其上形成半极性GaN的合适模板，并且发明人已经设想并开发出用于在图案化蓝宝石衬底上形成单晶、平坦的半极性III族氮化物材料(如GaN)的结构和方法。
适合用于集成电路制造的衬底的实例示于图1。衬底100可包括图案化蓝宝石衬底105，其具有跨越蓝宝石衬底表面图案化的表面结构110(例如，沟槽和条纹)的阵列。表面结构110可包括多个大致平坦的表面，其中至少一些被阻止晶体从蓝宝石生长的的掩模材料140覆盖。在一些实施方案中，所述表面的一些可以是略微弯曲的。所述表面可以在不同方向取向。所述表面的一些可不被掩模材料覆盖，并且包括晶体生长表面115。晶体生长表面可大致平行(例如，10mrad以内)于根据一些实施方案的蓝宝石的c-面小面130，所述c-面小面的方向由箭头所示。III族氮化物半导体120可在不同位置从晶体生长表面115生长，并且可以继续生长直到半导体120在蓝宝石衬底上的图案化特征上合并并形成连续的外延层，如图所示。在一些实施方案中，可存在至少一个形成在晶体生长表面115与半导体120之间的薄缓冲层(未示出)。III族氮化物半导体可部分地或全部地跨越蓝宝石衬底延伸并在衬底上形成平坦的“加工表面”122。集成器件可在加工表面122上制造。
图2A-2B示出了根据一些实施方案的与用于形成图案化蓝宝石衬底的方法相关的结构。可切割最初未被蚀刻的蓝宝石衬底105以使其(2243)面大致平行于衬底的顶部表面108。可将抗蚀剂210在蓝宝石衬底105的表面上沉积并图案化。根据一些实施方式，可通过光刻或干涉光刻使抗蚀剂图案化，但是可使用任何合适的图案化方法。根据一些实施方案，抗蚀剂可被图案化为周期光栅，以使抗蚀剂210的条沿着衬底的表面延伸。抗蚀剂图案可以对准至蓝宝石衬底的晶向，以使抗蚀剂210的条在大致垂直于蓝宝石衬底105的(1100)面的方向延伸。根据一些实施方案抗蚀剂210可以是软抗蚀剂(例如，聚合物抗蚀剂)，或者在一些实施方式中可以是硬抗蚀剂(例如，图案化无机材料)。在一些情况下，可使抗蚀剂图案化以具有倾斜侧壁215，如图所示。
可使用干法蚀刻方法(例如，反应性离子蚀刻(RIE)方法)蚀刻蓝宝石衬底105，如图2B所示。蚀刻法可以是各向异性的或半各向异性的。根据一些实施方案，蚀刻法可以是半选择性的，其中其蚀刻抗蚀剂210中的一些，同时主要蚀刻衬底105。在半选择性蚀刻中，当进行蓝宝石衬底105的蚀刻时，除了被蚀刻到衬底中的沟槽107之外，抗蚀剂210还可进行回蚀刻。在一些实施方案中，基于氯的蚀刻剂可用于蚀刻蓝宝石。在一些实施方式中，可包含少量的用于抗蚀剂的蚀刻剂(例如，用于聚合物抗蚀剂的O2)作为蚀刻剂气体以回蚀刻抗蚀剂210中的一些。可根据用于抗蚀剂的材料使用其他蚀刻剂。在一些实施方式中，用于蓝宝石衬底的蚀刻剂可部分地蚀刻抗蚀剂210。
部分地回蚀刻抗蚀剂同时沟槽被蚀刻的结果可产生沿着蓝宝石衬底105中沟槽的倾斜的侧壁112，如图2B所示。与侧壁相对于蓝宝石衬底105的未蚀刻表面取向90°不同，侧壁可取向为约60°至约80°。在一些情况下，侧壁的可取向为60°至80°。在一些实施方案中，侧壁可取向为约65°至约75°。在一些情况下，侧壁可取向为65°至75°。根据一些实施方案，选择蓝宝石衬底的取向，使得当(2021)GaN面平行于衬底表面时，相对于蓝宝石衬底表面，(0001)蓝宝石c-面的取向大致对准(0001)GaN面。由于(0001)GaN与(2021)之间的角度为75.09°，并且考虑在c-蓝宝石([1120]GaN//[1010]蓝宝石)上c-GaN外延关系的30°面内旋转，所以可使用朝向a-方向约75.09°的c-面切余的蓝宝石取向(即，蓝宝石(2243)切余约0.45°)。在一些实施方式中，被蚀刻的蓝宝石侧壁112的斜率可通过调节抗蚀剂210的蚀刻速率(例如，调节用于抗蚀剂的蚀刻剂的浓度)和/或调节抗蚀剂210的侧壁215的斜率(例如，调节用于使抗蚀剂图案化的曝光和显影条件)来控制。
根据一些实施方案，蚀刻到蓝宝石中的沟槽107的间距或节距P可为0.25微米(μm)至约10μm。在一些情况下，节距P可为0.25μm至10μm。在一些实施方案中，沟槽之间的间隔可以不是周期性的。根据一些实施方案，沟槽的蚀刻深度D可为约50纳米(nm)至约2μm。在一些情况下，蚀刻深度D可为50nm至2μm。在一些实施方案中，沟槽的宽度可约等于或等于节距P的一半。在其他实施方案中，沟槽的宽度可大于或小于节距P的一半。在蚀刻沟槽107之后，可使用干法蚀刻、溶剂或溶解抗蚀剂210的衬底清洁方法从衬底105中移除任何剩余的抗蚀剂。
在移除抗蚀剂之后，掩模层140可形成在蓝宝石衬底上的图案化表面中的一些上。本发明人已经发现，包含蒸镀的氧化物(例如，通过电子束蒸镀法沉积的二氧化硅)的掩模层140可在后续高温(HT)III族氮化物生长条件下导致不可再现的晶体生长结果。认为这些结果归因于电子束蒸镀的二氧化硅的再蒸发、表面扩散和小于1的粘附系数。为了克服与蒸镀的氧化物掩模层相关的问题，本发明人已经设想并开发了用于形成高温共形涂层以掩模蓝宝石衬底的选择表面的方法。
根据一些实施方案，高温共形涂层220可形成在图案化蓝宝石衬底105的表面上，如图2C所示。根据一些实施方案，HT共形涂层可包含可通过HT共形沉积法形成的氧化物(例如，二氧化硅)或氮化物(例如，氮化硅)。例如，氧化物可通过化学气相沉积(CVD)法，如等离子增强化学气相沉积(PECVD)沉积。在一些实施方式中，氧化物或氮化物涂层220可通过原子层沉积(ALD)法沉积。共形涂层的厚度根据一些实施方案可为约10nm至约50nm，并且可覆盖衬底105的全部图案化表面，如图所示。在一些情况下，共形涂层的厚度可为10nm至50nm。
根据一些实施方案，可进行遮蔽蒸镀以在氧化物涂层220的一部分上形成抗蚀剂230，如图2D-2E所示。例如，相对于电子束蒸镀***中的靶，衬底105可以以一定的角度倾斜。在蒸镀期间，蒸镀物228可入射到氧化物涂层220的露出表面上。通过上覆盖表面或材料，涂层220的一些“被遮蔽的表面”225可以由入射的蒸镀物228隐藏或掩盖。这些被遮蔽的表面225可不被蒸镀物228涂覆。在一些实施方案中，蒸镀物包含金属(例如，Cr、Ni、Al、Ti、Au、Ag中的任一者或组合)，但是在一些实施方案中可使用其他材料。遮蔽蒸镀可在涂层220的选择表面上形成抗蚀剂230，但是使被遮蔽的表面露出。
在一些实施方案中，可使用光刻以在共形涂层220的选择表面上形成抗蚀剂。然而，光刻可需要若干个工艺步骤(例如，抗蚀剂沉积、曝光和显影)，并且需要光掩模至图案化衬底特征的对准。
可使用遮蔽蒸镀以在一个步骤中于涂层220的选择表面上形成硬抗蚀剂230而不需要掩模对准至衬底，产生如图2E所示的结构。由蒸镀物掩盖的被遮蔽的表面225可具有覆盖图案化蓝宝石衬底的c-面表面的暴露氧化物层220，并且不包含金属或其他保护性抗蚀剂230的覆盖层。然后，可进行选择性各向异性干法蚀刻以从被遮蔽的表面225中移除氧化物涂层220并且使下面的蓝宝石露出。根据一些实施方案，干法蚀刻可包含用于蚀刻氧化物涂层220的基于氟的蚀刻剂。蚀刻可使图案化蓝宝石衬底的下面晶体生长表面115露出，如图2F所示。在一些实施方案中，可使用湿蚀刻(例如，缓冲的氧化物蚀刻)以从被遮蔽的表面225中移除氧化物涂层220。在一些实施方式中，湿蚀刻或干法蚀刻可以不是选择性的，并且可以是定时蚀刻。在一些情况下，移除涂层220的蚀刻可在移除涂层之后部分地蚀刻蓝宝石。
根据一些实施方案，抗蚀剂230可用干法蚀刻法或湿蚀刻法或衬底清洁法移除。例如，金属(例如，Cr)的硬涂层可用合适的金属蚀刻剂移除。在一些实施方式中，可在III族氮化物材料的外延生长的准备过程中清洁衬底。例如，可在装载到用于后续晶体生长的金属有机化学气相沉积反应器中之前在丙酮、甲醇和食人鱼(piranha)溶液中清洁衬底。
发明人已经发现并意识到，需要在图案化蓝宝石衬底105的露出晶体表面上仔细制备缓冲层以形成集成电路等级的半极性GaN。根据一些实施方案，图案化蓝宝石衬底105可经历清洁过程随后是低温GaN或低温AlN缓冲层生长过程。根据一些实施方案，低温缓冲层可在低于约600℃的温度下形成。在一些情况下，低温缓冲层可在低于600℃的温度下形成。清洁过程和缓冲层生长可在相同的生长反应器中进行。清洁过程可包括在氢气(H2)环境中将衬底加热到约1000℃至约1200℃。在一些情况下，清洁过程可在氢气(H2)环境中于1000℃至1200℃温度下进行。
根据一些实施方案，低温(LT)AlN缓冲层可形成在衬底上。尽管LT AlN缓冲层可能无法在晶体生长表面115上选择性地生长(例如，其可在全部表面上形成)，但是后续III族氮化物生长可促进成核并且远离形成于c-面蓝宝石晶体生长表面115上的c-面取向的AlN生长。在一些实施方式中，AlN缓冲层可在约450℃至约600℃的温度下生长。在一些情况下，缓冲层可在AlN外延生长条件下于450℃至600℃温度下形成。根据一些实施方案，LT AlN缓冲层在约500℃的温度下形成。在一些情况下，LT AlN缓冲层在500℃的温度下形成。在一些情况下，可将室压力保持为约100毫巴至约250毫巴。在一些情况下，可将室压力保持为100毫巴至250毫巴。NH3的流量可为约1slm至约4slm，并且三甲基铝(TMA)的流量可为约30sccm至约50sccm。在一些情况下，NH3的流量可为1slm至4slm，并且三甲基镓(TMGa)的流量可为30sccm至50sccm。根据一些实施方案，缓冲层可生长到约10nm至约40nm的厚度。在一些情况下，缓冲层可生长到10nm至40nm的厚度。在一些情况下，使用约0.1nm/秒至约0.2nm/秒的沉积速率形成LT AlN缓冲层，并且缓冲层的厚度可为约20nm。在一些情况下，使用0.1nm/秒至0.2nm/秒的沉积速率形成LT AlN缓冲层。短语“在多个温度下”和“在一个温度下”可用于是指温度范围中的一个或更多个温度。
根据其他实施方案，LT GaN缓冲层可形成在衬底上。GaN缓冲层可在外延生长条件下于约450℃至约600℃的温度下形成。在一些情况下，GaN缓冲层可在450℃至600℃的温度下形成。根据一些实施方案，LT GaN缓冲层在约500℃的温度下形成。在一些情况下，可将室压力保持为约100毫巴至约250毫巴。在一些情况下，可将室压力保持为100毫巴至250毫巴。NH3的流量可为约1slm至约4slm，并且三甲基镓(TMGa)的流量可为约30sccm至约50sccm。在一些情况下，NH3的流量可为1slm至4slm，并且三甲基镓(TMGa)的流量可为30sccm至50sccm。根据一些实施方案，缓冲层可生长到约10nm至约40nm的厚度。在一些情况下，缓冲层可生长到10nm至40nm的厚度。
根据一些实施方案，缓冲层可由不同于后续生长的材料的材料形成，例如，缓冲层可由任意合适的III族氮化物合金(例如，AIN、InN、AlGaN、InGaN、InAlGaN)形成，而后续生长的外延层可包含GaN。在一些实施方式中，缓冲层可由GaN形成，并且后续生长的半极性外延层可包含任意其他合适的III族氮化物合金。形成其他半极性材料可能需要添加或取代其他反应物，如三甲基铝(TMA)或三乙基铝(TEA)作为铝源以及三甲基铟(TMI)或三乙基铟(TEI)作为铟源。在半极性III族氮化物外延层的生长或再生长期间，这些气体的流量可为约10sccm至约60sccm。在一些情况下，在半极性III族氮化物外延层的生长或再生长期间，这些气体的流量可为10sccm至60sccm。
在形成缓冲层之后，在开始生长半极性GaN之前，可将反应室中的温度倾斜升温至更高的温度以使缓冲层退火一段时间。在一些实施方案中，可将温度升高到约1000℃至约1100℃之间的值。退火时间可为约1分钟至约10分钟。在一些情况下，可将温度升高到1000℃至1100℃之间的值，并且退火时间可为约1分钟至约10分钟。
然后可进行半极性GaN的外延生长。根据一些实施方案，外延生长过程可包括金属有机化学气相沉积(MOVCD)。在一些实施方案中，可使用分子束外延(MBE)法或气相外延(VPE)法。在一些实施方式中，可使用原子层沉积。在一些实施方式中，半极性GaN的生长可在约1000℃至约1100℃的温度下进行。在一些情况下，半极性GaN可在1000℃至1100℃的温度下生长。在一些情况下，GaN的生长可在约1030℃的温度下进行。在一些情况下，在半极性GaN的生长期间，可将室压力保持为约100毫巴至约250毫巴。在一些情况下，在半极性GaN的生长期间，可将室压力保持为100毫巴至250毫巴。NH3的流量可为约1slm至约4slm，并且三甲基镓(TMGa)的流量可为约30sccm至约50sccm。在一些情况下，NH3的流量可为1slm至4slm，并且三甲基镓(TMGa)的流量可为30sccm至50sccm。
当半极性GaN材料的生长从晶体生长表面115进行时，III族氮化物晶体250的岛可首先跨越图案化蓝宝石衬底105表面形成，如图2G所示。因为图案化蓝宝石衬底105上倾斜的晶体生长表面115，所以氮化镓晶体250可以以(2021)晶面大致平行于蓝宝石衬底105的最初平坦表面生长。半-镓-极性GaN晶体250的晶向通过图2G中的轴202表示。
可继续外延生长使得III族氮化物晶体250合并以形成跨越衬底105的一部分或整个衬底的连续的半导体层120，如图2H所示。根据一些实施方案，外延层的厚度可为约1微米至约10微米。在一些情况下，外延层的厚度可为1微米至10微米。如果蓝宝石衬底具有较小的周期性(例如，小于1微米)，则在一些情况下外延层的厚度可小于1微米。在一些实施方式中，半导体120的加工表面122可以是波纹状的并且具有平行于晶体生长表面115的脊，这可由优选结晶生长面(例如，半-镓-极性GaN的(1010)和(1011)面)的交叉所致。
在一些实施方案中，可继续外延生长以减少合并的半导体120的加工表面的缺陷数量。根据一些实施方案，半极性GaN的基础外延层可生长成这样的厚度：在加工表面使缺陷密度减少至对于集成电路器件是可接受的水平。例如，外延层120的顶部表面的缺陷密度可在一些实施方案中小于约109缺陷cm-2、在一些实施方案中小于约106缺陷cm-2、在一些实施方案中小于约104缺陷cm-2、在一些实施方案中小于约102缺陷cm-2以及还在一些实施方案中小于约10缺陷cm-2。在一些情况下，外延层120的顶部表面的缺陷密度可在一些实施方案中小于109缺陷cm-2、在一些实施方案中小于106缺陷cm-2、在一些实施方案中小于104缺陷cm-2、在一些实施方案中小于102缺陷cm-2以及还在一些实施方案中小于10缺陷cm-2。
根据一些实施方案，外延层120可被平坦化，如图2I所示。例如，可使用化学-机械抛光(CMP)以使外延半导体120层的加工表面平坦化。平坦化可移除外延生长层120的约20％至约60％。在一些情况下，平坦化可移除外延生长层的20％至60％。例如，外延半导体层120可生长成约10微米的厚度，并且CMP过程可移除约2微米至约6微米。可以生长出较少的材料并在一些应用中移除。
在一些实施方案中，具有形成在图案化蓝宝石上的外延层的衬底可在CMP之前弯曲。衬底的弯曲可由蓝宝石与III族氮化物材料之间不匹配的热膨胀系数所致。由于整个衬底上不均匀的压力，弯曲衬底上的CMP过程可导致从衬底中移除的材料的量的差异。在一些情况下，可通过CMP垫料跨越衬底施加不同的压力以减小不均匀材料的移除。在一些实施方案中，可进行衬底上的应力平衡测量(例如，在衬底的背侧上沉积材料以补偿由GaN层赋予的应力)。
尽管由CMP导致的外延层厚度变化可在器件层中是不期望的(例如，潜在地导致跨越衬底的不均匀的器件性能)，但是不清楚需要什么程度的精度以合理地获得跨越衬底的一致的器件特征。出乎意料的是，缺陷密度将随着归因于晶片弯曲和CMP期间不均匀材料移除的厚度差异显著变化。在一些实施方案中，如果发生不均匀的器件性能，则可应用改善厚度均匀性的可能性，例如CMP过程的优化以及用于应力平衡以移除晶片弯曲的方法。
当采用CMP平坦化时考虑的另一个因素是由抛光过程引起的潜在亚表面损伤。然而，来自文献的实验证据表明，对于典型CMP过程来说，GaN中抛光损伤的深度在低于约1.5μm至约2.6μm的范围内。因此，根据一些实施方案，约10微米的最初外延层厚度和约2微米至约6微米的CMP移除可在GaN的加工表面上提供合适的材料质量。
半极性III族氮化物材料的再生长可在平坦化表面122上进行以形成再生长层120a，如图2J所示。根据一些实施方案，再生长条件可包括约980℃至约1070℃的温度、约100毫巴至约300毫巴的压力、约0.5slm至约4slm的NH3流量、约30sccm至约50sccm的TMGa流量以及约1μm/小时至约2.2μm/小时的III族氮化物生长速率。在一些情况下，再生长条件可包括980℃至1070℃的温度、100毫巴至300毫巴的压力、0.5slm至4slm的NH3流量、30sccm至50sccm的TMGa流量以及1μm/小时至2.2μm/小时的III族氮化物生长速率。在一些实施方式中，可以以相同范围的流量使用三乙基镓(TEG)。再生长层的厚度可为约200nm至约10微米，但是在一些实施方案中可使用更薄的再生长层。在一些情况下，再生长层的厚度可为200nm至10微米。
在多个实施方案中，可使用氮(例如，N2)载气代替氢(例如，H2)载气进行再生长。载气(例如，N2)可以是与反应物一起包含的气体或不旨在为半导体生长提供物种的前体气体(例如，NH3和TMGa)。N2载气的流量可为约3slm至约10slm。在一些情况下，N2载气的流量可为3slm至10slm。本发明人已经发现并意识到，在再生长期间使用氮载气为半极性GaN外延层提供了微加工等级、平坦的加工表面，而氢载气产生了具有相当大粗糙度的多小面加工表面。当使用氮载气时，获得了在15μm×15μm面积上粗糙度小于3nm均方根的单个平坦表面。根据一些实施方案，再生长可在约980℃、200毫巴、4slm NH3流量和40sccm TMGa流量下进行。
尽管已经描述了半极性GaN的外延生长，但是根据一些实施方案可生长出其他III族氮化物材料(例如，(Al，In，Gn)N)的半极性取向。还可使用所述结构和方法以形成多种半极性III族氮化物合金(例如，AlGaN、InGaN、InAlGaN)。在一些实施方式中，可掺杂部分或全部外延生长的层以具有n型或p型导电性，使得集成电路器件如晶体管、二极管、晶闸管、LED和激光二极管可在外延层中制造。在一些情况下可在外延生长期间和/或生长之后进行掺杂(例如，使用离子注入到外延层中)。可使用一些标准技术如MOCVD、蚀刻、化学-机械抛光等大量生产微加工等级的衬底，并且可将衬底制成不同尺寸(例如，大于2英寸直径)。上述过程可避免与生长块状GaN晶体并由这样的晶锭(boules)生产晶片相关的费用。上述结构和方法可使能够在相对便宜的蓝宝石衬底(其在商业上成熟并且可广泛获得)上制造半极性GaN外延层。
尽管上述结构和方法主要涉及形成半-镓-极性(2021)GaN外延层，但是所述方法可用于形成另一些半极性小面取向。例如，可使用以不同晶向选择性切割的图案化蓝宝石衬底生长非极性(1120)和(1010)，以及半极性(1011)、(1122)。事实上，可通过使用正确切片的蓝宝石衬底并蚀刻蓝宝石以露出c-面晶体生长表面，使外延层中任何GaN取向成为可能。
实施例
1.形成平坦的半极性GaN外延层
遵循上述方法，在图案化蓝宝石衬底上进行半极性(2021)GaN的外延生长、平坦化和再生长。在这些实施例过程中，蓝宝石衬底的直径为2英寸，但是遵循相同的过程也可使用其他直径。
遵循结合图2A-图2B所述的步骤，使具有平行于其表面的(2243)小面的蓝宝石衬底图案化，并且包括间距约6μm分开的晶体生长表面115，并且蓝宝石衬底中沟槽的蚀刻深度D为约0.5μm。晶体生长表面与衬底的加工表面的取向为约75°。PSS衬底上的其他表面用PECVD氧化物掩模，如以上结合图2C-图2F所述。
在清洁之后，将PSS装载到用于III族氮化物生长的MOCVD反应器中。在H2环境下于1100℃下进行热清洁和去吸附步骤。随后，低温AIN缓冲层(约20nm厚)在约500℃、200毫巴压力、约1slm的NH3流量和约40sccm的三甲基铝(TMA)流量下形成。缓冲层的沉积速率为约0.15nm/秒。在生长之后，在NH3和H2的混合物中在约1030℃下使缓冲层退火约4分钟。NH3流量为约0.5slm至约4slm，并且H2流量为约4slm至约8slm。
随后，半极性(2021)GaN从晶体生长表面的缓冲层生长。GaN生长条件为约1030℃、约200毫巴、约1slm的NH3流量和约40sccm的三甲基镓(TMGa)流量。生长在约3.6μm/小时的生长速率和约500的V/III比下进行。半极性GaN外延层120的首次生长厚度为约10.5微米。
图3A是示出了从掩模且图案化蓝宝石衬底生长的合并半极性GaN层正视图的扫描电子显微照片。结构对应于图2H中所示的。SEM图像示出了图案化蓝宝石衬底105上生长的半极性GaN外延层120的一部分。如所设计的，材料表现出平行于蓝宝石(2243)小面的单(2021)GaN取向。SEM图像示出了由(1011)和(1010)小面组成的波纹状加工表面。
使用透射电子显微镜(TEM)研究半极性GaN外延层的缺陷结构。截面TEM图像示于图3B中，其具有[1120]晶带轴且g＝1010的。图像揭示了a型的位错衬度(dislocationcontrast)，并且还揭示了与基面堆垛层错相关的局部位错。还拍摄了[1120]晶带轴且g＝0002的TEM图(未示出)，这揭示了c型的位错衬度。在g＝1010图像中，来源于与垂直呈约15°角的生长侧壁的直线衬度限于基面，并且归因于I1型堆垛层错的存在。晶体的其余部分示出了较低的缺陷密度，同时出现短螺纹段，表明位错在面外方向增殖。在g＝0002衍射图像(未示出)中，层错区域中的衬度消失(与和I1型堆垛层错相关的局部位错的隐形标准一致)，并且出现了位错衬度密度的增加，特别是在合并前。
其中形成基面堆垛层错的区域对应于最初生长前沿的区域并且朝着氮极性的生长方向延伸。这些堆垛层错在有源层中是不期望的。在该区域中形成堆垛层错与对邻近c-蓝宝石衬底的较早报告是一致的。如果图案化蓝宝石衬底的蚀刻侧壁没有形成精确的c-蓝宝石侧壁(例如，最高达约10°的轴偏离)，则可出现堆垛层错。另外，如在半极性和非极性GaN的外延横向过度生长中所看到的，电介质掩模上氮极性方向生长表现出比镓极性方向更高密度的层错。
对外延半极性GaN进行x射线衍射扫描(2θ-ω)，并且结果示于图3C。扫描示出了两个特征峰。约70.2°的第一峰表明平行于衬底的加工面取向的(2021)GaN的存在。约84.4°的第二峰对应(2243)蓝宝石小面。这些结果证实具有(2021)取向的半-镓-极性GaN可形成在图案化蓝宝石衬底上。
还通过XRD摇摆曲线分析用开放探测器构造表征半极性GaN模板的材料质量。这些测量的结果示于图3D中。所测量的(2021)轴上摇摆曲线宽度范围为198角秒至320角秒半峰全宽(FWHM)值，其中摇摆轴分别垂直于或平行于图案化条纹。由于晶体沿着条纹的倾斜和合并相关的缺陷，所以摇摆曲线宽度的各向异性是最小的。包括全部低指数离轴衍射(包括(000 2n)、(n0n0)、(112 2n)，其中n＝1至3)的更完全的衍射分析结果是全部测量的线宽小于约800角秒FWHM。这些结果表明微观结构质量可用上述生长方法获得，所述生长方法与商业等级的蓝宝石上的半极性(0001)GaN处在同等水平，并且还表明超过通过常规方法在平坦的蓝宝石衬底上生长的非极性和半极性GaN的很大改善的质量。
还使用低温光致发光(LT-PL)研究缺陷结构。在10K下测量的LT-PL光谱(图3E)示出了除在约3.49eV处的更强的带边发射之外的在约3.44eV处的BSF相关的发射峰。还可看到在约3.32eV处的低强度峰，其可表明低的棱柱状堆垛层错密度。然而，带边至BSF相关发射的高相对强度和GaN带边发射的窄线宽(测量为约14meV)表明，相比较于常规生长的半极性或非极性GaN的高微观结构质量。
使用购自法国Saint-Baldoph的Novasic的商业化学-机械抛光方法使波纹状外延层的表面平坦化。对蓝宝石衬底上的2”(2021)GaN进行抛光以得到跨越GaN外延层的镜面反射表面。使用反射率测量剩余的GaN材料厚度，表明跨越衬底从最初的10.5μm GaN外延层中移除3μm至5μm范围的GaN材料。移除的材料的量的差相当于剩余平坦化GaN层的约20％厚度变化。尽管厚度变化可潜在地导致来自(2021)表面的切余，但是在本情况下其相当于小于5×10-3度。因此，剩余的(2021)小面大致平行于衬底的加工表面。CMP过程之后的平坦化GaN衬底的表面通过原子力显微镜(AFM)测量表征。测量15μm×15μm尺寸面积的小于约0.5nm的均方根(RMS)粗糙度，并且其在衬底中心与边缘之间的RMS粗糙度和形态学二者中是不可区别的。AFM图像还示出了直表面变化，其具有6μm的周期性和小于1nm的高度，这对应于图案化蓝宝石衬底的下面图案。不清楚在CMP之后图案存留的原因。
然后进行外延层的再生长。第一组再生长条件包括使用氢载气。其他的再生长参数如下变化：约1μm/小时至约2μm/小时的生长速率、约980℃至约1070℃的温度、约100毫巴至约300毫巴的压力、约0.5slm至约4slm的NH3流量。TMGa的流量为约40sccm。尽管在再生长之后获得了(2021)取向的半极性GaN层，但是再生长表面变成小面化(faceted)的，如图4A至4C所示。令人惊奇地，即使在通过CMP平坦化之后，但是也开始衬底上的再生长以与下面的图案化蓝宝石衬底相同的6μm周期性再产生最初衬底的(1010)和(1011)小面。在这些大的再生平面中，(2021)表面示出了较精细尺寸的微小面。图4A是示出了沿着(1011)和(1010)小面的微小面(2021)表面的平面图SEM显微照片。在图4B更大面积AFM图像中更清楚地看到(1011)和(1010)小面的倾斜。图4C示出了再生长GaN的(2021)表面上微小面的细节。小面化的表面形态学与块状(2021)衬底上的生长一致，并且反映了(2021)表面上(1011)和(1010)小面的稳定性。
在第二再生长过程中，使用氮(N2)载气代替氢载气。其他再生长参数按照使用H2作为载气时的情况变化。在N2载气下的再生长示出了再生长层完全不同的表面形态学，如图5A-5B所示。对于这些再生长条件而言，GaN(2021)取向的加工表面是平坦的，并且未示出有小面。图5A是GaN外延层120的正视图SEM图像，并且图5B是外延层的(2021)表面的平面图SEM图像。在CMP之后在GaN上再生长出约500nm的GaN。SEM图像和AFM测量都未示出(2021)表面的小面化。
再生长参数的变化表明通过外延再生长形成无小面的(2021)GaN的数个趋势。温度的下降和生长速率的提高导致更平滑且更平坦的(2021)GaN。压力的下降和V/III比的增大导致更平滑且更平坦的(2021)GaN。AFM测量示出了在N2载气条件下再生长的(2021)GaN的表面平滑度小于3nm RMS。这些结果证明，微加工等级、平坦的(2021)GaN层可在低成本图案化蓝宝石衬底上生长。
这些结果还克服了与使用氢化物气相外延(HVPE)生长在衬底上形成毫米厚的GaN层的常规方法相关的困难和复杂性。这样的技术可在GaN层中导致高内应力、破裂和夹杂物。此外，由于高纯度前体材料的成本和长的生长时间，这些工艺可能较昂贵。
2.在半极性GaN中制造多量子阱
已经完成了半极性GaN上的再生长过程以维持平坦的(2021)表面，进行InGaN活性层的生长。例如，在N2载气下，在标准c-面多量子阱(MQW)生长条件下生长出InGaN/GaN MQW结构。选择阱/屏障宽度为约3nm/8nm，其中QW生长温度为740℃至770℃，并且生长速率为约0.1μm/小时。屏障生长温度为70℃更高。在GaN层的再生长期间形成MQW结构。
三对MQW结构的正视图SEM图像示于图6A中。该图像示出了明确的量子阱，其在整个区域上的图像分辨率中是平坦的。还形成了具有更多层对的其他量子阱结构。
10对MQW结构的XRD 2θ-ω扫描示于图6B中。清晰的、高阶超晶格峰的存在表明了大长度尺度的突变QW界面和平坦阱。测量2对、10对MQW结构的光致发光光谱，并且示于图6C中。第一个MQW形成在小面化的半极性(2021)GaN外延层上，所述GaN外延层在没有平坦化步骤的情况下生长(例如，未进行CMP和再生长)。该MQW结构的光谱(曲线630)示出了约420nm处的蓝移峰，其中FWHM带宽为约62nm。
第二个MQW结构形成在平坦、半极性(2021)GaN外延层上，所述外延层在平坦化半极性GaN层上再生长。该MQW结构的光谱(曲线635)示出了约420nm处的蓝移峰，其中FWHM带宽为约39nm，表明了平坦化衬底改善的性能。在两种情况下，光致发光峰从在相同生长条件下生长的c-面GaN MQW蓝移超过40nm。所述蓝移可归因于减弱的极性场、铟并入的减少或者QW厚度的变化。QW结构的轴上或离轴倒易空间图示出了共格生长，具有明确的InGaN QW峰。这些结果表明在图案化蓝宝石衬底上再生长的GaN对半极性GaN器件的适合性。
结论
术语“约”和“大约”可用于意指在一些实施方案中目标尺寸的±20％以内、在一些实施方案中目标尺寸的±10％以内、在一些实施方案中目标尺寸的±5％以内，以及还有在一些实施方案中目标尺寸的±2％以内。术语“约”和“大约”可包括目标尺寸。
如本文所使用的选择性蚀刻包括使衬底经历优先地以比第二材料更快的速率蚀刻至少一种材料的蚀刻剂。在一些情况下，第二材料可形成为硬掩模(例如，无机材料如氧化物、氮化物、金属等)或软掩模(例如，光致抗蚀剂或聚合物)。在一些实施方案中，第二材料可为器件结构的一部分，其具有与第一材料不同的材料特性(例如，掺杂密度、材料组成或晶体结构)。选择性蚀刻可以是干法蚀刻或湿法蚀刻。
本文所述的技术方案可实现为方法，其中已经提供了至少一个实施例。作为所述方法的一部分所执行的动作可以以任意合适的方式排序。因此，可以构建实施方案，其中各动作以与所示的次序所不同的次序执行，其可包括同时执行一些动作，即使这些动作在说明性实施方案中被示为顺序动作。此外，方法在一些实施方案中可包括比示出的那些更多的动作，在其他实施方案中包括比示出的那些更少的动作。
尽管附图一般地示出了外延生长的GaN层的小部分，但是应理解的是，大面积或整个衬底可用这样外延地生长的层覆盖。此外，集成电路器件(例如，晶体管、二极管、晶闸管、发光二极管、激光二极管、光电二极管等)可使用外延生长的材料制造。在一些实施方案中，集成电路器件可用于消费电子器件，如智能手机、平板电脑、PDA、电脑、电视、传感器、照明设备、显示器，以及专用集成电路。
虽然在此描述了本发明的至少一个说明性的实施方案，但是对于本领域的技术人员而言，可容易地进行多种改变、修改和改进。这样的改变、修改和改进旨在在本发明的精神和范围以内。因此，前述说明仅通过举例方式并不旨在作为限制。本发明仅由下列权利要求及其等同物所限定。

Claims (26)

1.一种用于在衬底上形成半极性氮化镓的外延层的方法，所述方法包括：
邻靠图案化蓝宝石衬底的晶体生长表面生长半极性氮化镓，其中所述晶体生长表面包括未被掩模材料掩蔽的形成在所述图案化蓝宝石衬底上的不同取向的多个表面中的第一部分，所述掩模材料掩蔽所述多个表面中的剩下的第二部分，其中所述晶体生长表面具有所述不同取向中的一个选择取向。
2.根据权利要求1所述的方法，还包括：
使所生长的半极性氮化镓平坦化；以及
使用氮载气再生长所述半极性氮化镓。
3.权利要求2所述的方法，其中再生长所述半极性氮化镓包括不含氢载气的再生长条件。
4.权利要求2所述的方法，其中所述氮载气是N2。
5.权利要求2所述的方法，其中再生长所述半极性氮化镓包括使用金属有机化学气相沉积生长所述半极性氮化镓。
6.权利要求5所述的方法，其中再生长期间的温度为980℃至1070℃。
7.权利要求5所述的方法，其中再生长期间的压力为100毫巴至300毫巴。
8.权利要求5所述的方法，其中再生长期间NH3气体的流量为0.5slm至4slm。
9.权利要求5所述的方法，其中再生长期间三甲基镓或三乙基镓的流量为30sccm至50sccm。
10.权利要求5所述的方法，其中再生长期间的生长速率为1μm/小时至2μm/小时。
11.权利要求2所述的方法，其中生长半极性氮化镓和再生长半极性氮化镓包括生长具有(2021)小面的氮化镓，所述(2021)小面大致平行于所述衬底的加工表面。
12.权利要求1所述的方法，还包括在所述晶体生长表面处形成氮化铝低温缓冲层或氮化镓低温缓冲层。
13.权利要求12所述的方法，其中所述低温缓冲层中的任一者在低于600℃的温度下形成。
14.权利要求2所述的方法，其中使所生长的半极性氮化镓平坦化包括通过化学-机械抛光进行的平坦化。
15.权利要求2所述的方法，还包括在生长半极性氮化镓之前，形成掩模层以覆盖所述图案化蓝宝石衬底的所述多个表面。
16.权利要求15所述的方法，其中形成所述掩模层包括通过气相沉积法共形地沉积材料。
17.权利要求16所述的方法，还包括从所述晶体生长表面移除所述共形地沉积的材料。
18.一种衬底，包括：
图案化蓝宝石衬底，其具有不同取向的多个表面和在除了晶体生长表面之外的全部所述多个表面上形成的掩模层，所述晶体生长表面是所述多个表面的具有所述不同取向中的一个选择取向的部分；以及
半极性氮化镓外延层，其形成在所述图案化蓝宝石衬底上。
19.权利要求18所述的衬底，其中所述图案化蓝宝石衬底具有大致平行于所述衬底的加工表面的(2243)小面和大致平行于所述晶体生长表面的c-面小面。
20.权利要求18所述的衬底，其中所述图案化蓝宝石衬底包括具有所述晶体生长表面的沟槽阵列，所述晶体生长表面形成所述沟槽的倾斜壁。
21.权利要求20所述的衬底，其中所述沟槽的间距为0.25微米至10微米，且所述沟槽的深度为50纳米至2微米。
22.权利要求20所述的衬底，其中所述氮化镓外延层在所述沟槽上合并以形成跨越所述衬底的连续且平坦的半导体层。
23.权利要求22所述的衬底，其中在15μm×15μm面积上测量的所述平坦半导体层的表面粗糙度小于5nm均方根。
24.权利要求18所述的衬底，还包括在所述晶体生长表面与外延氮化镓层之间的缓冲层。
25.权利要求24所述的衬底，其中所述缓冲层包含氮化铝。
26.权利要求22所述的衬底，其中所述平坦半极性氮化镓外延层具有跨越所述衬底的单一且连续的平坦表面，所述平坦表面大致平行于所述半极性氮化镓的(2021)小面。
CN201580019931.9A 2014-04-16 2015-04-15 获得平坦的半极性氮化镓表面的方法 Active CN106233429B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201461980304P 2014-04-16 2014-04-16
US61/980,304 2014-04-16
PCT/US2015/025907 WO2015160909A1 (en) 2014-04-16 2015-04-15 Method of obtaining planar semipolar gallium nitride surfaces

Publications (2)

Publication Number Publication Date
CN106233429A CN106233429A (zh) 2016-12-14
CN106233429B true CN106233429B (zh) 2019-06-18

Family

ID=54324523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580019931.9A Active CN106233429B (zh) 2014-04-16 2015-04-15 获得平坦的半极性氮化镓表面的方法

Country Status (4)

Country Link
US (1) US9978845B2 (zh)
CN (1) CN106233429B (zh)
TW (1) TWI671800B (zh)
WO (1) WO2015160909A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8313967B1 (en) * 2009-01-21 2012-11-20 Stc.Unm Cubic phase, nitrogen-based compound semiconductor films epitaxially grown on a grooved Si <001> substrate
WO2013158210A2 (en) 2012-02-17 2013-10-24 Yale University Heterogeneous material integration through guided lateral growth
CN107710411B (zh) * 2015-06-12 2022-07-26 英特尔公司 用于形成相同管芯上的具有变化的沟道材料的晶体管的技术
JP2019531245A (ja) * 2016-08-12 2019-10-31 イェール ユニバーシティーＹａｌｅ Ｕｎｉｖｅｒｓｉｔｙ 成長の際に窒素極性ファセットを排除することによる異種基板上で成長する積層欠陥のない半極性および非極性ＧａＮ
KR102330907B1 (ko) * 2017-07-20 2021-11-25 스웨간 에이비 고 전자 이동도 트랜지스터를 위한 이종구조체 및 이를 제조하는 방법
CN107731978B (zh) * 2017-09-30 2019-03-08 厦门乾照光电股份有限公司 一种led的外延结构及其制作方法
US20210175077A1 (en) * 2017-11-20 2021-06-10 Saphlux, Inc. Semipolar or nonpolar group iii-nitride substrates
US10892159B2 (en) * 2017-11-20 2021-01-12 Saphlux, Inc. Semipolar or nonpolar group III-nitride substrates
CN108385161A (zh) * 2018-02-07 2018-08-10 赛富乐斯股份有限公司 氮化镓晶体制造方法和衬底
GB201807486D0 (en) * 2018-04-08 2018-06-20 Univ Sheffield Growth of group III nitride semiconductors
CN109378369A (zh) * 2018-12-04 2019-02-22 西安赛富乐斯半导体科技有限公司 具有(20-2-1)面的半极性氮化镓的外延层及其制造方法
US11688825B2 (en) 2019-01-31 2023-06-27 Industrial Technology Research Institute Composite substrate and light-emitting diode
CN111509095B (zh) * 2019-01-31 2022-01-04 财团法人工业技术研究院 复合式基板及其制造方法
WO2020175684A1 (ja) * 2019-02-28 2020-09-03 京セラ株式会社 半導体素子の製造方法および半導体素子体
US11145507B2 (en) * 2019-12-16 2021-10-12 Wafer Works Corporation Method of forming gallium nitride film over SOI substrate
US11515408B2 (en) * 2020-03-02 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Rough buffer layer for group III-V devices on silicon
CN112382657B (zh) * 2020-11-16 2022-03-18 中国科学院物理研究所 图形硅衬底-硅锗薄膜复合结构及其制备方法和应用
CN112992653B (zh) * 2021-02-04 2023-05-23 南京信息工程大学 具有非对称周期结构的iii族氮化物复合衬底及其加工方法
US20220375874A1 (en) * 2021-03-30 2022-11-24 Innoscience (Suzhou) Technology Co., Ltd. Iii nitride semiconductor devices on patterned substrates

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7727874B2 (en) * 2007-09-14 2010-06-01 Kyma Technologies, Inc. Non-polar and semi-polar GaN substrates, devices, and methods for making them
CN101743618A (zh) * 2007-07-26 2010-06-16 硅绝缘体技术有限公司 外延方法和通过该方法生长的模板
CN102119243A (zh) * 2008-07-16 2011-07-06 奥斯坦多科技公司 利用氢化物气相外延(HVPE)生长平面非极性的{1-100}m面和半极性的{11-22}氮化镓

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2629636B1 (fr) 1988-04-05 1990-11-16 Thomson Csf Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant
US4948456A (en) 1989-06-09 1990-08-14 Delco Electronics Corporation Confined lateral selective epitaxial growth
FR2682128B1 (fr) 1991-10-08 1993-12-03 Thomson Csf Procede de croissance de couches heteroepitaxiales.
US5587014A (en) 1993-12-22 1996-12-24 Sumitomo Chemical Company, Limited Method for manufacturing group III-V compound semiconductor crystals
US6177688B1 (en) 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
JP3555500B2 (ja) 1999-05-21 2004-08-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体及びその製造方法
US6617226B1 (en) 1999-06-30 2003-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6599361B2 (en) 2001-06-18 2003-07-29 National Research Council Of Canada GaN selective growth on SiC substrates by ammonia-source MBE
DE60234856D1 (de) 2001-10-26 2010-02-04 Ammono Sp Zoo Substrat für epitaxie
US7211143B2 (en) 2002-12-09 2007-05-01 The Regents Of The University Of California Sacrificial template method of fabricating a nanotube
US6972438B2 (en) 2003-09-30 2005-12-06 Cree, Inc. Light emitting diode with porous SiC substrate and method for fabricating
US7390750B1 (en) 2004-03-23 2008-06-24 Cypress Semiconductor Corp. Method of patterning elements within a semiconductor topography
US7271094B2 (en) 2004-11-23 2007-09-18 Advantech Global, Ltd Multiple shadow mask structure for deposition shadow mask protection and method of making and using same
US20060131606A1 (en) 2004-12-18 2006-06-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures employing seed layers and related fabrication methods
EP2595175B1 (en) 2005-05-17 2019-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a lattice-mismatched semiconductor structure with reduced dislocation defect densities
TW200703463A (en) 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
KR101155176B1 (ko) 2005-07-12 2012-06-11 삼성전자주식회사 방향성이 조절된 단결정 와이어 및 이를 적용한트랜지스터의 제조방법
US7951617B2 (en) 2005-10-06 2011-05-31 Showa Denko K.K. Group III nitride semiconductor stacked structure and production method thereof
US7755172B2 (en) 2006-06-21 2010-07-13 The Regents Of The University Of California Opto-electronic and electronic devices using N-face or M-plane GaN substrate prepared with ammonothermal growth
JP5180189B2 (ja) 2006-04-25 2013-04-10 ナショナル ユニヴァーシティー オブ シンガポール エピタキシャル横方向異常成長窒化ガリウムテンプレート上での酸化亜鉛膜成長の方法
US20080187018A1 (en) 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
US7989322B2 (en) 2007-02-07 2011-08-02 Micron Technology, Inc. Methods of forming transistors
US20100117188A1 (en) 2007-03-05 2010-05-13 General Electric Company Method for producing trench isolation in silicon carbide and gallium nitride and articles made thereby
US20090032799A1 (en) 2007-06-12 2009-02-05 Siphoton, Inc Light emitting device
US20090001416A1 (en) 2007-06-28 2009-01-01 National University Of Singapore Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD)
US20100187568A1 (en) 2009-01-28 2010-07-29 S.O.I.Tec Silicon On Insulator Technologies, S.A. Epitaxial methods and structures for forming semiconductor materials
CA2653581A1 (en) 2009-02-11 2010-08-11 Kenneth Scott Alexander Butcher Migration and plasma enhanced chemical vapour deposition
TW201108328A (en) 2009-08-21 2011-03-01 Univ Nat Central Method for fabricating a semi-polar nitride semiconductor
US8247317B2 (en) 2009-09-16 2012-08-21 Applied Materials, Inc. Methods of solid phase recrystallization of thin film using pulse train annealing method
JP5365454B2 (ja) 2009-09-30 2013-12-11 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
DE102010011895B4 (de) * 2010-03-18 2013-07-25 Freiberger Compound Materials Gmbh Verfahren zur Herstellung eines semipolaren Gruppe III-Nitrid-Kristalls, Substrat, freistehendes semipolares Substrat und Verwendung der Substrate
US20110244663A1 (en) 2010-04-01 2011-10-06 Applied Materials, Inc. Forming a compound-nitride structure that includes a nucleation layer
US20110254134A1 (en) 2010-04-19 2011-10-20 Theeradetch Detchprohm Method of Group III Metal - Nitride Material Growth Using Metal Organic Vapor Phase Epitaxy
US8189639B2 (en) 2010-05-28 2012-05-29 Corning Incorporated GaN-based laser diodes with misfit dislocations displaced from the active region
US8372671B2 (en) 2010-06-21 2013-02-12 Micron Technology, Inc. Solid state devices with semi-polar facets and associated methods of manufacturing
WO2012015877A2 (en) 2010-07-28 2012-02-02 Massachusetts Institute Of Technology Confined lateral growth of crystalline material
TWI416762B (zh) 2010-08-23 2013-11-21 Univ Nat Sun Yat Sen 同質異相量子井
JP5778914B2 (ja) 2010-11-04 2015-09-16 キヤノン株式会社 電気機械変換装置の製造方法
KR101789592B1 (ko) 2010-11-08 2017-10-25 삼성전자주식회사 반도체 소자의 제조 방법
US8482103B2 (en) 2010-12-09 2013-07-09 Industrial Technology Research Institute Nitride semiconductor template and fabricating method thereof
JP2012184144A (ja) 2011-03-07 2012-09-27 Tokuyama Corp 窒化ガリウム結晶積層基板及びその製造方法
US8252684B1 (en) 2011-05-30 2012-08-28 Nanya Technology Corp. Method of forming a trench by a silicon-containing mask
US8648414B2 (en) 2011-07-01 2014-02-11 Micron Technology, Inc. Semiconductor structures including bodies of semiconductor material, devices including such structures and related methods
US9281902B2 (en) 2012-04-24 2016-03-08 The Royal Institution For The Advancement Of Learning/ Mcgill University Methods and systems for optical receivers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101743618A (zh) * 2007-07-26 2010-06-16 硅绝缘体技术有限公司 外延方法和通过该方法生长的模板
US7727874B2 (en) * 2007-09-14 2010-06-01 Kyma Technologies, Inc. Non-polar and semi-polar GaN substrates, devices, and methods for making them
CN102119243A (zh) * 2008-07-16 2011-07-06 奥斯坦多科技公司 利用氢化物气相外延(HVPE)生长平面非极性的{1-100}m面和半极性的{11-22}氮化镓

Also Published As

Publication number Publication date
TW201603119A (zh) 2016-01-16
CN106233429A (zh) 2016-12-14
TWI671800B (zh) 2019-09-11
US20170033186A1 (en) 2017-02-02
WO2015160909A1 (en) 2015-10-22
US9978845B2 (en) 2018-05-22

Similar Documents

Publication Publication Date Title
CN106233429B (zh) 获得平坦的半极性氮化镓表面的方法
JP5586233B2 (ja) ナノ構造テンプレートを使用した単結晶半導体材料の製造
JP4444104B2 (ja) 気相エピタキシにより低い欠陥密度を有する窒化ガリウム膜を作成するプロセス
US8118934B2 (en) Non-polar III-V nitride material and production method
US9978589B2 (en) Nitrogen-polar semipolar and gallium-polar semipolar GaN layers and devices on sapphire substrates
US8383493B2 (en) Production of semiconductor devices
JP5345552B2 (ja) 複数の窒化物ナノワイヤとその製造方法
US10896818B2 (en) Stacking fault-free semipolar and nonpolar GaN grown on foreign substrates by eliminating the nitrogen polar facets during the growth
JP2009527898A (ja) 半極性（Ａｌ、Ｉｎ、Ｇａ、Ｂ）Ｎの光電子素子の成長方法
JP2006232640A (ja) Ｒ面サファイア基板とそれを用いたエピタキシャル基板及び半導体装置、並びにその製造方法
US20110272703A1 (en) Semiconductor device, light emitting device and method for manufacturing the same
US10283356B2 (en) Semiconductor wafer comprising a monocrystalline group-IIIA nitride layer
CN107075729B (zh) 氮化物半导体模板的制造方法
CN107078033B (zh) 氮化物半导体模板的制造方法
JP5015480B2 (ja) 半導体単結晶基板の製造方法
CN209029404U (zh) 具有(20-2-1)面的半极性氮化镓的外延层
GB2470097A (en) Epitaxial overgrowth
KR100932615B1 (ko) 거침처리된 사파이어 기재 기판을 이용한 화합물 반도체기판 및 그 제조방법과, 이를 이용한 고휘도 발광 소자 및그 제조방법
CN109378369A (zh) 具有(20-2-1)面的半极性氮化镓的外延层及其制造方法
Sun Kim et al. Multi‐Emission from InGaN/GaN Multi‐Quantum Wells Grown on Hexagonal GaN Microstructures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant