JP2019117866A - モジュール - Google Patents
モジュール Download PDFInfo
- Publication number
- JP2019117866A JP2019117866A JP2017251245A JP2017251245A JP2019117866A JP 2019117866 A JP2019117866 A JP 2019117866A JP 2017251245 A JP2017251245 A JP 2017251245A JP 2017251245 A JP2017251245 A JP 2017251245A JP 2019117866 A JP2019117866 A JP 2019117866A
- Authority
- JP
- Japan
- Prior art keywords
- component
- module
- resin layer
- sealing resin
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229920005989 resin Polymers 0.000 claims abstract description 138
- 239000011347 resin Substances 0.000 claims abstract description 138
- 238000007789 sealing Methods 0.000 claims abstract description 128
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 230000017525 heat dissipation Effects 0.000 claims description 24
- 239000011800 void material Substances 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 155
- 229910052751 metal Inorganic materials 0.000 description 31
- 239000002184 metal Substances 0.000 description 31
- 238000012986 modification Methods 0.000 description 17
- 230000004048 modification Effects 0.000 description 17
- 238000000034 method Methods 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 239000004020 conductor Substances 0.000 description 6
- 239000000945 filler Substances 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明の第1実施形態に係るモジュール1について図1を参照して説明する。ただし、図1(a)は第1実施形態に係るモジュール1の平面図であり、図1(b)は図1(a)のA−A断面図である。
次に、モジュール1の製造方法の一例について説明する。
本発明の第1実施形態の変形例1に係るモジュール1Aについて図2を参照して説明する。ただし、図2は第1実施形態の変形例1に係るモジュール1Aの平面図である。なお、第1実施形態の変形例1に係るモジュール1Aでは、第1実施形態に係るモジュール1と同様の構成には同一符号を付し、その説明を省略する。
本発明の第2実施形態に係るモジュール1Bについて図3を参照して説明する。ただし、図3(a)は第2実施形態に係るモジュール1Bの平面図であり、図3(b)は図3(a)のB−B断面図である。なお、第2実施形態に係るモジュール1Bでは、第1実施形態に係るモジュール1と同様の構成には同一符号を付し、その説明を省略する。
次に、モジュール1Bの製造方法の一例について説明する。第1実施形態で説明したモジュール1の製造方法と同様に、基板2の集合体の用意から封止樹脂層6の形成までが行われる。この後、シールド層21が、封止樹脂層6の上面6b及び側面6c並びに基板2の側面2cを被覆するように、例えば、スパッタ方式、蒸着方式、ペースト塗布方式等を用いて、形成される。その後、トレンチ7A及びトレンチ7Bが形成される。つぎに、ダイサーまたはレーザ加工により、モジュール1Bを個片化して、モジュール1Bの製造工程が終了する。
本発明の第3実施形態に係るモジュール1Cについて図4を参照して説明する。ただし、図4(a)は第3実施形態に係るモジュール1Cの平面図であり、図4(b)は図4(a)のC−C断面図である。なお、第3実施形態に係るモジュール1Cでは、第2実施形態に係るモジュール1Bと同様の構成には同一符号を付し、その説明を省略する。
本発明の第4実施形態に係るモジュール1Dについて図5を参照して説明する。ただし、図5(a)は第4実施形態に係るモジュール1Dの平面図であり、図5(b)は図5(a)のD−D断面図である。なお、第4実施形態に係るモジュール1Dでは、第3実施形態に係るモジュール1Cと同様の構成には同一符号を付し、その説明を省略する。
次に、モジュール1Dの製造方法の一例について説明する。第1実施形態で説明したモジュール1の製造方法と同様に、基板2の集合体の用意からトレンチ7A,7B,42A,42B形成前の封止樹脂層41の形成までが行われる。この後、トレンチ7A,7B,42A,42B形成前の封止樹脂層41の上面41bにおける、平面視での第1部品3の周囲のうちの第2部品4A,4Bと向き合っている部分を除く部分の外側の2箇所それぞれに、レーザを照射して上面41bから下面41aにかけて貫通するように樹脂を除去する。これにより封止樹脂層41の上面41bから下面41aにかけて貫通したトレンチ42A及びトレンチ42Bが形成される。ここで、レーザとして、例えば、UVレーザ、CO2、Greenレーザなどを使用することができる。
本発明の第5実施形態に係るモジュール1Eについて図6を参照して説明する。ただし、図6(a)は第5実施形態に係るモジュール1Eの平面図であり、図6(b)は図6(a)のE−E断面図である。なお、第5実施形態に係るモジュール1Eでは、第2実施形態に係るモジュール1Bと同様の構成には同一符号を付し、その説明を省略する。
本発明の第6実施形態に係るモジュール1Fについて図7を参照して説明する。ただし、図7(a)は第6実施形態に係るモジュール1Fの平面図であり、図7(b)は図7(a)のF−F断面図である。なお、第6実施形態に係るモジュール1Fでは、第2実施形態に係るモジュール1Bと同様の構成には同一符号を付し、その説明を省略する。
本発明の第6実施形態の変形例1に係るモジュール1Gについて図8を参照して説明する。ただし、図8は第6実施形態の変形例1に係るモジュール1Gの断面図である。なお、第6実施形態の変形例1に係るモジュール1Gでは、第6実施形態に係るモジュール1Fと同様の構成には同一符号を付し、その説明を省略する。
2 基板
3 第1部品
4A,4B 第2部品
5 第3部品
6,6A,41,61,71 封止樹脂層
7A,7B トレンチ
21,31 シールド層
31A 第1シールド部
31B 第2シールド部
43A,43B 導電性部材
51,63,72 放熱部材
62 金属ワイヤ
Claims (7)
- 基板と、
前記基板の一方主面に実装された第1部品及び第2部品と、
前記第1部品と前記第2部品を封止する封止樹脂層と、
を備え、
前記一方主面に垂直な方向から当該一方主面を平面視したとき、前記第1部品と前記第2部品との間において、前記封止樹脂層の上面から前記基板の一方主面にかけて、前記封止樹脂層を貫通するように設けられた空隙部が形成されていることを特徴とするモジュール。 - 前記空隙部は、前記平面視において、略円形の形状をしていることを特徴とする請求項1に記載のモジュール。
- 前記封止樹脂層の前記上面および周側面を被覆する第1シールド部をさらに備えることを特徴とする請求項1または2に記載のモジュール。
- 前記空隙部全体を埋めないように、当該空隙部の壁面の所定箇所を被覆する第2シールド部をさらに備えることを特徴とする請求項1ないし3のいずれか1項に記載のモジュール。
- 前記封止樹脂層には、前記平面視において、前記第1部品の周囲のうちの前記第2部品と向き合っている部分を除く部分の外側に、導電性部材が設けられていることを特徴とする請求項1ないし4のいずれか1項に記載のモジュール。
- 前記第1部品の実装面側と反対面側に設けられた放熱部材をさらに備える請求項1ないし5のいずれか1項に記載のモジュール。
- 前記放熱部材と前記導電性部材とが接触している
ことを特徴とする請求項6に記載のモジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017251245A JP7130958B2 (ja) | 2017-12-27 | 2017-12-27 | モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017251245A JP7130958B2 (ja) | 2017-12-27 | 2017-12-27 | モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019117866A true JP2019117866A (ja) | 2019-07-18 |
JP7130958B2 JP7130958B2 (ja) | 2022-09-06 |
Family
ID=67304610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017251245A Active JP7130958B2 (ja) | 2017-12-27 | 2017-12-27 | モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7130958B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2021234969A1 (ja) * | 2020-05-22 | 2021-11-25 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007258776A (ja) * | 2006-03-20 | 2007-10-04 | Kyocera Corp | 高周波モジュール |
JP2017045931A (ja) * | 2015-08-28 | 2017-03-02 | 東洋インキScホールディングス株式会社 | 電子部品モジュールの製造方法 |
JP2017191835A (ja) * | 2016-04-12 | 2017-10-19 | Tdk株式会社 | 電子回路モジュール及びその製造方法 |
-
2017
- 2017-12-27 JP JP2017251245A patent/JP7130958B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007258776A (ja) * | 2006-03-20 | 2007-10-04 | Kyocera Corp | 高周波モジュール |
JP2017045931A (ja) * | 2015-08-28 | 2017-03-02 | 東洋インキScホールディングス株式会社 | 電子部品モジュールの製造方法 |
JP2017191835A (ja) * | 2016-04-12 | 2017-10-19 | Tdk株式会社 | 電子回路モジュール及びその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2021234969A1 (ja) * | 2020-05-22 | 2021-11-25 | ||
WO2021234969A1 (ja) * | 2020-05-22 | 2021-11-25 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法 |
JP7188643B2 (ja) | 2020-05-22 | 2022-12-13 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7130958B2 (ja) | 2022-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10849257B2 (en) | Module | |
JP5851439B2 (ja) | 高周波半導体用パッケージ | |
JP6962371B2 (ja) | 高周波モジュール | |
TWI438872B (zh) | 半導體元件收納用密封盒及使用其之半導體裝置 | |
JP6822555B2 (ja) | モジュール | |
JP2007157891A (ja) | 回路モジュールおよびその製造方法 | |
JP2008091714A (ja) | 半導体装置 | |
JPWO2019167908A1 (ja) | 高周波モジュール | |
US10278285B2 (en) | Electric component assembly | |
WO2017043621A1 (ja) | 高周波モジュール | |
TW201630496A (zh) | 具有散熱結構的電路板及其製作方法 | |
WO2018164159A1 (ja) | モジュール | |
KR20110029356A (ko) | 방열기판 및 그 제조방법 | |
WO2015190166A1 (ja) | 弾性表面波装置 | |
JP2019117866A (ja) | モジュール | |
WO2018181871A1 (ja) | モジュール | |
JP2019153611A (ja) | モジュール | |
JP2019165045A (ja) | 実装基板および実装構造 | |
JP2008098243A (ja) | 放熱板、放熱板に電子部品を実装する方法、および放熱板の製造方法 | |
WO2018164160A1 (ja) | モジュール | |
JP6495701B2 (ja) | 電子部品収納用パッケージおよびその製造方法 | |
JP2014207145A (ja) | 平板状コネクタおよび隔壁実装構造 | |
JP2019021856A (ja) | モジュール | |
JP2009026943A (ja) | 半導体装置 | |
TW201640634A (zh) | 電子裝置及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210818 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220726 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7130958 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |