JP2019068046A - 熱的に結合されたパッケージ・オン・パッケージ半導体 - Google Patents

熱的に結合されたパッケージ・オン・パッケージ半導体 Download PDF

Info

Publication number
JP2019068046A
JP2019068046A JP2018137509A JP2018137509A JP2019068046A JP 2019068046 A JP2019068046 A JP 2019068046A JP 2018137509 A JP2018137509 A JP 2018137509A JP 2018137509 A JP2018137509 A JP 2018137509A JP 2019068046 A JP2019068046 A JP 2019068046A
Authority
JP
Japan
Prior art keywords
semiconductor package
thermally conductive
thermally
disposed
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018137509A
Other languages
English (en)
Inventor
カラーデ オムカー
Karhade Omkar
カラーデ オムカー
エル.シャンクマン ロバート
L Sankman Robert
エル.シャンクマン ロバート
エー.デシュパンデ ニティン
A Deshpande Nitin
エー.デシュパンデ ニティン
モーディー ミタル
Modi Mitul
モーディー ミタル
ジェイ.デ ボニス トーマス
J De Bonis Thomas
ジェイ.デ ボニス トーマス
エム.ニッカーソン ロバート
M Nickerson Robert
エム.ニッカーソン ロバート
ワン ジミン
Zhimin Wan
ワン ジミン
ハリリ ハイファ
Hariri Haifa
ハリリ ハイファ
チャイトラ ジェイ.チャヴァリ スリ
Chaitra J Chavali Sri
チャイトラ ジェイ.チャヴァリ スリ
アシクゴズ アクバイ ナズミイェ
Acikgoz Akbay Nazmiye
アシクゴズ アクバイ ナズミイェ
ワイ.ハーフェズ ファディ
Y Hafez Fadi
ワイ.ハーフェズ ファディ
エル.ルーマー クリストファー
L Rumer Christopher
エル.ルーマー クリストファー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2019068046A publication Critical patent/JP2019068046A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736Metallic materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737Organic materials with or without a thermoconductive filler
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047Details of electrical connections between containers
    • H01L2225/1058Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047Details of electrical connections between containers
    • H01L2225/107Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094Thermal management, e.g. cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】本開示は、PoP半導体パッケージにおける熱分散および熱除去の効率を改善するためのシステムおよび方法に向けられる。【解決手段】PoP半導体パッケージは、積層された第二の半導体パッケージに物理的に、通信可能に、かつ伝導的に結合された第一の半導体パッケージを含む。少なくとも一つの熱伝導部材を含む熱伝導部材が第一の半導体パッケージと第二の半導体パッケージの間に配置されてもよい。熱伝導部材は:単一の熱伝導要素;複数の熱伝導要素;または少なくとも一つの熱伝導要素を含むコアを含みうる。熱伝導要素は、第一の半導体パッケージから第二の半導体パッケージへの熱の伝達を容易にするために、第一の半導体パッケージの上面および第二の半導体パッケージの下面に熱伝導的に結合される。【選択図】図1

Description

本開示は、半導体製造およびパッケージ・オン・パッケージ式の半導体パッケージ内での熱エネルギーの伝達に関する。
パッケージ・オン・パッケージ(PoP: package-on-package)は、いくつかのボール・グリッド・アレイ(BGA: ball grid array)パッケージが垂直に配置される集積回路パッケージング技術である。PoPパッケージングには、個々の半導体パッケージによって占められる基板面積を減らすという恩恵がある。PoPパッケージングは、頻繁に相互運用されるコンポーネント間のトラック長さも最小にする。トラック長さの最小化は、信号伝搬を迅速にし、ノイズを減らし、チャネル漏話を低減する。組み立てにおいては、PoPパッケージングは、積層(たとえばチップ積層)後ではなく積層前に個々のコンポーネントの試験を許容する。これは、既知の良品コンポーネントのみがPoPパッケージに使われるので、再作業を減らす。
典型的なPoP集積回路では、メモリ・パッケージが論理パッケージ(システム・オン・チップ(SoC: system-on-a-chip)のような)と積層される。積層されるパッケージが積層されて、その後、リフォームを介して物理的および伝導的に結合されることがよくある。たいていの半導体パッケージは動作中に熱を生じるので、スタック中の半導体パッケージによって生成される熱は、比較的小さな面積を通じて散逸される必要がある。PoPパッケージ内での低下した熱伝達は、スタック内でのホットスポットの形成に、ひいてはPoPパッケージの早期の故障につながる。
特許請求される主題のさまざまな実施形態の特徴および利点は、付属の図面を参照しての以下の詳細な説明の進行とともに明白となるであろう。図面において、同様の符号は同様の部分を示す。
本稿に記載される少なくとも一つの実施形態に基づく例示的なパッケージ・オン・パッケージ(PoP)半導体パッケージの縦断面図である。介在層が第一の半導体パッケージの上面と第二の半導体パッケージの下面の間に配置された少なくとも一つの熱伝導部材を含み、該熱伝導部材が第一の半導体パッケージを第二の半導体パッケージに熱伝導的に結合する。 本稿に記載される少なくとも一つの実施形態に基づく、第二の半導体パッケージの下面で熱伝導部材近傍に配置された単一の大きなはんだバンプの形の熱伝導的に結合された熱伝導部材を含む、例示的な第二の半導体パッケージの縦断面図である。 本稿に記載される少なくとも一つの実施形態に基づく例示的なパッケージ・オン・パッケージ(PoP)半導体パッケージの縦断面図である。図2Aに描かれた少なくとも一つのはんだバンプのリフローが、第一の半導体パッケージを第二の半導体パッケージに熱伝導的に結合する熱伝導部材を提供するまたは他の仕方で形成する。 本稿に記載される少なくとも一つの実施形態に基づく、第二の半導体パッケージの下面でそれぞれの熱伝導部材の近傍にそれぞれ配置された複数のはんだボール、バンプ、同様の構造の形の熱伝導的に結合された熱伝導部材を含む、例示的な第二の半導体パッケージの縦断面図である。 本稿に記載される少なくとも一つの実施形態に基づく例示的なパッケージ・オン・パッケージ(PoP)半導体パッケージの縦断面図である。図3Aに描かれた第二の半導体パッケージが、前記複数のはんだボールをリフローさせて、第一の半導体パッケージを第二の半導体パッケージ150に熱伝導的に結合する熱伝導部材における対応する複数の熱伝導部材を提供することによって、第一の半導体パッケージに熱伝導的に結合されている。 本稿に記載される少なくとも一つの実施形態に基づく、誘電コアを有する例示的な熱伝導部材の縦断面図である。該誘電コアは、コアの上面からコアの下面に貫通し、第一の半導体パッケージを第二の半導体パッケージに熱伝導的に結合するいくつかの熱伝導性の貫通ビアを含む。 本稿に記載される少なくとも一つの実施形態に基づく、誘電コアを有する例示的な熱伝導部材の縦断面図である。該誘電コアは、リフロー後にコアの上面からコアの下面に貫通するいくつかの熱伝導性の貫通ビアを含み、該熱伝導性の貫通ビアが、第一の半導体パッケージを第二の半導体パッケージに熱伝導的に結合する。 本稿に記載される少なくとも一つの実施形態に基づく、図4に描かれるような例示的な熱伝導部材の平面図である。該熱伝導部材は、少なくとも部分的にははんだレジストによって囲まれた複数の電気伝導性の貫通ビアを含み、該電気伝導性の貫通ビアは第一の半導体パッケージを第二の半導体パッケージに通信可能に結合する。 本稿に記載される少なくとも一つの実施形態に基づく、例示的なパッケージ・オン・パッケージ式の半導体パッケージの製造方法の高レベルの論理流れ図である。 以下の詳細な説明は例示的実施形態を参照して進行するが、その多くの代替、修正および変形が当業者には明白となるであろう。
本稿に開示されるシステムおよび方法は、第一の半導体パッケージと第二の半導体パッケージの間に配置される熱伝導部材を使うパッケージ・オン・パッケージ(PoP)構築を提供する。熱伝導部材は、第一の半導体パッケージの上面を第二の半導体パッケージの下面に熱伝導的に結合する、少なくとも一つの熱伝導性の要素、設備、機器および/またはデバイスを含む。実施形態において、前記少なくとも一つの熱伝導性の要素、設備、機器および/またはデバイスは、第二の半導体パッケージの下面に配置され、リフロー・プロセスもしくは方法を使っている間に、第一の半導体パッケージの上面に配置された熱伝導層に熱伝導的に結合されるはんだパッドを含んでいてもよい。実施形態において、前記少なくとも一つの熱伝導性の要素、設備、機器および/またはデバイスは、第二の半導体パッケージの下面に配置され、リフローの間に第一の半導体パッケージの上面に熱伝導的に結合される複数のはんだボールを含んでいてもよい。実施形態において、前記少なくとも一つの熱伝導性の要素、設備、機器および/またはデバイスは、誘電コアを含む介在層を含んでいてもよく、該誘電コアは、該誘電コアの上面から該誘電コアの下面に貫通する少なくとも一つの伝導性要素を有する。
熱伝導部材は、第一の(下側の)半導体パッケージと第二の(上側の)半導体パッケージの間に位置されて、第一の半導体パッケージの上面にわたるxy方向での熱の分散を容易にする。これは、第一の半導体パッケージの上面に形成されるホットスポット(たとえばマイクロプロセッサ上方にできるホットスポット)の温度を下げるという恩恵がある。熱伝導部材は、下側の第一の半導体パッケージによって生成された熱を、周囲環境への散逸のために第二の半導体パッケージに移送することによって、z方向における熱の除去をも容易にしてもよい。
PoP半導体パッケージ内には任意の数の熱伝導部材がそのように位置されうる。たとえば、三つの半導体積層パッケージをもつPoP半導体パッケージでは、熱伝導部材は、いちばん下と真ん中の半導体パッケージの間および真ん中といちばん上の半導体パッケージの間に位置されてもよい。いくつかの実装では、いちばん下の半導体パッケージの下に熱伝導部材が位置されてもよい。該半導体パッケージが実装されている基板への熱伝達を容易にするためである。
熱伝導部材は少なくとも二つの恩恵を提供する。第一に、熱伝導部材は第一の半導体パッケージを第二の半導体パッケージに物理的に結合し、PoP半導体パッケージの全体的な物理的一体性を改善する。第二に、熱伝導部材は、下側の第一の半導体パッケージを上側の第二の半導体パッケージに熱伝導的に結合し、第一の半導体パッケージ上面にわたるxy方向において、また第一の半導体パッケージから第二の半導体パッケージへのz方向において熱分散を改善する。
開示される熱伝導部材の物理的および熱的性能に比べると、半導体パッケージを物理的かつ熱的に結合する通常の液体またはペースト状の接着剤の使用には、いくつかの欠点がある。第一に、硬化した接着剤内部でギャップや空隙が存在しないよう、半導体パッケージに接着剤を一様な塗布することが必要になる。一様な熱分散を保証し、ホットスポットの生成を回避し、半導体パッケージ間のほぼ一様な熱伝達を保証し、また、POPボールからのはんだが空隙にしみ出ていかないようにするためである。第二に、十分なカバレッジを保証するための接着剤の過剰塗布は、接着剤のしみ出しにつながり、半導体パッケージ間の伝導性結合の健全性を損なう可能性がある。第一の半導体パッケージを第二の半導体パッケージに熱的に結合する少なくとも一つの熱伝導構造を含む熱伝導部材を使って第一の半導体パッケージおよび第二の半導体パッケージを物理的および熱的に結合することは、これらの問題に対処する。
一般に、本稿に記載されるシステムおよび方法は、第一の半導体パッケージと第二の半導体パッケージの間に空気ギャップまたは同様の熱的に阻害する構造または空隙が存在するPoP半導体パッケージよりも、z方向において大きな熱伝導率を提供する。本稿に記載されるシステムおよび方法はまた、PoP半導体パッケージの表面にわたっての(すなわちxy方向での)より一様な熱拡散を提供する。本稿に記載されるシステムおよび方法はまた、有利なことに、上乗せ成形された(overmolded)PoPパッケージよりも低い全体的なz高さをもつPoPパッケージを提供する。
パッケージ・オン・パッケージ(PoP)半導体パッケージが提供される。PoP半導体パッケージは:上面および下面をもつ第一の半導体パッケージと;上面および下面をもつ第二の半導体パッケージと;第一の半導体パッケージの上面と第二の半導体パッケージの下面の間に配置された熱伝導部材とを含んでいてもよい。熱伝導部材は、第一の半導体パッケージの上面と第二の半導体パッケージの下面の間に少なくとも一つの連続的な金属の熱伝導性の経路を含む。
パッケージ・オン・パッケージ(PoP)半導体パッケージ製造方法が提供される。本方法は、第一の半導体パッケージの上面と第二の半導体パッケージの下面の間に熱伝導部材を配置する段階であって、熱伝導部材は少なくとも一つの連続的な金属の熱伝導性の部材を含む、段階と;熱伝導部材を第一の半導体パッケージの上面および第二の半導体パッケージの下面に物理的に結合することと;熱伝導部材を第一の半導体パッケージの上面および第二の半導体パッケージの下面に熱伝導的に結合することとを含んでいてもよい。
電子デバイスが提供される。電子デバイスは、パッケージ・オン・パッケージ(PoP)半導体パッケージを含んでいてもよく、該PoP半導体パッケージは:上面および下面をもつ第一の半導体パッケージと;上面および下面をもつ第二の半導体パッケージと;第一の半導体パッケージの上面と第二の半導体パッケージの下面の間に配置された熱伝導部材とを含み、熱伝導部材は、第一の半導体パッケージの上面と第二の半導体パッケージの下面の間に少なくとも一つの連続的な金属の熱伝導性の経路を含む。
パッケージ・オン・パッケージ(PoP)半導体パッケージ製造システムが提供される。本システムは、第一の半導体パッケージの上面と第二の半導体パッケージの下面の間に熱伝導部材を配置する手段であって、熱伝導部材は少なくとも一つの連続的な金属の熱伝導性の部材を含む、手段と;熱伝導部材を第一の半導体パッケージの上面および第二の半導体パッケージの下面に物理的に結合する手段と;熱伝導部材を第一の半導体パッケージの上面および第二の半導体パッケージの下面に熱伝導的に結合する手段とを含んでいてもよい。
本稿での用法では、一つまたは複数の要素との関係で使われるときの用語「上」、「下」、「上側」、「下側」、「いちばん下」、「いちばん上」は、絶対的ではなく相対的な物理的配位を伝えることを意図されている。よって、デバイスにおける「いちばん上の要素」または「上要素」と記載される要素は、そのデバイスを逆さにしたときには、デバイスにおける「いちばん下の要素」または「下要素」をなすことがある。同様に、デバイスにおける「いちばん下の要素」または「下要素」と記載される要素は、そのデバイスを逆さにしたときには、デバイスにおける「いちばん上の要素」または「上要素」をなすことがある。
本稿での用法では、いくつかのオブジェクト、システムまたは要素を指して使われるときの用語「論理的に関連付けられた」は、オブジェクト、システムまたは要素の間の関係の存在を伝えることが意図されており、一つのオブジェクト、システムまたは要素へのアクセスが、アクセスされたオブジェクト、システムまたは要素とのまたはそれへの「論理的関連付け」をもつ残りのオブジェクト、システムまたは要素を曝露する。「論理的関連付け」の例は、第一のデータベースにおける要素へのアクセスがいくつかの追加的なデータベースにおける一つまたは複数の要素からの情報および/またはデータを提供しうるリレーショナル・データベースの間に存在する。もう一つの例では、「A」が「B」に論理的に関連付けられているとすると、「A」にアクセスすると「B」からの情報および/またはデータを曝露するまたは他の仕方で引き出すことになり、逆も成り立つ。
図1は、本稿に記載される少なくとも一つの実施形態に基づく例示的なパッケージ・オン・パッケージ(PoP)半導体パッケージ100の縦断面図である。熱伝導部材130が、第一の半導体パッケージ110の上面112と第二の半導体パッケージ150の下面152の間に配置された少なくとも一つの熱伝導要素132を含み、該熱伝導要素132が第一の半導体パッケージ110を第二の半導体パッケージ150に熱伝導的に結合134する。第一の半導体パッケージ110を第二の半導体パッケージ150に熱伝導的に結合134する(すなわちz方向に)ことに加えて、熱伝導部材130は、第一の半導体パッケージ110の上面112にわたる(すなわちxy方向での)より均一な熱分散をも容易にする。第一の半導体パッケージ110の上面112にわたって、より均一な熱を分散させることには、第一の半導体パッケージ110の動作中に形成されるホットスポットの温度を下げるという恩恵がある。
上乗せ成形されていない第一の半導体パッケージ110を含む開示されるPoP半導体パッケージ100には、PoPパッケージ100の全体的なz高さを小さくするという恩恵がある。それにより、そのようなPoP半導体パッケージを、スマートフォン、可搬型のプロセッサ・ベースのデバイス、ウェアラブルなプロセッサ・ベースにデバイス、コンパクトなモノのインターネット(IoT)デバイスなどといった低いプロファイルの(すなわち「より薄い」)電子デバイス筐体内で使用することが許容される。さらに、本稿に記載される開示されるPoP半導体パッケージ100には、要求される基板実装面積を減らすという恩恵があり、それにより、比較対象となる非PoPパッケージングされたシステムよりも小さなフットプリントをもつ電子デバイス筐体を容易にする。
熱伝導部材130は、上面136および下面138をもつ少なくとも一つの熱伝導要素132を含む。上面136は第二の半導体パッケージ150の下面152に熱伝導的に結合される。実施形態では、熱伝導部材130の上面136は、第二の半導体パッケージ150の下面152に配置された少なくとも一つの熱伝導部材168(たとえば、金属ランド、パッド、プレートなど)に熱伝導的に結合される。下面138は、第一の半導体パッケージ110の上面112に熱伝導的に結合される。実施形態では、熱伝導部材130の下面138は、第一の半導体パッケージ110の上面112に配置された少なくとも一つの熱伝導部材128(たとえば、金属ランド、パッド、プレートなど)に熱伝導的に結合される。
熱伝導部材130における前記少なくとも一つの熱伝導要素132は、第二の半導体パッケージ150を封入するのに使われている成形コンパウンド180の熱伝導率より大きな熱伝導率をもつ一つまたは複数の材料または材料の組み合わせを使って製造されてもよい。前記少なくとも一つの熱伝導要素132は、約13W/mK;約5W/mK;約10W/mK;約15W/mK;約20W/mK;約30W/mK;約40W/mK;または約50W/mKより大きな熱伝導率を有していてもよい。実施形態では、熱伝導部材130は、約20マイクロメートル(μm);約40μm;約60μm;約80μm;または約100μmより小さな全体的な厚さを有していてもよい。
前記少なくとも一つの熱伝導要素132は、第一の半導体パッケージ110から第二の半導体パッケージ150への伝導性の熱伝達134を促進することができる一つまたは複数の材料、材料の組み合わせおよび/または複合材料を含んでいてもよい。そのような材料は、第一の半導体パッケージ110を少なくとも部分的に包むために使われる成形コンパウンドの熱伝導率より大きな熱伝導率を有していてもよい。そのような材料は、第二の半導体パッケージ150を少なくとも部分的に包むために使われる成形コンパウンド180の熱伝導率より大きな熱伝導率を有していてもよい。実施形態では、前記少なくとも一つの熱伝導要素132は、一つまたは複数の熱伝導性のはんだを含んでいてもよい。他の実施形態では、前記少なくとも一つの熱伝導部材130は誘電コアを含んでいてもよく、該誘電コアは、熱伝導部材130の上面136から下面138まで延びる、該誘電コアを貫通する一つまたは複数の熱伝導要素132を含む。
実施形態では、熱伝導部材130は、一つまたは複数の金属および/または金属合金、たとえば銅、一つまたは複数の銅含有合金、スズ、一つまたは複数のスズ含有合金、アルミニウム、一つまたは複数のアルミニウム含有合金などを使って製造された少なくとも一つの熱伝導要素132を含んでいてもよい。実施形態では、熱伝導部材130は、一つまたは複数の非金属および/または複合材の熱伝導材料を使って製造された少なくとも一つの熱伝導要素132を含んでいてもよい。たとえば、前記少なくとも一つの熱伝導要素132は、一つまたは複数の熱伝導材料、カーボン・ファイバー、グラフェンなどを含むポリマーを含んでいてもよい。
第一の半導体パッケージ110は、任意の数の積層された半導体ダイ120A〜120n(まとめて「半導体ダイ120」)を含む積層ダイ半導体パッケージを含んでいてもよい。図1に描かれるように、第一の半導体パッケージ110は、第一の半導体ダイ120Aおよび第二の半導体ダイ120Bを含む。いくつかの実施形態では、第一の半導体パッケージ110は、上のまたはいちばん上の半導体ダイ120nが少なくとも部分的に曝露されている積層ダイ半導体パッケージ、すなわち曝露ダイ半導体パッケージを含んでいてもよい。いくつかの実施形態では、第一の半導体パッケージ110は、完成したPoP半導体パッケージ100のz高さに対する影響を最小にするために、熱伝導部材130の厚さを受け入れるよう薄くされてもよい。
実施形態では、第一の半導体パッケージ110は、上面112の中に、上面112の上に、上面112にわたって、あるいは上面112のあたりに配置された一つまたは複数の熱伝導領域128を含んでいてもよい。たとえば、第一の半導体パッケージ110は、第一の半導体パッケージ110の上面112上に熱伝導領域128を提供する金属被覆層を含んでいてもよい。実施形態では、前記一つまたは複数の熱伝導領域128は、回路または他の電子もしくは半導体コンポーネントには伝導的に結合されず、第一の半導体パッケージ110の上面112にわたって熱を、より均等に分散させるために含められる。実施形態では、前記一つまたは複数の熱伝導領域128は、第一の半導体パッケージ110の中、上または付近に配置された一つまたは複数の回路または他の電子もしくは半導体コンポーネントに通信可能に結合された一つまたは複数の金属被覆層もしくは領域を含んでいてもよい。
実施形態では、第一の半導体パッケージ110と第二の半導体パッケージ150の間における熱伝導部材130の配置を受け入れるために、第一の半導体パッケージ110は、約10マイクロメートル(μm);約30μm;50μm;約70μm;または約90μm、未満だけ薄くされてもよい。第一の半導体パッケージ110は、一つまたは複数の伝導トレース114を含む任意の数の層を有する基板118を含み、基板には半導体ダイ120が物理的に取り付けられ、半導体ダイ120の少なくともいくつかは基板に通信可能かつ伝導的に結合される。
第二の半導体パッケージ150も、任意の数の積層された半導体ダイ160A〜160n(まとめて「半導体ダイ160」)を含む積層ダイ半導体パッケージを含んでいてもよい。図1に描かれるように、第二の半導体パッケージ150は、第二の半導体ダイ160Bと積層された第一の半導体ダイ160Aを含む。複数の導体164(ワイヤ・ボンド、はんだバンプなど)が第一の半導体ダイ160Aを、第二の半導体パッケージ150の基板158に配置されている熱伝導パッド154に接続する。同様に、複数の導体166(ワイヤ・ボンド、はんだバンプなど)が第二の半導体ダイ160Bを、第二の半導体パッケージ150の基板158に配置されている熱伝導パッド154に接続する。実施形態では、第二の半導体パッケージ150は部分的または完全に、成形コンパウンド180に封入されていてもよい。図1においては上乗せ成形された半導体パッケージとして描かれているが、実施形態では、第二の半導体パッケージ150は、第二の半導体ダイ160Bが第二の半導体パッケージ150の上面の少なくとも一部をなす曝露ダイ半導体パッケージを含んでいてもよい。
実施形態では、第二の半導体パッケージ150は、下面152の中に、下面152の上に、下面152にわたって、あるいは下面152のあたりに配置された一つまたは複数の熱伝導領域168を含んでいてもよい。実施形態では、前記一つまたは複数の熱伝導領域168は、第二の半導体パッケージ150に含まれる回路または他の電子もしくは半導体コンポーネントには伝導的に結合されず、第一の半導体パッケージ110の上面112にわたっておよび/または第二の半導体パッケージ150の下面152にわたって熱を、より均等に分散させるために含められる。実施形態では、前記一つまたは複数の熱伝導領域168は、第二の半導体パッケージ150の中、上または付近に配置された一つまたは複数の回路または他の電子もしくは半導体コンポーネントに通信可能に結合された一つまたは複数の金属被覆層もしくは領域を含んでいてもよい。
熱伝導部材130は、第一の半導体パッケージ110の上面112を第二の半導体パッケージ150の下面152に熱伝導的に結合する。図1に描かれるように、熱伝導部材130は、第一の半導体パッケージ110から第二の半導体パッケージ150への熱エネルギー(すなわち熱)の伝導性の流れ134を促進する熱伝導率をもつ少なくとも一つの熱伝導性の要素、設備、機器および/またはデバイス132を含んでいてもよい。実施形態では、熱伝導性要素、設備、機器および/またはデバイス132の下面138は、第一の半導体パッケージ110の上面112の熱伝導領域128に熱伝導的に結合する。熱伝導性要素、設備、機器および/またはデバイス132の上面136は第二の半導体パッケージ150の下面152の熱伝導領域168に熱伝導的に結合する。
実施形態では、複数のはんだボール144が、第一の半導体パッケージ基板118の中、上または付近に配置されたそれぞれ複数のパッド142に伝導的に結合されてもよく、複数のはんだボール156が、第二の半導体パッケージ基板158の中、上または付近に配置されたそれぞれ複数のパッド154に伝導的に結合されてもよい。実施形態では、第一の半導体パッケージ110および第二の半導体パッケージ150は、はんだボール144および156を使って通信可能に結合されてもよい。たとえば、第一の半導体パッケージ110および第二の半導体パッケージ150は、リフロー・プロセスを使ってはんだボール144および156を溶解させることによって通信可能に結合されてもよい。第一の半導体パッケージ110を第二の半導体パッケージ150に結合した後、熱伝導部材130が第一の半導体パッケージ110の上面112と第二の半導体パッケージ150の下面152の間のギャップを埋める。
充填されないままだと、第一の半導体パッケージ110と第二の半導体パッケージ150の間の空気充填空間またはギャップは、第一の半導体パッケージ110から第二の半導体パッケージ150への熱の流れ(すなわち熱の伝達)に悪影響を与える。第一の半導体パッケージ110と第二の半導体パッケージ150の間のギャップに熱伝導部材130を配置することは、第一の半導体パッケージ110を第二の半導体パッケージ150に熱伝導的に結合して、第一の半導体パッケージ110から第二の半導体パッケージ150への熱の流れを改善する。さらに、熱伝導部材130には、第一の半導体パッケージ110の上面122にわたる熱分散を改善して、第一の半導体パッケージ110の上面にホットスポットがあったとしてもその温度を下げるという恩恵がある。実施形態では、熱伝導部材130は、第一の半導体パッケージ110からの熱伝達および第一の半導体パッケージ110の上面122にわたる熱分散をさらに向上させるために、第二の半導体パッケージ150を封入するために使われる成形コンパウンド180より高い熱伝導率を有していてもよい。
第一の半導体パッケージ110は、任意の数および/または組み合わせの半導体ダイ120A〜120nを含んでいてもよい。実施形態では、第一の半導体パッケージ110をなす半導体ダイ120は:システム・イン・パッケージ(SiP);システム・オン・チップ(SOC);特定用途向け集積回路(ASIC);縮小命令セット・コンピュータ(RISC);デジタル信号プロセッサ(DSP);プログラム可能型ゲートアレイ(PGA);または他の任意のデバイス、デバイスの集合および/またはシステムであって機械可読命令を実行し、一つまたは複数の記憶デバイスにアクセスすることができるものを含みうる。第一の半導体パッケージ110はいかなる物理的なサイズ、形状または構成を有していてもよい。
図1に描かれるように、実施形態では、第一の半導体パッケージ110は、半導体ダイ120が成形コンパウンド140によって囲まれる曝露ダイ成形プロセスを使って製造されてもよい。そのような実施形態では、成形コンパウンド140を硬化させた後にいちばん上の半導体ダイ120nが少なくとも部分的に曝露されたままとなる。そのような実施形態では、曝露されたダイが第一の半導体パッケージ110の上面122の一部をなす。
第二の半導体パッケージ150は、任意の数および/または組み合わせの半導体ダイ160A〜160nを含んでいてもよい。実施形態では、第二の半導体パッケージ150をなす半導体ダイ160は、これに限られないが:低電力倍速データレート(low power double data rate)(LPDDR1、LPDDR2、LPDDR3、LPDDR4)ランダムアクセスメモリ;低電力標準データレート(low power standard data rate)(LPSDR)ランダムアクセスメモリ;3D NAND;ユニバーサル・フラッシュ・ストレージ(UFS)メモリ;埋め込みマルチメディア・コントローラ(e.MMC);またはそれらの組み合わせを含んでいてもよい。第二の半導体パッケージ150はいかなる物理的なサイズ、形状または構成を有していてもよい。いくつかの実施形態では、第二の半導体パッケージ150は第一の半導体パッケージ110より物理的に小さな面積を占めてもよい。たとえば、第二の半導体パッケージ150の下面162の表面積は、第一の半導体パッケージ110の上面122の表面積よりも小さくてもよい。第一の半導体パッケージ110および第二の半導体パッケージ150は、マス・リフローまたは熱圧着を使って物理的に、通信可能におよび/または伝導的に結合されてもよい。例示的なマス・リフロー技法は、これに限られないが、強制対流;赤外線放射;気相;レーザー;ホット・バー;またはそれらの任意の組み合わせを含む。
図2Aは、本稿に記載される少なくとも一つの実施形態に基づく、第二の半導体パッケージ150の下面162で熱伝導部材168近傍に配置された単一の大きなはんだバンプ210の形の熱伝導的に結合された熱伝導部材130を含む、例示的な第二の半導体パッケージ150の縦断面図である。実施形態では、はんだバンプ210は、粉末状のはんだとフラックスの混合物を含むはんだペーストを含んでいてもよい。実施形態では、はんだバンプ210は、約35ワット毎メートル・ケルビン(W/mK);約50W/mK;約75W/mK;約100W/mK;約125W/mK;または約150W/mK、より大きな熱伝導率をもつ任意の材料または材料の組み合わせを含んでいてもよい。はんだバンプ210を形成するために使われる例示的なはんだは、重量比90%超(たとえば96.5wt%)のスズ含有率;重量比10%未満(たとえば3wt%)の銀含有率;および重量比3%未満(たとえば0.5wt%)の銅含有率をもつ無鉛はんだ含む。実施形態では、はんだバンプ210は、約200°C以下;約220°C以下;約240°C以下;または約260°C以下のリフロー温度をもつはんだを含んでいてもよい。
図2Bは、本稿に記載される少なくとも一つの実施形態に基づく例示的なパッケージ・オン・パッケージ(PoP)半導体パッケージ200Bの縦断面図である。図2Aに描かれた少なくとも一つのはんだバンプ210のリフローが、第一の半導体パッケージ110を第二の半導体パッケージ150に熱伝導的に結合する熱伝導部材130を提供するまたは他の仕方で形成する。図2Aおよび2Bには一つのはんだバンプ210しか描かれていないが、実施形態では、任意の数のはんだバンプ210A〜210nが第二の半導体パッケージ150の下面152に同様に熱伝導的に結合されてもよい。そのような実施形態では、その数のはんだバンプ210A〜210nのそれぞれは、第一の半導体パッケージ110を第二の半導体パッケージ150に熱伝導的に結合する対応する数の熱伝導部材132A〜132nを提供するよう、リフローされてもよい。
図3Aは、本稿に記載される少なくとも一つの実施形態に基づく、第二の半導体パッケージ150の下面162で(それぞれの熱伝導部材168A〜168n(まとめて「伝導性部材168」)の近傍にそれぞれ配置された複数のはんだボール、バンプ、同様の構造310A〜310n(まとめて「はんだボール310」)の形の熱伝導的に結合された熱伝導部材130を含む、例示的な第二の半導体パッケージ150の縦断面図である。実施形態では、はんだボール310のそれぞれが、粉末状のはんだとフラックスの混合物を含むはんだペーストを含んでいてもよい。実施形態では、はんだボール310のそれぞれは、約35ワット毎メートル・ケルビン(W/mK);約50W/mK;約75W/mK;約100W/mK;約125W/mK;または約150W/mK、より大きな熱伝導率をもつ任意の材料または材料の組み合わせを含んでいてもよい。各はんだボールを形成するために使われる例示的なはんだは、重量比90%超(たとえば96.5wt%)のスズ含有率;重量比10%未満(たとえば3wt%)の銀含有率;および重量比3%未満(たとえば0.5wt%)の銅含有率をもつ無鉛はんだ含む。実施形態では、各はんだボールを形成するために使われるはんだは、約200°C以下;約220°C以下;約240°C以下;または約260°C以下のリフロー温度を有していてもよい。
図3Bは、本稿に記載される少なくとも一つの実施形態に基づく例示的なパッケージ・オン・パッケージ(PoP)半導体パッケージ300Bの縦断面図である。図3Aに描かれた第二の半導体パッケージ150が、前記複数のはんだボール310をリフローさせて、第一の半導体パッケージ110を第二の半導体パッケージ150に熱伝導的に結合する熱伝導部材130における対応する複数の熱伝導部材132を提供することによって、第一の半導体パッケージ110に熱伝導的に結合されている。
図4Aは、本稿に記載される少なくとも一つの実施形態に基づく、誘電コア402を含む介在層400の形の例示的な熱伝導部材の縦断面図である。該誘電コアは、コア402の上面404からコア402の下面406に貫通し、第一の半導体パッケージ110を第二の半導体パッケージ150に熱伝導的に結合するいくつかの熱伝導性の貫通ビア410A〜410n(まとめて「熱伝導性貫通ビア410」)をもつ。熱伝導性貫通ビア410に加えて、介在層400は、第一の半導体パッケージ110を第二の半導体パッケージ150に通信可能に結合する、いくつかの電気伝導性の貫通ビア412A〜412n(まとめて「電気伝導性貫通ビア412」)をも含む。
実施形態では、介在層400が、第一の半導体パッケージ110を第二の半導体パッケージ150に通信可能に結合するために使われるはんだボール144および156を保持する。リフロー・プロセスの間に溶融したはんだボール156の移行を防止するために、介在層400をなすコア402の上面404の全部または一部の上に、または該全部または一部にわたって、または該一部または全部の付近に、はんだレジスト材料420が配置されてもよい。同様に、リフロー・プロセスの間に溶融したはんだボール144の移行を防止するために、介在層400をなすコア402の下面406の全部または一部の上に、または該全部または一部にわたって、または該一部または全部の付近に、はんだレジスト材料430が配置されてもよい。コア402の上面404に配置されたおよびコア402の下面406に配置されたはんだレジスト420は、介在層400を通じて達成可能な熱伝達を損なう。コア402は、一つまたは複数の電気非伝導性または電気絶縁性の材料、たとえば有機誘電体材料を使って製造されてもよい。コア402は、約100マイクロメートル(μm);約80μm;約60μm;約40μm;または約20μm、未満の厚さを有していてもよい。
介在層400の熱属性を改善するために、はんだレジスト420は、第二の半導体パッケージ150を介在層400に通信可能に結合するはんだボール156が不在の領域において選択的に、介在層400の上面404の諸部分から除去されるか、他の仕方ではぎ取られてもよい。同様に、はんだレジスト430は、第一の半導体パッケージ110を介在層400に通信可能に結合するはんだボール144が不在の領域において選択的に、介在層400の下面406の諸部分から除去されるか、他の仕方ではぎ取られてもよい。さらに、介在層400の熱伝達特性は、コア402の上面404から下面406に延びる複数の熱伝導性の貫通ビア410を使ってさらに向上されてもよい。熱伝導性の貫通ビア410は、コア402および/または第一の半導体パッケージ110および/または第二の半導体パッケージ150のあたりに配置された成形コンパウンドの熱伝導率を超える熱伝導率をもつ一つまたは複数の材料を使って形成される。
実施形態では、熱伝導性の被覆または層440は、コア402の上面の少なくとも一部にわたって堆積され、あるいは他の仕方で配置されてもよい。熱伝導性の被覆または層440は、現在利用可能なまたは将来開発される任意の堆積方法もしくは技法を使って堆積されてもよい。例示的な堆積技法は、フォトリソグラフィー堆積または電解析出を含む。熱伝導層440は、熱伝導性の貫通ビア410の少なくともいくつかに結合されてもよい。熱伝導性の被覆または層440の存在は、介在層400の表面にわたっての(すなわちxy方向における)熱の分散を助け、第一の半導体パッケージ110のホットスポットまたは同様の高温領域に現われる熱勾配を制限するという恩恵がある。はんだボールまたはバンプ310は、介在層400を第二の半導体パッケージ150の下面152に熱的かつ物理的に結合するために、熱伝導層440の表面にわたって均等に(たとえば規則的パターンで)または不均等に(たとえば不規則パターンで)配置されてもよい。
熱伝導層440は、一つまたは複数の熱伝導性の金属、金属合金、複合材またはポリマーを含んでいてもよい。たとえば、熱伝導層440は、コア402の上面404の全部または一部の上、該全部または一部の中、該全部または一部の付近または該全部または一部にわたって配置された銅または銅合金層を含んでいてもよい。いくつかの実装では、熱伝導層は、約10マイクロメートル(μm);約15μm;約20μm;約25μm;または約30μm、未満の厚さを有していてもよい。実施形態では、熱伝導層440は、約50ワット毎メートル・ケルビン(W/mK);約100W/mK;約150W/mK;約200W/mK;約250W/mK;約300W/mK;約350W/mK;または約400W/mK、より大きな熱伝導率を有していてもよい。
図4Aには描かれていないが、いくつかの実装では、熱伝導性の層または被覆440の少なくとも一部の上に、該少なくとも一部の中に、該少なくとも一部の付近にまたは該少なくとも一部にわたって、第二の伝導性の層または被覆が配置されていてもよい。実施形態では、第二の熱伝導層は、根底にある熱伝導性の被覆または層440の一つまたは複数のパラメータを改善しうる。たとえば、第二の熱伝導層は、熱伝導性の被覆または層440のはんだ濡れ性を改善してもよい。第二の熱伝導層は、根底にある熱伝導性の被覆または層440の熱伝導率以上の熱伝導率をもつ一つまたは複数の材料または材料の組み合わせを含んでいてもよい。たとえば、ニッケル/パラジウム/金(NiPdAu)の薄い層が、熱伝導性の被覆または層440の少なくとも一部の中に、該少なくとも一部の上に、該少なくとも一部の付近に、あるいは該少なくとも一部にわたって配置されてもよい。実施形態では、第二の熱伝導層は、約30マイクロメートル(μm);約25μm;約20μm;約15μm;約10μm;または約5μm、未満の厚さを有する層を含んでいてもよい。
図4Aには描かれていないが、実施形態では、コア402の下面406の少なくとも一部にわたって、同様の熱伝導層440が代替的または追加的に堆積されるか、あるいは他の仕方で配置されるかしてもよい。実施形態では、一つまたは複数の層または被覆が、熱伝導層440の全部または一部に適用されてもよい。
実施形態では、熱伝導性キャップ450のような熱要素が、コア402の下面406の少なくとも一部にわたって堆積されるか、あるいは他の仕方で配置されるかしてもよい。実施形態では、熱伝導性キャップ450は、コア402における熱伝導性の貫通ビア410の一部または全部に近接して配置されてもよい。いくつかの実装では、介在層400を第一の半導体パッケージ110の上面112に熱的かつ物理的に結合するために、熱伝導性キャップ450の少なくとも一部に近接して、はんだバンプまたははんだボール310が配置されてもよい。図4Aには描かれていないが、実施形態では、同様の熱伝導性キャップ450が代替的または追加的に、コア402の上面404で、熱伝導性の貫通ビア410の少なくとも一部に近接して、堆積されるか、あるいは他の仕方で配置されるかしてもよい。
熱伝導性キャップ450は、一つまたは複数の熱伝導性の金属、金属合金、複合材またはポリマーを使って製造されてもよい。たとえば、熱伝導性キャップ450は、コア402の下面406の全部または一部の上、該全部または一部の中、該全部または一部の付近または該全部または一部にわたって配置された銅または銅合金層を含んでいてもよい。いくつかの実装では、熱伝導性キャップ450は、約10マイクロメートル(μm);約15μm;約20μm;約25μm;または約30μm、未満の厚さを有していてもよい。実施形態では、熱伝導性キャップ450は、約50ワット毎メートル・ケルビン(W/mK);約100W/mK;約150W/mK;約200W/mK;約250W/mK;約300W/mK;約350W/mK;または約400W/mK、より大きな熱伝導率を有していてもよい。
図4Bは、本稿に記載される少なくとも一つの実施形態に基づく、誘電コア402を有する例示的な介在層400の縦断面図である。該誘電コア402は、リフロー後にコア402の上面404からコア402の下面406に貫通するいくつかの熱伝導性の貫通ビア410A〜410nを含み、該熱伝導性の貫通ビア410が、第一の半導体パッケージ110を第二の半導体パッケージ150に熱伝導的に結合する。リフロー後、コア402の上面404上の熱伝導性の被覆または層440に配置されたはんだボール310が、介在層400を第二の半導体パッケージ150の下面152に熱伝導的に結合する。リフロー後、介在層400の下面406上の熱伝導性キャップ450に配置されたはんだボール310が、介在層400を第一の半導体パッケージ110の上面112に熱伝導的に結合する。
図5は、本稿に記載される少なくとも一つの実施形態に基づく、図4に描かれるような例示的な介在層400の平面図である。該介在層は、少なくとも部分的にははんだレジスト420によって囲まれた複数の電気伝導性の貫通ビア412を含み、該電気伝導性の貫通ビア412は第一の半導体パッケージ110を第二の半導体パッケージ150に通信可能に結合する。介在層400は、はんだレジスト420が介在層400から選択的に除去されている曝露された熱伝導性材料440の領域をも含む。はんだレジストの一部510は留まることを許容されている。PoP半導体パッケージ製造プロセスにおいて有用な機械または人間に読み取り可能な記号の堆積を許容するためである。
図6は、本稿に記載される少なくとも一つの実施形態に基づく、例示的なパッケージ・オン・パッケージ式の半導体パッケージの製造方法600の高レベルの論理流れ図である。実施形態では、熱伝導部材130が、第一の半導体パッケージ110と第二の半導体パッケージ150の間に配置されてもよい。熱伝導部材130は、第一の半導体パッケージ110を第二の半導体パッケージ150に熱伝導的に結合し、それにより第一の半導体パッケージ110から第二の半導体パッケージ150およびPoP半導体パッケージ100のまわりの周囲環境への熱エネルギーの流れ134を容易にする。実施形態では、熱伝導部材130は、第一の半導体パッケージ110を第二の半導体パッケージ150に通信可能に結合するいくつかの電気伝導性の貫通ビア412を有する介在層400を含んでいてもよい。熱伝導部材130は、単一の熱伝導要素210;複数の熱伝導要素310;および/または第一の半導体パッケージ110を第二の半導体パッケージに熱伝導的に結合する複数の熱伝導性の貫通ビア410および第一の半導体パッケージ110を第二の半導体パッケージに通信可能に結合するいくつかの電気伝導性の貫通ビア412を有する介在層400のうちの少なくとも一つを使って、第一の半導体パッケージ110を第二の半導体パッケージ150に熱伝導的に結合してもよい。方法600は602において始まる。
604では、熱伝導部材130が第一の半導体パッケージ110と第二の半導体パッケージ150の間に配置される。実施形態では、熱伝導部材130は、第二の半導体パッケージ150の下面152に結合されたはんだバンプ210を含んでいてもよい。そのような実施形態では、第二の半導体パッケージ150が第一の半導体パッケージ110に近接して配置されるとき、はんだバンプ210は第一の半導体パッケージ110と第二の半導体パッケージ150の間に位置される。他の実施形態では、熱伝導部材130は、第二の半導体パッケージ150の下面に結合されていてもよい複数のはんだバンプまたははんだボール310を含んでいてもよい。そのような実施形態では、第二の半導体パッケージ150が第一の半導体パッケージ110に近接して配置されるとき、前記複数のはんだバンプ310は第一の半導体パッケージ110と第二の半導体パッケージ150の間に位置される。さらに他の実施形態では、熱伝導部材130は、コア402を有する介在層400を含んでいてもよく、コア402は、コア402の上面404から下面406に延びる複数の熱伝導性の貫通ビア410を含む。第一の半導体パッケージ110と第二の半導体パッケージ150の間に挿入されるとき、熱伝導性の貫通ビア410は第一の半導体パッケージ110の上面112から第二の半導体パッケージ150の下面152に延びる。
606では、熱伝導部材は第一の半導体パッケージ110の上面112および第二の半導体パッケージ150の下面152に物理的に結合する。実施形態では、第一の半導体パッケージ110の上面112は一つまたは複数の金属被覆した層128を含んでいてもよく、第二の半導体パッケージ150の下面152は一つまたは複数の熱伝導領域168を含んでいてもよい。実施形態では、リフローの間、はんだバンプ210が流れ、第一の半導体パッケージ110の上面112に配置された前記一つまたは複数の金属被覆層128および第二の半導体パッケージ150の下面152に配置された前記一つまたは複数の熱伝導領域168に物理的に結合する。他の実施形態では、リフローの間、前記複数のはんだバンプ310が流れ、第一の半導体パッケージ110の上面112に配置された前記一つまたは複数の金属被覆層128および第二の半導体パッケージ150の下面152に配置された前記一つまたは複数の熱伝導領域168に物理的に結合する。さらに他の実施形態では、熱伝導部材130の上面404および下面406にはんだボール310が配置されてもよい。リフローの間、はんだボール310が流れ、第一の半導体パッケージ110の上面112に配置された前記一つまたは複数の金属被覆層128および第二の半導体パッケージ150の下面152に配置された前記一つまたは複数の熱伝導領域168に物理的に結合する。
606では、熱伝導部材130が第一の半導体パッケージ110の上面112および第二の半導体パッケージ150の下面152に熱伝導的に結合する。熱伝導部材130を第一の半導体パッケージ110の上面112および第二の半導体パッケージ150の下面152に熱伝導的に結合させることは、第一の半導体パッケージ110から第二の半導体パッケージ150への、熱伝導部材130を介した熱エネルギー134の流れを容易にする。方法600は608で完結する。
図6は一つまたは複数の実施形態に基づくさまざまな動作を示しているが、図6に描かれた動作のすべてが他の実施形態のために必要とは限らないは理解されるものとする。実際、本開示の他の実施形態では、図6に描かれた動作および/または本稿に記載される他の動作は、どの図面にも特定的に示されていないがそれでも本開示と完全に整合する仕方で組み合わされてもよい。このように、厳密には図面に示されていない特徴および/または動作に向けられる請求項は、本開示の範囲および内容内であると見なされる。
本願および請求項において使われるところでは、「および/または」で結ばれた項目のリストは、挙げられている項目の任意の組み合わせを意味することができる。たとえば、「A、Bおよび/またはC」という句はA;B;C;AおよびB;AおよびC;BおよびC;またはA、BおよびCを意味することができる。本願および請求項において使われるところでは、用語「…のうちの少なくとも一つ」によって結ばれる項目のリストは、挙げられている項目の任意の組み合わせを意味することができる。たとえば、「A、BまたはCのうちの少なくとも一つ」という句はA;B;C;AおよびB;AおよびC;BおよびC;またはA、BおよびCを意味することができる。
このように、本開示は、PoP半導体パッケージにおける熱分散および熱除去の効率を改善するためのシステムおよび方法に向けられる。PoP半導体パッケージは、積層された第二の半導体パッケージに物理的に、通信可能に、かつ伝導的に結合された第一の半導体パッケージを含む。少なくとも一つの熱伝導部材を含む熱伝導部材が第一の半導体パッケージと第二の半導体パッケージの間に配置されてもよい。熱伝導部材は:単一の熱伝導要素;複数の熱伝導要素;または少なくとも一つの熱伝導要素を含むコアを含みうる。熱伝導要素は、第一の半導体パッケージから第二の半導体パッケージへの熱の伝達を容易にするために、第一の半導体パッケージの上面および第二の半導体パッケージの下面に熱伝導的に結合される。
以下の実施例はさらなる実施形態に関する。本開示の以下の例は、少なくとも一つのデバイス、方法、実行されたときに機械に前記方法に基づいて工程を実行させる命令を記憶するための少なくとも一つの機械可読媒体、前記方法に基づいて工程を実行するための手段および/またはPoP半導体パッケージにおける第一の半導体パッケージの上面にわたる横方向の熱分散を改善し、向上させるとともにPoP半導体パッケージ内で第一の半導体パッケージから第二の半導体パッケージへの熱の流れを改善し、向上させるためのシステムのような主題を含んでいてもよい。
実施例1によれば、PoP半導体パッケージが提供される。該PoP半導体パッケージは:上面および下面をもつ第一の半導体パッケージと;上面および下面をもつ第二の半導体パッケージと;前記第一の半導体パッケージの上面と前記第二の半導体パッケージの下面の間に配置された熱伝導部材とを含んでいてもよく、前記熱伝導部材は、前記第一の半導体パッケージの上面と前記第二の半導体パッケージの下面の間に少なくとも一つの連続的な金属の熱伝導性の経路を含む。
実施例2は、実施例1の事項を含んでいてもよく、前記第一の半導体パッケージの上面が金属被覆されたダイ裏面を含んでいてもよく;前記第二の半導体パッケージの下面が少なくとも一つの熱伝導領域を含んでいてもよく;前記熱伝導部材は、前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記熱伝導領域の少なくとも一部とに熱伝導的に結合された少なくとも一つの熱伝導要素とを含んでいてもよい。
実施例3は、実施例2の事項を含んでいてもよく、前記少なくとも一つの熱伝導要素が、前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記少なくとも一つの熱伝導領域の少なくとも一部との間に配置された熱伝導材料の一様な層を含んでいてもよい。
実施例4は、実施例3の事項を含んでいてもよく、熱伝導材料の前記一様な層は、前記金属被覆されたダイ裏面と、前記少なくとも一つの熱伝導領域との間でリフローされたはんだの一様な層を含んでいてもよい。
実施例5は、実施例2の事項を含んでいてもよく、前記少なくとも一つの熱伝導要素が複数の熱伝導要素を含んでいてもよく、各熱伝導要素は、前記第一の半導体パッケージの前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記少なくとも一つの熱伝導領域の少なくとも一部との間に配置され、それらに熱伝導的に結合された熱伝導材料から形成される。
実施例6は、実施例5の事項を含んでいてもよく、前記複数の熱伝導要素は複数のはんだ片を含んでいてもよく、前記複数のはんだ片のそれぞれは、前記金属被覆されたダイ裏面と、前記少なくとも一つの熱伝導領域のそれぞれとの間でリフローされる。
実施例7は、実施例2の事項を含んでいてもよく、前記第一の半導体パッケージの上面の前記金属被覆された部分は、銅、銅合金、金、金合金またははんだのうちの少なくとも一つを含む金属被覆層を含んでいてもよい。
実施例8は、実施例2の事項を含んでいてもよく、前記第一の半導体パッケージの上面の前記金属被覆された部分は、焼結可能なペースト材料または熱伝導性接着剤のうちの少なくとも一つを含む金属被覆層を含んでいてもよい。
実施例9は、実施例1の事項を含んでいてもよく、前記熱伝導部材が介在層を含み、前記介在層は:上面および下面をもつ誘電コア材料と;前記コア材料の上面から前記コア材料の下面まで連続的に延びる複数の熱伝導性の貫通ビアであって、前記複数の熱伝導性の貫通ビアは前記第一の半導体パッケージの上面を前記第二の半導体パッケージの下面に熱伝導的に結合する、熱伝導性の貫通ビアと;前記コア材料の上面から前記コア材料の下面まで連続的に延びる複数の電気伝導性の貫通ビアであって、前記複数の電気伝導性の貫通ビアは前記第一の半導体パッケージを前記第二の半導体パッケージに電気伝導的に結合する、電気伝導性の貫通ビアとを含む。
実施例10は、実施例9の事項を含んでいてもよく、前記複数の熱伝導性の貫通ビアは、銅または銅含有合金の少なくとも一方を含む熱伝導性の貫通ビアを含んでいてもよい。
実施例11は、実施例9の事項を含んでいてもよく、前記複数の熱伝導性の貫通ビアのそれぞれが、30マイクロメートル(μm)から100μmまでの直径をもつ熱伝導性の貫通ビアを含んでいてもよく;前記複数の熱伝導性の貫通ビアは、約100マイクロメートル(μm)から約500μmまでのピッチで配置された熱伝導性の貫通ビアを含んでいてもよい。
実施例12は、実施例9の事項を含んでいてもよく、前記複数の熱伝導性の貫通ビアは、動作中に高温になる前記第一の半導体パッケージの上面の領域に近接して配置された少なくとも一つの熱伝導性の貫通ビアを含んでいてもよい。
実施例13は、実施例12の事項を含んでいてもよく、前記介在層がさらに、前記介在層の上面の少なくとも一部にわたって配置された金属被覆された層を含み、前記金属被覆された層は前記複数の熱伝導性の貫通ビアの少なくとも一部にわたって配置される。
実施例14は、実施例13の事項を含んでいてもよく、前記介在層はさらに前記介在層の下面に配置された複数のパッドを含んでいてもよく、前記複数のパッドのそれぞれは、前記複数の熱伝導性の貫通ビアのそれぞれに近接して配置される。
実施例15は、実施例14の事項を含んでいてもよく、前記複数のパッドのそれぞれが、約70マイクロメートル(μm)から150μmの直径をもつパッドを含んでいてもよい。
実施例16は、実施例13の事項を含んでいてもよく、前記金属被覆された層は、銅、銅含有合金、金、金含有合金または熱伝導性のはんだのうちの少なくとも一つを含む金属被覆された層を含んでいてもよい。
実施例17は、実施例16の事項を含んでいてもよく、前記金属被覆された層は、5マイクロメートル(μm)から25μmの厚さをもつ金属被覆された層を含んでいてもよい。
実施例18は、実施例13の事項を含んでいてもよく、前記介在層はさらに:前記複数の熱伝導性の貫通ビアの少なくともいくつかおよび前記複数の電気伝導性の貫通ビアの少なくともいくつかの間で前記コア材料の上面に配置された第一のはんだレジストと;前記複数の熱伝導性の貫通ビアの少なくともいくつかおよび前記電気伝導性の貫通ビアの少なくともいくつかの間で前記コア材料の下面に配置された第二のはんだレジストとをさらに含んでいてもよい。
実施例19によれば、パッケージ・オン・パッケージ(PoP)半導体パッケージ製造方法が提供される。本方法は:第一の半導体パッケージの上面と第二の半導体パッケージの下面の間に熱伝導部材を配置する段階であって、前記熱伝導部材は少なくとも一つの連続的な金属の熱伝導性の部材を含む、段階と;前記熱伝導部材を前記第一の半導体パッケージの上面および前記第二の半導体パッケージの下面に物理的に結合する段階と;前記熱伝導部材を前記第一の半導体パッケージの上面および前記第二の半導体パッケージの下面に熱伝導的に結合する段階とを含んでいてもよい。
実施例20は、実施例19の事項を含んでいてもよく、第一の半導体パッケージの上面と第二の半導体パッケージの下面の間に熱伝導部材を配置する段階が:金属被覆されたダイ裏面を含む第一の半導体パッケージの上面と、少なくとも一つの熱伝導領域を含む第二の半導体パッケージの下面の間に熱伝導部材を配置することを含んでいてもよい。
実施例21は、実施例20の事項を含んでいてもよく、前記熱伝導部材を前記第一の半導体パッケージの上面および前記第二の半導体パッケージの下面に熱伝導的に結合する段階が:前記熱伝導部材に含まれる少なくとも一つの伝導要素を、前記第一の半導体パッケージの上面に配置された前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記熱伝導領域の少なくとも一部とに、熱伝導的に結合することを含んでいてもよい。
実施例22は、実施例21の事項を含んでいてもよく、前記熱伝導部材に含まれる少なくとも一つの伝導要素を、前記第一の半導体パッケージの上面に配置された前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記熱伝導領域の少なくとも一部とに、熱伝導的に結合することが:前記第一の半導体パッケージの上面に配置された前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記少なくとも一つの熱伝導領域の少なくとも一部との間に、熱伝導材料の一様な層を熱伝導的に結合することを含んでいてもよい。
実施例23は、実施例22の事項を含んでいてもよく、前記第一の半導体パッケージの上面に配置された前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記少なくとも一つの熱伝導領域の少なくとも一部との間に、熱伝導材料の一様な層を熱伝導的に結合することが:前記第一の半導体パッケージの上面に配置された前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記少なくとも一つの熱伝導領域の少なくとも一部との間に、はんだの一様な層をリフローさせることを含んでいてもよい。
実施例24は、実施例21の事項を含んでいてもよく、前記熱伝導部材に含まれる少なくとも一つの伝導要素を、前記第一の半導体パッケージの上面に配置された前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記熱伝導領域の少なくとも一部とに、熱伝導的に結合することが:前記第一の半導体パッケージの前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記少なくとも一つの熱伝導領域の少なくとも一部とに、それぞれ熱伝導材料から形成される複数の熱伝導要素のそれぞれを熱伝導的に結合することを含んでいてもよい。
実施例25は、実施例24の事項を含んでいてもよく、前記第一の半導体パッケージの前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記少なくとも一つの熱伝導領域の少なくとも一部とに、それぞれ熱伝導材料から形成される複数の熱伝導要素のそれぞれを熱伝導的に結合することが:前記第一の半導体パッケージの上面に配置された前記金属被覆されたダイ裏面と、前記第二の半導体パッケージの下面に配置された前記少なくとも一つの熱伝導領域の少なくとも一部との間に、複数のはんだ片のそれぞれをリフローさせることを含んでいてもよい。
実施例26は、実施例20の事項を含んでいてもよく、金属被覆されたダイ裏面を含む第一の半導体パッケージの上面と、少なくとも一つの熱伝導領域を含む第二の半導体パッケージの下面の間に熱伝導部材を配置することが:金属被覆層として、銅、銅合金、金、金合金またははんだのうちの少なくとも一つを含む金属被覆されたダイ裏面を含む第一の半導体パッケージの上面との間に熱伝導部材を配置することを含んでいてもよい。
実施例27は、実施例20の事項を含んでいてもよく、金属被覆されたダイ裏面を含む第一の半導体パッケージの上面と、少なくとも一つの熱伝導領域を含む第二の半導体パッケージの下面の間に熱伝導部材を配置することが:金属被覆層として、焼結可能なペースト材料または熱伝導性の接着剤のうちの少なくとも一つを含む金属被覆されたダイ裏面を含む第一の半導体パッケージの上面との間に熱伝導部材を配置することを含んでいてもよい。
実施例28は、実施例20の事項を含んでいてもよく、金属被覆されたダイ裏面を含む第一の半導体パッケージの上面と、少なくとも一つの熱伝導領域を含む第二の半導体パッケージの下面の間に熱伝導部材を配置することが:前記第一の半導体パッケージの上面および前記第二の半導体パッケージの下面に、複数の熱伝導性の貫通ビアを含む介在層を熱伝導的に結合する段階であって、前記複数の熱伝導性の貫通ビアのそれぞれはコア材料の上面から該コア材料の下面まで連続的に延びる、段階と;前記第一の半導体パッケージと前記第二の半導体パッケージの間に、複数の電気伝導性の貫通ビアを通信可能に結合する段階であって、前記複数の電気伝導性の貫通ビアのそれぞれは前記コア材料の上面から前記コア材料の下面まで連続的に延びる、段階とを含んでいてもよい。
実施例29は、実施例28の事項を含んでいてもよく、前記第一の半導体パッケージの上面および前記第二の半導体パッケージの下面に、複数の熱伝導性の貫通ビアを熱伝導的に結合する段階が:前記第一の半導体パッケージの上面および前記第二の半導体パッケージの下面に、銅または銅含有合金の少なくとも一方を含む複数の熱伝導性の貫通ビアを熱伝導的に結合することを含んでいてもよい。
実施例30は、実施例29の事項を含んでいてもよく、前記第一の半導体パッケージの上面および前記第二の半導体パッケージの下面に、複数の熱伝導性の貫通ビアを熱伝導的に結合することが:前記第一の半導体パッケージの上面と前記第二の半導体パッケージの下面との間に、約100μmから約500μmまでのピッチの、30マイクロメートル(μm)から100μmまでの直径をもつ複数の熱伝導性の貫通ビアを熱伝導的に結合することを含んでいてもよい。
実施例31は、実施例29の事項を含んでいてもよく、前記第一の半導体パッケージの上面および前記第二の半導体パッケージの下面に、複数の熱伝導性の貫通ビアを熱伝導的に結合することが:前記熱伝導部材の上面の少なくとも一部に金属被覆された層を配置し;前記金属被覆層を前記複数の熱伝導性の貫通ビアのそれぞれの少なくとも一部に熱伝導的に結合し;前記金属被覆層を前記第二の半導体パッケージの下面に熱伝導的に結合することを含んでいてもよい。
実施例32は、実施例31の事項を含んでいてもよく、前記第一の半導体パッケージの上面および前記第二の半導体パッケージの下面に、複数の熱伝導性の貫通ビアを熱伝導的に結合することが:前記熱伝導部材の下面に複数の熱伝導性パッドを配置し;前記複数の熱伝導性パッドのそれぞれを、前記複数の熱伝導性の貫通ビアのそれぞれの上に熱伝導的に結合し;前記複数の熱伝導性パッドの少なくともいくつかのそれぞれを、前記第一の半導体パッケージの上面に熱伝導的に結合することを含んでいてもよい。
実施例33は、実施例32の事項を含んでいてもよく、前記熱伝導部材の下面に複数の熱伝導性パッドを配置することが:前記熱伝導部材の下面で約70マイクロメートル(μm)から150μmの直径をもつ複数の伝導性パッドを配置することを含んでいてもよい。
実施例34は、実施例33の事項を含んでいてもよく、前記熱伝導部材の上面の少なくとも一部に金属被覆された層を配置することが:銅、銅含有合金、金、金含有合金または熱伝導性はんだのうちの少なくとも一つを含む金属被覆層を、前記熱伝導部材の上面の少なくとも一部に配置することを含んでいてもよい。
実施例35は、実施例34の事項を含んでいてもよく、前記熱伝導部材の上面の少なくとも一部に金属被覆された層を配置することが:5マイクロメートル(μm)から25μmの厚さをもつ金属被覆層を、前記熱伝導部材の上面の少なくとも一部に配置することをさらに含んでいてもよい。
実施例36は、実施例28の事項を含んでいてもよく、第一の半導体パッケージの上面と第二の半導体パッケージの下面の間に熱伝導部材を配置する段階であって、前記熱伝導部材は少なくとも一つの連続的な金属の熱伝導性の部材を含む、段階は:第一の半導体パッケージの上面と第二の半導体パッケージの下面の間に熱伝導部材を配置する段階であって、前記熱伝導部材は少なくとも一つの連続的な金属の熱伝導性の部材を含み、前記熱伝導部材は、前記複数の熱伝導性の貫通ビアの少なくともいくつかおよび前記複数の電気伝導性の貫通ビアの少なくともいくつかの間で前記熱伝導部材の上面に配置された第一のはんだレジストと;前記第一の複数の金属の貫通ビアの少なくともいくつかおよび前記第二の複数の金属の貫通ビアの少なくともいくつかの間で前記熱伝導部材の下面に配置された第二のはんだレジストとをさらに含んでいてもよい、段階を含んでいてもよい。
実施例37によれば、電子デバイスが提供される。電子デバイスは、パッケージ・オン・パッケージ(PoP)半導体パッケージを含んでいてもよく、該PoP半導体パッケージは:上面および下面をもつ第一の半導体パッケージと;上面および下面をもつ第二の半導体パッケージと;前記第一の半導体パッケージの上面と前記第二の半導体パッケージの下面の間に配置された熱伝導部材とを含み、前記熱伝導部材は、前記第一の半導体パッケージの上面と前記第二の半導体パッケージの下面の間に少なくとも一つの連続的な金属の熱伝導性の経路を含む。
実施例38は、実施例37の事項を含んでいてもよく、前記第一の半導体パッケージの上面が金属被覆されたダイ裏面を含んでいてもよく;前記第二の半導体パッケージの下面が少なくとも一つの熱伝導領域を含んでいてもよく;前記熱伝導部材は、前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記熱伝導領域の少なくとも一部とに熱伝導的に結合された少なくとも一つの熱伝導要素とを含んでいてもよい。
実施例39は、実施例38の事項を含んでいてもよく、前記少なくとも一つの熱伝導要素が、前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記少なくとも一つの熱伝導領域の少なくとも一部との間に配置された熱伝導材料の一様な層を含んでいてもよい。
実施例40は、実施例39の事項を含んでいてもよく、熱伝導材料の前記一様な層は、前記金属被覆されたダイ裏面と、前記少なくとも一つの熱伝導領域との間でリフローされたはんだの一様な層を含んでいてもよい。
実施例41は、実施例38の事項を含んでいてもよく、前記少なくとも一つの熱伝導要素が複数の熱伝導要素を含んでいてもよく、各熱伝導要素は、前記第一の半導体パッケージの前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記少なくとも一つの熱伝導領域の少なくとも一部との間に配置され、それらに熱伝導的に結合された熱伝導材料から形成される。
実施例42は、実施例41の事項を含んでいてもよく、前記複数の熱伝導要素は複数のはんだ片を含んでいてもよく、前記複数のはんだ片のそれぞれは、前記金属被覆されたダイ裏面と、前記少なくとも一つの熱伝導領域のそれぞれとの間でリフローされる。
実施例43は、実施例38の事項を含んでいてもよく、前記第一の半導体パッケージの上面の前記金属被覆された部分は、銅、銅合金、金、金合金またははんだのうちの少なくとも一つを含む金属被覆層を含んでいてもよい。
実施例44は、実施例38の事項を含んでいてもよく、前記第一の半導体パッケージの上面の前記金属被覆された部分は、焼結可能なペースト材料または熱伝導性接着剤のうちの少なくとも一つを含む金属被覆層を含んでいてもよい。
実施例45は、実施例37の事項を含んでいてもよく、前記熱伝導部材が:上面および下面をもつ誘電コア材料と;前記コア材料の上面から前記コア材料の下面まで連続的に延びる複数の熱伝導性の貫通ビアであって、前記複数の熱伝導性の貫通ビアは前記第一の半導体パッケージの上面を前記第二の半導体パッケージの下面に熱伝導的に結合する、熱伝導性の貫通ビアと;前記コア材料の上面から前記コア材料の下面まで連続的に延びる複数の電気伝導性の貫通ビアであって、前記複数の電気伝導性の貫通ビアは前記第一の半導体パッケージを前記第二の半導体パッケージに電気伝導的に結合する、電気伝導性の貫通ビアとを含んでいてもよい。
実施例46は、実施例45の事項を含んでいてもよく、前記複数の熱伝導性の貫通ビアは、銅または銅含有合金の少なくとも一方を含む貫通ビアを含んでいてもよい。
実施例47は、実施例45の事項を含んでいてもよく、前記複数の熱伝導性の貫通ビアのそれぞれが、30マイクロメートル(μm)から100μmまでの直径をもつ熱伝導性の貫通ビアを含み;前記複数の熱伝導性の貫通ビアは、約100マイクロメートル(μm)から約500μmまでのピッチで配置された熱伝導性の貫通ビアを含む。
実施例48は、実施例45の事項を含んでいてもよく、前記複数の熱伝導性の貫通ビアは、動作中に高温になる前記第一の半導体パッケージの上面の領域に近接して配置された少なくとも一つの熱伝導性の貫通ビアを含んでいてもよい。
実施例49は、実施例48の事項を含んでいてもよく、前記熱伝導部材がさらに、前記熱伝導部材の上面の少なくとも一部にわたって配置された金属被覆された層を含んでいてもよく、前記金属被覆された層は前記複数の熱伝導性の貫通ビアの少なくとも一部にわたって配置される。
実施例50は、実施例49の事項を含んでいてもよく、前記熱伝導部材がさらに前記熱伝導部材の下面に配置された複数のパッドを含んでいてもよく、前記複数のパッドのそれぞれは、前記複数の熱伝導性の貫通ビアのそれぞれに近接して配置される。
実施例51は、実施例50の事項を含んでいてもよく、前記複数のパッドのそれぞれが、約70マイクロメートル(μm)から150μmの直径をもつパッドを含んでいてもよい。
実施例52は、実施例51の事項を含んでいてもよく、前記金属被覆された層は、銅、銅含有合金、金、金含有合金または熱伝導性のはんだのうちの少なくとも一つを含む金属被覆された層を含んでいてもよい。
実施例53は、実施例52の事項を含んでいてもよく、前記金属被覆された層は、5マイクロメートル(μm)から25μmの厚さをもつ金属被覆された層を含んでいてもよい。
実施例54は、実施例49の事項を含んでいてもよく、前記熱伝導部材はさらに:前記複数の熱伝導性の貫通ビアの少なくともいくつかおよび前記複数の電気伝導性の貫通ビアの少なくともいくつかの間で前記コア材料の上面に配置された第一のはんだレジストと;前記複数の熱伝導性の貫通ビアの少なくともいくつかおよび前記電気伝導性の貫通ビアの少なくともいくつかの間で前記コア材料の下面に配置された第二のはんだレジストとをさらに含んでいてもよい。
実施例55によれば、パッケージ・オン・パッケージ(PoP)半導体パッケージ製造システムが提供される。本システムは:第一の半導体パッケージの上面と第二の半導体パッケージの下面の間に熱伝導部材を配置する手段であって、前記熱伝導部材は少なくとも一つの連続的な金属の熱伝導性の部材を含む、手段と;前記熱伝導部材を前記第一の半導体パッケージの上面および前記第二の半導体パッケージの下面に物理的に結合する手段と;前記熱伝導部材を前記第一の半導体パッケージの上面および前記第二の半導体パッケージの下面に熱伝導的に結合する手段とを含んでいてもよい。
実施例56は、実施例55の事項を含んでいてもよく、第一の半導体パッケージの上面と第二の半導体パッケージの下面の間に熱伝導部材を配置する手段が:金属被覆されたダイ裏面を含む第一の半導体パッケージの上面と、少なくとも一つの熱伝導領域を含む第二の半導体パッケージの下面の間に熱伝導部材を配置する手段を含んでいてもよい。
実施例57は、実施例56の事項を含んでいてもよく、前記熱伝導部材を前記第一の半導体パッケージの上面および前記第二の半導体パッケージの下面に熱伝導的に結合する手段が:前記熱伝導部材に含まれる少なくとも一つの伝導要素を、前記第一の半導体パッケージの上面に配置された前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記熱伝導領域の少なくとも一部とに、熱伝導的に結合する手段を含んでいてもよい。
実施例58は、実施例57の事項を含んでいてもよく、前記熱伝導部材に含まれる少なくとも一つの伝導要素を、前記第一の半導体パッケージの上面に配置された前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記熱伝導領域の少なくとも一部とに、熱伝導的に結合する手段が:前記第一の半導体パッケージの上面に配置された前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記少なくとも一つの熱伝導領域の少なくとも一部との間に、熱伝導材料の一様な層を熱伝導的に結合する手段を含んでいてもよい。
実施例59は、実施例58の事項を含んでいてもよく、前記第一の半導体パッケージの上面に配置された前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記少なくとも一つの熱伝導領域の少なくとも一部との間に、熱伝導材料の一様な層を熱伝導的に結合する手段が:前記第一の半導体パッケージの上面に配置された前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記少なくとも一つの熱伝導領域の少なくとも一部との間に、はんだの一様な層をリフローさせる手段を含んでいてもよい。
実施例60は、実施例57の事項を含んでいてもよく、前記熱伝導部材に含まれる少なくとも一つの伝導要素を、前記第一の半導体パッケージの上面に配置された前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記熱伝導領域の少なくとも一部とに、熱伝導的に結合する手段が:前記第一の半導体パッケージの前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記少なくとも一つの熱伝導領域の少なくとも一部とに、それぞれ熱伝導材料から形成される複数の熱伝導要素のそれぞれを熱伝導的に結合する手段を含んでいてもよい。
実施例61は、実施例60の事項を含んでいてもよく、前記第一の半導体パッケージの前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記少なくとも一つの熱伝導領域の少なくとも一部とに、それぞれ熱伝導材料から形成される複数の熱伝導要素のそれぞれを熱伝導的に結合することが:前記第一の半導体パッケージの上面に配置された前記金属被覆されたダイ裏面と、前記第二の半導体パッケージの下面に配置された前記少なくとも一つの熱伝導領域の少なくとも一部との間に、複数のはんだ片のそれぞれをリフローさせることを含んでいてもよい。
実施例62は、実施例56の事項を含んでいてもよく、金属被覆されたダイ裏面を含む第一の半導体パッケージの上面と、少なくとも一つの熱伝導領域を含む第二の半導体パッケージの下面の間に熱伝導部材を配置する手段が:金属被覆層として、銅、銅合金、金、金合金またははんだのうちの少なくとも一つを含む金属被覆されたダイ裏面を含む第一の半導体パッケージの上面との間に熱伝導部材を配置する手段を含んでいてもよい。
実施例63は、実施例56の事項を含んでいてもよく、金属被覆されたダイ裏面を含む第一の半導体パッケージの上面と、少なくとも一つの熱伝導領域を含む第二の半導体パッケージの下面の間に熱伝導部材を配置する手段が:金属被覆層として、焼結可能なペースト材料または熱伝導性の接着剤のうちの少なくとも一つを含む金属被覆されたダイ裏面を含む第一の半導体パッケージの上面との間に熱伝導部材を配置する手段を含んでいてもよい。
実施例64は、実施例56の事項を含んでいてもよく、金属被覆されたダイ裏面を含む第一の半導体パッケージの上面と、少なくとも一つの熱伝導領域を含む第二の半導体パッケージの下面の間に熱伝導部材を配置する手段が:前記第一の半導体パッケージの上面および前記第二の半導体パッケージの下面に、複数の熱伝導性の貫通ビアを熱伝導的に結合する手段であって、前記複数の熱伝導性の貫通ビアのそれぞれは熱伝導部材コア材料の上面から該熱伝導部材コア材料の下面まで連続的に延びる、手段と;前記第一の半導体パッケージと前記第二の半導体パッケージの間に、複数の電気伝導性の貫通ビアを通信可能に結合する手段であって、前記複数の電気伝導性の貫通ビアのそれぞれは前記コア材料の上面から前記コア材料の下面まで連続的に延びる、手段とを含んでいてもよい。
実施例65は、実施例64の事項を含んでいてもよく、前記第一の半導体パッケージの上面および前記第二の半導体パッケージの下面に、複数の熱伝導性の貫通ビアを熱伝導的に結合する手段が:前記第一の半導体パッケージの上面および前記第二の半導体パッケージの下面に、銅または銅含有合金の少なくとも一方を含む複数の熱伝導性の貫通ビアを熱伝導的に結合する手段を含んでいてもよい。
実施例66は、実施例65の事項を含んでいてもよく、前記第一の半導体パッケージの上面および前記第二の半導体パッケージの下面に、複数の熱伝導性の貫通ビアを熱伝導的に結合する手段が:前記第一の半導体パッケージの上面と前記第二の半導体パッケージの下面との間に、約100μmから約500μmまでのピッチの、30マイクロメートル(μm)から100μmまでの直径をもつ複数の熱伝導性の貫通ビアを熱伝導的に結合する手段を含んでいてもよい。
実施例67は、実施例65の事項を含んでいてもよく、前記第一の半導体パッケージの上面および前記第二の半導体パッケージの下面に、複数の熱伝導性の貫通ビアを熱伝導的に結合する手段が:前記熱伝導部材の上面の少なくとも一部に金属被覆された層を配置する手段と;前記金属被覆層を前記複数の熱伝導性の貫通ビアのそれぞれの少なくとも一部に熱伝導的に結合する手段と;前記金属被覆層を前記第二の半導体パッケージの下面に熱伝導的に結合する手段とを含んでいてもよい。
実施例68は、実施例67の事項を含んでいてもよく、前記第一の半導体パッケージの上面および前記第二の半導体パッケージの下面に、複数の熱伝導性の貫通ビアを熱伝導的に結合する手段が:前記熱伝導部材の下面に複数の熱伝導性パッドを配置する手段と;前記複数の熱伝導性パッドのそれぞれを、前記複数の熱伝導性の貫通ビアのそれぞれの上に熱伝導的に結合する手段と;前記複数の熱伝導性パッドの少なくともいくつかのそれぞれを、前記第一の半導体パッケージの上面に熱伝導的に結合する手段とを含んでいてもよい。
実施例69は、実施例68の事項を含んでいてもよく、前記熱伝導部材の下面に複数の熱伝導性パッドを配置する手段が:前記熱伝導部材の下面で約70マイクロメートル(μm)から150μmの直径をもつ複数の伝導性パッドを配置する手段を含んでいてもよい。
実施例70は、実施例69の事項を含んでいてもよく、前記熱伝導部材の上面の少なくとも一部に金属被覆された層を配置する手段が:銅、銅含有合金、金、金含有合金または熱伝導性はんだのうちの少なくとも一つを含む金属被覆層を、前記熱伝導部材の上面の少なくとも一部に配置する手段を含んでいてもよい。
実施例71は、実施例70の事項を含んでいてもよく、前記熱伝導部材の上面の少なくとも一部に金属被覆された層を配置する手段が:5マイクロメートル(μm)から25μmの厚さをもつ金属被覆層を、前記熱伝導部材の上面の少なくとも一部に配置する手段をさらに含んでいてもよい。
実施例72は、実施例68の事項を含んでいてもよく、第一の半導体パッケージの上面と第二の半導体パッケージの下面の間に熱伝導部材を配置する手段であって、前記熱伝導部材は少なくとも一つの連続的な金属の熱伝導性の部材を含む、手段は:第一の半導体パッケージの上面と第二の半導体パッケージの下面の間に熱伝導部材を配置する手段であって、前記熱伝導部材は少なくとも一つの連続的な金属の熱伝導性の部材を含み、前記熱伝導部材は、前記複数の熱伝導性の貫通ビアの少なくともいくつかおよび前記複数の電気伝導性の貫通ビアの少なくともいくつかの間で前記熱伝導部材の上面に配置された第一のはんだレジストと;前記第一の複数の金属の貫通ビアの少なくともいくつかおよび前記第二の複数の金属の貫通ビアの少なくともいくつかの間で前記熱伝導部材の下面に配置された第二のはんだレジストとを含む、手段を含んでいてもよい。
本稿で用いられた用語および表現は、限定ではなく、記述の用語として使われている。そのような用語および表現の使用において、図示および記載される事項(またはその一部分)のいかなる等価物も除外する意図はない。請求項の範囲内でさまざまな修正が可能であることが認識される。よって、請求項は、そのような等価物すべてをカバーすることが意図されている。

Claims (25)

  1. 上面および下面をもつ第一の半導体パッケージと;
    上面および下面をもつ第二の半導体パッケージと;
    前記第一の半導体パッケージの上面と前記第二の半導体パッケージの下面の間に配置された熱伝導部材とを有するパッケージ・オン・パッケージ(PoP)半導体パッケージであって、
    前記熱伝導部材は、前記第一の半導体パッケージの上面と前記第二の半導体パッケージの下面の間に少なくとも一つの連続的な金属の熱伝導性の経路を含む、PoP半導体パッケージ。
  2. 前記第一の半導体パッケージの上面が金属被覆されたダイ裏面を有し;
    前記第二の半導体パッケージの下面が少なくとも一つの熱伝導領域を有し;
    前記熱伝導部材は、前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記熱伝導領域の少なくとも一部とに熱伝導的に結合された少なくとも一つの熱伝導要素を有する、
    請求項1記載のPoP半導体パッケージ。
  3. 前記少なくとも一つの熱伝導要素が、前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記少なくとも一つの熱伝導領域の少なくとも一部との間に配置された熱伝導材料の一様な層を有する、請求項2記載のPoP半導体パッケージ。
  4. 熱伝導材料の前記一様な層は、前記金属被覆されたダイ裏面と、前記少なくとも一つの熱伝導領域との間でリフローされたはんだの一様な層を含む、請求項3記載のPoP半導体パッケージ。
  5. 前記少なくとも一つの熱伝導要素が複数の熱伝導要素を含み、各熱伝導要素は、前記第一の半導体パッケージの前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記少なくとも一つの熱伝導領域の少なくとも一部との間に配置され、それらに熱伝導的に結合された熱伝導材料から形成される、請求項2記載のPoP半導体パッケージ。
  6. 前記複数の熱伝導要素は複数のはんだ片を含み、前記複数のはんだ片のそれぞれは、前記金属被覆されたダイ裏面と、前記少なくとも一つの熱伝導領域のそれぞれとの間でリフローされている、請求項5記載のPoP半導体パッケージ。
  7. 前記第一の半導体パッケージの上面の前記金属被覆された部分は、銅、銅合金、金、金合金またははんだのうちの少なくとも一つを含む金属被覆層を含む、請求項2記載のPoP半導体パッケージ。
  8. 前記第一の半導体パッケージの上面の前記金属被覆された部分は、焼結可能なペースト材料または熱伝導性接着剤のうちの少なくとも一つを含む金属被覆層を含む、請求項2記載のPoP半導体パッケージ。
  9. 前記熱伝導部材が介在層を含み、前記介在層は:
    上面および下面をもつ誘電コア材料と;
    前記コア材料の上面から前記コア材料の下面まで連続的に延びる複数の熱伝導性の貫通ビアであって、前記複数の熱伝導性の貫通ビアは前記第一の半導体パッケージの上面を前記第二の半導体パッケージの下面に熱伝導的に結合する、熱伝導性の貫通ビアと;
    前記コア材料の上面から前記コア材料の下面まで連続的に延びる複数の電気伝導性の貫通ビアであって、前記複数の電気伝導性の貫通ビアは前記第一の半導体パッケージを前記第二の半導体パッケージに電気伝導的に結合する、電気伝導性の貫通ビアとを有する、
    請求項1記載のPoP半導体パッケージ。
  10. 前記複数の熱伝導性の貫通ビアは、銅または銅含有合金の少なくとも一方を含む貫通ビアを含む、請求項9記載のPoP半導体パッケージ。
  11. 前記複数の熱伝導性の貫通ビアのそれぞれが、30マイクロメートル(μm)から100μmまでの直径をもつ熱伝導性の貫通ビアを含み;
    前記複数の熱伝導性の貫通ビアは、約100マイクロメートル(μm)から約500μmまでのピッチで配置された熱伝導性の貫通ビアを含む、
    請求項9記載のPoP半導体パッケージ。
  12. 前記複数の熱伝導性の貫通ビアは、動作中に高温になる前記第一の半導体パッケージの上面の領域に近接して配置された少なくとも一つの熱伝導性の貫通ビアを含む、請求項9記載のPoP半導体パッケージ。
  13. パッケージ・オン・パッケージ(PoP)半導体パッケージ製造方法であって、
    第一の半導体パッケージの上面と第二の半導体パッケージの下面の間に熱伝導部材を配置する段階であって、前記熱伝導部材は少なくとも一つの連続的な金属の熱伝導性の部材を含む、段階と;
    前記熱伝導部材を前記第一の半導体パッケージの上面および前記第二の半導体パッケージの下面に物理的に結合する段階と;
    前記熱伝導部材を前記第一の半導体パッケージの上面および前記第二の半導体パッケージの下面に熱伝導的に結合する段階とを含む、
    方法。
  14. 第一の半導体パッケージの上面と第二の半導体パッケージの下面の間に熱伝導部材を配置する段階が:
    金属被覆されたダイ裏面を含む第一の半導体パッケージの上面と、少なくとも一つの熱伝導領域を含む第二の半導体パッケージの下面の間に前記熱伝導部材を配置することを含む、
    請求項13記載の方法。
  15. 前記熱伝導部材を前記第一の半導体パッケージの上面および前記第二の半導体パッケージの下面に熱伝導的に結合する段階が:
    前記熱伝導部材に含まれる少なくとも一つの伝導要素を、前記第一の半導体パッケージの上面に配置された前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記熱伝導領域の少なくとも一部とに、熱伝導的に結合することを含む、
    請求項14記載の方法。
  16. 前記熱伝導部材に含まれる少なくとも一つの伝導要素を、前記第一の半導体パッケージの上面に配置された前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記熱伝導領域の少なくとも一部とに、熱伝導的に結合することが:
    前記第一の半導体パッケージの上面に配置された前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記少なくとも一つの熱伝導領域の少なくとも一部との間に、熱伝導材料の一様な層を熱伝導的に結合することを含む、
    請求項15記載の方法。
  17. 前記第一の半導体パッケージの上面に配置された前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記少なくとも一つの熱伝導領域の少なくとも一部との間に、熱伝導材料の一様な層を熱伝導的に結合することが:
    前記第一の半導体パッケージの上面に配置された前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記少なくとも一つの熱伝導領域の少なくとも一部との間に、はんだの一様な層をリフローさせることを含む、
    請求項16記載の方法。
  18. 前記熱伝導部材に含まれる少なくとも一つの伝導要素を、前記第一の半導体パッケージの上面に配置された前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記熱伝導領域の少なくとも一部とに、熱伝導的に結合することが:
    前記第一の半導体パッケージの前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記少なくとも一つの熱伝導領域の少なくとも一部とに、それぞれ熱伝導材料から形成される複数の熱伝導要素のそれぞれを熱伝導的に結合することを含む、
    請求項14記載の方法。
  19. 前記第一の半導体パッケージの前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記少なくとも一つの熱伝導領域の少なくとも一部とに、それぞれ熱伝導材料から形成される複数の熱伝導要素のそれぞれを熱伝導的に結合することが:
    前記第一の半導体パッケージの上面に配置された前記金属被覆されたダイ裏面と、前記第二の半導体パッケージの下面に配置された前記少なくとも一つの熱伝導領域の少なくとも一部との間に、複数のはんだ片のそれぞれをリフローさせることを含む、
    請求項18記載の方法。
  20. パッケージ・オン・パッケージ(PoP)半導体パッケージ製造システムであって:
    第一の半導体パッケージの上面と第二の半導体パッケージの下面の間に熱伝導部材を配置する手段であって、前記熱伝導部材は少なくとも一つの連続的な金属の熱伝導性の部材を含む、手段と;
    前記熱伝導部材を前記第一の半導体パッケージの上面および前記第二の半導体パッケージの下面に物理的に結合する手段と;
    前記熱伝導部材を前記第一の半導体パッケージの上面および前記第二の半導体パッケージの下面に熱伝導的に結合する手段とを有する、
    システム。
  21. 第一の半導体パッケージの上面と第二の半導体パッケージの下面の間に熱伝導部材を配置する手段が:
    金属被覆されたダイ裏面を含む第一の半導体パッケージの上面と、少なくとも一つの熱伝導領域を含む第二の半導体パッケージの下面の間に前記熱伝導部材を配置する手段を含む、
    請求項20記載のシステム。
  22. 前記熱伝導部材を前記第一の半導体パッケージの上面および前記第二の半導体パッケージの下面に熱伝導的に結合する手段が:
    前記熱伝導部材に含まれる少なくとも一つの伝導要素を、前記第一の半導体パッケージの上面に配置された前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記熱伝導領域の少なくとも一部とに、熱伝導的に結合する手段を含む、
    請求項21記載のシステム。
  23. 前記熱伝導部材に含まれる少なくとも一つの伝導要素を、前記第一の半導体パッケージの上面に配置された前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記熱伝導領域の少なくとも一部とに、熱伝導的に結合する手段が:
    前記第一の半導体パッケージの前記金属被覆されたダイ裏面の少なくとも一部と、前記第二の半導体パッケージの下面に配置された前記少なくとも一つの熱伝導領域の少なくとも一部とに、それぞれ熱伝導材料から形成された複数の熱伝導要素のそれぞれを熱伝導的に結合する手段を含む、
    請求項22記載のシステム。
  24. 金属被覆されたダイ裏面を含む第一の半導体パッケージの上面と、少なくとも一つの熱伝導領域を含む第二の半導体パッケージの下面の間に前記熱伝導部材を配置する手段が:
    前記第一の半導体パッケージの上面および前記第二の半導体パッケージの下面に、複数の熱伝導性の貫通ビアを熱伝導的に結合する手段であって、前記複数の熱伝導性の貫通ビアのそれぞれはコア材料の上面から該コア材料の下面まで連続的に延びる、手段と;
    前記第一の半導体パッケージと前記第二の半導体パッケージの間に、複数の電気伝導性の貫通ビアを通信可能に結合する手段であって、前記複数の電気伝導性の貫通ビアのそれぞれは前記コア材料の上面から前記コア材料の下面まで連続的に延びる、手段とを含む、
    請求項20記載のシステム。
  25. 前記第一の半導体パッケージの上面および前記第二の半導体パッケージの下面に、複数の熱伝導性の貫通ビアを熱伝導的に結合する手段が:
    前記熱伝導部材の上面の少なくとも一部に金属被覆層を配置する手段と;
    前記金属被覆層を前記複数の熱伝導性の貫通ビアのそれぞれの少なくとも一部に熱伝導的に結合する手段と;
    前記金属被覆層を前記第二の半導体パッケージの下面に熱伝導的に結合する手段とを含む、
    請求項24記載のシステム。
JP2018137509A 2017-09-29 2018-07-23 熱的に結合されたパッケージ・オン・パッケージ半導体 Pending JP2019068046A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/721,235 2017-09-29
US15/721,235 US11222877B2 (en) 2017-09-29 2017-09-29 Thermally coupled package-on-package semiconductor packages

Publications (1)

Publication Number Publication Date
JP2019068046A true JP2019068046A (ja) 2019-04-25

Family

ID=65897372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018137509A Pending JP2019068046A (ja) 2017-09-29 2018-07-23 熱的に結合されたパッケージ・オン・パッケージ半導体

Country Status (3)

Country Link
US (1) US11222877B2 (ja)
JP (1) JP2019068046A (ja)
CN (1) CN109585396A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10438930B2 (en) * 2017-06-30 2019-10-08 Intel Corporation Package on package thermal transfer systems and methods
US11094625B2 (en) * 2019-01-02 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package with improved interposer structure
KR20210016216A (ko) 2019-08-02 2021-02-15 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
KR20210059470A (ko) 2019-11-15 2021-05-25 삼성전자주식회사 반도체 패키지 및 PoP 타입 패키지
KR20210073958A (ko) 2019-12-11 2021-06-21 삼성전자주식회사 반도체 패키지
US11309249B2 (en) * 2020-05-04 2022-04-19 Nanya Technology Corporation Semiconductor package with air gap and manufacturing method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270303A (ja) * 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd 積層型半導体装置
JP2010245269A (ja) * 2009-04-06 2010-10-28 Nec Corp 半導体装置
JP2010251566A (ja) * 2009-04-16 2010-11-04 Panasonic Corp 配線基板、半導体装置、半導体モジュールおよびその製造方法
US20160133613A1 (en) * 2014-11-10 2016-05-12 Sunkyoung Seo Semiconductor package and electronic device having heat dissipation
JP2016219683A (ja) * 2015-05-25 2016-12-22 ソニー株式会社 配線基板、および製造方法
US20170154878A1 (en) * 2015-11-26 2017-06-01 Jae-choon Kim Stack package and method of manufacturing the stack package

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691041A (en) * 1995-09-29 1997-11-25 International Business Machines Corporation Socket for semi-permanently connecting a solder ball grid array device using a dendrite interposer
US7705447B2 (en) * 2008-09-29 2010-04-27 Intel Corporation Input/output package architectures, and methods of using same
TWI419270B (zh) * 2011-03-24 2013-12-11 Chipmos Technologies Inc 封裝堆疊結構
CN109830466B (zh) * 2013-08-12 2023-05-26 三星电子株式会社 热界面材料层及包括热界面材料层的层叠封装件器件
US20160276308A1 (en) * 2015-03-17 2016-09-22 Samsung Electronics Co., Ltd. Thermally enhanced package-on-package structure
US10529698B2 (en) * 2017-03-15 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270303A (ja) * 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd 積層型半導体装置
JP2010245269A (ja) * 2009-04-06 2010-10-28 Nec Corp 半導体装置
JP2010251566A (ja) * 2009-04-16 2010-11-04 Panasonic Corp 配線基板、半導体装置、半導体モジュールおよびその製造方法
US20160133613A1 (en) * 2014-11-10 2016-05-12 Sunkyoung Seo Semiconductor package and electronic device having heat dissipation
JP2016219683A (ja) * 2015-05-25 2016-12-22 ソニー株式会社 配線基板、および製造方法
US20170154878A1 (en) * 2015-11-26 2017-06-01 Jae-choon Kim Stack package and method of manufacturing the stack package

Also Published As

Publication number Publication date
CN109585396A (zh) 2019-04-05
US20190103385A1 (en) 2019-04-04
US11222877B2 (en) 2022-01-11

Similar Documents

Publication Publication Date Title
JP2019068046A (ja) 熱的に結合されたパッケージ・オン・パッケージ半導体
US10163865B2 (en) Integrated circuit package assembly
TWI582920B (zh) 半導體封裝以及其之製造方法
US8941248B2 (en) Semiconductor device package and method
JP3934565B2 (ja) 半導体装置
TWI506743B (zh) 半導體裝置的熱能管理結構及其製造方法
KR20180061048A (ko) 소결-본딩 방열 구조체를 갖는 마이크로전자 모듈 및 이의 제조 방법
US20140291834A1 (en) Semiconductor devices and packages including conductive underfill material and related methods
TW498519B (en) Semiconductor device having heat spreader attached thereto and method of manufacturing the same
KR102284598B1 (ko) 패키징된 반도체 다이에 대한 내열 확산을 위한 장치 및 방법
US12002737B2 (en) Electronic package and method of fabricating the same
TWI809190B (zh) 半導體封裝
JP2013537365A (ja) ポリマー充填剤溝を有する半導体チップデバイス
JP2008244104A (ja) 半導体装置とその製造方法
US10896882B2 (en) Electronic package having heat dissipating element and method for fabricating the same
TWI391084B (zh) 具有散熱件之電路板結構
US11450597B2 (en) Semiconductor package substrate having heat dissipating metal sheet on solder pads, method for fabricating the same, and electronic package having the same
TWI733142B (zh) 電子封裝件
US10764989B1 (en) Thermal enhancement of exposed die-down package
CN113496966A (zh) 电子封装件
JP2008243966A (ja) 電子部品が実装されたプリント基板及びその製造方法
TWI802726B (zh) 電子封裝件及其承載基板與製法
CN109935557B (zh) 电子封装件及其制法
JP2007142461A (ja) 半導体装置及びその製造方法及び放熱部材の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230425