JP2019067804A - セラミックス回路基板 - Google Patents

セラミックス回路基板 Download PDF

Info

Publication number
JP2019067804A
JP2019067804A JP2017188490A JP2017188490A JP2019067804A JP 2019067804 A JP2019067804 A JP 2019067804A JP 2017188490 A JP2017188490 A JP 2017188490A JP 2017188490 A JP2017188490 A JP 2017188490A JP 2019067804 A JP2019067804 A JP 2019067804A
Authority
JP
Japan
Prior art keywords
ceramic
circuit board
metal layer
metal
ceramic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017188490A
Other languages
English (en)
Other versions
JP7027095B2 (ja
Inventor
篤士 酒井
Atsushi Sakai
篤士 酒井
秀樹 広津留
Hideki Hirotsuru
秀樹 広津留
市川　恒希
Koki Ichikawa
恒希 市川
佳孝 谷口
Yoshitaka Taniguchi
佳孝 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denka Co Ltd
Original Assignee
Denka Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denka Co Ltd filed Critical Denka Co Ltd
Priority to JP2017188490A priority Critical patent/JP7027095B2/ja
Publication of JP2019067804A publication Critical patent/JP2019067804A/ja
Application granted granted Critical
Publication of JP7027095B2 publication Critical patent/JP7027095B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

【課題】大電流に対する耐久性、放熱性、及び耐熱衝撃性を備えるセラミックス回路基板を提供すること。【解決手段】セラミックス基材１と、セラミックス基材１の両面に設けられた金属層２ａ，２ｂと、を備え、金属層２ａ，２ｂが、Ａｌを含む第一金属層２２ａ．２２ｂ及びＣｕを含む第二金属層２３ａ，２３ｂをセラミックス基材１からこの順に有しており、金属層２ａ，２ｂのうちの少なくとも一方が金属回路を形成している、セラミックス回路基板１０１。【選択図】図１

Description

本発明は、セラミックス回路基板に関し、特にパワーモジュール等の大電力電子部品の実装に好適なセラミックス回路基板に関する。
近年、ロボット、モーター等の産業機器の高性能化に伴い、インバータの大電流化及び高効率化が求められている。このような状況の下、インバータに使用されるパワーモジュールにおいて、半導体素子から発生する熱も増加の一途をたどっている。半導体素子から発生する熱を効率的に拡散させるため、良好な熱伝導性を有するセラミックス回路基板が用いられている。
パワーモジュールは、一般に、セラミックス回路基板と、セラミックス回路基板の一方の面上に設けられた半導体素子と、セラミックス回路基板の他方の面上に半田付け等により設けられ、熱伝導性に優れるＣｕ、Ｃｕ−Ｍｏ、Ｃｕ−Ｃ、Ａｌ、Ａｌ−ＳｉＣ、Ａｌ−Ｃ等からなるベース板と、ベース板のセラミックス回路基板とは反対側の面上にねじ止め等により設けられた放熱フィンと、を備える。
パワーモジュールは、当初、簡単な工作機械に使用されてきたが、最近では溶接機、電車の駆動部、電気自動車のように、より厳しい環境条件下での耐久性と更なる小型化が要求される用途で使用されるようになっている。
このような要求に対応するため、パワーモジュールに使用される半導体素子においては、従来のＳｉに代わる材料としてＳｉＣの開発が進められ、セラミックス回路基板においては、金属回路の厚みを増加させるなど、電流密度を上げるための試みがなされている。また、セラミックス回路基板の金属回路部分の材料としては、数千ボルトの高電圧、数百アンペアの高電流に対応するため、Ｃｕが主として用いられている。
しかし、このようなパワーモジュールにおいては、例えば−４５℃から２３５℃までの熱衝撃を繰り返し加えると、Ｃｕとセラミックスとの熱膨張率差に起因する熱応力による歪みがＣｕの粒界に蓄積し、この歪みがＣｕの粒界のずれを引き起こすことで、金属回路表面の表面粗さを増加させる。金属回路表面の表面粗さが増加すると、ＳｉＣ半導体素子との接合性が低下し、パワーモジュールが正常に作動しなくなることが懸念される。これに対し、金属回路部分の厚みを小さくすることで、熱衝撃に伴う金属回路表面の表面粗さの増加を抑制する（耐熱衝撃性を向上させる）ことが可能とされている（例えば、非特許文献１参照）。
国立研究開発法人新エネルギー・産業技術総合開発機構、「低酸素社会を実現する新素材パワー半導体プロジェクト」事業原簿（公開）、ｐ．ＩＩＩ−５７２（平成２７年７月１３日）
セラミックス回路基板における金属回路部分の厚みを小さくすることにより、熱衝撃に伴う金属回路表面の表面粗さの増加をある程度抑制することが可能となるものの、本発明者等の検討によれば、このようなセラミックス回路基板は、大電流に対する耐久性の低下や、放熱性の低下が起こることが判明した。
本発明は、このような実情に鑑みてなされたものであって、大電流に対する耐久性、放熱性、及び耐熱衝撃性を備えるセラミックス回路基板を提供することを目的とする。
本発明は、セラミックス基材と、セラミックス基材の両面に設けられた金属層と、を備え、金属層は、Ａｌを含む第一金属層及びＣｕを含む第二金属層をセラミックス基材からこの順に有しており、金属層のうちの少なくとも一方が金属回路を形成している、セラミックス回路基板を提供する。
セラミックス回路基板は、２３５℃の環境に３０分放置した後に−４５℃の環境に３０分放置する操作を１サイクルとして、１０００サイクルのヒートサイクル試験後において、金属層のセラミックス基材と反対側の面の表面粗さＲａが１μｍ以下であってもよい。
セラミックス基材は、ＡｌＮ、Ｓｉ３Ｎ４又はＡｌ２Ｏ３で形成されていてもよく、厚みが０．２〜１．５ｍｍであってもよい。
金属層の厚みは、０．１〜６ｍｍであってもよい。
第一金属層の端面と第二金属層の端面とは面一であってもよく、第一金属層の端面が第二金属層の端面よりも外側にはみ出していてもよい。
本発明によれば、大電流に対する耐久性、放熱性及び耐熱衝撃性を備えるセラミックス回路基板を提供することが可能となる。
セラミックス回路基板の一実施形態を示す断面図である。 セラミックス回路基板の一実施形態を示す断面図である。 パワーモジュールの一実施形態を示す断面図である。
以下、本発明のいくつかの実施形態について詳細に説明する。ただし、本発明は以下の実施形態に限定されるものではない。
図１は、セラミックス回路基板の一実施形態を示す断面図である。図１に示すように、セラミックス回路基板１０１は、セラミックス基材１と、セラミックス基材１の両面に設けられた金属層２ａ，２ｂとを有する。金属層２ａ，２ｂは、それぞれ、セラミックス基材１上に接し、Ａｌを含む第一金属層２２ａ，２２ｂ、及び第一金属層２２ａ，２２ｂ上に形成された、Ｃｕを含む第二金属層２３ａ，２３ｂから構成されている。すなわち、セラミックス基材、第一金属層及び第二金属層がこの順に積層している。金属層２ａ，２ｂのうちの少なくとも一方は、電気回路（金属回路）を形成している。
このような特徴を有するセラミックス回路基板が、熱衝撃を繰り返し加えた後であっても、金属回路表面の表面粗さの増加を抑制できる理由を、本発明者等は以下のように考えている。
まず、従来のセラミックス回路基板は、セラミックス基材にＣｕを含む金属層を接合したものであるが、上述したように熱衝撃を繰り返し受けると、Ｃｕとセラミックスとの熱膨張率差に起因する熱応力による歪みがＣｕの粒界に蓄積し、この歪みがＣｕの粒界のずれを引き起こすことで、金属回路表面の表面粗さを増加させる。これに対し、本発明に係るセラミックス回路基板は、セラミックス基材上にまずＡｌを含む第一金属層が接合しており、当該第一金属層を介してＣｕを含む第二金属層が形成されている。Ａｌとセラミックスとの熱膨張率差は大きいものの、Ａｌは柔らかい金属であるため、熱衝撃を繰り返し受けた場合であっても、Ｃｕを含む第二金属層とセラミックス基材との間に発生する熱応力を緩衝させることができると考えられる。結果としてＣｕの粒界のずれを抑制し、金属回路表面の表面粗さの増加を抑制することができたと本発明者等は考えている。
また、本発明に係るセラミックス回路基板は、上記構成とすることで金属回路表面の表面粗さの増加を抑制することができることから、従来のように金属回路部分の厚みを小さくする必要がなく、当該厚みを小さくすることに起因する大電流に対する耐久性の低下や、放熱性の低下も抑えることができると考えられる。
このようなセラミックス回路基板１０１を得るためには、例えば、セラミックス基材１は、ＡｌＮ、Ｓｉ３Ｎ４又はＡｌ２Ｏ３で形成されていることが好ましい。セラミックス基材１の厚みは、０．２〜１．５ｍｍであることが好ましく、０．２５〜１．０ｍｍであることがより好ましい。セラミックス基材１の厚みが０．２ｍｍ未満であると耐熱衝撃性が低下し、１．５ｍｍを超えると放熱性が低下する傾向がある。
また、第一金属層２２ａ，２２ｂはＡｌを含むが、Ａｌを主成分として含んでいればよい。ここで、「主成分」とは、第一金属層２２ａ，２２ｂの全体質量を基準として、７０質量％以上含まれる成分を意味する。主成分の割合は、９０質量％以上であってもよく、９５質量％以上であってもよい。また、第一金属層は、微量の不可避的不純物を含んでいてもよい。
第一金属層２２ａ，２２ｂに含まれる他の成分としては、本発明の効果を損なわない範囲であれば特に制限されるものではないが、例えば、Ｃｕ、Ｃｕ及びＭｏを含む合金、Ｃｕ及びＷを含む合金等が挙げられる。第一金属層２２ａ，２２ｂは、それぞれ同種の材料で形成されていても、異種の材料で形成されていてもよいが、セラミックス回路基板の製造を容易にする観点から、同種の材料で形成されていることが好ましい。
第一金属層２２ａ，２２ｂの厚みは、０．１〜３ｍｍであることが好ましく、０．１５〜１ｍｍであることがより好ましい。第一金属層２２ａ，２２ｂの厚みが０．１ｍｍ未満であると、Ｃｕを含む第二金属層とセラミックス基材との間に発生する熱応力を緩衝することができず、３ｍｍを超えると、セラミックス回路基板の厚みが必要以上に大きくなり、パワーモジュールの小型化の実現が困難となる。なお、第一金属層２２ａ，２２ｂの厚みは、それぞれ実質的に同じでも異なっていてもよいが、セラミックス回路基板の製造を容易にする観点から、実質的に同じであることが好ましい。
第二金属層２３ａ，２３ｂは、Ｃｕを含むが、Ｃｕを主成分として含んでいればよい。ここで、「主成分」とは、第二金属層２３ａ，２３ｂの全体質量を基準として、７０質量％以上含まれる成分を意味する。主成分の割合は、９０質量％以上であってもよく、９５質量％以上であってもよい。また、第二金属層は、微量の不可避的不純物を含んでいてもよい。
第二金属層２３ａ，２３ｂに含まれる他の成分としては、本発明の効果を損なわない範囲であれば特に制限されるものではないが、例えば、Ａｌ、Ａｌ及びＭｏを含む合金、Ｃｕ及びＷを含む合金等が挙げられる。第二金属層２３ａ，２３ｂは、それぞれ同種の材料で形成されていても、異種の材料で形成されていてもよいが、セラミックス回路基板の製造を容易にする観点から、同種の材料で形成されていることが好ましい。
第二金属層２３ａ，２３ｂの厚みは、０．２〜３ｍｍであることが好ましく、０．３〜２ｍｍであることがより好ましい。第二金属層２３ａ，２３ｂの厚みが０．２ｍｍ未満であると、大電流を流すことが困難となり、３ｍｍを超えると、発生する熱応力が大きくなり、Ａｌを含む第一金属層で熱応力を緩衝することが難しくなる可能性がある。なお、第二金属層２３ａ，２３ｂの厚みは、それぞれ実質的に同じでも異なっていてもよいが、セラミックス回路基板の製造を容易にする観点から、実質的に同じであることが好ましい。
また、金属層２ａ，２ｂの厚みは、０．１〜６ｍｍであることが好ましく、０．２〜３ｍｍであることがより好ましく、０．４〜２ｍｍであることが更に好ましく、０．５〜１ｍｍであることが特に好ましい。金属層２ａ，２ｂの厚みが０．１ｍｍ未満であると流せる電流が制限され、６ｍｍを超えると耐熱衝撃性が低下する傾向がある。金属層２ａ，２ｂの厚みは、それぞれ実質的に同じでも異なっていてもよいが、セラミックス回路基板の製造を容易にする観点から、実質的に同じであることが好ましい。
上述した本実施形態に係るセラミックス回路基板１０１は、２３５℃の環境に３０分放置した後に−４５℃の環境に３０分放置する操作を１サイクルとして、１０００サイクルのヒートサイクル試験後において、金属層の前記セラミックス基材と反対側の面の表面粗さＲａの増加を抑制することができる。上記ヒートサイクル試験後におけるＲａの値は、例えば１μｍ以下であってよく、０．９μｍ以下であってよく、０．５μｍ以下であってよい。上記Ｒａの下限値は特に制限されるものではないが、例えば０．１μｍ以上である。
本明細書において、金属層のセラミックス基材と反対側の面における表面粗さＲａは、表面粗さ測定機を用いて、ＪＩＳ−Ｂ０６０１−１９９４に準拠した方法により測定することができる。表面粗さ測定機としては、例えば、株式会社ミツトヨ製の商品名「ＳＪ−４００」を用いることができる。
セラミックス回路基板１０１は、例えば、セラミックス基材１と第一金属層２２ａ，２２ｂとを接合し、その後第二金属層２３ａ，２３ｂをそれぞれ第一金属層２２ａ，２２ｂ上に形成させることにより得ることができる。
セラミックス基材１と第一金属層２２ａ，２２ｂとを接合する方法としては、接着剤を用いて両者を接着させる接着法、活性金属法、溶射法等を単独で又は複数を組み合わせて用いる方法が挙げられる。
接着法は、接着剤を用いて両者を接着させる方法であり、セラミックス基材の両面に、例えばアクリル系接着剤で金属板を接着した後、所望によりエッチング法で回路を形成する方法である。
活性金属法は、例えば、Ａｌ−Ｃｕ−Ｍｇクラッド箔をろう材として用い、温度６３０℃でセラミックス基材の両面にＡｌ板を接合した後、所望によりエッチング法で回路を形成する方法が挙げられる。
溶射法（コールドスプレー法）は、例えば、複数の金属粒子から構成される金属紛体を１０〜２７０℃に加熱するとともに２５０〜１０５０ｍ／ｓの速度まで加速してから吹き付けることにより、セラミックス基材上に金属層を形成させる工程と、セラミックス基材及びセラミックス基材上に形成された金属層を不活性ガス雰囲気下で加熱処理する工程とを備える。溶射法によりＡｌを含む第一金属層を形成する場合は、金属紛体を構成する金属としてＡｌ粒子を用いればよい。
また、第二金属層２３ａ，２３ｂをそれぞれ第一金属層２２ａ，２２ｂ上に形成させる方法としては、上記第一金属層と同様、接着剤を用いて両者を接着させる接着法、活性金属法、溶射法等を単独で又は複数を組み合わせて用いる方法が挙げられ、ここでは重複する説明を省略する。
なお、活性金属法において、Ｃｕを含む第二金属層を形成する方法としては、例えば、Ａｇ（９０％）−Ｃｕ（１０％）−ＴｉＨ２（３．５％）のろう材を用いて、温度８００℃で上記第一金属層上にＣｕ板を接合した後、所望によりエッチング法で回路を形成する方法が挙げられる。
上述した実施形態では、金属層２ａ，２ｂは、それぞれ、第一金属層２２ａ，２２ｂ及び第二金属層２３ａ，２３ｂを有する場合について説明したが、本発明は、上記実施形態に限らず、例えば第一金属層及び第二金属層の間に他の金属層を有する等、金属層２ａ，２ｂがそれぞれ三層以上の金属層を有していてもよい。このような他の金属層を有する場合、当該金属層は、例えばＮｉを含む金属層が挙げられる。他の金属層を有することにより、Ａｌを含む第一金属層とＣｕを含む第二金属層との高温環境下における反応を抑制することができる。
また、図１に示すセラミックス回路基板１０１においては、第一金属層２２ａ，２２ｂの端面２２Ｅと第二金属層２３ａ，２３ｂの端面２３Ｅとが面一になっているが、セラミックス回路基板がより優れた耐熱衝撃性を有する観点から、図２に示すセラミックス回路基板１０２のように、第一金属層２２ａ，２２ｂの端面２２Ｅが、第二金属層２３ａ，２３ｂの端面２３Ｅよりも外側、すなわちセラミックス基材１の端部側にはみ出していてもよい。端面２２Ｅが、端面２３Ｅよりもはみ出している部分の幅は、例えば１〜１０００μｍであってもよい。
以上説明したセラミックス回路基板は、パワーモジュールにおいて好適に用いられ、大電流に対する耐久性の低下や、放熱性の低下を抑えることができる。
図３は、パワーモジュールの一実施形態を示す断面図である。図３に示すように、パワーモジュール２００は、ベース板３と、ベース板３上に第１の半田４を介して接合されたセラミックス回路基板１０３と、セラミックス回路基板１０３上に第２の半田５を介して接合された半導体素子６とを備えている。
セラミックス回路基板１０３は、セラミックス基材１と、セラミックス基材１の両面に設けられた金属層２ａ，２ｂとを備えている。ベース板３は、第１の半田４を介して金属層２ｂに接合されている。半導体素子６は、第２の半田５を介して金属層２ａの所定の部分に接合されるとともに、アルミワイヤ（アルミ線）等の金属ワイヤ７で金属層２ａの所定の部分に接合されている。なお、図３に示すパワーモジュールにおいて、金属層２ａは、電気回路（金属回路）を形成している。金属層２ｂは、金属回路を形成していてもしていなくともよい。
ベース板３上に設けられた上記の各構成要素は、例えば一面が開口した中空箱状の樹脂製の筐体８で蓋され、筐体８内に収容されている。ベース板３と筐体８との間の中空部分には、シリコーンゲル等の充填剤９が充填されている。金属層２ａの所定部分には、筐体８の外部と電気的な接続が可能なように、筐体８を貫通する電極１０が第３の半田１１を介して接合されている。
ベース板３の縁部には、パワーモジュール２００に例えば放熱部品を取り付ける際のネジ止め用の取付け穴３ａが形成されている。取付け穴３ａの数は、例えば４個以上である。ベース板３の縁部には、取付け穴３ａに代えて、ベース板３の側壁が断面Ｕ字状となるような取付け溝が形成されていてもよい。
パワーモジュール２００は、上述した本実施形態に係るセラミックス回路基板を備えるため、高耐圧、高出力等が要望される電車又は自動車の駆動インバータとして好適に用いられる。
以下、実施例を挙げて本発明について更に具体的に説明する。ただし、本発明はこれら実施例に限定されるものではない。
［実施例１］
セラミックス基材として、窒化アルミニウム（ＡｌＮ）基材（サイズ：５０ｍｍ×６０ｍｍ×０．６３５ｍｍｔ）を用いた。Ａｌ−Ｃｕ−Ｍｇクラッド箔をろう材として用い、セラミックス基材の両面に温度６３０℃にてＡｌ板（厚み０．２ｍｍ）を接合し、エッチングによりＡｌ回路を形成した。続いて、溶射法（コールドスプレー法）で厚み０．３ｍｍのＣｕ回路を積層し、温度３００℃でアニール処理を行った後、無電解Ｎｉめっきを施し、セラミックス回路基板を作製した。
［実施例２］
実施例１と同様のセラミックス基材の両面に溶射法（コールドスプレー法）で厚み０．２ｍｍのＡｌ回路を積層し、温度５００℃でアニール処理を行った。続いて、溶射法（コールドスプレー法）で厚み０．３ｍｍのＣｕ回路を積層し、温度３００℃でアニール処理を行った後、無電解Ｎｉめっきを施し、セラミックス回路基板を作製した。
［実施例３］
実施例１と同様のセラミックス基材の両面に溶射法（コールドスプレー法）で厚み０．２ｍｍのＡｌ回路を積層し、温度５００℃でアニール処理を行った後、エッチングにより回路を形成した。続いて、アクリル系接着剤でＡｌ板に回路パターンを形取ったＣｕ板（厚み０．３ｍｍ）を接着した後、無電解Ｎｉめっきを施し、セラミックス回路基板を作製した。
［比較例１］
Ａｇ−Ｃｕ−ＴｉＨ２ろう材を用い、実施例１と同様のセラミックス基材の両面に温度８００℃にてＣｕ板（厚み０．３ｍｍ）を接合し、エッチングによりＣｕ回路を形成した後、無電解Ｎｉめっきを施し、セラミックス回路基板を作製した。
［比較例２］
セラミックス基材として、窒化珪素（Ｓｉ３Ｎ４）基材（サイズ：５０ｍｍ×６０ｍｍ×０．３２ｍｍｔ）を用いた。Ａｇ−Ｃｕ−ＴｉＨ２ろう材を用い、セラミックス基材の両面に温度８００℃にてＣｕ板（厚み０．３ｍｍ）を接合し、エッチングによりＣｕ回路を形成した後、無電解Ｎｉめっきを施し、セラミックス回路基板を作製した。
［比較例３］
アクリル系接着剤を用い、比較例２と同様のセラミック基材の両面にＣｕ板（厚み０．３ｍｍ）を接着し、エッチングによりＣｕ回路を形成した後、無電解Ｎｉめっきを施し、セラミックス回路基板を作製した。
［比較例４］
実施例１と同様のセラミックス基材の両面に溶射法（コールドスプレー法）で厚み０．３ｍｍのＡｌ回路を積層し、温度５００℃でアニール処理を行った後、無電解Ｎｉめっきを施し、セラミックス回路基板を作製した。
各実施例及び比較例のセラミックス回路基板の詳細を表１に示す。
Figure 2019067804
＜表面粗さＲａの測定＞
得られたセラミックス回路基板に対し、２３５℃の環境に３０分放置した後に、−４０℃の環境に３０分放置する操作を１サイクルとして、１０００サイクルのヒートサイクル試験を行った。ヒートサイクル試験後の実施例１〜３及び比較例２〜４のセラミックス回路基板に対し、表面粗さ測定機（株式会社ミツトヨ社、商品名「ＳＪ−４００」を用いて、ＪＩＳ−Ｂ０６０１−１９９４に準拠した方法により表面粗さＲａを測定した。実施例１〜３のセラミックス回路基板は、ヒートサイクル試験後においても比較例２〜４のセラミックス回路基板と比較して、表面粗さＲａの増加を抑制することができ、耐熱衝撃性が良好であることが示された。なお、比較例１のセラミックス回路基板は、ヒートサイクル試験後に回路の剥離、セラミックス基材の破損が認められ、表面粗さＲａを測定することができなかった。
セラミックス回路基板の評価結果を、表２に示す。
Figure 2019067804
実施例１〜３及び比較例１〜４のセラミックス回路基板に、Ｓｉ半導体素子及び電極を高温半田で接合した後、Ａｌ−ＳｉＣ製ベース板を、共晶半田を用いてセラミックス回路基板に更に接合した。次に、Ａｌ線をＳｉ半導体素子とセラミックス回路基板に超音波接合して配線した後、樹脂筐体をベース板に接着剤で接着した後、樹脂筐体内にシリコーンゲルを充填してパワーモジュールを作製した。
次に、このパワーモジュールを、６本のＭ６の取り付けボルトで１４０ｍｍ×１９０ｍｍ×５０ｍｍの透明樹脂ブロックに締め付け、トルク１０Ｎで取り付けた。得られたパワーモジュールに対し、温度−４５℃×３０分と温度２３５℃×３０分を１サイクルとして１０００サイクルのヒートサイクル試験後、通電試験を行ったところ、比較例１〜４のセラミックス回路基板を用いたパワーモジュールでは、大電流に対する耐久性及び放熱性が十分とはいえず、半導体素子の温度が急上昇し、誤作動を起こした。
１…セラミックス基材、２ａ，２ｂ…金属層、２２ａ，２２ｂ…第一金属層、２３ａ，２３ｂ…第二金属層、２２Ｅ…第一金属層の端面、２３Ｅ…第二金属層の端面、１０１，１０２…セラミックス回路基板。

Claims (6)

  1. セラミックス基材と、前記セラミックス基材の両面に設けられた金属層と、を備え、前記金属層が、Ａｌを含む第一金属層及びＣｕを含む第二金属層を前記セラミックス基材からこの順に有しており、
    前記金属層のうちの少なくとも一方が金属回路を形成している、セラミックス回路基板。
  2. ２３５℃の環境に３０分放置した後に−４５℃の環境に３０分放置する操作を１サイクルとして、１０００サイクルのヒートサイクル試験後において、前記金属層の前記セラミックス基材と反対側の面の表面粗さＲａが１μｍ以下である、請求項１に記載のセラミックス回路基板。
  3. 前記セラミックス基材が、ＡｌＮ、Ｓｉ３Ｎ４又はＡｌ２Ｏ３で形成されている、請求項１又は２に記載のセラミックス回路基板。
  4. 前記セラミックス基材の厚みが０．２〜１．５ｍｍである、請求項１〜３のいずれか一項に記載のセラミックス回路基板。
  5. 前記金属層の厚みが０．１〜６ｍｍである、請求項１〜４のいずれか一項に記載のセラミックス回路基板。
  6. 前記第一金属層の端面と前記第二金属層の端面とが面一である、又は、前記第一金属層の端面が前記第二金属層の端面よりも外側にはみ出ている、請求項１〜５のいずれか一項に記載のセラミックス回路基板。
JP2017188490A 2017-09-28 2017-09-28 セラミックス回路基板 Active JP7027095B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017188490A JP7027095B2 (ja) 2017-09-28 2017-09-28 セラミックス回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017188490A JP7027095B2 (ja) 2017-09-28 2017-09-28 セラミックス回路基板

Publications (2)

Publication Number Publication Date
JP2019067804A true JP2019067804A (ja) 2019-04-25
JP7027095B2 JP7027095B2 (ja) 2022-03-01

Family

ID=66339916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017188490A Active JP7027095B2 (ja) 2017-09-28 2017-09-28 セラミックス回路基板

Country Status (1)

Country Link
JP (1) JP7027095B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022163658A1 (ja) * 2021-01-27 2022-08-04 京セラ株式会社 発熱素子配置用基板、加熱モジュール及び加熱装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013018190A (ja) * 2011-07-11 2013-01-31 Nhk Spring Co Ltd 積層体及び積層体の製造方法
JP2015086085A (ja) * 2013-10-28 2015-05-07 日本発條株式会社 積層体、絶縁性冷却板、パワーモジュールおよび積層体の製造方法
JP2015211125A (ja) * 2014-04-25 2015-11-24 三菱マテリアル株式会社 パワーモジュール用基板及びヒートシンク付パワーモジュール用基板並びにヒートシンク付パワーモジュール
WO2017006661A1 (ja) * 2015-07-09 2017-01-12 株式会社東芝 セラミックス金属回路基板およびそれを用いた半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013018190A (ja) * 2011-07-11 2013-01-31 Nhk Spring Co Ltd 積層体及び積層体の製造方法
JP2015086085A (ja) * 2013-10-28 2015-05-07 日本発條株式会社 積層体、絶縁性冷却板、パワーモジュールおよび積層体の製造方法
JP2015211125A (ja) * 2014-04-25 2015-11-24 三菱マテリアル株式会社 パワーモジュール用基板及びヒートシンク付パワーモジュール用基板並びにヒートシンク付パワーモジュール
WO2017006661A1 (ja) * 2015-07-09 2017-01-12 株式会社東芝 セラミックス金属回路基板およびそれを用いた半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022163658A1 (ja) * 2021-01-27 2022-08-04 京セラ株式会社 発熱素子配置用基板、加熱モジュール及び加熱装置

Also Published As

Publication number Publication date
JP7027095B2 (ja) 2022-03-01

Similar Documents

Publication Publication Date Title
JP4610414B2 (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
JP6601512B2 (ja) ヒートシンク付きパワーモジュール用基板及びパワーモジュール
JP2002203942A (ja) パワー半導体モジュール
CN110998839B (zh) 功率模块
JP7027094B2 (ja) 放熱部品付きパワーモジュール
JP2006100640A (ja) セラミックス回路基板及びこれを用いたパワー半導体モジュール
JP2006269966A (ja) 配線基板およびその製造方法
JP7211949B2 (ja) セラミックス回路基板
CN108140706B (zh) 带制冷器的发光模块及带制冷器的发光模块的制造方法
JP2004356625A (ja) 半導体装置及びその製造方法
JP2021185639A (ja) パワーモジュール
JP2004158659A (ja) モジュール構造体とそれを用いたモジュール
JP6503796B2 (ja) ヒートシンク付パワーモジュール用基板及びパワーモジュール
JP2019067804A (ja) セラミックス回路基板
JP7299672B2 (ja) セラミックス回路基板及びその製造方法
JP2012191004A (ja) パワーモジュール用基板の製造方法及びパワーモジュール用基板
JP6565735B2 (ja) パワーモジュール用基板及びパワーモジュール並びにパワーモジュール用基板の製造方法
JP2019033131A (ja) セラミックス回路基板
JP7063559B2 (ja) ベース板及びパワーモジュール
JP2004327732A (ja) セラミック回路基板及び電気回路モジュール
JP2004343035A (ja) 放熱部品、回路基板および半導体装置
JP7299671B2 (ja) セラミックス回路基板
JPH08222670A (ja) 半導体素子搭載用パッケージ
JP2001244407A (ja) 半導体装置
JP2002093968A (ja) モジュール構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220216

R150 Certificate of patent or registration of utility model

Ref document number: 7027095

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150