JP2019004064A - マルチビーム型半導体レーザ素子およびマルチビーム型半導体レーザ装置 - Google Patents

Abstract

【課題】狭ピッチで、かつビームの独立駆動を安定して行うことができるマルチビーム型半導体レーザ素子およびマルチビーム型半導体レーザ装置を提供する。【解決手段】マルチビーム型半導体レーザ素子（半導体チップ）２０は、半導体基板２１上に形成された、ｎ型クラッド層２２、活性層２３、ｐ型第１クラッド層２４およびｐ型第２クラッド層２５を含む半導体層を具備する。また、この半導体チップ２０は、ｐ型第２クラッド層２５に形成された、前方端面から後方端面に亘り光の出射方向に沿って延伸するとともに、上記光の出射方向に直交する方向に沿って順に並んで形成される複数のリッジ部２７と、複数のリッジ部２７上にそれぞれ形成された複数の導電層３０および３１と、第２導電層３１のサブマウントに接合されるべき面に、上記光の出射方向に沿って形成された凹状部３２と、を備える。【選択図】 図２

Description

本発明は、マルチビーム型半導体レーザ素子およびマルチビーム型半導体レーザ装置に関する。

従来、複数のエミッタ（発光点）を有するマルチビーム型半導体レーザ素子（半導体チップ）をジャンクションダウン実装によりサブマウントに接合するマルチビーム型半導体レーザ装置が知られている。このようなマルチビーム型半導体レーザ装置では、多ビームの独立駆動が行われており、複数のエミッタにそれぞれ対応したリッジ部には、各々が電気的にアイソレーションされた電極が形成されている必要がある。
例えば特許文献１には、マルチビーム型半導体レーザ装置において、半導体チップの表面電極の上面に形成された導電層の幅（電極幅）よりも、サブマウント電極の表面に形成された半田の幅（半田幅）を広くする点が開示されている。このように、半田幅を電極幅よりも広くすることで、溶融接合時に余分な半田が発生しても、電極と接触しない半田領域全体に亘って余剰な半田を広げ、局所的なはみ出しを抑制し、半田玉を発生し難くしている。これにより、半田玉が隣接するエミッタの電極と接触しショートしてしまうことを抑制している。

特開２０１４−２２４８１号公報

しかしながら、マルチビーム型半導体レーザ装置では、近年、更なる狭ピッチ化（例えばビームピッチ４０μｍ以下）が求められている。互いに隣接するエミッタ間の距離が近くなるほど、半田幅を電極幅よりも広く取ることが困難となるため、溶融接合時における半田玉の発生を抑制することが困難となる。
そこで、本発明は、狭ピッチで、かつビームの独立駆動を安定して行うことができるマルチビーム型半導体レーザ素子およびマルチビーム型半導体レーザ装置を提供することを課題としている。

上記課題を解決するために、本発明に係るマルチビーム型半導体レーザ素子の一態様は、半導体基板上に形成された、第１クラッド層、活性層および第２クラッド層を含む半導体層を具備するマルチビーム型半導体レーザ素子であって、前記第２クラッド層に形成された、前方端面から後方端面に亘り光の出射方向に沿って延伸するとともに、前記出射方向に直交する方向に沿って順に並んで形成される複数のリッジ部と、前記複数のリッジ部上にそれぞれ形成された複数の導電層と、前記導電層のサブマウントに接合されるべき面に、前記光の出射方向に沿って形成された凹状部と、を備える。

このように、導電層のサブマウントに接合されるべき面に凹状部が形成されているため、実装時に半田を介して導電層とサブマウントとを接合する場合に、余剰な半田を凹状部に収納させることができる。そのため、余剰な半田が外側に押し出されて半田玉となることを抑制することができる。したがって、形成された半田玉が隣接するエミッタの電極等に接触することを抑制し、互いに隣接するエミッタ間のショートを適切に抑制することができる。その結果、レーザの独立駆動を安定して行うことができる。また、半田幅を広くとらなくても、凹状部によって余剰な半田を収納することができるので、狭ピッチに対応することができる。

また、上記のマルチビーム型半導体レーザ素子において、前記導電層は、第１導電層と、該第１導電層上に形成された第２導電層とを含み、前記凹状部は、前記第２導電層に形成されていてもよい。
このように、導電層を第１導電層と第２導電層との少なくとも２段構造とした場合、第２導電層をリッジ部の上方からずらし、実装時にリッジ部に応力が及び難くすることができる。その結果、上記応力による偏光角回転や偏光角のビーム間相対差を小さくすることが可能となり、光学特性を安定させることができる。また、この場合、第２導電層がリッジ部の上方がずれた位置となるために、第２導電層が隣接するエミッタに近づくことになるが、第２導電層に凹状部が形成されているため、実装時における半田玉の形成を適切に抑制することができ、エミッタ間のショートを適切に抑制することができる。

さらに、上記のマルチビーム型半導体レーザ素子において、前記凹状部は、前記前方端面側および前記後方端面側の少なくとも一方に閉塞部が形成されていてもよい。
この場合、実装時に凹状部に引きこまれた半田が凹状部の端面から押し出されることを防止することができる。これにより、凹状部の端面から押し出された半田がレーザ光の出射面を遮蔽してしまうといった事態を回避することができる。

また、上記のマルチビーム型半導体レーザ素子において、前記凹状部の側面に開口部が形成されていてもよい。ここで、凹状部の側面とは、当該凹状部が延伸する方向に対して直交する方向に対向する面である。このように、凹状部の側面に開口部を形成することで、当該開口部から凹状部内の空気を抜くことができ、半田を凹状部に引きこみやすくなる。
さらに、上記のマルチビーム型半導体レーザ素子において、前記開口部は、前記光の出射方向に対して直交する方向に対向する２つの側面のうち、電気的に導通している前記リッジ部に近い側の側面に形成されていてもよい。この場合、凹状部に引きこまれた半田が開口部から押し出されてしまった場合であっても、当該半田は、電気的に導通している電極等に接触することになり、隣接するエミッタ間で電気的にショートすることはない。

また、上記のマルチビーム型半導体レーザ素子において、前記半導体基板および前記半導体層の少なくとも一方に、前記凹状部に対応する凹部が形成されていてもよい。このように、導電層の下地となる面に凹部が形成されている場合、当該凹部を覆うように導電層を配置することで、導電層の最表面に凹部の形状を反映させた凹状部を形成することができる。
さらに、上記のマルチビーム型半導体レーザ素子において、前記導電層のサブマウントに接合されるべき面における前記凹状部の周囲は、前記凹状部の内表面に対して半田の濡れ性の悪い材料により構成されていてもよい。この場合、凹状部に半田が引きこみ易くなり、より適切に半田玉の形成を抑制することができる。

また、本発明に係るマルチビーム型半導体レーザ装置の一態様は、マルチビーム型半導体レーザ素子と、該マルチビーム型半導体レーザ素子が半田層を介して搭載されたサブマウントと、を備えるマルチビーム型半導体レーザ装置であって、前記マルチビーム型半導体レーザ素子は、半導体基板上に形成された、第１クラッド層、活性層および第２クラッド層を含む半導体層と、前記第２クラッド層に形成された、前方端面から後方端面に亘り光の出射方向に沿って延伸するとともに、前記出射方向に直交する方向に沿って順に並んで形成される複数のリッジ部と、前記複数のリッジ部上にそれぞれ形成された複数の導電層と、を備えており、前記サブマウントは、前記複数のリッジ部にそれぞれ対応して形成され、前記半田層を介して前記導電層と接合される複数の電極部を備え、前記導電層の前記半田層と接する面および前記電極部の前記半田層と接する面の少なくとも一方に凹状部が形成されている。

このように、導電層の半田層と接する面および電極部の半田層と接する面の少なくとも一方に凹状部が形成されているため、実装時に半田を介して導電層とサブマウントとを接合する場合に、余剰な半田は凹状部に収納させることができる。そのため、余剰な半田が外側に押し出されて半田玉となることを抑制することができる。したがって、形成された半田玉が隣接するエミッタの電極等に接触することを抑制し、互いに隣接するエミッタ間のショートを適切に抑制することができる。その結果、レーザの独立駆動を安定して行うことができる。また、半田幅を広くとらなくても、凹状部によって余剰な半田を収納することができるので、狭ピッチに対応することができる。
さらに、上記のマルチビーム型半導体レーザ装置において、前記光の出射方向に対して直交する方向において、前記半田層の幅が前記導電層の幅以下であってもよい。これにより、更なる狭ピッチ化に対応することができる。

また、本発明に係るマルチビーム型半導体レーザ素子の製造方法の一態様は、半導体基板上に形成された、第１クラッド層、活性層および第２クラッド層を含む半導体層を具備するマルチビーム型半導体レーザ素子の製造方法であって、前記第２クラッド層に、前方端面から後方端面に亘り光の出射方向に沿って延伸するとともに、前記出射方向に直交する方向に沿って順に並んだ複数のリッジ部を形成する工程と、前記複数のリッジ部上にそれぞれ導電層を形成する工程と、前記導電層のサブマウントに接合されるべき面に、前記光の出射方向に沿って凹状部を形成する工程と、を含む。
これにより、狭ピッチで、かつビームの独立駆動を安定して行うことができるマルチビーム型半導体レーザ素子を製造することができる。

本発明によれば、互いに隣接するリッジ部の距離が狭い場合であっても、当該リッジ部間における半田玉によるショート不良を抑制することができる。したがって、狭ピッチで、かつビームの独立駆動を安定して行うことができるマルチビーム型半導体レーザ素子およびマルチビーム型半導体レーザ装置を実現することができる。

本実施形態におけるマルチビーム型半導体レーザ装置の全体構成図である。 マルチビーム型半導体レーザ素子の構成を示す断面図である。 凹状部の一例を示す平面図である。 凹状部の一例を示す平面図である。 凹状部の一例を示す側面図である。 凹状部の概念図である。 凹状部の概念図である。 凹状部の製法の一例である。 隣接するエミッタ間のショート不良を説明するための図である。 マルチビーム型半導体レーザ装置の別の例を示す断面図である。 マルチビーム型半導体レーザ装置の別の例を示す断面図である。

以下、本発明の実施の形態を図面に基づいて説明する。
なお、以下に説明する実施形態は、本発明の実現手段としての一例であり、本発明が適用される装置の構成や各種条件によって適宜修正又は変更されるべきものであり、本発明は以下の実施形態に限定されるものではない。また、以下に説明する図面において、同一または機能的に同様の構成要素については同一符号を付し、その繰り返しの説明は省略する。さらに、各図面は、以下の説明と併せて参照したときに分かりやすいように示したものであり、必ずしも一定の比率の縮尺で描かれていない。

図１は、本実施形態におけるマルチビーム型半導体レーザ装置（以下、単に「半導体レーザ装置」という。）１００の構成例を示す図である。本実施形態における半導体レーザ装置１００は、例えばレーザプリンタや複写機などの画像印刷機器の光源として用いることができる。
半導体レーザ装置１００は、サブマウント１０と、マルチビーム型半導体レーザ素子（以下、「半導体チップ」という。）２０と、を備える。
サブマウント１０は、半導体チップ２０を支持するための支持基板である。サブマウント１０は、例えばＡｌＮ、ＳｉＣ等のセラミックにより構成することができる。半導体チップ２０は、ジャンクションダウン方式によりサブマウント１０に実装される。

半導体チップ２０は、本実施形態では、４個のエミッタ（発光点）を具備する４ビーム半導体レーザ素子であり、基板上に、活性層を含む複数の半導体層が積層された構成を有する。例えば、半導体チップ２０は、ｎ型半導体基板上に、少なくともｎ型クラッド層（第１クラッド層）、活性層、ｐ型クラッド層（第２クラッド層）およびｐ型コンタクト層が、この順に積層された構成を有することができる。半導体チップ２０の具体的構成については後述する。半導体チップ２０は、所定の注入電流が供給されることで、その両端面（図１では上下端面）から所定の発振波長を有するレーザ光を出射する。なお、半導体チップ２０が発するレーザ光の発振波長は特に限定されない。

半導体チップ２０が載置されたサブマウント１０は、ヒートシンク部４０に接合されている。ヒートシンク部４０は、円盤状のステム４１の円形状の表面の中央部近傍に設けられている。本実施形態では、サブマウント１０は、半導体チップ２０から出射されるレーザ光の出射方向が、ステム４１の円形状の表面に対して垂直な方向に一致するよう、ヒートシンク部４０に接合されている。また、このときサブマウント１０は、半導体チップ２０の発光点がステム４１の円形状の表面の略中央に位置するよう、ヒートシンク部４０に接合されていてもよい。

そして、サブマウント１０、半導体チップ２０およびヒートシンク部４０は、周辺のリードピンやワイヤと共に円筒状のキャップ４２によって覆われている。このキャップ４２は、半導体チップ２０やワイヤ等を保護することを目的として装着される。キャップ４２上面の中央部に形成された開口部には、光取出し窓４３が設けられており、半導体チップ２０の上端面から出射されたレーザ光は、光取出し窓４３を透過して半導体レーザ装置１００の外部に出射される。
ヒートシンク部４０は、高放熱金属材料（例えはＣｕなど）により構成されており、発光時に半導体チップ２０が発する熱は、サブマウント１０を介してヒートシンク部４０に伝達され、放熱される。

次に、半導体チップ２０の具体的構成について説明する。
図２は、半導体チップ２０の具体的構成を示す要部断面図である。この図２に示すように、半導体チップ２０は、半導体基板２１と、半導体基板２１の主面上に積層された複数の半導体層とを備える。ここで、半導体基板２１は、例えばＧａＡｓ基板とすることができる。また、半導体層は、例えば有機金属気相成長（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ）法によって堆積されたｎ型クラッド層２２、活性層２３、ｐ型第１クラッド層２４、ｐ型第２クラッド層２５およびｐ型コンタクト層２６を含む。ここで、ｎ型クラッド層２２が第１クラッド層に対応し、ｐ型第１クラッド層２４およびｐ型第２クラッド層２５が第２クラッド層に対応している。
ｎ型クラッド層２２は、例えばＡｌＧａＩｎＰにより構成されている。活性層２３は、例えばＡｌＧａＩｎＰからなる障壁層とＧａＩｎＰ層からなる井戸層とを交互に積層した多重量子井戸（ Multi Quantum Well：ＭＱＷ）構造により構成されている。ｐ型第１クラッド層２４およびｐ型第２クラッド層２５は、それぞれ例えばＡｌＧａＩｎＰにより構成され、ｐ型コンタクト層２６は、例えばＧａＡｓにより構成されている。

ｐ型第２クラッド層２５には、凸形の断面形状を有し、互いに平行に延在する複数のリッジ部（メサストライプ）２７が形成されている。本実施形態では、半導体チップ２０は４ビーム半導体レーザ素子であるため、ｐ型第２クラッド層２５には４本のリッジ部２７が形成されている。なお、図２では、４本のリッジ部２７のうち、２本のリッジ部２７が示されている。これら複数のリッジ部２７は、各々が一つのエミッタに対応している。
リッジ部２７は、前方端面から後方端面に亘り光の出射方向（共振器方向）に沿って延伸するとともに、ｐ型第２クラッド層２５上の平面内において、上記光の出射方向（共振器方向）に直交する方向に沿って順に並んで形成されている。
ｐ型コンタクト層２６は、リッジ部２７を構成するｐ型第２クラッド層２５のそれぞれの上部に形成されている。すなわち、リッジ部２７は、ｐ型第２クラッド層２５とｐ型コンタクト層２６との２層構造になっている。

ｐ型第２クラッド層２５の表面およびリッジ部２７には、例えば酸化シリコンからなるパッシベーション膜（絶縁酸化膜）２８が形成されている。ただし、リッジ部２７の頂部（図２では下面）となる領域には、パッシベーション膜２８は形成されておらず、当該頂部においてはｐ型コンタクト層２６が露出している。そして、ｐ型コンタクト層２６の表面上およびパッシベーション膜２８の表面上には、ｐ型コンタクト層２６にオーミック接続されたｐ型の表面電極２９が形成されている。表面電極２９は、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｎｉ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕのうち少なくとも１つを含んで構成されている。例えば、表面電極２９は、Ｔｉ膜、Ｐｔ膜およびＡｕ膜を半導体基板２１に近い方から順次積層した多層金属膜とすることができる。

表面電極２９上には、導電層が形成されている。本実施形態では、当該導電層は、表面電極２９上に形成された第１導電層（１段目厚膜電極）３０と、第１導電層３０上の一部に形成された、第１導電層３０よりも面積の小さい第２導電層（２段目厚膜電極）３１とからなる。第１導電層３０および第２導電層３１は、例えばメッキ法によって形成される金（Ａｕ）の層である。また、第２導電層３１のサブマウント１０に接合されるべき面（図２では下面）には、凹状部３２が形成されている。さらに、半導体基板２１の裏面（図２では上面）には、ｎ型の裏面電極３３が形成されている。裏面電極３３は、上述した表面電極２９と同様の構成とすることができる。

半導体チップ２０は、表面電極２９と裏面電極３３とに所定の電流が注入されたとき、４個のリッジ部２７のそれぞれの下部の活性層２３が発光点となり、例えば６５０ｎｍの発振波長を有する赤色レーザビームを発振する。そして、その赤色レーザビームは、リッジ部２７の延在方向に直交する面である半導体チップ２０の両端面（共振器端面）からそれぞれ出射され、そのうちの前方光が図１に示すキャップ４２の光取出し窓４３を通じてＣＡＮパッケージの外部に出射される。

一方、サブマウント１０のチップ実装面（図２の上面）には、例えばＴｉ膜の上にＰｔ膜およびＡｕ膜を順次積層した多層金属膜からなる４個のサブマウント電極（電極部）１２が形成されている。これら４個のサブマウント電極１２は、半導体チップ２０をサブマウント１０に実装したときに、半導体チップ２０のリッジ部２７にそれぞれ対応して配置されている。具体的には、各サブマウント電極１２は、各第２導電層３１に対向するように配置されている。

また、サブマウント電極１２のそれぞれの表面には、例えばＡｕＳｎ等からなる半田層１３が形成されている。ここで、複数のリッジ部２７の配列方向（ｐ型第２クラッド層２５上の平面内において、共振器方向に直交する方向）において、サブマウント電極１２の表面に形成された半田層１３の幅は、第２導電層３１の幅と同等かそれ以下となっている。つまり、第２導電層３１の幅をＷ、半田層１３の幅をＬとしたとき、Ｗ≧Ｌの関係が成り立つ。
半導体チップ２０の表面電極２９と、サブマウント１０のサブマウント電極１２とは、半田層１３と第２導電層３１とを溶融接合することによって電気的に接続される。

上述したように、本実施形態では、第２導電層３１のサブマウント１０と接合されるべき面（接合面）に凹状部３２が形成されている。したがって、溶融接合時に発生し得る半田層１３の余剰な半田は、凹状部３２に収納され、第２導電層３１の外側に押し出されることが抑制される。つまり、半田玉の形成を抑制することができる。これにより、半田玉が隣接するエミッタの電極等（例えば、第１導電層３０）に接触することを抑制し、互いに隣接するエミッタ間で電気的にショートすることを抑制することができる。その結果、各ビームの独立駆動を安定して行うことができる。また、組み立て歩留りの低下も抑制することができる。

図３は、凹状部３２の一例を示す平面図である。この図３は、図２の上方から第２導電層３１を見た図である。この図３に示すように、凹状部３２は、光の出射方向（共振器方向）に沿って形成され、その両端が閉じた構成とすることができる。このように、凹状部３２の共振器方向における両端に閉塞部が形成されていることにより、溶融接合時に凹状部３２に引きこまれた半田が共振器端面側から押し出されることを防止することができる。これにより、共振器端面側から押し出された半田がレーザ出射面を遮蔽してしまうといった事態を回避することができる。なお、上記閉塞部は、前方端面側および後方端面側のいずれか一方にのみ形成されていてもよい。

また、凹状部３２には、図４に示すように、その側面に空気抜きのための開口部３２ａが形成されていてもよい。ここで、凹状部３２の側面とは、凹状部３２が延伸する方向に対して直交する方向に対向する面である。このように、凹状部３２に開口部３２ａを設けることで、凹状部３２が半田を内包し易くなり、より適切に半田玉の形成を抑制することができる。なお、開口部３２ａの位置および大きさは、図４に示す位置および大きさに限定されるものではなく、任意の位置および大きさとすることができる。図４では、開口部３２ａは、共振器方向における略中央位置に１つだけ設けられているが、開口部３２ａは複数設けられていてもよい。
ただし、開口部３２ａは、図５に示すように、共振器方向に直交する方向に対向する２つの側面のうち、第２導電層３１が電気的に導通しているリッジ部２７に近い側の側面に形成されていることが好ましい。この場合、開口部３２ａから空気とともに半田が押し出された場合であっても、ショート不良の問題は発生しない。このように、開口部３２ａを、第２導電層３１が電気的に導通しているリッジ部２７に近い側の側面に形成する場合、共振器方向の両端が閉じていれば、例えば、上記側面の全面が開口していてもよい。

また、凹状部３２は、任意の製法で形成することができる。例えば、凹状部３２は、多段メッキにより形成することができる。すなわち、フォトリソグラフィ工程とレジストの開口部にのみメッキを成膜する工程とを繰り返し、上層にいくほどレジスト開口部の面積を狭くする製法により、凹状部３２を形成することができる。ここで、図２に示すように、凹状部３２の共振器方向に直交する断面形状を半月状とする場合には、多段メッキ後、段を滑らかにするためのエッチングを行ってもよい。なお、凹状部３２の製法は上記に限定されるものではなく、例えば、エッチングストップ層を設けてウェットエッチングする方法や、厚膜の導電層を成膜した後、フォトリソグラフィ工程で凹状部になるべき範囲を開口させ、その後、ドライエッチング（イオンミリング等）やウェットエッチングを行い、レジスト開口部の導電層を凹ませる方法などを用いることもできる。

さらに、凹状部３２は、別の製法により形成することもできる。例えば、第２導電層３１が成膜される面にくぼみ（凹部）を形成しておき、その上に第２導電層３１を成膜することで、上記くぼみの形状を反映した凹状部３２を有する第２導電層３１を形成するようにしてもよい。
図６は、ｐ型第２クラッド層２５にくぼみ２５ａを形成して凹状部３２を形成する場合の概念図である。この図６に示すように、くぼみ２５ａが形成されたｐ型第２クラッド層２５上に第１導電層３０を成膜することで、第１導電層３０に、くぼみ２５ａを反映したくぼみ３０ａを形成する。そして、くぼみ３０ａが形成された第１導電層３０上に第２導電層３１を成膜することで、第２導電層３１に、くぼみ３０ａを反映した凹状部３２を形成するようにしてもよい。

なお、ｐ型第２クラッド層２５にくぼみ２５ａを形成するのではなく、図７に示すように、第１導電層３０を断続的に成膜することでくぼみ３０ａを形成したり、第１導電層３０に凹状のくぼみ３０ａを形成したりすることでも、同様に凹状部３２を形成することができる。また、図６では、ｐ型第２クラッド層２５にくぼみ２５ａを形成する場合について説明したが、半導体基板２１やｐ型第２クラッド層２５よりも半導体基板２１に近い半導体層にくぼみを形成し、そのくぼみを維持したまま最表面である第２導電層３１の表面に凹状部３２を形成するようにしてもよい。
このように、凹状部３２の共振器方向に直交する断面形状は、図２に示すような半月状に限定されるものではなく、図６および図７に示すような矩形状または略矩形状であってもよい。なお、当該断面形状は上記に限定されるものではなく、任意の形状であってよい。

また、第２導電層３１の半田層１３との接合面における凹状部３２の周囲は、凹状部３２の内表面に対して半田の濡れ性の悪い材料により構成されていることが好ましい。ここで、凹状部３２の周囲とは、第２導電層３１の表面のうち凹状部３２以外の領域である。
この場合、例えば図８（ａ）に示すように、まず、第２導電層３１上に、第２導電層３１を構成する材料（例えばＡｕ）よりも濡れ性の悪い材料３１ａ（例えば、Ｐｔ、Ｔｉ、Ｎｉなど）を成膜し、凹状部３２の形成領域以外をレジストＲで覆い、エッチングにより凹状部３２を形成する。そして、レジストＲを除去すれば、図８（ｂ）に示すように、上記接合面における凹状部３２の周囲に濡れ性の悪い材料３１ａが配置された構成とすることができる。
また、さらにフォトリソグラフィとエッチングとを行い、図８（ｃ）に示すように、第２導電層３１の底面部の濡れ性の悪い材料３１ａを除去してもよい。

これにより、より凹状部３２に半田を引きこみ易くすることができる。なお、凹状部３２の周囲に濡れ性の悪い材料を配置するのではなく、凹状部３２の内表面を、凹状部３２の周囲に対して濡れ性の良い材料で被覆してもよい。また、凹状部３２に半田を引きこみ易くするための製法は、上記に限定されるものではない。例えば、プラズマクリーニングやエキシマレーザ照射等により凹状部３２の内表面の表面改質を行うこともできる。

以下、本実施形態における半導体レーザ装置１００の製造方法について説明する。
はじめに、半導体チップ２０の製造方法について説明する。半導体チップ２０の製造に際しては、まずＭＯＣＶＤやＬＰＥ（Liquid Phase Epitaxy）法などを用い、半導体基板２１上にｎ型クラッド層２２、活性層２３、ｐ型第１クラッド層２４、ｐ型第２クラッド層２５およびｐ型コンタクト層２６を順次積層成膜する。
次に、ｐ型コンタクト層２６上に酸化膜を成膜し、フォトリソグラフィとエッチングのプロセスを用いて酸化膜をパターン化し、そのパターンに沿ってｐ型第２クラッド層２５およびｐ型コンタクト層２６をエッチングする。これにより、複数（本実施形態では４個）のリッジ部２７が形成される。

次に、パッシベーション膜２８をウェハ全面に成膜し、フォトリソグラフィとエッチングとにより、各リッジ部２７の上面となる領域に形成されたパッシベーション膜２８を取り除き、かかる領域のｐ型コンタクト層２６を露出させる。そして、その上に、表面電極２９をウェハ全面に成膜し、所定の形状に形成する。続いて、表面電極２９上に、第１導電層３０および第２導電層３１を、例えば金メッキ法によりそれぞれ所定の形状に成膜する。また、このとき、第２導電層３１の成膜後もしくは同時に、凹状部３２を形成する。これにより、ｐ側のプロセスが完了する。

次に、ｎ側のプロセスについて説明する。まずウェハを、デバイス面（本実施形態ではｐ側）を下に向けた状態で固定し、半導体基板２１の裏面（本実施形態ではｎ側）を所望の厚さとなるように研磨する。そして、研磨した面に裏面電極３３を形成する。
最後に、ウェハをチップ化することで本実施形態に係る半導体チップ２０が完成する。
なお、裏面電極３３の形成後、裏面電極３３上にも導電層（厚膜電極）を形成してもよい。このように、裏面電極３３上にも導電層を形成することで、デバイス面側が極端に多層かつ厚膜構造となることに起因するウェハやチップの反りを低減する効果が得られる。

次に、半導体レーザ装置１００の製造方法について説明する。
まず、サブマウント１０のサブマウント電極１２上に、半田層１３を所定の形状に形成する。このとき、半田層１３の幅Ｌは、第２導電層３１の幅Ｗと同等またはそれ以下とする。
サブマウント１０に半導体チップ２０を実装する際には、ＣＣＤカメラ等を用いてサブマウント１０に形成された認識パターンと半導体チップ２０に形成された認識パターンとを認識する。そして、認識した両者の認識パターンの位置合わせを行って、半導体チップ２０をジャンクションダウン方式でサブマウント１０に実装する。サブマウント１０のサブマウント電極１２は、半導体チップ２０の第２導電層３１に対向する位置にそれぞれ形成されており、これら第２導電層３１がサブマウント電極１２上に形成された半田層１３に接合されることで、半導体チップ２０の表面電極２９とサブマウント電極１２とが電気的に接続される。

半導体チップ２０がサブマウント１０に接合された後は、半導体チップ２０をサブマウント１０と共に半導体レーザ装置１００を構成する円盤状のステム４１に接合する。具体的には、半導体チップ２０が接合されたサブマウント１０は、半田等を介してステム４１に設けられたヒートシンク４０に接合される。次に、ワイヤボンディングにより半導体チップ２０の表面電極２９および裏面電極３３への通電を可能とし、最後に、ステム４１の円盤状の表面に円筒状のキャップ４２を装着し、溶接などにより気密封止する。以上の工程により、半導体レーザ装置１００が完成する。

以上のように、本実施形態におけるマルチビーム型半導体レーザ素子（半導体チップ）２０は、半導体基板２１上に形成された、ｎ型クラッド層２２、活性層２３、ｐ型第１クラッド層２４およびｐ型第２クラッド層２５を含む半導体層と、複数のエミッタにそれぞれ対応してｐ型第２クラッド層２５に形成された、共振器方向に延在する複数のリッジ部２７と、複数のリッジ部２７上にそれぞれ形成された複数の表面電極２９と、複数の表面電極２９上にそれぞれ形成された複数の導電層と、を備える。ここで、導電層は、表面電極２９上に形成された第１導電層３０と、第１導電層３０上に形成された第２導電層３１とを含んで構成することができる。そして、第２導電層３１のサブマウントに接合されるべき面には、凹状部３２が設けられている。

このように、第２導電層３１のサブマウントに接合されるべき面に凹状部３２が形成されているため、実装時に半田層１３を介して第２導電層３１とサブマウント１０のサブマウント電極１２とを接合する場合に、半田層１３の余剰な半田を凹状部３２に収納させることができる。そのため、余剰な半田が外側に押し出されて半田玉となることを抑制することができる。したがって、形成された半田玉が隣接するエミッタの電極等に接触することを抑制し、互いに隣接するエミッタ間のショートを適切に抑制することができる。その結果、レーザの独立駆動を安定して行うことができる。また、半田幅を広くとらなくても、凹状部３２によって余剰な半田を収納することができるので、狭ピッチに対応することができる。

ところで、半田玉の発生を抑制するために、半田幅を、半導体チップの表面電極上に形成される導電層の幅よりも広くすることが考えられている。この場合、溶融接合時に発生する余剰な半田は、外側に押し出されるが、半田幅が電極幅よりも広いため、電極と接触しない半田領域全体に亘って余剰な半田が広がり、半田の局所的なはみ出しが抑制され、半田玉が発生し難い。しかしながら、市場からの要求としては、更なる狭ピッチ化が求められており、このような狭ピッチの半導体レーザ装置では、半田幅を電極幅よりも広く取ることが困難である。そのため、半田玉の形成を適切に抑制することが困難となる。
つまり、図９に示すように、狭ピッチの半導体レーザ装置において、本実施形態のような凹状部３２が形成されていない第２導電層１３１を用いた場合、余剰な半田が半田玉となって隣接するエミッタの電極等（図９では第１導電層３０）と接触しショートしてしまう。

これに対して、本実施形態では、第２導電層３１のサブマウント１０との接合面に凹状部３２を設け、第２導電層３１自身が余剰な半田を収納する構成とした。したがって、適切に半田玉の形成を抑制することができる。また、半田幅を広くとらなくても、凹状部３２によって余剰な半田を収納できるので、半導体レーザ装置の狭ピッチ化を実現可能である。例えば、半田層１３の幅Ｌが第２導電層の幅Ｗ以下であっても、適切に半田玉の形成を抑制することができる。
このように、狭ピッチ化とビームの安定した独立駆動とを実現することができる。本実施形態において、互いに隣接するリッジ部２７間の距離であるビームピッチは、２０μｍ〜５０μｍとすることができる。ここで、キャビティ長は３００μｍ〜６００μｍ、第２導電層の幅Ｗは７μｍ〜１０μｍ、凹状部の幅は５μｍ程度である。
また、第１導電層３０の厚さは２μｍ程度、第２導電層３１の厚さは５μｍ程度、パッシベーション膜２８の厚さは０．５μｍ程度、表面電極２９の厚みは０．５μｍ程度、半田層１３の厚みは３μｍ程度である。

また、本実施形態では、表面電極２９上に形成される導電層を第１導電層３０と第２導電層３１との２段構造とし、第２導電層３１をリッジ部２７と平面的に重ならない位置に形成している。つまり、リッジ部２７と半田層１３とは、平面的に重なり合っておらず、リッジ部２７とサブマウント１０との間に隙間がある構造としている。これにより、半導体チップ２０とサブマウント１０との組み立て時に、リッジ部２７に応力が及び難くすることができる。その結果、上記応力による偏光角回転や偏光角のビーム間相対差を小さくすることが可能となり、光学特性を安定させることができる。
また、この場合、第２導電層３１がリッジ部２７の上方からずれた位置となるために、第２導電層３１が隣接するエミッタに近づくことになる。しかし、第２導電層３１に凹状部３２が形成されているため、実装時における半田玉の形成を適切に抑制することができ、エミッタ間のショートを適切に抑制することができる。つまり、導電層を２段構造とし、第２導電層３１が隣接するエミッタに近いほど凹状部３２の必要性は大きい。

以上のように、本実施形態における半導体チップ２０は、半導体チップ２０とサブマウント１０とを半田を介して接合する場合に発生し得る余剰な半田を収納可能な凹状部３２を備える。したがって、適切に半田玉の形成を抑制することができ、狭ピッチで、かつビームの独立駆動を安定して行うことができるマルチビーム型半導体レーザ素子およびマルチビーム型半導体レーザ装置を実現することができる。

（変形例）
なお、上記実施形態においては、導電層が第１導電層３０と第２導電層３１との２段構造である場合について説明したが、サブマウント１０と接合されるべき面に、余剰な半田を収納可能な凹状部が形成されていればよく、導電層は１段構造であってもよい。

また、上記実施形態においては、第２導電層３２に凹状部３２を形成する場合について説明したが、接合時に発生し得る余剰な半田を収納可能な凹状部は、必ずしも半導体チップ２０側に形成されている必要はない。例えば、図１０に示すように、サブマウント１０側に凹状部が形成されていてもよい。
図１０では、サブマウント１０のサブマウント電極１２における半田層１３と接する面に、凹状部１４が形成されている例を示している。この場合にも、上述した実施形態と同様の効果が得られる。つまり、接合時に発生し得る余剰な半田を収納可能な凹状部は、半導体チップ２０の第２導電層３１の半田層１３と接する面、およびサブマウント１０のサブマウント電極１２の半田層１３と接する面の少なくとも一方に形成されていればよい。
なお、サブマウント電極１２に凹状部１４を形成する場合、図１１に示すように、くぼみ１０ａが形成されたサブマウント１０上にサブマウント電極１２を成膜することで、サブマウント電極１２に、くぼみ１０ａを反映した凹状部１４を形成するようにしてもよい。

１０…サブマウント（支持基板）、１２…サブマウント電極（電極部）、１３…半田層、２０…マルチビーム型半導体レーザ素子（半導体チップ）、２１…半導体基板、２２…ｎ型クラッド層、２３…活性層、２４…ｐ型第１クラッド層、２５…ｐ型第２クラッド層、２６…ｐ型コンタクト層、２７…リッジ部、２８…パッシベーション膜、２９…表面電極、３０…第１導電層、３１…第２導電層、３２…凹状部、３３…裏面電極、１００…マルチビーム型半導体レーザ装置

Claims (10)

1. 半導体基板上に形成された、第１クラッド層、活性層および第２クラッド層を含む半導体層を具備するマルチビーム型半導体レーザ素子であって、
   前記第２クラッド層に形成された、前方端面から後方端面に亘り光の出射方向に沿って延伸するとともに、前記出射方向に直交する方向に沿って順に並んで形成される複数のリッジ部と、
   前記複数のリッジ部上にそれぞれ形成された複数の導電層と、
   前記導電層のサブマウントに接合されるべき面に、前記光の出射方向に沿って形成された凹状部と、を備えることを特徴とするマルチビーム型半導体レーザ素子。
2. 前記導電層は、第１導電層と、該第１導電層上に形成された第２導電層とを含み、
   前記凹状部は、前記第２導電層に形成されていることを特徴とする請求項１に記載のマルチビーム型半導体レーザ素子。
3. 前記凹状部は、前記前方端面側および前記後方端面側の少なくとも一方に閉塞部が形成されていることを特徴とする請求項１または２に記載のマルチビーム型半導体レーザ素子。
4. 前記凹状部の側面に開口部が形成されていることを特徴とする請求項１から３のいずれか１項に記載のマルチビーム型半導体レーザ素子。
5. 前記開口部は、前記光の出射方向に対して直交する方向に対向する２つの側面のうち、電気的に導通している前記リッジ部に近い側の側面に形成されていることを特徴とする請求項４に記載のマルチビーム型半導体レーザ素子。
6. 前記半導体基板および前記半導体層の少なくとも一方に、前記凹状部に対応する凹部が形成されていることを特徴とする請求項１から５のいずれか１項に記載のマルチビーム型半導体レーザ素子。
7. 前記導電層のサブマウントに接合されるべき面における前記凹状部の周囲は、前記凹状部の内表面に対して半田の濡れ性の悪い材料により構成されていることを特徴とする請求項１から６のいずれか１項に記載のマルチビーム型半導体レーザ素子。
8. マルチビーム型半導体レーザ素子と、該マルチビーム型半導体レーザ素子が半田層を介して搭載されたサブマウントと、を備えるマルチビーム型半導体レーザ装置であって、
   前記マルチビーム型半導体レーザ素子は、
   半導体基板上に形成された、第１クラッド層、活性層および第２クラッド層を含む半導体層と、
   前記第２クラッド層に形成された、前方端面から後方端面に亘り光の出射方向に沿って延伸するとともに、前記出射方向に直交する方向に沿って順に並んで形成される複数のリッジ部と、
   前記複数のリッジ部上にそれぞれ形成された複数の導電層と、を備えており、
   前記サブマウントは、
   前記複数のリッジ部にそれぞれ対応して形成され、前記半田層を介して前記導電層と接合される複数の電極部を備え、
   前記導電層の前記半田層と接する面および前記電極部の前記半田層と接する面の少なくとも一方に凹状部が形成されていることを特徴とするマルチビーム型半導体レーザ装置。
9. 前記光の出射方向に対して直交する方向において、前記半田層の幅が前記導電層の幅以下であることを特徴とする請求項８に記載のマルチビーム型半導体レーザ装置。
10. 半導体基板上に形成された、第１クラッド層、活性層および第２クラッド層を含む半導体層を具備するマルチビーム型半導体レーザ素子の製造方法であって、
    前記第２クラッド層に、前方端面から後方端面に亘り光の出射方向に沿って延伸するとともに、前記出射方向に直交する方向に沿って順に並んだ複数のリッジ部を形成する工程と、
    前記複数のリッジ部上にそれぞれ導電層を形成する工程と、
    前記導電層のサブマウントに接合されるべき面に、前記光の出射方向に沿って凹状部を形成する工程と、を含むことを特徴とするマルチビーム型半導体レーザ素子の製造方法。

Images