JP2018137392A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018137392A
JP2018137392A JP2017032283A JP2017032283A JP2018137392A JP 2018137392 A JP2018137392 A JP 2018137392A JP 2017032283 A JP2017032283 A JP 2017032283A JP 2017032283 A JP2017032283 A JP 2017032283A JP 2018137392 A JP2018137392 A JP 2018137392A
Authority
JP
Japan
Prior art keywords
region
sense
diode
semiconductor substrate
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017032283A
Other languages
English (en)
Inventor
賢 妹尾
Masaru Senoo
賢 妹尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017032283A priority Critical patent/JP2018137392A/ja
Priority to US15/866,963 priority patent/US10256232B2/en
Priority to CN201810150243.1A priority patent/CN108470732B/zh
Priority to DE102018104060.1A priority patent/DE102018104060A1/de
Publication of JP2018137392A publication Critical patent/JP2018137392A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】センスダイオードのリカバリ電流を抑制する。
【解決手段】半導体装置１０は、半導体基板１２の上部に配置されている上部主電極１４と、半導体基板１２の上部に配置されているセンスアノード電極５０と、半導体基板１２の上部に配置されており、センスアノード電極５０よりも高い抵抗率を有する抵抗層５２と、半導体基板１２の下部に配置されている下部主電極１６を有している。半導体基板１２が、スイッチング素子とセンスダイオードを有している。前記スイッチング素子が、上部主電極１４と下部主電極１６の間に接続されている。前記センスダイオードが、抵抗層５２を介してセンスアノード電極５０に接続されているｐ型の第１アノード領域６０と、下部主電極１６に接続されているｎ型の第１カソード領域６２を有している。
【選択図】図２

Description

本明細書に開示の技術は、半導体装置に関する。
特許文献１に、共通の半導体基板にスイッチング素子と保護ダイオードが設けられた半導体装置が開示されている。保護ダイオードのカソード電極は、スイッチング素子の一方の端子に接続されている。保護ダイオードのアノード電極は、外部回路に接続されている。保護ダイオードのアノード電極の電位は、スイッチング素子の前記一方の端子の電位に応じて変化する。特許文献１の技術では、保護ダイオードのアノード電極の電位に応じて、スイッチング素子に並列に接続されている還流ダイオードがオンしているか否かを判定する。外部回路は、還流ダイオードがオフしているときに、スイッチング素子のオンを許可する。
特開２０１６−１４９７１５号公報
特許文献１の保護ダイオードのように、ダイオードのカソード電極をスイッチング素子の一方の端子に接続すると、その端子の電位に応じてダイオードのアノード電極の電位が変化する。この種のダイオードは、特許文献１の使用方法（すなわち、還流ダイオードのオンの判定）以外の方法でも、スイッチング素子の端子の電位に基づいてスイッチング素子の動作状態を判定するために使用することができる。以下では、この種のダイオードを、センスダイオードという。
センスダイオードとスイッチング素子を単一の半導体基板に設ける場合には、半導体基板の上面に上部主電極とセンスアノード電極を設け、半導体基板の下面に下部主電極を設けることができる。センスダイオードのｐ型のアノード層がセンスアノード電極に接続され、センスダイオードのｎ型のカソード層が下部主電極に接続される。スイッチング素子は、上部主電極と下部主電極の間に接続される。すなわち、下部主電極において、スイッチング素子とセンスダイオードが接続される。つまり、下部主電極は、スイッチング素子の一方の端子であるとともに、センスダイオードのカソード電極でもある。上部主電極とセンスアノード電極は共に半導体基板の上部に配置されるため、上部主電極とセンスアノード電極の間には寄生容量が存在する。
図６は、この半導体装置の回路図を示している。図６には、スイッチング素子１００、センスダイオード１１０、上部主電極１２０、下部主電極１３０、センスアノード電極１４０及び寄生容量１５０が示されている。なお、図６では、スイッチング素子１００としてＩＧＢＴが示されているが、スイッチング素子１００はＭＯＳＦＥＴ、バイポーラトランジスタ等の他のスイッチング素子であってもよい。図６に示すように、スイッチング素子１００は、上部主電極１２０と下部主電極１３０の間に接続されている。センスダイオード１１０のカソード層は下部主電極１３０に接続されており、センスダイオード１１０のアノード層は、センスアノード電極１４０に接続されている。センスアノード電極１４０と上部主電極１２０の間に、寄生容量１５０が存在している。
図６の半導体装置において、上部主電極１２０の電位が下部主電極１３０の電位よりも高くなると、寄生容量１５０を介した容量結合によってセンスアノード電極１４０の電位が高くなり、センスダイオード１１０に順電圧が印加される。このため、センスダイオード１１０に順方向に電流が流れる。このとき、センスアノード電極１４０から半導体基板にホールが注入される。その後、上部主電極１２０の電位が下部主電極１３０の電位よりも低い電位まで低下すると、センスアノード電極１４０の電位が低下し、センスダイオード１１０に印加される電圧が順電圧から逆電圧に切り換わる。すると、半導体基板内に存在するホールがセンスアノード電極１４０に向かって流れて、センスダイオード１１０に逆電流が流れる。この逆電流は、一般に、リカバリ電流と呼ばれる。センスダイオード１１０に高いリカバリ電流が流れると、センスダイオード１１０に高い負荷がかかる。
したがって、本明細書では、センスダイオードのリカバリ電流を抑制する技術を提供する。
本明細書が開示する半導体装置は、半導体基板と、前記半導体基板の上部に配置されている上部主電極と、前記半導体基板の上部に配置されているセンスアノード電極と、前記半導体基板の上部に配置されているとともに前記センスアノード電極よりも高い抵抗率を有する抵抗層と、前記半導体基板の下部に配置されている下部主電極を有している。前記半導体基板が、スイッチング素子とセンスダイオードを有している。前記スイッチング素子が、前記上部主電極と前記下部主電極の間に接続されている。前記センスダイオードが、前記抵抗層を介して前記センスアノード電極に接続されているｐ型の第１アノード領域と、前記下部主電極に接続されているｎ型の第１カソード領域を有している。
この半導体装置では、センスダイオードの第１アノード領域が、高い抵抗率を有する抵抗層を介して上部主電極に接続されている。このため、センスダイオードに順電圧が印加されたときに、センスダイオードに流れる電流が小さい。このため、センスダイオードに順電圧が印加されたときに、センスアノード電極から半導体基板に注入されるホールが少ない。その後、センスダイオードに印加される電圧が逆電圧に切り換わると、半導体基板中のホールがセンスアノード電極へ排出される。このため、センスダイオードにリカバリ電流が流れる。順電圧印加時にセンスアノード電極から半導体基板に注入されるホールが少ないので、逆電圧印加時に半導体基板からセンスアノード電極へ排出されるホールも少ない。このため、センスダイオードに流れるリカバリ電流が小さい。このように、この半導体装置によれば、センスダイオードのリカバリ電流を抑制することができる。
実施形態の半導体装置の上面図。 図１のＩＩ−ＩＩ線における半導体装置の断面図。 図１のＩＩＩ−ＩＩＩ線における半導体装置の断面図。 実施形態の半導体装置の回路図。 変形例の半導体装置の図２に対応する断面図。 センスダイオード１１０を有する半導体装置の回路図。
図１〜３に示す実施形態の半導体装置１０は、半導体基板１２を有している。半導体基板１２は、シリコン製の基板である。図１に示すように、半導体基板１２は、素子領域１８と、センス領域７０を有している。素子領域１８の面積は、センス領域７０の面積よりも遥かに大きい。センス領域７０は、素子領域１８に隣接する位置に配置されている。後に詳述するが、素子領域１８内には、ＩＧＢＴと還流ダイオードが設けられている。また、センス領域７０内には、センスダイオードが設けられている。なお、以下の説明において、半導体基板１２の厚み方向をｚ方向といい、半導体基板１２の上面に平行な一方向（ｚ方向に直交する一方向）をｘ方向といい、ｚ方向及びｘ方向に直交する方向をｙ方向という。
図２に示すように、センス領域７０内の半導体基板１２の上面は、層間絶縁膜３６によって覆われている。層間絶縁膜３６の上部に、センスアノード電極５０、抵抗層５２及び配線層５４が配置されている。
抵抗層５２は、不純物がドープされたポリシリコンによって構成されている。抵抗層５２は、センスアノード電極５０及び配線層５４よりも高い抵抗率を有している。抵抗層５２は、層間絶縁膜３６上に配置されている。
センスアノード電極５０は、Ａｌ（アルミニウム）またはＡｌＳｉ（アルミニウムとシリコンの合金）によって構成されている。センスアノード電極５０は、抵抗層５２上に配置されている。センスアノード電極５０の上面は、ボンディングパッドである。センスアノード電極５０は、抵抗層５２の中央部の上面を覆っている。したがって、抵抗層５２の中央部がセンスアノード電極５０（すなわち、ボンディングパッド）の下部に位置する一方で、抵抗層５２の外周部はセンスアノード電極５０（すなわち、ボンディングパッド）の外側に配置されている。つまり、抵抗層５２は、ボンディングパッドの下部に位置する中央部と、ボンディングパッドの外側まで伸びている外周部を有している。
配線層５４は、ＡｌまたはＡｌＳｉによって構成されている。配線層５４は、層間絶縁膜３６上に配置されている。図１に示すように、配線層５４は、センスアノード電極５０を囲むように環状に伸びている。配線層５４とセンスアノード電極５０の間には、間隔が設けられている。図２に示すように、配線層５４の一部は、抵抗層５２の外周部の上部に配置されている。配線層５４の下部の層間絶縁膜３６には、コンタクトホール３７ａ、３７ｂが設けられている。配線層５４は、コンタクトホール３７ａ内で抵抗層５２に接している。配線層５４は、コンタクトホール３７ｂ内で、半導体基板１２の上面に接している。
抵抗層５２と配線層５４によって、センスアノード電極５０と半導体基板１２（より詳細には、後述するアノード領域６０）とを接続する電流経路が構成されている。上述したように、抵抗層５２の抵抗率は、センスアノード電極５０の抵抗率及び配線層５４の抵抗率よりも高い。このため、ボンディングパッドから半導体基板１２に至る電流経路において、抵抗層５２の抵抗は、センスアノード電極５０の抵抗及び配線層５４の抵抗よりも高い。図１に示すように、センスアノード電極５０の上面（すなわち、ボンディングパッド）に、ワイヤー１７の端部が接続されている。図示していないが、ワイヤー１７の他端は、外部回路に接続されている。
図１〜３に示すように、素子領域１８の上部に、上部主電極１４が配置されている。上部主電極１４は、ＡｌまたはＡｌＳｉによって構成されている。上部主電極１４は、素子領域１８内で半導体基板１２の上面に接している。上部主電極１４は、配線層５４から分離されている。
図２、３に示すように、半導体基板１２の下面には、下部主電極１６が配置されている。下部主電極１６は、半導体基板１２の下面の略全域に接している。
図２に示すように、センス領域７０内に、アノード領域６０、ドリフト領域２７、カソード領域６２及び下部ｐ型領域６４が配置されている。
アノード領域６０は、ｐ型領域である。アノード領域６０は、半導体基板１２の上面に露出する範囲に配置されている。アノード領域６０は、配線層５４の下部に配置されており、配線層５４に沿って環状に伸びている。アノード領域６０は、コンタクトホール３７ｂ内の配線層５４に接している。アノード領域６０は、配線層５４を介して、抵抗層５２の外周部（すなわち、センスアノード電極５０に覆われていない部分）に接続されている。アノード領域６０は、配線層５４と抵抗層５２を介してセンスアノード電極５０に接続されている。アノード領域６０は、センスアノード電極５０（すなわち、ボンディングパッド）の下部には配置されていない。
ドリフト領域２７は、ｎ型領域である。ドリフト領域２７は、アノード領域６０の下に配置されている。また、ドリフト領域２７は、センスアノード電極５０の下部においては、半導体基板１２の上面に露出する範囲まで分布している。抵抗層５２の抵抗率は、伝導度変調現象が生じていないときのドリフト領域２７の抵抗率よりも高い。
カソード領域６２は、ドリフト領域２７よりもｎ型不純物濃度が高いｎ型領域である。カソード領域６２は、アノード領域６０の下部において、ドリフト領域２７の下に配置されている。カソード領域６２は、半導体基板１２の下面に露出する範囲に配置されている。カソード領域６２は、下部主電極１６に接している。
下部ｐ型領域６４は、ｐ型領域である。下部ｐ型領域６４は、センスアノード電極５０の下部において、ドリフト領域２７の下に配置されている。下部ｐ型領域６４は、下部主電極１６に接している。
センス領域７０内には、アノード領域６０、ドリフト領域２７及びカソード領域６２によって、センスダイオードが設けられている。
図３に示すように、素子領域１８は、ＩＧＢＴが設けられているＩＧＢＴ範囲２０と、還流ダイオードが設けられているダイオード範囲４０を有している。ＩＧＢＴ範囲２０とダイオード範囲４０は互いに隣接している。素子領域１８内には、ＩＧＢＴ範囲２０とダイオード範囲４０がｘ方向において交互に繰り返すように配置されている。
素子領域１８内の半導体基板１２の上面には、複数のトレンチ３８が設けられている。半導体基板１２の上面において、複数のトレンチ３８は、ｙ方向に沿って平行に伸びている。図３に示す断面においては、各トレンチ３８は、半導体基板１２の上面からｚ方向に沿って伸びている。ＩＧＢＴ範囲２０とダイオード範囲４０のそれぞれに、複数のトレンチ３８が設けられている。各トレンチ３８の内面は、ゲート絶縁膜３２によって覆われている。各トレンチ３８内に、ゲート電極３４が配置されている。各ゲート電極３４は、ゲート絶縁膜３２によって半導体基板１２から絶縁されている。各ゲート電極３４の上面は、層間絶縁膜３６によって覆われている。各ゲート電極３４は、層間絶縁膜３６によって上部主電極１４から絶縁されている。ＩＧＢＴ範囲内の各ゲート電極３４は、図示しないゲート配線に接続されている。ダイオード範囲４０内の各ゲート電極３４は、ゲート配線に接続されていてもよいし、上部主電極１４等に接続されたダミー電極であってもよい。
２つのトレンチ３８に挟まれた各範囲に、エミッタ領域２２とｐ型領域２４が配置されている。ＩＧＢＴ範囲２０内及びダイオード範囲４０内に、エミッタ領域２２とｐ型領域２４が配置されている。エミッタ領域２２は、ｎ型領域である。エミッタ領域２２は、半導体基板１２の上面に露出する範囲に配置されている。エミッタ領域２２は、上部主電極１４に接している。エミッタ領域２２は、トレンチ３８の上端部においてゲート絶縁膜３２に接している。ｐ型領域２４は、高濃度領域２４ａと低濃度領域２４ｂを有している。高濃度領域２４ａは、低濃度領域２４ｂよりも高いｐ型不純物濃度を有している。高濃度領域２４ａは、半導体基板１２の上面に露出する範囲に配置されている。高濃度領域２４ａは、上部主電極１４に接している。低濃度領域２４ｂは、高濃度領域２４ａとエミッタ領域２２の下に配置されている。低濃度領域２４ｂは、エミッタ領域２２の下でゲート絶縁膜３２に接している。ＩＧＢＴ範囲２０内のｐ型領域２４は、ＩＧＢＴのボディ領域として機能する。また、ダイオード範囲４０内のｐ型領域２４は、還流ダイオードのアノード領域として機能する。なお、図３ではダイオード範囲４０内にエミッタ領域２２が配置されているが、ダイオード範囲４０内にエミッタ領域２２が配置されていなくてもよい。
ＩＧＢＴ範囲２０内及びダイオード範囲４０内のｐ型領域２４の下に、ドリフト領域２７が配置されている。すなわち、ドリフト領域２７は、センス領域７０とＩＧＢＴ範囲２０とダイオード範囲４０に跨って分布している。ドリフト領域２７は、ｐ型領域２４の下でゲート絶縁膜３２に接している。ドリフト領域２７は、ｐ型領域２４によってエミッタ領域２２から分離されている。
ＩＧＢＴ範囲２０内のドリフト領域２７の下に、コレクタ領域３０が配置されている。コレクタ領域３０は、ｐ型領域である。コレクタ領域３０は、半導体基板１２の下面に露出する範囲に配置されている。コレクタ領域３０は、下部主電極１６に接している。コレクタ領域３０は、ドリフト領域２７によってｐ型領域２４から分離されている。
ダイオード範囲４０内のドリフト領域２７の下に、カソード領域４４が配置されている。カソード領域４４は、ドリフト領域２７よりもｎ型不純物濃度が高いｎ型領域である。カソード領域４４は、半導体基板１２の下面に露出する範囲に配置されている。カソード領域４４は、下部主電極１６に接している。
ＩＧＢＴ範囲２０内には、エミッタ領域２２、ｐ型領域２４（すなわち、ボディ領域）、ドリフト領域２７、コレクタ領域３０、ゲート電極３４及びゲート絶縁膜３２等によってＩＧＢＴが構成されている。ＩＧＢＴとして動作する場合には、上部主電極１４がエミッタ電極として機能し、下部主電極１６がコレクタ電極として機能する。
ダイオード範囲４０内には、ｐ型領域２４（すなわち、アノード領域）、ドリフト領域２７、カソード領域４４等によって、還流ダイオードが構成されている。還流ダイオードとして機能する場合には、上部主電極１４がアノード電極として機能し、下部主電極１６がカソード電極として機能する。
図４は、半導体装置１０の内部回路を示している。図４において、ＩＧＢＴ８２はＩＧＢＴ範囲２０内に設けられているＩＧＢＴを示しており、還流ダイオード８４はダイオード範囲４０内に設けられている還流ダイオードを示しており、センスダイオード８０はセンス領域７０内に設けられているセンスダイオードを示している。ＩＧＢＴ８２のコレクタは下部主電極１６に接続されており、ＩＧＢＴ８２のエミッタは上部主電極１４に接続されている。還流ダイオード８４のアノードは上部主電極１４に接続されており、還流ダイオード８４のカソードは下部主電極１６に接続されている。すなわち、還流ダイオード８４は、ＩＧＢＴ８２に対して逆並列に接続されている。センスダイオード８０のカソードは、下部主電極１６に接続されている。また、センスダイオード８０のアノードは、センスアノード電極５０に接続されている。センスアノード電極５０は、ワイヤー１７（図１参照）等を介して外部回路９０に接続されている。外部回路９０は、センスアノード電極５０の電位に応じて、ＩＧＢＴ８２のゲート電極の電位を制御する。センスアノード電極５０の電位は、下部主電極１６の電位に応じて変化する。また、下部主電極１６の電位は、ＩＧＢＴ８２及び還流ダイオード８４の動作状態等に応じて変化する。したがって、外部回路９０は、センスアノード電極５０の電位を検出することで、ＩＧＢＴ８２を好適に制御することができる。また、図１、２に示すように、センスアノード電極５０と配線層５４は、上部主電極１４の近くに配置されている。このため、センスアノード電極５０と上部主電極１４の間に、比較的大きい寄生容量が存在している。図４では、この寄生容量を、容量８６として示している。
上部主電極１４と下部主電極１６の間の電圧は、ＩＧＢＴ８２と還流ダイオード８４の動作状態や、上部主電極１４と下部主電極１６に接続されている回路の動作状態によって変化する。上部主電極１４の電位が下部主電極１６の電位よりも高い電位に上昇すると、還流ダイオード８４に順電流が流れる。また、上部主電極１４の電位が下部主電極１６の電位よりも高い電位に上昇すると、寄生容量８６を介した容量結合によって、センスアノード電極５０の電位が上昇し、センスアノード電極５０の電位が下部主電極１６の電位よりも高くなる。このため、センスダイオード８０に順電流が流れる。このとき、アノード領域６０からドリフト領域２７にホールが注入される。その後、上部主電極１４の電位が下部主電極１６の電位よりも低い電位まで低下すると、還流ダイオード８４に印加される電圧が順電圧から逆電圧に切り換わり、還流ダイオード８４にリカバリ電流が流れる。また、上部主電極１４の電位が下部主電極１６の電位よりも低い電位まで低下すると、寄生容量８６を介した容量結合によって、センスアノード電極５０の電位が低下し、センスアノード電極５０の電位が下部主電極１６の電位よりも低くなる。このため、センスダイオード８０に印加される電圧が順電圧から逆電圧に切り換わる。このため、センスダイオード８０にリカバリ電流が流れる。センスダイオード８０に高いリカバリ電流が流れると、センスダイオード８０に高い負荷がかかる。
これに対し、本実施形態の半導体装置１０では、センスアノード電極５０が、高い抵抗率を有する抵抗層５２を介してアノード領域６０に接続されている。このため、順電圧が印加されたときにセンスダイオード８０に電流が流れ難い。すなわち、センスダイオード８０の順方向電圧降下が大きい。このため、センスダイオード８０に順電圧が印加されるときに、アノード領域６０からドリフト領域２７に注入されるホールが少ない。その後、センスダイオード８０に逆電圧が印加されると、ドリフト領域２７内に存在するホールがセンスアノード電極５０に排出されることで、センスダイオード８０にリカバリ電流が流れる。順電圧印加時にドリフト領域２７に注入されるホールが少ないので、逆電圧印加時にドリフト領域２７から排出されるホールも少ない。したがって、本実施形態の半導体装置１０では、センスダイオード８０にリカバリ電流が流れ難い。このため、センスダイオード８０に加わる負荷が軽減され、センスダイオード８０の信頼性が向上する。
また、本実施形態の半導体装置１０では、抵抗層５２の抵抗率が、ドリフト領域２７の抵抗率よりも大きい。このため、抵抗層５２によってセンスダイオード８０の順方向電圧降下を効果的に大きくすることができる。これによって、センスダイオード８０のリカバリ電流をより効果的に抑制することができる。
また、上述した実施形態では、センスアノード電極５０（すなわち、ボンディングパッド）の下部にアノード領域６０が配置されていない。このため、ワイヤーボンディング時の衝撃が、アノード領域６０に加わり難い。これによって、アノード領域６０に欠陥等が生じることを抑制することができる。このため、センスダイオード８０のリーク電流等を抑制することができる。また、センスアノード電極５０（すなわち、ボンディングパッド）の下部に、ポリシリコンによって構成されている抵抗層５２が配置されている。このようにボンディングパッドの下にポリシリコン層を配置することで、ワイヤーボンディング時にポリシリコン層によって半導体基板１２を保護することができる。これによって、ワイヤーボンディング時に半導体基板１２へのダメージを軽減することができる。
また、上述した実施形態の半導体装置１０の製造工程では、抵抗層５２が層間絶縁膜３６に埋め込まれるように抵抗層５２と層間絶縁膜３６を形成し、次にコンタクトホール３７ａ、３７ｂ等のコンタクトホールを形成し、その後、センスアノード電極５０、配線層５４及び上部主電極１４を形成することができる。コンタクトホールは、層間絶縁膜３６をエッチングすることで形成される。このとき、抵抗層５２が存在する箇所では抵抗層５２でエッチングが停止し、抵抗層５２が存在しない箇所では半導体基板１２でエッチングが停止する。このため、抵抗層５２に繋がるコンタクトホール（例えば、コンタクトホール３７ａ）と半導体基板１２に繋がるコンタクトホール（例えば、コンタクトホール３７ｂ）を同時に形成することができる。このため、その後に、センスアノード電極５０、配線層５４及び上部主電極１４を同時に形成することができる。実施形態の半導体装置１０は、従来の半導体装置と同程度の効率で製造することができる。
なお、上述した実施形態では、抵抗層５２が配線層５４を介してアノード領域６０に接続されていた。しかしながら、図５に示すように、抵抗層５２が配線層５４に直接接していてもよい。この場合において、抵抗層５２を、ポリシリコンにより構成することが好ましい。図５に示す構成において、抵抗層５２をポリシリコンにより構成すると、逆電圧印加時にアノード領域６０から抵抗層５２にホールが流入する。ポリシリコン中のキャリアライフタイムは短い。このため、抵抗層５２内をホールが流れるときに、多くのホールが再結合によって消滅する。これによって、リカバリ電流をさらに低減することができる。
また、上述した実施形態では、素子領域１８内にＩＧＢＴが設けられていたが、ＩＧＢＴに代えてＭＯＳＦＥＴ等の他のスイッチング素子が素子領域１８内に設けられていてもよい。
また、上述した実施形態では、センスアノード電極５０の上面全体がボンディングパッドであったが、センスアノード電極５０の上面の一部がボンディングパッドであってもよい。
また、上述した実施形態では、センスアノード電極５０の周囲を配線層５４が取り囲んでいた。しかしながら、センスアノード電極５０とアノード領域６０の間の電流経路に抵抗層５２が存在していれば、センスアノード電極５０、抵抗層５２及び配線層５４の配置は、適宜変更することができる。また、上述したように、配線層５４は存在しなくてもよい。
上述した実施形態の構成要素と、請求項の構成要素との関係について説明する。実施形態のアノード領域６０は、請求項の第１アノード領域の一例である。実施形態のカソード領域６２は、請求項の第１カソード領域の一例である。実施形態のダイオード範囲４０内のｐ型領域２４は、請求項の第２アノード領域の一例である。実施形態のカソード領域４４は、請求項の第２カソード領域の一例である。
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する一例の半導体装置では、センスアノード電極が、ワイヤーがボンディングされるボンディングパッドを有していてもよい。また、抵抗層が、ボンディングパッドの下部でセンスアノード電極に接続されている第１部分と、第１部分からボンディングパッドの外側まで伸びている第２部分を有していてもよい。また、第１アノード領域が、ボンディングパッドの下部に配置されておらず、第２部分を介してセンスアノード電極に接続されていてもよい。
この構成によれば、ワイヤーボンディング時の衝撃が第１アノード領域に加わり難く、第１アノード領域に欠陥が生じることを抑制することができる。
抵抗層がボンディングパッドの下部に配置されている構成においては、抵抗層が、ポリシリコンにより構成されていてもよい。
衝撃に強いポリシリコンをボンディングパッドの下に配置することで、ワイヤーボンディング時の衝撃による不具合を抑制することができる。
本明細書が開示する一例の半導体装置は、半導体基板の上部に配置されており、抵抗層よりも低い抵抗率を有し、第１アノード領域に接する配線層をさらに有していてもよい。この場合、第１アノード領域が、配線層を介して抵抗層に接続されていてもよい。
また、本明細書が開示する他の一例の半導体装置では、第１アノード領域が、抵抗層に接していてもよい。この場合に、抵抗層が、ポリシリコンにより構成されていてもよい。
ポリシリコン中のキャリアライフタイムは短い。この構成では、センスダイオードに逆電圧が印加された時に半導体基板からセンスアノード電極に排出されるホールが、ポリシリコンによって構成されている抵抗層を通る。このため、抵抗層中でホールが再結合によって消滅し易い。このため、リカバリ電流をさらに抑制することができる。
また、本明細書が開示する一例の構成では、半導体基板が、第１アノード領域と第１カソード領域の間に配置されており、第１カソード領域よりもｎ型不純物濃度が低いｎ型のドリフト領域を有していてもよい。また、抵抗層の抵抗率が、ドリフト領域の抵抗率よりも高くてもよい。
この構成によれば、センスダイオードのリカバリ電流をさらに抑制することができる。
また、本明細書が開示する一例の構成では、半導体基板が、還流ダイオードをさらに有していてもよい。還流ダイオードが、上部主電極に接続されているｐ型の第２アノード領域と、下部主電極に接続されているｎ型の第２カソード領域を有していてもよい。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
１０ ：半導体装置
１２ ：半導体基板
１４ ：上部主電極
１６ ：下部主電極
１８ ：素子領域
２０ ：ＩＧＢＴ範囲
４０ ：ダイオード範囲
５０ ：センスアノード電極
５２ ：抵抗層
５４ ：配線層
６０ ：アノード領域
６２ ：カソード領域
７０ ：センス領域
８０ ：センスダイオード
８２ ：ＩＧＢＴ
８４ ：還流ダイオード
８６ ：寄生容量

Claims (8)

  1. 半導体装置であって、
    半導体基板と、
    前記半導体基板の上部に配置されている上部主電極と、
    前記半導体基板の上部に配置されているセンスアノード電極と、
    前記半導体基板の上部に配置されており、前記センスアノード電極よりも高い抵抗率を有する抵抗層と、
    前記半導体基板の下部に配置されている下部主電極、
    を有しており、
    前記半導体基板が、スイッチング素子とセンスダイオードを有しており、
    前記スイッチング素子が、前記上部主電極と前記下部主電極の間に接続されており、
    前記センスダイオードが、前記抵抗層を介して前記センスアノード電極に接続されているｐ型の第１アノード領域と、前記下部主電極に接続されているｎ型の第１カソード領域を有している、
    半導体装置。
  2. 前記センスアノード電極が、ワイヤーがボンディングされるボンディングパッドを有しており、
    前記抵抗層が、前記ボンディングパッドの下部で前記センスアノード電極に接続されている第１部分と、前記第１部分から前記ボンディングパッドの外側まで伸びている第２部分を有しており、
    前記第１アノード領域が、前記ボンディングパッドの下部に配置されておらず、前記第２部分を介して前記センスアノード電極に接続されている、
    請求項１の半導体装置。
  3. 前記抵抗層が、ポリシリコンにより構成されている請求項２の半導体装置。
  4. 前記半導体基板の上部に配置されており、前記抵抗層よりも低い抵抗率を有し、前記第１アノード領域に接する配線層をさらに有し、
    前記第１アノード領域が、前記配線層を介して前記抵抗層に接続されている、
    請求項１〜３のいずれか一項の半導体装置。
  5. 前記第１アノード領域が、前記抵抗層に接している請求項１〜３のいずれか一項の半導体装置。
  6. 前記抵抗層が、ポリシリコンにより構成されている請求項５の半導体装置。
  7. 前記半導体基板が、前記第１アノード領域と前記第１カソード領域の間に配置されており、前記第１カソード領域よりもｎ型不純物濃度が低いｎ型のドリフト領域を有しており、
    前記抵抗層の抵抗率が、前記ドリフト領域の抵抗率よりも高い、
    請求項１〜６のいずれか一項の半導体装置。
  8. 前記半導体基板が、還流ダイオードをさらに有しており、
    前記還流ダイオードが、前記上部主電極に接続されているｐ型の第２アノード領域と、前記下部主電極に接続されているｎ型の第２カソード領域を有している、
    請求項１〜７のいずれか一項の半導体装置。
JP2017032283A 2017-02-23 2017-02-23 半導体装置 Pending JP2018137392A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017032283A JP2018137392A (ja) 2017-02-23 2017-02-23 半導体装置
US15/866,963 US10256232B2 (en) 2017-02-23 2018-01-10 Semiconductor device including a switching element and a sense diode
CN201810150243.1A CN108470732B (zh) 2017-02-23 2018-02-13 半导体装置
DE102018104060.1A DE102018104060A1 (de) 2017-02-23 2018-02-22 Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017032283A JP2018137392A (ja) 2017-02-23 2017-02-23 半導体装置

Publications (1)

Publication Number Publication Date
JP2018137392A true JP2018137392A (ja) 2018-08-30

Family

ID=63045841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017032283A Pending JP2018137392A (ja) 2017-02-23 2017-02-23 半導体装置

Country Status (4)

Country Link
US (1) US10256232B2 (ja)
JP (1) JP2018137392A (ja)
CN (1) CN108470732B (ja)
DE (1) DE102018104060A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020202356A (ja) * 2019-06-13 2020-12-17 富士電機株式会社 抵抗素子及びその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200158677A1 (en) * 2018-11-16 2020-05-21 Minebea Mitsumi Inc. Detecting device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03106065A (ja) * 1989-09-20 1991-05-02 Fujitsu Ltd 半導体装置
JPH07263641A (ja) * 1994-03-17 1995-10-13 Hitachi Ltd 保護回路を内蔵した絶縁ゲート型半導体装置
JPH1197715A (ja) * 1997-09-19 1999-04-09 Toshiba Corp 半導体装置
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP2016149715A (ja) * 2015-02-13 2016-08-18 トヨタ自動車株式会社 駆動装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3584281A (en) * 1969-03-28 1971-06-08 Westinghouse Electric Corp Dc motor reversing system including protective features responsive to reversing selector and to dynamic breaking current
US6148258A (en) * 1991-10-31 2000-11-14 Nartron Corporation Electrical starting system for diesel engines
JP3686285B2 (ja) * 1999-06-04 2005-08-24 株式会社ルネサステクノロジ ショットキーダイオードおよびそれを用いた電力変換装置
US6462506B2 (en) * 1999-12-30 2002-10-08 Textron Inc. Electric golf car with low-speed regenerative braking
JP2008085186A (ja) * 2006-09-28 2008-04-10 Sanyo Electric Co Ltd 半導体装置
JP4577425B2 (ja) * 2007-11-07 2010-11-10 株式会社デンソー 半導体装置
JP5171776B2 (ja) * 2009-09-30 2013-03-27 株式会社日立製作所 半導体装置、及びそれを用いた電力変換装置
JP5786890B2 (ja) 2013-04-26 2015-09-30 トヨタ自動車株式会社 駆動装置及びスイッチング回路の制御方法
JP5842866B2 (ja) * 2013-05-29 2016-01-13 三菱電機株式会社 半導体装置及びその製造方法
CN103779350A (zh) * 2014-02-25 2014-05-07 中国电子科技集团公司第四十九研究所 一种肖特基二极管氢气传感器芯体及该芯体的制造方法
JP5918288B2 (ja) * 2014-03-03 2016-05-18 トヨタ自動車株式会社 半導体装置
JP2016063118A (ja) * 2014-09-19 2016-04-25 株式会社東芝 撮像素子、撮像装置および半導体装置
JP6126150B2 (ja) * 2015-03-06 2017-05-10 トヨタ自動車株式会社 半導体装置
CN107086217B (zh) * 2016-02-16 2023-05-16 富士电机株式会社 半导体装置
JP6790908B2 (ja) * 2017-02-23 2020-11-25 株式会社デンソー 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03106065A (ja) * 1989-09-20 1991-05-02 Fujitsu Ltd 半導体装置
JPH07263641A (ja) * 1994-03-17 1995-10-13 Hitachi Ltd 保護回路を内蔵した絶縁ゲート型半導体装置
JPH1197715A (ja) * 1997-09-19 1999-04-09 Toshiba Corp 半導体装置
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP2016149715A (ja) * 2015-02-13 2016-08-18 トヨタ自動車株式会社 駆動装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020202356A (ja) * 2019-06-13 2020-12-17 富士電機株式会社 抵抗素子及びその製造方法
JP7275884B2 (ja) 2019-06-13 2023-05-18 富士電機株式会社 抵抗素子及びその製造方法

Also Published As

Publication number Publication date
US20180240795A1 (en) 2018-08-23
US10256232B2 (en) 2019-04-09
CN108470732A (zh) 2018-08-31
CN108470732B (zh) 2022-08-16
DE102018104060A1 (de) 2018-08-23

Similar Documents

Publication Publication Date Title
JP6407455B2 (ja) 半導体装置
US8102025B2 (en) Semiconductor device having IGBT and diode
JP6053050B2 (ja) 逆導通ｉｇｂｔ
JPWO2009096412A1 (ja) 半導体装置
JP2009188178A (ja) 半導体装置
TWI659611B (zh) 半導體裝置
JP2018160488A (ja) 半導体装置
JP5487956B2 (ja) 半導体装置
JP6103038B2 (ja) 半導体装置
JP7000971B2 (ja) 半導体装置
JP7067041B2 (ja) 半導体装置
JP6946922B2 (ja) 半導体装置
CN108470732B (zh) 半导体装置
JP6088401B2 (ja) 逆導通ｉｇｂｔ
JP2008300395A (ja) 半導体装置
JP2021019156A (ja) 炭化珪素半導体装置
JP6550995B2 (ja) 半導体装置
US11043557B2 (en) Semiconductor device
JP6774529B2 (ja) 半導体装置および半導体モジュール
JP2011060883A (ja) 絶縁ゲートトランジスタ
JP7472613B2 (ja) 半導体装置
JP7072719B2 (ja) 半導体装置
WO2024029153A1 (ja) 絶縁ゲート型バイポーラトランジスタ
JP2017139291A (ja) 半導体装置
JP2016162898A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190730

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200204