JP6774529B2 - 半導体装置および半導体モジュール - Google Patents
半導体装置および半導体モジュール Download PDFInfo
- Publication number
- JP6774529B2 JP6774529B2 JP2019089080A JP2019089080A JP6774529B2 JP 6774529 B2 JP6774529 B2 JP 6774529B2 JP 2019089080 A JP2019089080 A JP 2019089080A JP 2019089080 A JP2019089080 A JP 2019089080A JP 6774529 B2 JP6774529 B2 JP 6774529B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- electrode
- region
- type
- temperature sense
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
そこで、本発明の一実施形態は、電流ノイズによる誤動作を低減でき、スイッチング素子を過電流から良好に保護することができる半導体装置およびそれを備えた半導体モジュールを提供する。
また、本発明の一実施形態は、半導体基板と、前記半導体基板に形成されたスイッチング素子と、前記半導体基板の表面側に前記スイッチング素子から独立して設けられ、温度に依存する特性を有する温度センス素子とを含み、前記スイッチング素子による単機能の半導体装置を提供する。
本発明の一実施形態では、前記温度センス素子は、前記半導体基板上に形成されたポリシリコン層からなるpnダイオードを含む。
この構成によれば、ゲート電極と同一工程でポリシリコン層(pnダイオード)を形成できるので、pnダイオードの形成に伴う工程数の増加を抑制することができる。また、層間絶縁膜等の比較的厚い膜に比べて薄いゲート絶縁膜を介してpnダイオードを半導体基板上に配置できるので、pnダイオードの位置を、半導体基板の表面側の電流経路直近にまで近づけることができる。これにより、半導体基板の温度変化を検出する精度を向上させることができる。
この構成によれば、p型領域およびn型領域が平面視で重なっていないので、別途引き回し配線等を必要とせず、p型領域およびn型領域のどちらに対しても、簡単にコンタクトをとることができる。
この構成によれば、ゲートトレンチと同一工程で第2トレンチを形成し、ゲート電極と同一工程でポリシリコン層(pnダイオード)を形成できるので、pnダイオードの形成に伴う工程数の増加を抑制することができる。また、pnダイオードを半導体基板の表面部に埋め込む構成であるため、pnダイオードの位置を、半導体基板の表面側の電流経路直近にまで近づけることができる。これにより、半導体基板の温度変化を検出する精度を向上させることができる。
この構成によれば、ゲートトレンチおよび第2トレンチを形成するときのエッチングレートをほぼ同じにすることができるので、最終的に、互いにほぼ同じ深さのゲートトレンチおよび第2トレンチを形成することができる。第2トレンチの深さを、MISFETのチャネルが形成されるゲートトレンチとほぼ同じにすることで、過電流による半導体基板の温度上昇を素早く検出することができる。
不純物領域は、既に確立されている半導体製造技術によって所望の位置に簡単に形成することができる。そのため、半導体基板の発熱部である表面側の電流経路直近に不純物領域(pnダイオード)を形成することによって、半導体基板の温度変化を高い精度で検出することができる。たとえば、pnダイオードに定電流を常時印加しておき、pnダイオードの順方向電圧VFを監視しておくことによって、半導体基板の温度変化を検出することができる。また、不純物領域からなるpnダイオードであれば、高温領域(たとえば200℃以上)においても良好に動作するので、特に、SiC、GaN等のパワーデバイスに有効である。
この構成によれば、p型領域およびn型領域が平面視で重なっていないので、別途引き回し配線等を必要とせず、p型領域およびn型領域のどちらに対しても、簡単にコンタクトをとることができる。
この構成によれば、順方向電圧VFの温度変化量がpnダイオードの接続数に比例して増加するので、温度変化の検出感度を向上させることができる。たとえば、pnダイオード1つ当たりの順方向電圧VFの振れ幅がXmV/℃であるとき、当該pnダイオードを5つ直列に接続して直列接続単位を構成すれば、当該直列接続単位トータルでの振れ幅を5XmV/℃にすることができる。
この構成によれば、pnダイオードの集合体の端子にアノード側およびカソード側の極性の区別がなくなるので、モジュール等を組み立てるときにボンディングワイヤ等の配線の自由度を向上させることができる。
この構成によれば、一対のpnダイオードのうち少なくとも一方には逆バイアスが印加されることになるので、当該逆直列接続単位トータルでの抵抗が高くなる。そのため、温度変化の監視に必要な電流を小さく抑えることができ、省電力化を達成することができる。
この構成によれば、さらなる省電力化を達成することができる。
本発明の一実施形態では、前記温度センス素子は、少なくとも一対の前記pnダイオードを互いに逆向きに並列に接続した構成を含む。
本発明の一実施形態では、前記温度センス素子は、前記半導体基板の周縁部に配置されている。
本発明の一実施形態では、前記半導体基板は、SiC半導体基板を含む。
本発明の一実施形態は、前記半導体装置と、前記スイッチング素子および前記温度センス素子に電気的に接続された回路であって、前記温度センス素子の特性変化に基づいて前記スイッチング素子に過電流が流れていると判断したときに、前記スイッチング素子の電流経路を遮断する回路を有する第2半導体装置とを含む、半導体モジュールを提供する。
図1は、本発明の一実施形態に係る半導体装置1の模式的な外観図である。
半導体装置1は、ディスクリート半導体デバイスであって、スイッチング素子SWによる単機能を有している。スイッチング素子SWは、たとえば、MISFET(Metal Insulator Semiconductor Field Effect Transistor)であってもよく、その他、IGBT(Insulated Gate Bipolar Transistor)、JFET(Junction Field Effect Transistor)、バイポーラトランジスタ、サイリスタ等であってもよい。この実施形態では、スイッチング素子SWがMISFETである場合を示している。平面視四角形のチップとして形成された半導体装置1の表面には、ソースパッド2およびゲートパッド3が形成されている。ソースパッド2が当該表面のほぼ全域を覆っており、ゲートパッド3は、ソースパッド2の内方領域に配置されている。また、図示はしないが、半導体装置1の裏面にはドレイン電極が形成されている。
次に、半導体装置1を備えた半導体モジュール4における過電流保護方式の概要を説明する。図2は、図1の半導体装置1を備える半導体モジュール4の回路図である。
短絡保護回路5は、スイッチング素子SWのゲートGおよび温度センス素子TSに、それぞれ独立して電気的に接続されている。短絡保護回路5は、温度センス素子TSの特性を常時監視している。たとえばスイッチング素子SWに短絡が発生して過電流が流れると、それに伴う発熱によって温度センス素子TSの特性が変化する。短絡保護回路5は、その特性の変化を、スイッチング素子SWにおける短絡の発生として感知し、スイッチング素子SWのゲートGをオフにする。これにより、スイッチング素子SWのソース−ドレイン(S−D)間を流れるドレイン電流Idが遮断され、スイッチング素子SWが保護される。
半導体装置1は、その外形を定義する半導体基板6を含み、半導体基板6上にスイッチング素子SWおよび温度センス素子TSが形成された構造を有している。
半導体基板6は、平面視四角形の形状を有しており、その表面のほぼ全域が平面視略四角形のソースパッド2に覆われている。ソースパッド2の下方の大部分には、スイッチング素子SWを構成するセル領域7が形成されている。ゲートパッド3は、半導体基板6の外周辺の少なくとも一辺に配置されている。ゲートパッド3には、ゲートフィンガー8が接続されている。ゲートフィンガー8は、半導体基板6の中央部に延びてセル領域7を一方側および他方側に振り分けると共に、半導体基板6の周縁部に延びてセル領域7を取り囲んでいる。
<セル構造>
図4Aは、図3の半導体装置1のセル領域7の構造(プレーナゲート構造)を示す模式的な平面図である。図4Bは、図4Aの断面図(B−B線断面図)である。
n+型ソース領域14の内方領域には、p+型ボディコンタクト領域15が形成されている。p+型ボディコンタクト領域15は、n+型ソース領域14を深さ方向に貫通して形成されている。p+型ボディコンタクト領域15のp型不純物濃度は、p型ボディ領域12よりも高く、たとえば、1×1018cm−3〜5×1021cm−3であってよい。
ゲート絶縁膜16上には、ゲート電極17が形成されている。ゲート電極17は、ゲート絶縁膜16を挟んでp型ボディ領域12の周縁部(平面視でn+型ソース領域14を取り囲む部分)に対向している。ゲート電極17は、たとえば、n型ポリシリコン(n型のドープトポリシリコン)からなるが、p型ポリシリコンからなっていてもよい。ゲート電極17の厚さは、たとえば、6000Å〜12000Åであってよい。
<温度センス素子構造>
図5Aは、図3の半導体装置1の温度センス領域9の構造を示す模式的な平面図である。図5Bは、図5Aの断面図(B−B線断面図)である。図5Cは、図5Bの構造の変形例を示す図である。
半導体基板6の表面には、セル領域7のゲート絶縁膜16が温度センス領域9にまで延びて形成されている。温度センス領域9においてゲート絶縁膜16上には、温度センス素子TSの一例としての温度センスダイオード20(pnダイオード)が形成されている。温度センスダイオード20は、ゲート絶縁膜16を挟んで半導体基板6に対向している。たとえば図5Bに示すように、温度センスダイオード20の全体は、半導体基板6の単一の不純物領域(この実施形態では、p型領域19)に対向していてもよい。
温度センスダイオード20は、半導体基板6上の層間絶縁膜18に覆われている。第1電極10は、層間絶縁膜18のコンタクトホール27を介して、アノード電極としてp+型コンタクト領域24に接続されている。第2電極11は、層間絶縁膜18のコンタクトホール28を介して、カソード電極としてn+型領域23に接続されている。温度センスダイオード20の両端に接続された第1電極10および第2電極11は、前述のように、スイッチング素子SW用のソースパッド2およびゲートパッド3とは分離されて形成されたものである。したがって、温度センスダイオード20は、スイッチング素子SWから電気的に独立している。
第1電極10は、層間絶縁膜18上において、第2電極11のコンタクト部30で取り囲まれたコンタクト部32と、当該コンタクト部32から開放部29を通過して延びるライン状の引き出し部33とを一体的に含む。コンタクト部32は、p+型コンタクト領域24上に配置されている。また、コンタクトホール27は、コンタクト部32の下方に重なるように形成されている。
次に、半導体基板6にp型不純物を選択的に注入することによってp型ボディ領域12およびp型領域19が形成される(ステップS2)。同様に、半導体基板6にn型不純物およびp型不純物を選択的に注入することによって、n+型ソース領域14およびp+型ボディコンタクト領域15が形成される(ステップS3,S4)。
次に、図7Cに示すように、レジスト膜35を介してハードマスク34が選択的にエッチングされる(ステップS9)。エッチングは、たとえば、フッ酸によるウエットエッチングで行われてよい。エッチング後、レジスト膜35は除去される。
次に、図7Fに示すように、ポリシリコン層21のゲート電極17部分をマスク(図示せず)で選択的に覆った状態で、p型不純物であるホウ素がポリシリコン層21の全面に注入される(ステップS12)。これにより、ポリシリコン層21の表面から厚さ方向途中までの領域が、p型領域38となる。
次に、図7Jに示すように、ハードマスク39を残した状態で、たとえばCVD法によって、複数の絶縁膜が形成される。複数の絶縁膜は、たとえば、図7Jに示すように、下側の酸化シリコン膜40(たとえば、NSG(Non-doped Silicate Glass)膜)と、上側の酸化シリコン膜41(たとえば、PSG(Phosphorus Silicate Glass)膜、BPSG(Boron Phosphorus Silicate Glass)膜等)とを含んでいてもよい。これにより、ハードマスク39、酸化シリコン膜40および酸化シリコン膜41からなる層間絶縁膜18が形成される(ステップS15)。
次に、図7Lに示すように、半導体基板6が加熱処理(リフロー)される(ステップS17)。当該加熱処理は、たとえば、窒素(N2)雰囲気下、900℃〜1200℃で5分〜15分間行われる。これにより、ポリシリコン層21の表面部に留まっていたp型領域38、n+型領域23およびp+型コンタクト領域24が、ポリシリコン層21の裏面に達するまで拡散する。
次に、半導体モジュール4における半導体装置1の動作、および過電流保護方式をより具体的に説明する。
半導体モジュール4における電気的な回路構成は、図2に示した通りである。そのように接続された半導体装置1には、ゲートドライバG/Dによって電圧が印加される。具体的には、主に図3および図4Bを参照して、ソースパッド2とドレイン電極(図示せず)との間に、ドレイン電極側が正となるバイアス電圧が与えられる。これにより、n型の半導体基板6とp型ボディ領域12との界面のpn接合には逆方向電圧が与えられ、その結果、n+型ソース領域14と半導体基板6と間、すなわち、ソース−ドレイン間は、遮断状態となる。この状態で、ソースパッド2とゲートパッド3との間に、ゲートパッド3側が正となる所定の電圧を与えると、p型ボディ領域12に対するバイアスがゲート電極17に与えられる。これにより、p型ボディ領域12の周縁部には、電子が誘起されて、反転チャネルが形成される。この反転チャネルを介して、n+型ソース領域14と半導体基板6と間が導通する。こうして、ソース−ドレイン間が導通してドレイン電流Idが流れることになる。
そして、図4Aおよび図4Bのスイッチング素子SW(MISFET)に短絡が発生して過電流が流れると、半導体基板6の表面側で温度上昇が発生する。この温度上昇は、セル領域7と共通の半導体基板6上に形成された温度センス領域9(図5B参照)にも伝わるので、温度センス領域9では、当該温度上昇に伴って温度センスダイオード20の順方向電圧VFが低下する。たとえば、図8に破線で示した曲線のように、温度センスダイオード20の立ち上がり電圧が低電圧側にシフトする。短絡保護回路5は、この順方向電圧VFの低下を、スイッチング素子SWにおける短絡の発生として感知し、ゲートパッド3に印加している電圧をオフにする。これにより、スイッチング素子SWのソース−ドレイン(S−D)間を流れるドレイン電流Idが遮断され、スイッチング素子SWが保護される。
図5Aおよび図5Bでは、温度センスダイオード20は、半導体基板6上のポリシリコン層21からなっていたが、図9Aおよび図9Bの温度センスダイオード42(pnダイオード)は、半導体基板6の表面部に選択的に形成された不純物領域からなる。具体的には、温度センスダイオード42は、p型領域43と、平面視でp型領域43を取り囲むn+型領域44とを含む。p型領域43をn+型領域44で取り囲む構成であれば、p型領域43およびn+型領域44が平面視で重なっていないので、別途引き回し配線等を必要とせず、p型領域43およびn+型領域44のどちらに対しても、簡単にコンタクトをとることができる。
以上、上記の温度センスダイオード42によっても、前述の温度センスダイオード20と同様の機能を果たすことができる。さらに、温度センスダイオード42は半導体基板6自体に形成されているため、温度センスダイオード20の場合よりも、半導体基板6の発熱部である表面側の電流経路にpn接合部を近づけることができる。これにより、半導体基板6の温度変化を高い精度で検出することができる。また、不純物領域からなるpnダイオードであれば、高温領域(たとえば200℃以上)においても良好に動作するので、特に、SiC、GaN等のパワーデバイスに特に有効である。
まず、図10に示すように、複数の温度センスダイオード20,42は、一方の第1電極10(アノード)と他方の第2電極11(カソード)とが直列に接続されることによって構成された直列接続単位47を含んでいてもよい。直列接続単位47は、図10に示すように2つの温度センスダイオード20,42で構成されていてもよいし、図示はしないが、3つ以上の温度センスダイオード20,42で構成されていてもよい。
図15Aは、図3の半導体装置1のセル領域7の構造(トレンチゲート構造)を示す模式的な平面図である。図15Bは、図15Aの断面図(B−B線断面図)である。図15Aおよび図15Bは、セル領域7の構造の他の一例を示している。図15Aおよび図15Bにおいて、前述の図4Aおよび図4Bに示した構成要素と同じものには同一の参照符号を付し、説明を省略する。
ゲートトレンチ53には、ゲート電極59が埋め込まれている。ゲート電極59は、ゲート絶縁膜58を挟んでゲートトレンチ53の側面のp型ボディ領域55に対向している。ゲート電極59は、たとえば、n型ポリシリコン(n型のドープトポリシリコン)からなるが、p型ポリシリコンからなっていてもよい。
温度センス領域9において半導体基板6の表面部にはn+型領域60が形成され、n+型領域60の下方にp型領域61が形成されている。p型領域61は、n+型領域60に接している。n+型領域60は、そのn型不純物濃度および深さがn+型ソース領域56と同じであってもよい。また、p型領域61は、そのp型不純物濃度および深さがp型ボディ領域55と同じであってもよいが、深さに関しては図16Bおよび図16Cに示すように、p型ボディ領域55よりも深く、選択的に下方に突出した突出部62を有していてもよい。
温度センストレンチ63は、p型領域61を貫通して形成されていてもよいが、図16Bおよび図16Cに示すように、突出部62上に形成されることによってp型領域61を貫通せず、その底部がp型領域61(突出部62)の内部に配置されていてもよい。
温度センスダイオード66は、温度センストレンチ63に埋め込まれた埋め込みポリシリコン層67からなる。埋め込みポリシリコン層67からなる温度センスダイオード66は、ゲート電極59と同一工程で形成されていてもよいし、ゲート電極59と別工程で形成されていてもよい。
温度センスダイオード66は、さらに、p+型コンタクト領域70を含んでいてもよい。p+型コンタクト領域70は、p型領域68に接するように形成されているが、n+型領域69からはp型領域68を隔てて分離されている。p+型コンタクト領域70は、図16Cに示すように温度センストレンチ63の底部まで埋め込まれてp型領域68と横方向に隣接していてもよいし、図示はしないが、p型領域68とn+型領域69との境界から離れた位置において、p型領域68の表面部に選択的に形成されていてもよい。また、p+型コンタクト領域70のp型不純物濃度は、たとえば、1×1018cm−3〜5×1021cm−3(p+型ボディコンタクト領域57と同じ)であってよい。
以上、上記の温度センスダイオード66によっても、前述の温度センスダイオード20と同様の機能を果たすことができる。さらに、温度センスダイオード66(pnダイオード)が半導体基板6の表面部に埋め込まれているため、温度センスダイオード20の場合よりも、半導体基板6の発熱部である表面側の電流経路にpn接合部を近づけることができる。これにより、半導体基板6の温度変化を高い精度で検出することができる。
たとえば、半導体装置1の各半導体部分の導電型を反転した構成が採用されてもよい。すなわち、半導体装置1において、p型の部分がn型であり、n型の部分がp型であってもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
2 ソースパッド
3 ゲートパッド
4 半導体モジュール
5 短絡保護回路
6 半導体基板
7 セル領域
9 温度センス領域
10 第1電極
11 第2電極
12 p型ボディ領域
13 単位セル
14 n+型ソース領域
16 ゲート絶縁膜
17 ゲート電極
20 温度センスダイオード
21 ポリシリコン層
22 p型領域
23 n+型領域
24 p+型コンタクト領域
25 p型外周領域
26 p型ベース層
42 温度センスダイオード
43 p型領域
44 n+型領域
45 p+型コンタクト領域
46 p型外周領域
47 直列接続単位
48 端子
49 端子
50 逆直列接続単位
51 端子
52 端子
53 ゲートトレンチ
54 単位セル
55 p型ボディ領域
56 n+型ソース領域
58 ゲート絶縁膜
59 ゲート電極
63 温度センストレンチ
66 温度センスダイオード
67埋め込みポリシリコン層
68 p型領域
69 n+型領域
70 p+型コンタクト領域
SW スイッチング素子
TS 温度センス素子
G/D ゲートドライバ
Claims (14)
- 第1導電型の第1半導体層と、
前記第1半導体層の一面側に形成され、表面を有する第2導電型の第2半導体層と、
前記第2半導体層に形成され、前記第2半導体層の表面側の第1電極と前記第1半導体層の裏面側の第2電極との間に流れる電流を制御電極への信号に応じて制御するスイッチング素子と、
前記第2半導体層の表面側に前記スイッチング素子から独立して設けられたpnダイオードを接続単位とし、温度に依存する特性を有する温度センス素子とを含み、
前記制御電極は、前記第2半導体層の前記表面から形成されたトレンチおよび当該トレンチ内に埋め込まれた電極を有するトレンチゲート構造であり、
前記温度センス素子は、前記第2半導体層よりも濃度の高い第2導電型領域と、平面視で当該第2導電型領域の近傍に設けられた第1導電型領域とを含み、
前記温度センス素子は、複数の前記pnダイオードを直列に接続した直列接続単位を含み、
前記第1導電型領域は、平面視で前記第2導電型領域を取り囲むように配置されている、半導体装置。 - 第1導電型の第1半導体層と、
前記第1半導体層の一面側に形成され、表面を有する第2導電型の第2半導体層と、
前記第2半導体層に形成され、前記第2半導体層の表面側の第1電極と前記第1半導体層の裏面側の第2電極との間に流れる電流を制御電極への信号に応じて制御するスイッチング素子と、
前記第2半導体層の表面側に前記スイッチング素子から独立して設けられたpnダイオードを接続単位とし、温度に依存する特性を有する温度センス素子とを含み、
前記制御電極は、前記第2半導体層の前記表面から形成されたトレンチおよび当該トレンチ内に埋め込まれた電極を有するトレンチゲート構造であり、
前記温度センス素子は、前記第2半導体層よりも濃度の高い第2導電型領域と、平面視で当該第2導電型領域の近傍に設けられた第1導電型領域とを含み、
前記温度センス素子は、複数の前記pnダイオードを直列に接続した直列接続単位を含み、少なくとも一対の前記直列接続単位を互いに逆向きに並列接続した構成を含む、半導体装置。 - 第1導電型の第1半導体層と、
前記第1半導体層の一面側に形成され、表面を有する第2導電型の第2半導体層と、
前記第2半導体層に形成され、前記第2半導体層の表面側の第1電極と前記第1半導体層の裏面側の第2電極との間に流れる電流を制御電極への信号に応じて制御するスイッチング素子と、
前記第2半導体層の表面側に前記スイッチング素子から独立して設けられたpnダイオードを接続単位とし、温度に依存する特性を有する温度センス素子とを含み、
前記制御電極は、前記第2半導体層の前記表面から形成されたトレンチおよび当該トレンチ内に埋め込まれた電極を有するトレンチゲート構造であり、
前記温度センス素子は、前記第2半導体層よりも濃度の高い第2導電型領域と、平面視で当該第2導電型領域の近傍に設けられた第1導電型領域とを含み、
前記温度センス素子は、前記pnダイオードを逆方向に直列に接続した逆直列接続単位を含む、半導体装置。 - 第1導電型の第1半導体層と、
前記第1半導体層の一面側に形成され、表面を有する第2導電型の第2半導体層と、
前記第2半導体層に形成され、前記第2半導体層の表面側の第1電極と前記第1半導体層の裏面側の第2電極との間に流れる電流を制御電極への信号に応じて制御するスイッチング素子と、
前記第2半導体層の表面側に前記スイッチング素子から独立して設けられたpnダイオードを接続単位とし、温度に依存する特性を有する温度センス素子とを含み、
前記制御電極は、前記第2半導体層の前記表面から形成されたトレンチおよび当該トレンチ内に埋め込まれた電極を有するトレンチゲート構造であり、
前記温度センス素子は、前記第2半導体層よりも濃度の高い第2導電型領域と、平面視で当該第2導電型領域の近傍に設けられた第1導電型領域とを含み、
前記温度センス素子は、少なくとも一対の前記pnダイオードを逆並列接続した逆並列接続単位を含む、半導体装置。 - 前記温度センス素子は、前記各接続単位の一端に接続された第3電極と、前記各接続単位の他端に接続された第4電極とを有する、請求項1〜4のいずれか一項に記載の半導体装置。
- 前記スイッチング素子は、前記第1電極がソース電極であり、前記第2電極がドレイン電極であり、前記制御電極がゲート電極である、トレンチゲート型MISFETである、請求項1〜5のいずれか一項に記載の半導体装置。
- 前記スイッチング素子は、前記第1半導体層の前記第2半導体層と反対側に第2導電型の第3半導体層を有し、
前記第1電極がエミッタ電極であり、前記第2電極がコレクタ電極であり、前記制御電極がゲート電極である、トレンチゲート型IGBTである、請求項1〜5のいずれか一項に記載の半導体装置。 - 前記第1電極、前記第2電極、前記第3電極、前記第4電極および前記制御電極は、それぞれ、外部接続が可能な第1端子、第2端子、第3端子、第4端子および制御端子に接続されている、請求項5に記載の半導体装置。
- 前記第3電極および前記第4電極は、前記第2半導体層上で互いに対をなしており、
前記第3電極と前記第4電極との間の電気回路には、回路素子として前記温度センス素子のみが設けられている、請求項5に記載の半導体装置。 - 前記第1半導体層および前記第2半導体層は、SiC半導体からなる、請求項1〜9のいずれか一項に記載の半導体装置。
- 第1導電型の第1半導体層と、
前記第1半導体層の一面側に形成され、表面を有する第2導電型の第2半導体層と、
前記第2半導体層に形成され、前記第2半導体層の表面側の第1電極と前記第1半導体層の裏面側の第2電極との間に流れる電流を制御電極への信号に応じて制御するスイッチング素子と、
前記第2半導体層の表面側に前記スイッチング素子から独立して設けられ、前記第1半導体層の一面側に形成された第2導電型の第3半導体層と前記第1半導体層との接合によるpnダイオードからなり、温度に依存する特性を有する温度センス素子とを含み、
前記制御電極は、前記第2半導体層の前記表面から形成されたトレンチおよび当該トレンチ内に埋め込まれた電極を有するトレンチゲート構造であり、
前記温度センス素子は、前記第3半導体層に対して前記第2半導体層の表面側に形成された前記第2半導体層よりも濃度の高い第2導電型領域と、平面視で当該第2導電型領域の近傍に設けられた第2トレンチとを含む、半導体装置。 - 前記温度センス素子と前記スイッチング素子との分離は、前記トレンチと同じ構造の前記第2トレンチであり、平面視で前記第2導電型領域を取り囲むように配置されている、請求項11に記載の半導体装置。
- 請求項1〜12のいずれか一項に記載の半導体装置と、
前記スイッチング素子および前記温度センス素子に電気的に接続された回路であって、前記温度センス素子の出力の変化に基づいて前記スイッチング素子に短絡に伴う過電流が流れていると判断したときに、前記スイッチング素子の電流経路を遮断する回路を有する第2半導体装置とを含む、半導体モジュール。 - 前記スイッチング素子はゲートトレンチ構造のパワートランジスタであり、前記温度センス素子はpnダイオードである、請求項13に記載の半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019089080A JP6774529B2 (ja) | 2019-05-09 | 2019-05-09 | 半導体装置および半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019089080A JP6774529B2 (ja) | 2019-05-09 | 2019-05-09 | 半導体装置および半導体モジュール |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015026756A Division JP6526981B2 (ja) | 2015-02-13 | 2015-02-13 | 半導体装置および半導体モジュール |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020167510A Division JP7001785B2 (ja) | 2020-10-02 | 2020-10-02 | 半導体装置および半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019149569A JP2019149569A (ja) | 2019-09-05 |
JP6774529B2 true JP6774529B2 (ja) | 2020-10-28 |
Family
ID=67850810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019089080A Active JP6774529B2 (ja) | 2019-05-09 | 2019-05-09 | 半導体装置および半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6774529B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113745318B (zh) * | 2021-09-03 | 2022-05-03 | 深圳市响河测控技术有限公司 | 一种电源过热保护电路及其校准方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8110868B2 (en) * | 2005-07-27 | 2012-02-07 | Infineon Technologies Austria Ag | Power semiconductor component with a low on-state resistance |
EP2261992A3 (de) * | 2005-07-27 | 2011-02-23 | Infineon Technologies Austria AG | Halbleiterbauelement mit einer Driftzone und einer Driftsteuerzone |
JP5125106B2 (ja) * | 2007-01-15 | 2013-01-23 | 株式会社デンソー | 半導体装置 |
JP4994853B2 (ja) * | 2007-01-16 | 2012-08-08 | シャープ株式会社 | 温度センサを組み込んだ電力制御装置及びその製造方法 |
JP5747581B2 (ja) * | 2011-03-15 | 2015-07-15 | 富士電機株式会社 | 半導体装置 |
JP5823798B2 (ja) * | 2011-09-29 | 2015-11-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6117602B2 (ja) * | 2013-04-25 | 2017-04-19 | トヨタ自動車株式会社 | 半導体装置 |
-
2019
- 2019-05-09 JP JP2019089080A patent/JP6774529B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019149569A (ja) | 2019-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5589052B2 (ja) | 半導体装置 | |
US11495595B2 (en) | Semiconductor device and semiconductor module | |
US9142463B2 (en) | Semiconductor device | |
JP7135445B2 (ja) | 半導体装置 | |
US10163890B2 (en) | Semiconductor device | |
JP7467918B2 (ja) | 半導体装置 | |
JP2001257366A (ja) | 半導体装置 | |
JP7450330B2 (ja) | 半導体素子及び半導体装置 | |
JP6774529B2 (ja) | 半導体装置および半導体モジュール | |
JP6718140B2 (ja) | 半導体装置 | |
US20180294259A1 (en) | Semiconductor device | |
US10256232B2 (en) | Semiconductor device including a switching element and a sense diode | |
JP7001785B2 (ja) | 半導体装置および半導体モジュール | |
JP7461534B2 (ja) | 半導体装置 | |
JP7256254B2 (ja) | 半導体装置 | |
US11621279B2 (en) | Semiconductor device having a diode formed in a first trench and a bidirectional zener diode formed in a second trench | |
JP2002222953A (ja) | 半導体装置 | |
JP2010199149A (ja) | 半導体装置 | |
JP2881907B2 (ja) | 電力用半導体装置 | |
JP2015142025A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201002 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6774529 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |