JPS61194754A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61194754A
JPS61194754A JP3393485A JP3393485A JPS61194754A JP S61194754 A JPS61194754 A JP S61194754A JP 3393485 A JP3393485 A JP 3393485A JP 3393485 A JP3393485 A JP 3393485A JP S61194754 A JPS61194754 A JP S61194754A
Authority
JP
Japan
Prior art keywords
resin
section
envelope
filling
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3393485A
Other languages
English (en)
Inventor
Kazuo Nagaori
永織　一男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3393485A priority Critical patent/JPS61194754A/ja
Publication of JPS61194754A publication Critical patent/JPS61194754A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は半導体装置に係り、特に混成集積回路等の半導
体素子が搭載された回路基板上に外囲器を設置し、さら
にこの外囲器内に充填用樹脂を注入してなる半導体装置
の改良に関する。
［発明の技術的背景及びその問題点］ 従来、この種の半導体装置は例えば第４図に示すように
構成されている。同図に於いて、１１は回路基板であり
、この回路基板１１上には混成集積回路素子１２が搭載
され、さらに内部素子の保護及び電極取出しを兼ねた外
囲器１３が搭載される。この接合には、ブレブリーグ１
４により両者の接着を行なった後、外囲器１３の内部に
充填用樹脂１５を注入、硬化させることにより行なって
いた。
しかしながら、このプレブレーグ１４には一般に　　゛
熱硬化型のエポキシ樹脂が用いられるため、室温でもそ
の硬化反応が序々に進行し、その接着力は非常に不安定
である。　このため、回路基板１１と外囲器１３との接
着力が非常に不安定であった。従って、その接合が不十
分な部位から水、不純物等が侵入し、内部の回路等に影
響を与えるなどの問題が生じていた。
更に、接着力の不足に起因して撮動、熱衝撃試験等に於
いて、回路基板１１、外囲器１３が剥離する等の問題が
あった。
このような問題への対策として、従来、第５図に示すよ
うな構造が採用されている。すなわち、回路基板１１及
び外囲器１３を嵌合させた後、接着性を有する充填用樹
脂１６を注入するものである。
しかしながら、このような構造では、充填用樹脂１６の
硬化時に回路基板１１と外囲器１３との間に毛細管現象
が生じ、その結果充填用樹脂１６が外部に漏出して内部
樹脂が不足し、電極部が露出し、その結果電極間に放電
が生じることがあった。
また、外部に樹脂が漏出することにより、混成集積回路
素子１２と放熱板との間に密着不良が生じ、このため放
熱特性が劣化していた。
［発明の目的］ 本発明は上記実情に鑑みてなされたもので、その目的は
、充填用樹脂が外部に漏出することなく、電気特性及び
放熱特性の劣化を防止することができ、信頼性の向上し
た半導体装置を提供することにある。
［発明の概要］ 本発明は、回路基板に半導体素子を搭載し、この半導体
素子を囲んで同回路基板上に外囲器を設置し、さらにこ
の外囲器内に充填用樹脂を注入、硬化してなる半導体装
置に於いて、前記外囲器と前記基板との対向面のそれぞ
れに互いに嵌入し、かつ両者の間に中空部を形成する凹
凸部を設け、この凹部、凸部及び中空部に於いて充填用
樹脂を吸収することにより、その外部への漏出を防止す
るものである。
さらに、本発明に於いては、上記外囲器周縁部と前記基
板との対向面に空間部を形成するもので、上記外囲器に
バリが生じても両者を強固に密着させることができる。
［発明の実施例］ 以下、図面を参照して本発明の一実施例を説明する。第
１図に於いて、回路基板２１上には混成集積回路素子２
２が搭載されている。この回路基板２１上の周縁部には
外囲器２３が設置され、これにより内部素子を保護して
いる。外囲器２３の回路基板２１との対向面には、全周
に渡って凹部２４．凸部２５゜凹部２６が形成されてい
る。一方、回路基板２１の外囲器２３との対向面には上
記凹部２４．凸部２５．凹部２６に嵌入する凸部２７．
凹部２８．凸部２９が形成されている。上記凹部２４．
凸部２５．凹部２６、凸部２７゜凹部２８．凸部２９間
には互いに嵌入した後隙間があり、空間部Ａ及び中空部
Ｂ、Ｃが形成されている。
外囲器２３からは外部電極端子３０が導出されている。
外囲器２３内には接着性を有する充填用樹脂３１が注入
されている。
上記構造にあっては、外囲器２３側に設けられた凹部２
４．凸部２５．凹部２６は回路基板２１側に設けられた
凸部２７．凹部２８、凸部２９にしつかり嵌入され、又
嵌入させた部分に中空部Ｂ及びＣが形成されているので
、加熱して充填用樹脂３１を硬化させる際、この充填用
樹脂３１が回路基板２１と外囲器２３との間から漏出し
ようとしても、第２図に示すように中空部Ｂ及びＣに於
いて吸収され、小さな樹脂の溜り３１ａ、３１ｂが形成
されることになる。このため、充填用樹脂３１は外部に
漏出する恐れがなくなる。
従って、従来中じていた樹脂漏れに起因する電気特性、
放熱特性の劣化を防止することができるものである。ま
た、外囲器２３側に設けられた凹部２４゜凸部２５．凹
部２６は、回路基板２１側に設けられた凸部２７．凹部
２８、凸部２９にしつかり嵌入され、さらに充填用樹脂
３１により固定されるため、機械的強度も向上し、衝撃
に対しても強くなる。
また、一般に、回路基板２１はプレス等で打ち扱き形成
されるため表面にバリができる。このバリがある場合、
回路基板２１に外囲器２３を嵌入させようとすると、回
路基板２１と外囲器２３との間に隙間ができて注入され
た樹脂が外部へ漏れてくるが、上記構造にあっては、回
路基板２１と外囲器２３との間に空間部Ａが形成されて
いるため、たとえバリがあっても何等支障なく、バリ回
避ができる。
第３図は本発明の他の実施例を示すもので、バリ逃げ用
の空間部Ａを回路基板２１と外囲器２３との対向面の外
周部に設ける構造としたものである。
この場合も上記実施例と同様の効果が得られるものであ
る。
尚、上記実施例に於いては、空間部Ａ、中空部Ｂ、Ｃを
回路基板２１と外囲器２３との対向面の全周に渡って設
けるようにしたが、電気回路形成、製造工程上に於いて
困難な箇所を除く部分に設ける構成としてもよい。
［発明の効果］ 以上のように本発明によれば、充填用樹脂が外部に漏出
することがないので、電気特性及び放熱特性の劣化を防
止することができ、また強度的にも向上した半導体装置
を提供できる。
【図面の簡単な説明】
第１図は本発明の一実施例に係る半導体装置の構造を示
す断面図、第２図は第１図の構造の要部を取出して示す
断面図、第３図は本発明の他の実施例に係る断面図、第
４図及び第５図はそれぞれ従来の半導体装置の構造を示
す断面図である。 ２１・・・回路基板、２２・・・混成集積回路素子、２
３・・・外囲器、３１・・・充填用樹脂、３１ａ、３１
ｂ・・・樹脂溜り、Ａ・・・空間部、Ｂ、Ｃ・・・中空
部。 第１図 Ｃ１＼才

Claims (2)

    【特許請求の範囲】
  1. （１）回路基板と、この回路基板上に搭載される半導体
    素子と、この半導体素子を囲んで前記回路基板上に設置
    される外囲器と、この外囲器の前記回路基板との対向面
    に設けられた第１の凹凸部と、前記回路基板の前記外囲
    器との対向面に設けられ、前記第１の凹凸部に嵌入し、
    かつ同第１の凹凸部との間に中空部を形成するように設
    けられた第２の凹凸部と、前記外囲器内に注入され、前
    記回路基板、半導体素子及び外囲器を一体化する樹脂層
    とを具備したことを特徴とする半導体装置。
  2. （２）前記外囲器周縁部と前記基板との対向面にバリ逃
    げ用の空間部を有する特許請求の範囲第１項記載の半導
    体装置。
JP3393485A 1985-02-22 1985-02-22 半導体装置 Pending JPS61194754A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3393485A JPS61194754A (ja) 1985-02-22 1985-02-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3393485A JPS61194754A (ja) 1985-02-22 1985-02-22 半導体装置

Publications (1)

Publication Number Publication Date
JPS61194754A true JPS61194754A (ja) 1986-08-29

Family

ID=12400336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3393485A Pending JPS61194754A (ja) 1985-02-22 1985-02-22 半導体装置

Country Status (1)

Country Link
JP (1) JPS61194754A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186463A (ja) * 1997-12-22 1999-07-09 Sanyo Electric Co Ltd 混成集積回路装置
JP2007152663A (ja) * 2005-12-02 2007-06-21 Ricoh Printing Systems Ltd インクジェットヘッド及びその製造方法
JP2018046103A (ja) * 2016-09-13 2018-03-22 三菱電機株式会社 半導体装置
JP2018082069A (ja) * 2016-11-17 2018-05-24 三菱電機株式会社 半導体装置および半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186463A (ja) * 1997-12-22 1999-07-09 Sanyo Electric Co Ltd 混成集積回路装置
JP2007152663A (ja) * 2005-12-02 2007-06-21 Ricoh Printing Systems Ltd インクジェットヘッド及びその製造方法
JP2018046103A (ja) * 2016-09-13 2018-03-22 三菱電機株式会社 半導体装置
JP2018082069A (ja) * 2016-11-17 2018-05-24 三菱電機株式会社 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3316714B2 (ja) 半導体装置
JP2571024B2 (ja) マルチチップモジュール
KR940007951B1 (ko) 반도체장치와 그 제조방법, 리이드프레임 및 메모리카드와 그 제조방법
KR100765604B1 (ko) 회로 장치 및 그 제조 방법
US20220020659A1 (en) Packaged chip and method for manufacturing packaged chip
US5539253A (en) Resin-sealed semiconductor device
JP2007073782A (ja) 大電力用半導体装置
JP4549171B2 (ja) 混成集積回路装置
JP3758383B2 (ja) パワー半導体装置およびその組立方法
JPS61194754A (ja) 半導体装置
JP3316449B2 (ja) 混成集積回路装置およびその製造方法
JPS61139048A (ja) 半導体装置
JPS60234348A (ja) 半導体装置
JP2698259B2 (ja) ヒートシンクの製造方法
JPH0982848A (ja) ハイブリッドｉｃ半導体装置
KR100479913B1 (ko) 피지에이패키지
JPH09275155A (ja) 半導体装置
JPH09237869A (ja) 樹脂封止型パワーモジュール装置及びその製造方法
JP2593867Y2 (ja) 複合半導体装置
JP2000252416A (ja) 電力半導体装置
JPH06334070A (ja) 混成集積回路装置
JP2001274303A (ja) 半導体装置及びその製造方法
JPS6120772Y2 (ja)
JP3281864B2 (ja) 混成集積回路装置の製造方法
JPH05267503A (ja) 半導体装置