JP2018064057A - シリコン接合ウェーハの製造方法およびシリコン接合ウェーハ - Google Patents
シリコン接合ウェーハの製造方法およびシリコン接合ウェーハ Download PDFInfo
- Publication number
- JP2018064057A JP2018064057A JP2016202756A JP2016202756A JP2018064057A JP 2018064057 A JP2018064057 A JP 2018064057A JP 2016202756 A JP2016202756 A JP 2016202756A JP 2016202756 A JP2016202756 A JP 2016202756A JP 2018064057 A JP2018064057 A JP 2018064057A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- silicon
- active layer
- bonding
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 159
- 239000010703 silicon Substances 0.000 title claims abstract description 159
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 157
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 238000005247 gettering Methods 0.000 claims abstract description 59
- 238000010438 heat treatment Methods 0.000 claims description 83
- 239000001301 oxygen Substances 0.000 claims description 47
- 229910052760 oxygen Inorganic materials 0.000 claims description 47
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 45
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 33
- 230000004913 activation Effects 0.000 claims description 14
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- 230000007935 neutral effect Effects 0.000 claims description 11
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- 239000001257 hydrogen Substances 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 239000012298 atmosphere Substances 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 229910052734 helium Inorganic materials 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052754 neon Inorganic materials 0.000 claims description 3
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 229910052724 xenon Inorganic materials 0.000 claims description 3
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 claims description 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 2
- 238000000034 method Methods 0.000 abstract description 94
- 230000015572 biosynthetic process Effects 0.000 abstract description 27
- 238000007669 thermal treatment Methods 0.000 abstract 3
- 239000010409 thin film Substances 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 284
- 239000010410 layer Substances 0.000 description 159
- 230000000052 comparative effect Effects 0.000 description 23
- 125000004429 atom Chemical group 0.000 description 19
- 239000013078 crystal Substances 0.000 description 18
- 238000001994 activation Methods 0.000 description 14
- 230000007547 defect Effects 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 10
- 239000002019 doping agent Substances 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 239000002344 surface layer Substances 0.000 description 10
- 239000007789 gas Substances 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 230000001133 acceleration Effects 0.000 description 6
- 238000011084 recovery Methods 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 238000011109 contamination Methods 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 5
- 229910001385 heavy metal Inorganic materials 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- 238000005304 joining Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002244 precipitate Substances 0.000 description 3
- 238000001953 recrystallisation Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006664 bond formation reaction Methods 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000879 optical micrograph Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910021642 ultra pure water Inorganic materials 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Recrystallisation Techniques (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Element Separation (AREA)
Abstract
【課題】シリコン接合ウェーハ作製後であって、デバイス形成プロセス時などでの更なる熱処理を経た後でもゲッタリング能力を維持することのできるシリコン接合ウェーハの製造方法およびシリコン接合ウェーハを提供する。【解決手段】本発明のシリコン接合ウェーハの製造方法は、支持基板用ウェーハの片方の面と活性層用ウェーハの片方の面とを真空常温接合法にて貼り合わせる接合工程と、前記活性層用ウェーハを薄膜化して、薄膜化後の前記活性層用ウェーハを活性層とする薄膜化工程と、を有し、前記接合工程の後、前記支持基板用ウェーハと前記活性層用ウェーハとを貼り合わせた接合領域に転位を形成するよう、熱処理を施す熱処理工程を更に有する。【選択図】図１
Description
本発明は、シリコン接合ウェーハの製造方法およびシリコン接合ウェーハに関する。
半導体ウェーハ製造プロセスやデバイス作製プロセスにおいて、半導体デバイスの基板中に重金属が混入すると、ポーズタイム不良、リテンション不良、接合リーク不良、及び酸化膜の絶縁破壊といったデバイス特性に著しい悪影響をもたらす。しかしながら、半導体デバイス作製プロセスにおいては、イオン注入、拡散および酸化熱処理などの各処理中で、半導体基板への重金属汚染の発生が懸念される。そのため、従来、代表的な半導体基板であるシリコンウェーハの表面において、デバイスを形成する領域であるデバイス形成領域に重金属が拡散するのを抑制するために、ゲッタリング法によりシリコンウェーハにゲッタリング能力を付与してきた。
ゲッタリング法としては、シリコンウェーハ内部に酸素を析出させ、形成された酸素析出物（ＢＭＤ）をゲッタリングサイトとして利用するイントリンシック・ゲッタリング法（Intrinsic Gettering method、ＩＧ法）、およびシリコンウェーハの裏面に、サンドブラスト法等を用いて機械的歪みを与えたり、多結晶シリコン膜等を形成してゲッタリングサイトとしたりする、エクストリンシック・ゲッタリング法（Extrinsic Gettering method、ＥＧ法）が知られている。
しかし近年、デバイス形成プロセスの低温化およびシリコンウェーハの大口径化により、シリコンウェーハに対してゲッタリング能力を十分に付与できない問題が生じている。すなわち、ＩＧ法については、製造プロセス温度の低温化により、シリコンウェーハ内部に酸素析出物を形成させることが困難となっている。
また、ＥＧ法については、３００ｍｍ以上の口径を有するシリコンウェーハに対しては、その主面ばかりでなく裏面に対しても鏡面研磨処理を施すのが通例であり、シリコンウェーハの裏面に機械的歪みを与えたり、多結晶シリコン膜等を形成したりできない状況にある。
シリコンウェーハに十分なゲッタリング能力を付与できない場合、拡散速度の非常に遅い金属、例えばチタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）がウェーハ表面に付着すると、上記デバイス形成プロセスの低温化のためにデバイス形成領域から十分に離れることができなくなり、デバイス特性不良（例えば、固体撮像素子の場合では白傷不良）が発生する。そのため、こうした拡散速度が遅い金属を捕獲できるよう、デバイス形成領域の直下にゲッタリング層を形成することが必要となる。
そこで、本願出願人が提案する特許文献１では、クラスターイオンを半導体ウェーハの表面に照射することにより、１原子当たりの加速電圧を小さくした状態でクラスターイオンの構成元素を半導体ウェーハ内に導入して改質層を形成し、該改質層表面にエピタキシャル層を形成した半導体エピタキシャルウェーハが開示されている。特許文献１に記載の技術により、デバイス形成領域となるエピタキシャル層の直下近傍に、強力なゲッタリング能力を有するゲッタリング層を形成することができる。
特許文献１に開示される方法により、強力なゲッタリング能力を有するゲッタリング層を形成することができるものの、エピタキシャル層の形成が前提となるため、エピタキシャル層のないバルクのシリコンウェーハには適用できない。
そこで本発明者は、近年着目されつつある真空常温接合技術を用いて、活性層用ウェーハおよび支持基板用ウェーハを貼り合わせたシリコン接合ウェーハの接合界面あるいは接合界面を含む接合領域にゲッタリングサイトを導入することを検討した。真空常温接合技術を適用にあたり、活性層用ウェーハおよび支持基板用ウェーハの両貼り合わせ面が活性化処理される。このとき活性化後の両貼り合わせ面はアモルファス領域となり、当該アモルファス領域は貼り合わせ後のシリコン接合ウェーハにおいて、強力なゲッタリングサイトとして機能することを本発明者は知見した。
ところで、半導体ウェーハを用いて半導体デバイス形成する際、デバイス形成プロセスではデバイス仕様に応じた熱処理を受ける。本発明者が検討したところ、上述のシリコン接合ウェーハのゲッタリングサイトであるアモルファス領域が、熱処理条件によっては結晶回復して再結晶化してしまい、シリコン接合ウェーハのゲッタリング能力が消失してしまう場合があることが判明した。この場合、シリコン接合ウェーハの製品出荷時においてはゲッタリング能力があっても、デバイス形成プロセスにおける熱処理条件によっては、熱処理を経た後に、シリコン接合ウェーハはゲッタリング能力を維持できなくなってしまう。本発明者はこの点を新たな課題として認識した。
そこで、そこで本発明は、上記新たな課題に鑑み、シリコン接合ウェーハ作製後であって、デバイス形成プロセス時などでの熱処理を経た後でもゲッタリング能力を維持することのできるシリコン接合ウェーハの製造方法およびシリコン接合ウェーハの提供を目的とする。
上記課題を解決すべく本発明者は鋭意検討した。シリコン接合ウェーハの接合領域、すなわちアモルファス領域に適切な熱処理を施した場合、結晶回復に伴って転位が形成され、この転位は熱処理後においてもゲッタリングサイトとして機能することを本発明者は見出した。そして、こうした熱処理を施すことによって転位を形成したシリコン接合ウェーハであれば、デバイス形成プロセスにおける熱処理条件に依存せず、シリコン接合ウェーハ作製後であって、デバイス形成プロセス時などでの熱処理を経た後でもゲッタリング能力を維持し続けることができることを本発明者は知見した。
上記知見に基づき完成した本発明の要旨構成は以下のとおりである。
（１）単結晶シリコンからなる支持基板用ウェーハと、単結晶シリコンからなる活性層とが接合されたシリコン接合ウェーハの製造方法であって、
単結晶シリコンからなる支持基板用ウェーハの片方の面および単結晶シリコンからなる活性層用ウェーハの片方の面に、真空常温下で、イオン化させた中性元素を照射する活性化処理をして、両方の前記片方の面を活性化面とした後に、引き続き真空常温下で両方の前記活性化面を接触させることで、前記支持基板用ウェーハと前記活性層用ウェーハとを貼り合わせる接合工程と、
前記接合工程の後、前記活性層用ウェーハを薄膜化して、薄膜化後の前記活性層用ウェーハを活性層とする薄膜化工程と、を有し、
前記接合工程の後、熱処理を施して、前記支持基板用ウェーハと前記活性層用ウェーハとを貼り合わせた接合領域に転位を形成する熱処理工程を更に有することを特徴とするシリコン接合ウェーハの製造方法。
（１）単結晶シリコンからなる支持基板用ウェーハと、単結晶シリコンからなる活性層とが接合されたシリコン接合ウェーハの製造方法であって、
単結晶シリコンからなる支持基板用ウェーハの片方の面および単結晶シリコンからなる活性層用ウェーハの片方の面に、真空常温下で、イオン化させた中性元素を照射する活性化処理をして、両方の前記片方の面を活性化面とした後に、引き続き真空常温下で両方の前記活性化面を接触させることで、前記支持基板用ウェーハと前記活性層用ウェーハとを貼り合わせる接合工程と、
前記接合工程の後、前記活性層用ウェーハを薄膜化して、薄膜化後の前記活性層用ウェーハを活性層とする薄膜化工程と、を有し、
前記接合工程の後、熱処理を施して、前記支持基板用ウェーハと前記活性層用ウェーハとを貼り合わせた接合領域に転位を形成する熱処理工程を更に有することを特徴とするシリコン接合ウェーハの製造方法。
なお、以下、本発明における支持基板用ウェーハと活性層用ウェーハの貼合せ方法を「真空常温接合法」と称する。真空常温接合法において、上述した支持基板用ウェーハの上記片方の面と、活性層用ウェーハの上記片方の面とが、共に貼り合わせ面となる。また、一般に、活性層用ウェーハの他方の面が、シリコン接合ウェーハにおいてデバイス形成面となる主表面となる。
（２）前記熱処理工程における熱処理温度が７１０℃以上８５０℃以下である、上記（１）に記載のシリコン接合ウェーハの製造方法。
（３）前記熱処理工程における熱処理時間が３０分以上２時間以下である、上記（２）に記載のシリコン接合ウェーハの製造方法。
（４）前記熱処理工程における熱処理雰囲気が、アルゴン、水素、窒素、酸素からなる群から選ばれる少なくとも一種である、上記（２）または（３）に記載のシリコン接合ウェーハの製造方法。
（５）前記中性元素が、アルゴン、ネオン、キセノン、水素、ヘリウムおよびシリコンからなる群から選ばれる少なくとも一種である、（１）〜（４）のいずれかに記載のシリコン接合ウェーハの製造方法。
（６）前記活性層用ウェーハは、シリコンウェーハ上にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハであり、
該シリコンエピタキシャル層の表面を前記活性層用ウェーハの前記片方の面とする、上記（１）〜（５）のいずれかに記載のシリコン接合ウェーハの製造方法。
該シリコンエピタキシャル層の表面を前記活性層用ウェーハの前記片方の面とする、上記（１）〜（５）のいずれかに記載のシリコン接合ウェーハの製造方法。
（７）前記薄膜化工程において、前記シリコンエピタキシャル層と反対の面側から前記活性層用ウェーハを薄膜化し、前記シリコンウェーハを研削除去する、上記（６）に記載のシリコン接合ウェーハの製造方法。
（８）単結晶シリコンからなる支持基板用ウェーハと、単結晶シリコンからなる活性層とが接合されたシリコン接合ウェーハであって、
前記支持基板用ウェーハと、前記活性層とを接合する接合界面を含む領域に、該接合界面を横断する転位を含むゲッタリング層を有し、
前記転位の長さは１ｎｍ以上３０ｎｍ以下であることを特徴とするシリコン接合ウェーハ。
前記支持基板用ウェーハと、前記活性層とを接合する接合界面を含む領域に、該接合界面を横断する転位を含むゲッタリング層を有し、
前記転位の長さは１ｎｍ以上３０ｎｍ以下であることを特徴とするシリコン接合ウェーハ。
本発明によれば、シリコン接合ウェーハ作製後であって、デバイス形成プロセス時などでの熱処理を経た後でもゲッタリング能力を維持することのできるシリコン接合ウェーハの製造方法およびシリコン接合ウェーハを提供することができる。
以下、図１〜図３を参照しつつ本発明の実施形態を詳細に説明する。なお、同一の構成要素には原則として同一の参照番号を付して、説明を省略する。また、図１〜３では図面の簡略化のため、各構成の厚さについて、実際の厚さの割合と異なり誇張して示す。
（シリコン接合ウェーハの製造方法）
本発明に従う、支持基板用ウェーハと、単結晶シリコンからなる活性層とが接合されたシリコン接合ウェーハの製造方法の実施形態について説明する。まず、第１実施形態として、単結晶シリコンからなる支持基板用ウェーハおよび単結晶シリコンからなる活性層用ウェーハのそれぞれが、表面にシリコンエピタキシャル層を有しないバルクのシリコンウェーハを用いた実施形態を説明する。次いで、第２実施形態として、シリコンウェーハ上にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハを活性層用ウェーハに用いる場合の実施形態を説明する。
本発明に従う、支持基板用ウェーハと、単結晶シリコンからなる活性層とが接合されたシリコン接合ウェーハの製造方法の実施形態について説明する。まず、第１実施形態として、単結晶シリコンからなる支持基板用ウェーハおよび単結晶シリコンからなる活性層用ウェーハのそれぞれが、表面にシリコンエピタキシャル層を有しないバルクのシリコンウェーハを用いた実施形態を説明する。次いで、第２実施形態として、シリコンウェーハ上にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハを活性層用ウェーハに用いる場合の実施形態を説明する。
（第１実施形態）
図１は、本発明の第１実施形態に従うシリコン接合ウェーハ１００の製造方法のフローチャートを示している。本実施形態に従うシリコン接合ウェーハ１００の製造方法では、支持基板用ウェーハ１１０と、活性層用ウェーハ１１０とを用いる（図１（Ａ））。まず、支持基板用ウェーハ１１０と、活性層用ウェーハとを真空常温接合法により貼り合わせる接合工程を行う（図１（Ｂ）〜（Ｄ））。すなわち、接合工程では、支持基板用ウェーハ１１０の片方の面１１０Ａおよび活性層用ウェーハ１２０の片方の面１２０Ａに、真空常温下で、イオン化させた中性元素９０を照射する活性化処理をして（図１（Ｂ））、両方の片方の面１１０Ａ，１２０Ａを活性化面１４１Ａ，１４２Ａとする（図１（Ｃ））。引き続き、真空常温下で両方の活性化面１４１Ａ，１４２Ａを接触させることで、支持基板用ウェーハ１１０と活性層用ウェーハ１２０とを貼り合わせる（図１（Ｄ））。接合工程の後、活性層用ウェーハ１２０を薄膜化して、薄膜化後の活性層用ウェーハ１２０を活性層１２５とする薄膜化工程を行う（図１（Ｆ））。ここで、本実施形態では、接合工程の後、薄膜化工程に先立ち、熱処理を施して、支持基板用ウェーハ１１０と活性層用ウェーハ１２０とを貼り合わせた接合領域１４０に転位を形成する熱処理工程を更に行うものとする（図１（Ｅ））。こうして、単結晶シリコンからなる支持基板用ウェーハ１１０と、単結晶シリコンからなる活性層１２５とが接合されたシリコン接合ウェーハ１００を製造することができる。以下、各工程の詳細を順次説明する。なお、真空常温接合法において、上述した支持基板用ウェーハの上記片方の面１１０Ａと、活性層用ウェーハの上記片方の面１２０Ａとが共に貼り合わせ面となるため、以下、これらを貼り合わせ面と言う。
図１は、本発明の第１実施形態に従うシリコン接合ウェーハ１００の製造方法のフローチャートを示している。本実施形態に従うシリコン接合ウェーハ１００の製造方法では、支持基板用ウェーハ１１０と、活性層用ウェーハ１１０とを用いる（図１（Ａ））。まず、支持基板用ウェーハ１１０と、活性層用ウェーハとを真空常温接合法により貼り合わせる接合工程を行う（図１（Ｂ）〜（Ｄ））。すなわち、接合工程では、支持基板用ウェーハ１１０の片方の面１１０Ａおよび活性層用ウェーハ１２０の片方の面１２０Ａに、真空常温下で、イオン化させた中性元素９０を照射する活性化処理をして（図１（Ｂ））、両方の片方の面１１０Ａ，１２０Ａを活性化面１４１Ａ，１４２Ａとする（図１（Ｃ））。引き続き、真空常温下で両方の活性化面１４１Ａ，１４２Ａを接触させることで、支持基板用ウェーハ１１０と活性層用ウェーハ１２０とを貼り合わせる（図１（Ｄ））。接合工程の後、活性層用ウェーハ１２０を薄膜化して、薄膜化後の活性層用ウェーハ１２０を活性層１２５とする薄膜化工程を行う（図１（Ｆ））。ここで、本実施形態では、接合工程の後、薄膜化工程に先立ち、熱処理を施して、支持基板用ウェーハ１１０と活性層用ウェーハ１２０とを貼り合わせた接合領域１４０に転位を形成する熱処理工程を更に行うものとする（図１（Ｅ））。こうして、単結晶シリコンからなる支持基板用ウェーハ１１０と、単結晶シリコンからなる活性層１２５とが接合されたシリコン接合ウェーハ１００を製造することができる。以下、各工程の詳細を順次説明する。なお、真空常温接合法において、上述した支持基板用ウェーハの上記片方の面１１０Ａと、活性層用ウェーハの上記片方の面１２０Ａとが共に貼り合わせ面となるため、以下、これらを貼り合わせ面と言う。
本実施形態では接合工程に先立ち、まず、単結晶シリコンからなる支持基板用ウェーハ１１０と、単結晶シリコンからなる活性層用ウェーハ１２０とをそれぞれ用意する（図１（Ａ））。第１実施形態において用いる単結晶シリコンからなる支持基板用ウェーハ１１０と、単結晶シリコンからなる活性層用ウェーハ１２０とのそれぞれは、表面にエピタキシャル層を有しないバルクの単結晶シリコンウェーハであれば、任意のものを用いることができる。バルクの単結晶シリコンウェーハは、ＦＺシリコンウェーハ、ＣＺシリコンウェーハおよびアニールウェーハなどが知られ、本明細書において、これらバルクの単結晶シリコンウェーハを総称して「シリコンウェーハ」と言う。
＜接合工程＞
次に、接合工程において、支持基板用ウェーハ１１０と、活性層用ウェーハ１２０とを真空常温接合法により貼り合わせる（図１（Ｂ）〜（Ｄ））。具体的には、真空下で支持基板用ウェーハ１１０および活性層用ウェーハ１２０の貼り合わせ面１１０Ａ，１２０Ａにイオン化させた中性元素９０を照射して、両方の貼り合わせ面１１０Ａ，１２０Ａを活性化し、活性化面とする。これにより各貼り合わせ面１１０Ａ，１２０Ａ（活性化面１４１Ａ，１４２Ａ）にはアモルファス層１４１，１４２が形成され、その表面にはシリコンが本来持っているダングリングボンド（結合の手）が現れる。このダングリングボンドはエネルギー的に不安定であるため、引き続き真空常温下で両方の活性化面１４１Ａ，１４２Ａを接触させると、両活性化面１４１Ａ，１４２Ａのダングリングボンドを消滅させるようにウェーハ間で瞬時に接合力が働き、熱処理等を施すことなく、非結合領域（ボイド）なしに２つのウェーハが強固に接合される。
次に、接合工程において、支持基板用ウェーハ１１０と、活性層用ウェーハ１２０とを真空常温接合法により貼り合わせる（図１（Ｂ）〜（Ｄ））。具体的には、真空下で支持基板用ウェーハ１１０および活性層用ウェーハ１２０の貼り合わせ面１１０Ａ，１２０Ａにイオン化させた中性元素９０を照射して、両方の貼り合わせ面１１０Ａ，１２０Ａを活性化し、活性化面とする。これにより各貼り合わせ面１１０Ａ，１２０Ａ（活性化面１４１Ａ，１４２Ａ）にはアモルファス層１４１，１４２が形成され、その表面にはシリコンが本来持っているダングリングボンド（結合の手）が現れる。このダングリングボンドはエネルギー的に不安定であるため、引き続き真空常温下で両方の活性化面１４１Ａ，１４２Ａを接触させると、両活性化面１４１Ａ，１４２Ａのダングリングボンドを消滅させるようにウェーハ間で瞬時に接合力が働き、熱処理等を施すことなく、非結合領域（ボイド）なしに２つのウェーハが強固に接合される。
真空常温接合法における活性化処理の方法としては、イオンビーム装置により加速したイオン化した中性元素を両貼り合わせ面に衝突させて両貼り合わせ面をスパッタリングしたり、プラズマ雰囲気でイオン化した中性元素を両貼り合わせ面へ加速させてエッチングするプラズマエッチング処理を施したりすることにより行うことができる。
図２は、プラズマエッチング法により支持基板用ウェーハ１１０および活性層用ウェーハ１２０の両貼り合わせ面を活性化した後、２枚のウェーハを貼り合わせる真空常温接合装置の一例を示している。この真空常温接合装置５０は、プラズマチャンバ５１と、ガス導入口５２と、真空ポンプ５３と、パルス電圧印加装置５４と、ウェーハ固定台５５Ａ，５５Ｂと、を有する。
まず、プラズマチャンバ５１内のウェーハ固定台５５Ａ，５５Ｂにそれぞれ支持基板用ウェーハ１１０および活性層用ウェーハ１２０を載置、固定する。次に、真空ポンプ５３によりプラズマチャンバ５１内を減圧し、ついで、ガス導入口５２からプラズマチャンバ５１内に原料ガスを導入する。続いて、パルス電圧印加装置５４によりウェーハ固定台５５Ａ，５５Ｂ（ならびに支持基板用ウェーハ１１０および活性層用ウェーハ１２０）に負電圧をパルス状に印加する。これにより、原料ガスのプラズマを生成するとともに、生成したプラズマに含まれる原料ガスのイオンを両ウェーハ１１０，１２０に向けて加速、照射することができる。
照射する中性元素は、アルゴン（Ａｒ）、ネオン（Ｎｅ）、キセノン（Ｘｅ）、水素（Ｈ）、ヘリウム（Ｈｅ）およびシリコン（Ｓｉ）から選択される少なくとも一種とすることが好ましい。
プラズマチャンバ５１内のチャンバ圧力（真空度）は１×１０−５Ｐａ以下とすることが好ましい。これにより、各ウェーハ表面へスパッタされた元素が再付着するのを抑制して、ダングリングボンドの形成率が低下させることなく、活性化処理を行うことができる。
支持基板用ウェーハ１１０および活性層用ウェーハ１２０に印加するパルス電圧は、ウェーハ表面に対する照射元素の加速エネルギーが１００ｅＶ以上１０ｋｅＶ以下となるように設定する。当該加速エネルギーが１００ｅＶ未満の場合には、照射した中性元素がウェーハ表面へ堆積し、ウェーハ表面にダングリングボンドを形成することができない。一方、当該加速エネルギーが１０ｋｅＶを超えると、照射した元素がウェーハ内部へ注入していき、この場合にもウェーハ表面にダングリングボンドを形成することができない。
パルス電圧の周波数は、支持基板用ウェーハ１１０および活性層用ウェーハ１２０のそれぞれにイオンが照射される回数を決定する。パルス電圧の周波数は、１０Ｈｚ以上１０ｋＨｚ以下とすることが好ましい。ここで、パルス電圧の周波数を１０Ｈｚ以上とすることにより、イオン照射のばらつきを吸収でき、イオン照射量が安定する。また、１０ｋＨｚ以下とすることにより、グロー放電によるプラズマ形成が安定する。
パルス電圧のパルス幅は、支持基板用ウェーハ１１０および活性層用ウェーハ１２０のそれぞれにイオンが照射される時間を決定する。パルス幅は、１μ秒以上１０ｍ秒以下とすることが好ましい。１μ秒以上とすることにより、安定してイオンをウェーハ１１０，１２０に照射できる。また、１０ｍ秒以下とすることにより、グロー放電によるプラズマ形成が安定する。
上記処理において、支持基板用ウェーハ１１０および活性層用ウェーハ１２０のそれぞれを加熱することはないため、その温度は常温（通常、３０℃〜９０℃）となる。
なお、アモルファス層１４１，１４２を貼り合わせた後のアモルファスの状態にある接合領域１４０は、重金属を捕獲するゲッタリングサイトとして機能することを本発明者は見出した。さらに本発明者は、この接合領域１４０は、支持基板用ウェーハ１１０からの活性層用ウェーハ１２０への酸素拡散を抑制する機能を有することも見出した。この接合領域１４０は、活性層１２５の直下にあることにより、高いゲッタリング能力を発揮し、活性層１２５の重金属汚染を十分に抑制することができる。しかしながら、後述するように、接合領域１４０が熱処理を受けると、その熱処理条件によっては転位を形成することなく、結晶回復してゲッタリング能力が消失してしまうことも、本発明者は知見した。デバイス形成プロセスにおいてシリコン接合ウェーハ１００が受け得る熱処理が、接合領域１４０のアモルファス状態を維持できる熱処理条件であれば、シリコン接合ウェーハ１００はゲッタリング能力を維持することができる。しかしながら、デバイス形成プロセスでの熱処理条件によっては、接合領域１４０が結晶回復してしまい、シリコン接合ウェーハ１００はゲッタリング能力を消失してしまう。そこで、後続工程として、転位を形成するための熱処理工程を本実施形態では行うのである。
なお、活性化処理は、アモルファス層１４１，１４２の厚みがともに２ｎｍ以上となるように行うことが好ましい。これにより、後続工程での熱処理工程により、ゲッタリング層１５０の形成をより確実に行うことができる。さらに、アモルファス層１４１，１４２を貼り合わせた後の接合領域１４０は、支持基板用ウェーハ１１０中の不純物が活性層１２５に熱拡散するのをブロックするブロック層としても十分に機能することができ、さらに、アモルファスによるゲッタリング能力をより高めることもできる。アモルファス層１４１，１４２の厚みの調整は、イオンの加速電圧を調整することにより行うことができる。
また、上述のアモルファス層１４１，１４２の厚みに伴う効果をより確実に得るため、活性化処理は、アモルファス層１４１，１４２の厚みがともに１０ｎｍ以上となるように行うことが好ましい。
＜熱処理工程＞
本実施形態では、空常温接合法により貼り合わせを行う接合工程の後、薄膜化工程に先立ち、熱処理を施して、支持基板用ウェーハ１１０と活性層用ウェーハ１２０とを貼り合わせた接合領域１４０に転位を形成する熱処理工程を行う。接合領域１４０は、熱処理によりアモルファス状態から結晶回復しつつ、転位を形成し、ゲッタリング層１５０となる。なお、一旦転位が形成されれば、更なる熱処理を受けたとしても、ゲッタリング層１５０における転位は残留する。そして、この転位がシリコン接合ウェーハ１００におけるゲッタリングサイトとなり、シリコン接合ウェーハ１００は金属不純物などを捕獲するゲッタリング能力を有し、かつ、シリコン接合ウェーハ作製後、デバイス形成プロセス時などの更なる熱処理を経た後でもゲッタリング能力を維持することができる。
本実施形態では、空常温接合法により貼り合わせを行う接合工程の後、薄膜化工程に先立ち、熱処理を施して、支持基板用ウェーハ１１０と活性層用ウェーハ１２０とを貼り合わせた接合領域１４０に転位を形成する熱処理工程を行う。接合領域１４０は、熱処理によりアモルファス状態から結晶回復しつつ、転位を形成し、ゲッタリング層１５０となる。なお、一旦転位が形成されれば、更なる熱処理を受けたとしても、ゲッタリング層１５０における転位は残留する。そして、この転位がシリコン接合ウェーハ１００におけるゲッタリングサイトとなり、シリコン接合ウェーハ１００は金属不純物などを捕獲するゲッタリング能力を有し、かつ、シリコン接合ウェーハ作製後、デバイス形成プロセス時などの更なる熱処理を経た後でもゲッタリング能力を維持することができる。
本実施形態に従い形成される転位について、より詳細に説明する。ゲッタリング層１５０に形成される転位は、支持基板用ウェーハ１１０と、活性層用ウェーハ１２０とを接合する接合界面を含む接合領域に形成され、この転位は当該接合界面を横断する。また、こうして形成される転位は、真空常温接合法により形成したアモルファス由来であるため、転位の長さは１ｎｍ以上３０ｎｍ以下となる。接合工程における活性化処理条件および本工程による熱処理条件によっては、形成される転位の密度は異なる。なお、ゲッタリング層１５０では、アモルファスが再結晶化して単結晶となっている。
なお、本発明者の実験により、接合領域１４０を結晶回復させつつ、転位を形成してゲッタリング層１５０を形成するためには、熱処理条件として熱処理温度が特に重要な指標となることが確認された。熱処理温度が低すぎると、接合領域１４０の結晶回復が始まらず、接合領域１４０はアモルファスのままとなる。一方、熱処理温度が高すぎると、接合領域１４０が急速に結晶回復し、結晶回復した接合領域１４０に転位が形成されない。再結晶化が始まり、かつ、急速には再結晶化しない適切な温度条件の下で熱処理を行う場合、アモルファス領域において再結晶化が部分的に進み、残存したアモルファス領域が転位形成の基点となる。そこで、このような転位をより確実に形成するためには、熱処理工程における熱処理温度を７１０℃以上８５０℃以下とすることが好ましい。
上述した結晶回復および転位形成をより確実に行うため、熱処理工程における熱処理時間が３０分以上２時間以下とすることが好ましい。また、熱処理工程における熱処理雰囲気が、アルゴン、水素、窒素、酸素からなる群から選ばれる少なくとも一種であることも好ましい。
なお、本工程による熱処理は、一般的な加熱装置を適用することができ、ＲＴＡ（Rapid Thermal Annealing）およびＲＴＯ（Rapid Thermal Oxidation）などの急速昇降温熱処理装置や、バッチ式熱処理装置（縦型熱処理装置、横型熱処理装置）などを用いて回復熱処理を行うことができる。また、市販のマイクロ波アニール装置を用いたマイクロ波アニール処理によって熱処理を行ってもよい。マイクロ波アニール処理を行う場合、周波数３００ＭＨｚ以上３ＴＨｚ以下の電磁波をシリコン接合ウェーハに照射すればよい。
＜薄膜化工程＞
本実施形態では、真空常温接合法により貼り合わせを行う接合工程を行い、さらに熱処理工程を行った後、薄膜化工程を行う。本工程では、活性層用ウェーハ１２０を薄膜化して、薄膜化後の活性層用ウェーハを活性層１２５とする（図１（Ｆ））。活性層用ウェーハ１２０の薄膜化は、周知の平面研削および鏡面研磨法を好適に用いることができる。また、この薄膜化にあたり、周知のスマートカット法等の他の技術を用いて行ってもよい。
本実施形態では、真空常温接合法により貼り合わせを行う接合工程を行い、さらに熱処理工程を行った後、薄膜化工程を行う。本工程では、活性層用ウェーハ１２０を薄膜化して、薄膜化後の活性層用ウェーハを活性層１２５とする（図１（Ｆ））。活性層用ウェーハ１２０の薄膜化は、周知の平面研削および鏡面研磨法を好適に用いることができる。また、この薄膜化にあたり、周知のスマートカット法等の他の技術を用いて行ってもよい。
こうして作製されたシリコン接合ウェーハ１００では、真空常温接合法により形成した支持基板用ウェーハ１１０と活性層用ウェーハ１２０とのアモルファスであった接合領域１４０が結晶回復して再結晶化し、かつ、転位が形成され、ゲッタリング層１５０が形成されている。そのため、シリコン接合ウェーハ１００が、デバイス形成プロセス時などでの更なる熱処理を経た場合であっても、当該更なる熱処理条件に依らず、ゲッタリング能力を維持することができる。
なお、上述の第１実施形態では、熱処理工程を接合工程と、薄膜化工程との間に行う実施形態を説明したものの、転位を形成できる限りは、熱処理工程は接合工程と、薄膜化工程の間でもよいし、熱処理工程および薄膜化工程の後に行ってもよい。このことは、後述する第２実施形態においても同様である。ただし、薄膜化時の不純物汚染の影響を考慮すると、接合工程と、薄膜化工程との間に熱処理工程を行うことが好ましい。
なお、接合工程において既述したように、真空常温接合法により形成される接合領域１４０は、支持基板用ウェーハ１１０からの活性層用ウェーハ１２０への酸素拡散を抑制する機能を有する。そこで、活性層１２５の酸素濃度を低酸素濃度のまま維持する観点では、支持基板用ウェーハ１１０は、酸素濃度３×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ１２１−１９７９による測定準拠、以下、酸素濃度に関して同様とする。）以下の低酸素領域を含む単結晶シリコンウェーハであることが好ましく、当該低酸素領域が支持基板用ウェーハ１１０の貼り合わせ面１１０Ａ側の表層部に位置することがより好ましい。そして、活性層用ウェーハ１２０も、酸素濃度３×１０１７ａｔｏｍｓ／ｃｍ３以下の低酸素領域を含む単結晶シリコンウェーハであることが好ましく、当該低酸素領域が活性層用ウェーハ１２０の貼り合わせ面１２０Ａ側の表層部に位置することがより好ましい。
また、活性層用ウェーハ１２０の貼り合わせ面１２０Ａ側の表層部は、シリコン接合ウェーハ１００の活性層１２５となる部分であるため、酸素濃度３×１０１７ａｔｏｍｓ／ｃｍ３以下の低酸素領域とすることによって、低酸素濃度の活性層１２５を得ることができる。しかも、真空常温接合法で貼り合わせることから、貼り合わせ時に、当該表層部に、活性層用ウェーハ１２０の表層部以外の部分や、支持基板用ウェーハ１１０から酸素が拡散してくることを十分に抑制できる。
さらに、支持基板用ウェーハ１１０の貼り合わせ面１１０Ａ側の表層部を、酸素濃度３×１０１７ａｔｏｍｓ／ｃｍ３以下の低酸素領域とすることによって、デバイス作製プロセス時に支持基板からの酸素の拡散を抑制して活性層１２５を低酸素濃度に維持することもできる。しかも、真空常温接合法で貼り合わせることから、この低酸素領域は、貼り合わせ後も低酸素濃度を維持することができる。
（第２実施形態）
次に、図３を参照して、本発明の第２実施形態を説明する。なお、前述の第１実施形態と同一の構成要素には原則として同一の参照番号を付して、説明を省略する。以降も、同様に、同一の構成要素には原則として同一の参照番号を付して、説明を省略する。
次に、図３を参照して、本発明の第２実施形態を説明する。なお、前述の第１実施形態と同一の構成要素には原則として同一の参照番号を付して、説明を省略する。以降も、同様に、同一の構成要素には原則として同一の参照番号を付して、説明を省略する。
第２実施形態では、図３（Ａ）に示すように、活性層用ウェーハ１２０として、シリコンウェーハ１２１上に、シリコンエピタキシャル層１２２が形成されたエピタキシャルシリコンウェーハを用いる。そして、シリコンエピタキシャル層１２２の表面１２２Ａを活性層用ウェーハ１２０の貼り合わせ面１２０Ａとする。その他の工程は、第１実施形態と同様にして、活性層１２５がシリコンエピタキシャル層１２２からなるシリコン接合ウェーハ２００を製造することができる。シリコンエピタキシャル層１２２の酸素濃度は、一般的に、その基板となるバルクのシリコンウェーハ１２１の酸素濃度よりも２桁ほど低く、３×１０１６ａｔｏｍｓ／ｃｍ３以下という検出限界以下の酸素濃度を有するエピタキシャル層を形成することができる。本実施形態により、シリコンエピタキシャル層１２２をシリコン接合ウェーハ２００の活性層１２５として用いることができる。
また、第２実施形態では、薄膜化工程において、シリコンエピタキシャル層１２２と反対の面側から活性層用ウェーハ１２０を薄膜化し、シリコンウェーハ１２１を研削除去することが好ましい。この場合、シリコンウェーハ１２１の研削除去に加えて、シリコンエピタキシャル層１２２を一部研削除去することも好ましい。シリコンエピタキシャル層１２２のシリコンウェーハ１２１側の部分には、エピタキシャル成長時にシリコンウェーハ１２１から不純物が拡散する場合があるものの、こうすることで不純物拡散の影響を抑止することができる。
＜エピタキシャルシリコンウェーハ＞
なお、エピタキシャルシリコンウェーハを活性層用ウェーハ１２０として用いる場合、エピタキシャル層の厚さは、活性層１２５の目標厚みを考慮して適宜決定することができるが、活性層の目標厚みよりも厚くすることが好ましい。つまり、エピタキシャル層のシリコンウェーハ界面から所定厚み部分は、エピタキシャル層の形成プロセスにおいてシリコンウェーハからの酸素の拡散の影響が及んでいるが、当該部分を薄膜化工程で除去することで、活性層となるエピタキシャル層を低酸素濃度とすることができるためである。
なお、エピタキシャルシリコンウェーハを活性層用ウェーハ１２０として用いる場合、エピタキシャル層の厚さは、活性層１２５の目標厚みを考慮して適宜決定することができるが、活性層の目標厚みよりも厚くすることが好ましい。つまり、エピタキシャル層のシリコンウェーハ界面から所定厚み部分は、エピタキシャル層の形成プロセスにおいてシリコンウェーハからの酸素の拡散の影響が及んでいるが、当該部分を薄膜化工程で除去することで、活性層となるエピタキシャル層を低酸素濃度とすることができるためである。
また、エピタキシャル層は、一般的な条件により形成することができる。例えば、水素（Ｈ）をキャリアガスとして、ジクロロシラン（ＳｉＨ２Ｃｌ２）、トリクロロシラン（ＳｉＨＣｌ３）等のソースガスをチャンバ内に導入し、使用するソースガスによっても成長温度は異なるが、概ね１０００〜１２００℃の温度範囲の温度でＣＶＤ（Chemical Vapor Deposition）法により、シリコンエピタキシャル層をエピタキシャル成長させることができる。
以下、上述した第１実施形態および第２実施形態に用いることのできる種々のシリコンウェーハの具体的態様について、より詳細に説明する。
支持基板用ウェーハ１１０および活性層用ウェーハ１２０に用いるバルクの単結晶シリコンウェーハとしては、ＦＺシリコンウェーハ、ＣＺシリコンウェーハ、およびアニールウェーハ等を挙げることができる。ＣＺシリコンウェーハについては、表層部が低酸素濃度であることがより好ましい。
＜ＦＺシリコンウェーハ＞
ＦＺシリコンウェーハは、浮遊帯域溶融（Floating Zone：ＦＺ）法で育成された単結晶シリコンインゴットをワイヤーソー等でスライスして得られるウェーハであり、その製造プロセスに酸素供給源がないことから、厚み方向全域にわたる酸素濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下という検出限界以下のウェーハとなる。そのため、本発明において支持基板用ウェーハ１１０および活性層用ウェーハ１２０として用いて好適である。
ＦＺシリコンウェーハは、浮遊帯域溶融（Floating Zone：ＦＺ）法で育成された単結晶シリコンインゴットをワイヤーソー等でスライスして得られるウェーハであり、その製造プロセスに酸素供給源がないことから、厚み方向全域にわたる酸素濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以下という検出限界以下のウェーハとなる。そのため、本発明において支持基板用ウェーハ１１０および活性層用ウェーハ１２０として用いて好適である。
＜ＣＺシリコンウェーハ＞
また、ＣＺシリコンウェーハは、チョクラルスキー（Czochralski：ＣＺ）法で育成された単結晶シリコンインゴットをワイヤーソー等でスライスして得られるウェーハであり、酸素濃度は１×１０１７ａｔｏｍｓ／ｃｍ３〜１８×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-1979）のシリコンウェーハとなる。本発明では、例えば、ＭＣＺ（Magnetic field applied Czochralski）法を用いるなどして製造した、厚み方向全域にわたる酸素濃度が３×１０１７ａｔｏｍｓ／ｃｍ３以下のＣＺシリコンウェーハを、支持基板用ウェーハ１１０および活性層用ウェーハ１２０として用いることがより好ましい。
また、ＣＺシリコンウェーハは、チョクラルスキー（Czochralski：ＣＺ）法で育成された単結晶シリコンインゴットをワイヤーソー等でスライスして得られるウェーハであり、酸素濃度は１×１０１７ａｔｏｍｓ／ｃｍ３〜１８×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-1979）のシリコンウェーハとなる。本発明では、例えば、ＭＣＺ（Magnetic field applied Czochralski）法を用いるなどして製造した、厚み方向全域にわたる酸素濃度が３×１０１７ａｔｏｍｓ／ｃｍ３以下のＣＺシリコンウェーハを、支持基板用ウェーハ１１０および活性層用ウェーハ１２０として用いることがより好ましい。
＜アニールウェーハ＞
シリコンウェーハに対して非酸化性雰囲気または還元性雰囲気で熱処理を施して、該シリコンウェーハの表層部の酸素を外方拡散させて当該表層部の酸素濃度を低減させたアニールウェーハを、支持基板用ウェーハ１１０および活性層用ウェーハ１２０として用いることも好ましい。
シリコンウェーハに対して非酸化性雰囲気または還元性雰囲気で熱処理を施して、該シリコンウェーハの表層部の酸素を外方拡散させて当該表層部の酸素濃度を低減させたアニールウェーハを、支持基板用ウェーハ１１０および活性層用ウェーハ１２０として用いることも好ましい。
支持基板用ウェーハ１１０および活性層用ウェーハ１２０としては、上記した各種ウェーハの任意の組み合わせで用いることができる。活性層用ウェーハ１２０として、エピタキシャルシリコンウェーハを用いる場合、ベース基板となるバルクのシリコンウェーハ１２１を上記した各種ウェーハとすることも好ましい。
なお、各ウェーハは、任意の不純物を添加して、ｎ型またはｐ型とすることができ、不純物の濃度を調整して、抵抗率を調整することができる。
＜転位クラスターおよびＣＯＰを含まないシリコンウェーハ＞
また、シリコンウェーハの素材であるＣＺ法による単結晶シリコンインゴットの製造にあっては、育成中の単結晶インゴットが受ける熱履歴によって単結晶内に形成される欠陥分布が異なり、単結晶インゴット内には格子間シリコン起因の転位クラスター、空孔起因の空孔凝集欠陥（ＣＯＰ：Crystal Originated Particle）、転位クラスターやＣＯＰが存在しない無欠陥領域などの結晶領域が形成されることが知られている。本実施形態では、支持基板用ウェーハ１１０および活性層用ウェーハ１２０として、転位クラスターおよび空孔凝集欠陥（ＣＯＰ：Crystal Originated Particle）を含まないシリコンウェーハを用いることも好ましい。特に、薄膜化後に活性層１２５となる活性層用ウェーハ１２０に、転位クラスターおよびＣＯＰを含まないシリコンウェーハを用いることがより好ましい。これにより、転位クラスターおよびＣＯＰを含まない活性層１２５を得ることができ、フォトダイオード形成領域（空間電荷領域）内における暗電流の発生を抑制できる。
また、シリコンウェーハの素材であるＣＺ法による単結晶シリコンインゴットの製造にあっては、育成中の単結晶インゴットが受ける熱履歴によって単結晶内に形成される欠陥分布が異なり、単結晶インゴット内には格子間シリコン起因の転位クラスター、空孔起因の空孔凝集欠陥（ＣＯＰ：Crystal Originated Particle）、転位クラスターやＣＯＰが存在しない無欠陥領域などの結晶領域が形成されることが知られている。本実施形態では、支持基板用ウェーハ１１０および活性層用ウェーハ１２０として、転位クラスターおよび空孔凝集欠陥（ＣＯＰ：Crystal Originated Particle）を含まないシリコンウェーハを用いることも好ましい。特に、薄膜化後に活性層１２５となる活性層用ウェーハ１２０に、転位クラスターおよびＣＯＰを含まないシリコンウェーハを用いることがより好ましい。これにより、転位クラスターおよびＣＯＰを含まない活性層１２５を得ることができ、フォトダイオード形成領域（空間電荷領域）内における暗電流の発生を抑制できる。
ここで、本発明における「ＣＯＰを含まないシリコンウェーハ」とは、以下に説明する観察評価により、ＣＯＰが検出されないシリコンウェーハを意味するものとする。すなわち、まず、ＣＺ法により育成された単結晶シリコンインゴットから切り出し加工されたシリコンウェーハに対して、ＳＣ−１洗浄（すなわち、アンモニア水と過酸化水素水と超純水とを１：１：１５で混合した混合液による洗浄）を行い、洗浄後のシリコンウェーハ表面を、表面欠陥検査装置としてKLA-Tencor社製：Surfscan SP-2を用いて観察評価し、表面ピットと推定される輝点欠陥（ＬＰＤ：Light Point Defect）を特定する。その際、観察モードはＯｂｌｉｑｕｅモード（斜め入射モード）とし、表面ピットの推定は、Wide Narrowチャンネルの検出サイズ比に基づいて行うものとする。こうして特定されたＬＰＤに対して、原子間力顕微鏡（ＡＦＭ：Atomic Force Microscope）を用いて、ＣＯＰか否かを評価する。この観察評価により、ＣＯＰが観察されないシリコンウェーハを「ＣＯＰを含まないシリコンウェーハ」とする。
一方、転位クラスターは、過剰な格子間シリコンの凝集体として形成されるサイズの大きな（１０μｍ程度）の欠陥（転位ループ）であり、セコエッチングなどのエッチング処理を施したり、Ｃｕデコレーションして顕在化させることにより、目視レベルで転位クラスターの有無を簡単に確認することができる。
なお、より強力なゲッタリング能力をシリコン接合ウェーハ１００，２００に付与するため、接合工程に先立ち、支持基板用ウェーハ１１０に、イオン注入法、透過性レーザ照射法、酸素析出物形成法などの、公知のゲッタリングサイト形成技術を適用することも好ましい。
（シリコン接合ウェーハ）
本発明の一実施形態に従うシリコン接合ウェーハ１００は、前述の第１実施形態により作製することができる。すなわち、このシリコン接合ウェーハ１００は、図１（Ｆ）に示すように、単結晶シリコンからなる支持基板用ウェーハ１１０と、単結晶シリコンからなる活性層１２５とが接合されてなる。そして、支持基板用ウェーハ１１０と、活性層１２５とを接合する接合界面を含む領域に、該接合界面を横断する転位を含むゲッタリング層１５０を有し、転位の長さは１ｎｍ以上３０ｎｍ以下である。このシリコン接合ウェーハ１００は、デバイス形成プロセス時などでの更なる熱処理を経た後でもゲッタリング能力を維持するを維持することができる。
本発明の一実施形態に従うシリコン接合ウェーハ１００は、前述の第１実施形態により作製することができる。すなわち、このシリコン接合ウェーハ１００は、図１（Ｆ）に示すように、単結晶シリコンからなる支持基板用ウェーハ１１０と、単結晶シリコンからなる活性層１２５とが接合されてなる。そして、支持基板用ウェーハ１１０と、活性層１２５とを接合する接合界面を含む領域に、該接合界面を横断する転位を含むゲッタリング層１５０を有し、転位の長さは１ｎｍ以上３０ｎｍ以下である。このシリコン接合ウェーハ１００は、デバイス形成プロセス時などでの更なる熱処理を経た後でもゲッタリング能力を維持するを維持することができる。
また、図３（Ｆ）に示すように、シリコン接合ウェーハ２００において、活性層１２５は、シリコンエピタキシャル層からなることが好ましい。シリコン接合ウェーハ２００は、前述の第２実施形態により作製することができる。
（発明例１）
図３に示した手順に従って、発明例１に係るシリコン接合ウェーハを製造した。まず、支持基板用ウェーハとして、直径：２００ｍｍ、厚み：７２５μｍのｎ型ＣＺシリコンウェーハ（酸素濃度：０．５×１０１８ａｔｏｍｓ／ｃｍ３、ドーパント：リン、ドーパント濃度：４．４×１０１４ａｔｏｍｓ／ｃｍ３、目標抵抗率：１０Ω・ｃｍ）を用意した。また、活性層用ウェーハとして、直径：２００ｍｍ、厚み：７２５μｍのｎ型ＣＺシリコンウェーハ（酸素濃度：０．７×１０１８ａｔｏｍｓ／ｃｍ３、ドーパント：リン、ドーパント濃度：１．４×１０１４ａｔｏｍｓ／ｃｍ３、目標抵抗率：３０Ω・ｃｍ）上に、厚み８μｍのシリコンエピタキシャル層（ドーパント：リン、ドーパント濃度：４．４×１０１４ａｔｏｍｓ／ｃｍ３、目標抵抗率：１０Ω・ｃｍ）をエピタキシャル成長させたエピタキシャルシリコンウェーハを用意した。
図３に示した手順に従って、発明例１に係るシリコン接合ウェーハを製造した。まず、支持基板用ウェーハとして、直径：２００ｍｍ、厚み：７２５μｍのｎ型ＣＺシリコンウェーハ（酸素濃度：０．５×１０１８ａｔｏｍｓ／ｃｍ３、ドーパント：リン、ドーパント濃度：４．４×１０１４ａｔｏｍｓ／ｃｍ３、目標抵抗率：１０Ω・ｃｍ）を用意した。また、活性層用ウェーハとして、直径：２００ｍｍ、厚み：７２５μｍのｎ型ＣＺシリコンウェーハ（酸素濃度：０．７×１０１８ａｔｏｍｓ／ｃｍ３、ドーパント：リン、ドーパント濃度：１．４×１０１４ａｔｏｍｓ／ｃｍ３、目標抵抗率：３０Ω・ｃｍ）上に、厚み８μｍのシリコンエピタキシャル層（ドーパント：リン、ドーパント濃度：４．４×１０１４ａｔｏｍｓ／ｃｍ３、目標抵抗率：１０Ω・ｃｍ）をエピタキシャル成長させたエピタキシャルシリコンウェーハを用意した。
続いて、支持基板用ウェーハと活性層用ウェーハとを真空常温接合法で貼り合わせた。具体的には、支持基板用ウェーハおよび活性層用ウェーハを、図２に示した真空常温接合装置に導入し、チャンバ内の温度を２５℃、チャンバ内の圧力を１．０×１０−５Ｐａ未満とした後、Ａｒイオンを加速電圧：６００ｅＶ、周波数：１５０Ｈｚ、パルス幅：５０×１０−６秒の条件で、各ウェーハの表層部であるエピタキシャル層表面に照射する活性化処理を施して、両表面に各々厚み５ｎｍのアモルファス層を形成した。その後、支持基板用ウェーハと活性層用ウェーハとを、両表面のアモルファス層を介して貼り合わせた。
真空常温接合法により張り合わせを行った後、ＵＬＶＡＣ社製の横型炉装置を用い、窒素雰囲気下にて、熱処理温度：７１０℃、熱処理時間：１時間の熱処理を行った。
最後に、活性層用ウェーハの、シリコンエピタキシャル層と反対の面側から研削処理および研磨処理を施して、活性層用ウェーハのうちシリコンウェーハとエピタキシャル層の厚み方向の一部を除去し、活性層としてエピタキシャル層を厚み４μｍ残すように薄膜化し、発明例１に係るシリコン接合ウェーハを作製した。
（発明例２）
発明例１における熱処理温度：７１０℃を７５０℃に変えた以外は、発明例１と同様にして発明例２に係るシリコン接合ウェーハを作製した。
発明例１における熱処理温度：７１０℃を７５０℃に変えた以外は、発明例１と同様にして発明例２に係るシリコン接合ウェーハを作製した。
（発明例３）
発明例１における熱処理温度：７１０℃を８５０℃に変えた以外は、発明例１と同様にして発明例３に係るシリコン接合ウェーハを作製した。
発明例１における熱処理温度：７１０℃を８５０℃に変えた以外は、発明例１と同様にして発明例３に係るシリコン接合ウェーハを作製した。
（比較例１）
発明例１における熱処理温度：７１０℃を７００℃に変えた以外は、発明例１と同様にして比較例１に係るシリコン接合ウェーハを作製した。
発明例１における熱処理温度：７１０℃を７００℃に変えた以外は、発明例１と同様にして比較例１に係るシリコン接合ウェーハを作製した。
（比較例２）
発明例１における熱処理温度：７１０℃を９００℃に変えた以外は、発明例１と同様にして比較例２に係るシリコン接合ウェーハを作製した。
発明例１における熱処理温度：７１０℃を９００℃に変えた以外は、発明例１と同様にして比較例２に係るシリコン接合ウェーハを作製した。
（従来例１）
発明例１の支持基板用ウェーハと同じく、直径：２００ｍｍ、厚み：７２５μｍのｎ型ＣＺシリコンウェーハ（酸素濃度：０．５×１０１８ａｔｏｍｓ／ｃｍ３、ドーパント：リン、ドーパント濃度：４．４×１０１４ａｔｏｍｓ／ｃｍ３、目標抵抗率：１０Ω・ｃｍ）を用意した。次いで、活性層として、厚み４μｍのシリコンエピタキシャル層（ドーパント：リン、ドーパント濃度：４．４×１０１４ａｔｏｍｓ／ｃｍ３、目標抵抗率：１０Ω・ｃｍ）を形成し、従来例１に係るエピタキシャルシリコンウェーハを作製した。
発明例１の支持基板用ウェーハと同じく、直径：２００ｍｍ、厚み：７２５μｍのｎ型ＣＺシリコンウェーハ（酸素濃度：０．５×１０１８ａｔｏｍｓ／ｃｍ３、ドーパント：リン、ドーパント濃度：４．４×１０１４ａｔｏｍｓ／ｃｍ３、目標抵抗率：１０Ω・ｃｍ）を用意した。次いで、活性層として、厚み４μｍのシリコンエピタキシャル層（ドーパント：リン、ドーパント濃度：４．４×１０１４ａｔｏｍｓ／ｃｍ３、目標抵抗率：１０Ω・ｃｍ）を形成し、従来例１に係るエピタキシャルシリコンウェーハを作製した。
＜転位観察＞
発明例１〜３、比較例１〜２および従来例１の各サンプルの、接合領域におけるＴＥＭ断面写真を取得した。観察結果を下記の表１に示す。さらに、代表例として、図４（Ａ）に比較例１の、図４（Ｂ）に発明例１の、図４（Ｃ）に発明例２の、図５（Ｂ）に発明例３の、図５（Ｃ）に比較例２のＴＥＭ断面写真を示す。なお、接合領域を対照比較するため、比較例１のＴＥＭ断面写真を図５（Ａ）に再掲している。まず、図４（Ａ）より、熱処理温度が低い場合には、接合領域はアモルファス状態のままであることが確認された。従来例１においても、図４（Ａ）と同様に、接合領域がアモルファスであることが確認された。また、図４（Ｂ），（Ｃ）および図５（Ｂ）に示されるように、発明例１〜３においては、アモルファスであった接合領域において転位が形成され、かつ、結晶回復したことが確認された。図４（Ｂ），（Ｃ）および図５（Ｂ）にて観察される転位の長さは１ｎｍ〜１０ｎｍの範囲内であった。さらに、図５（Ｃ）より、熱処理温度が高い場合には、接合領域は転位を形成することなく、結晶回復することが確認された。
発明例１〜３、比較例１〜２および従来例１の各サンプルの、接合領域におけるＴＥＭ断面写真を取得した。観察結果を下記の表１に示す。さらに、代表例として、図４（Ａ）に比較例１の、図４（Ｂ）に発明例１の、図４（Ｃ）に発明例２の、図５（Ｂ）に発明例３の、図５（Ｃ）に比較例２のＴＥＭ断面写真を示す。なお、接合領域を対照比較するため、比較例１のＴＥＭ断面写真を図５（Ａ）に再掲している。まず、図４（Ａ）より、熱処理温度が低い場合には、接合領域はアモルファス状態のままであることが確認された。従来例１においても、図４（Ａ）と同様に、接合領域がアモルファスであることが確認された。また、図４（Ｂ），（Ｃ）および図５（Ｂ）に示されるように、発明例１〜３においては、アモルファスであった接合領域において転位が形成され、かつ、結晶回復したことが確認された。図４（Ｂ），（Ｃ）および図５（Ｂ）にて観察される転位の長さは１ｎｍ〜１０ｎｍの範囲内であった。さらに、図５（Ｃ）より、熱処理温度が高い場合には、接合領域は転位を形成することなく、結晶回復することが確認された。
＜ゲッタリング能力評価＞
発明例１〜３、比較例１〜２および従来例１の各サンプルの活性層の表面を、Ｎｉ汚染液（１×１０１３ａｔｏｍｓ／ｃｍ２）を用いてスピンコート法により故意に汚染し、次いで、窒素雰囲気中において９００℃で３０分の熱処理を施した。次いで、ライト液へ３分間浸した後、活性層の表面を光学顕微鏡にて観察し、活性層表面で観察されるピット（ニッケルシリサイド起因の表面ピット：Ｎｉピット）の発生の有無を調査した。観察結果を下記の表１に示す。さらに、図６に代表例として、発明例１〜３および従来例１の顕微鏡写真を示す。
発明例１〜３、比較例１〜２および従来例１の各サンプルの活性層の表面を、Ｎｉ汚染液（１×１０１３ａｔｏｍｓ／ｃｍ２）を用いてスピンコート法により故意に汚染し、次いで、窒素雰囲気中において９００℃で３０分の熱処理を施した。次いで、ライト液へ３分間浸した後、活性層の表面を光学顕微鏡にて観察し、活性層表面で観察されるピット（ニッケルシリサイド起因の表面ピット：Ｎｉピット）の発生の有無を調査した。観察結果を下記の表１に示す。さらに、図６に代表例として、発明例１〜３および従来例１の顕微鏡写真を示す。
表１および図６より、発明例１〜３、比較例１では、Ｎｉシリサイドが観察されなかった。よって、Ｎｉに対するゲッタリング能力を付与できたことが確認された。一方、比較例２および従来例１では、Ｎｉシリサイドが観察されたため、Ｎｉに対するゲッタリング能力がないことが確認された。
＜参考評価：酸素濃度分析＞
代表例として、発明例１および従来例１の活性層の深さ方向の酸素濃度分布を二次イオン質量分析法（ＳＩＭＳ：Secondary Ion Mass Spectrometry）により測定した。結果を図７のグラフに示す。発明例１では、接合界面近傍に酸素が偏析していることが確認される。これは、形成された転位が活性層（エピタキシャル層）への酸素拡散を抑制していることを意味する。一方、従来例１では基板からエピタキシャル層へと、酸素が拡散していることが確認された。ゲッタリング能力評価と併せて考えると、真空常温接合の結果発生したアモルファスの接合領域または結晶回復時に形成された転位が、ゲッタリングシンクとして機能することが示唆される。
代表例として、発明例１および従来例１の活性層の深さ方向の酸素濃度分布を二次イオン質量分析法（ＳＩＭＳ：Secondary Ion Mass Spectrometry）により測定した。結果を図７のグラフに示す。発明例１では、接合界面近傍に酸素が偏析していることが確認される。これは、形成された転位が活性層（エピタキシャル層）への酸素拡散を抑制していることを意味する。一方、従来例１では基板からエピタキシャル層へと、酸素が拡散していることが確認された。ゲッタリング能力評価と併せて考えると、真空常温接合の結果発生したアモルファスの接合領域または結晶回復時に形成された転位が、ゲッタリングシンクとして機能することが示唆される。
以上の結果から、発明例１〜３は、デバイス形成プロセスにおいて受け得る熱処理を経た後でもゲッタリング能力を維持することができることが確認された。比較例１では、デバイス形成プロセスにおける熱処理条件によってはゲッタリング能力を維持することはできるが、確実ではない。また、比較例２では、アモルファスの接合領域が完全に結晶回復し、さらに転位もないため、比較例２はゲッタリング能力を有していない。
［参考実験］
（比較例３）
比較例１における熱処理時間：１時間を５分間に変えた以外は、比較例１と同様にして比較例３に係るシリコン接合ウェーハを作製した。比較例１と同様に、比較例３のサンプルの、接合領域におけるＴＥＭ断面写真を取得した。ＴＥＭ断面写真から、図４（Ａ）と同様のアモルファス領域が確認された。したがって、アモルファスの再結晶化には、熱処理温度条件が重要な指標となると考えられる。
（比較例３）
比較例１における熱処理時間：１時間を５分間に変えた以外は、比較例１と同様にして比較例３に係るシリコン接合ウェーハを作製した。比較例１と同様に、比較例３のサンプルの、接合領域におけるＴＥＭ断面写真を取得した。ＴＥＭ断面写真から、図４（Ａ）と同様のアモルファス領域が確認された。したがって、アモルファスの再結晶化には、熱処理温度条件が重要な指標となると考えられる。
本発明によれば、シリコン接合ウェーハ作製後であって、デバイス形成プロセス時などでの更なる熱処理を経た後でもゲッタリング能力を維持することのできるシリコン接合ウェーハの製造方法およびシリコン接合ウェーハを提供することができる。
１００，２００ シリコン接合ウェーハ
１１０ 支持基板用ウェーハ
１１４ ゲッタリング層
１１５ 改質領域
１２０ 活性層用ウェーハ
１２１ シリコンウェーハ
１２２ シリコンエピタキシャル層
１２５ 活性層
１４０ 接合領域
１４１，１４２ アモルファス層
１５０ ゲッタリング層
５０ 真空常温接合装置
５１ プラズマチャンバ
５２ ガス導入口
５３ 真空ポンプ
５４ パルス電圧印加装置
５５Ａ，５５Ｂ ウェーハ固定台
９０ 中性元素
１１０ 支持基板用ウェーハ
１１４ ゲッタリング層
１１５ 改質領域
１２０ 活性層用ウェーハ
１２１ シリコンウェーハ
１２２ シリコンエピタキシャル層
１２５ 活性層
１４０ 接合領域
１４１，１４２ アモルファス層
１５０ ゲッタリング層
５０ 真空常温接合装置
５１ プラズマチャンバ
５２ ガス導入口
５３ 真空ポンプ
５４ パルス電圧印加装置
５５Ａ，５５Ｂ ウェーハ固定台
９０ 中性元素
Claims (8)
- 単結晶シリコンからなる支持基板用ウェーハと、単結晶シリコンからなる活性層とが接合されたシリコン接合ウェーハの製造方法であって、
単結晶シリコンからなる支持基板用ウェーハの片方の面および単結晶シリコンからなる活性層用ウェーハの片方の面に、真空常温下で、イオン化させた中性元素を照射する活性化処理をして、両方の前記片方の面を活性化面とした後に、引き続き真空常温下で両方の前記活性化面を接触させることで、前記支持基板用ウェーハと前記活性層用ウェーハとを貼り合わせる接合工程と、
前記接合工程の後、前記活性層用ウェーハを薄膜化して、薄膜化後の前記活性層用ウェーハを活性層とする薄膜化工程と、を有し、
前記接合工程の後、熱処理を施して、前記支持基板用ウェーハと前記活性層用ウェーハとを貼り合わせた接合領域に転位を形成する熱処理工程を更に有することを特徴とするシリコン接合ウェーハの製造方法。 - 前記熱処理工程における熱処理温度が７１０℃以上８５０℃以下である、請求項１に記載のシリコン接合ウェーハの製造方法。
- 前記熱処理工程における熱処理時間が３０分以上２時間以下である、請求項２に記載のシリコン接合ウェーハの製造方法。
- 前記熱処理工程における熱処理雰囲気が、アルゴン、水素、窒素、酸素からなる群から選ばれる少なくとも一種である、請求項２または３に記載のシリコン接合ウェーハの製造方法。
- 前記中性元素が、アルゴン、ネオン、キセノン、水素、ヘリウムおよびシリコンからなる群から選ばれる少なくとも一種である、請求項１〜４のいずれか一項に記載のシリコン接合ウェーハの製造方法。
- 前記活性層用ウェーハは、シリコンウェーハ上にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハであり、
該シリコンエピタキシャル層の表面を前記活性層用ウェーハの前記片方の面とする、請求項１〜５のいずれか一項に記載のシリコン接合ウェーハの製造方法。 - 前記薄膜化工程において、前記シリコンエピタキシャル層と反対の面側から前記活性層用ウェーハを薄膜化し、前記シリコンウェーハを研削除去する、請求項６に記載のシリコン接合ウェーハの製造方法。
- 単結晶シリコンからなる支持基板用ウェーハと、単結晶シリコンからなる活性層とが接合されたシリコン接合ウェーハであって、
前記支持基板用ウェーハと、前記活性層とを接合する接合界面を含む領域に、該接合界面を横断する転位を含むゲッタリング層を有し、
前記転位の長さは１ｎｍ以上３０ｎｍ以下であることを特徴とするシリコン接合ウェーハ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016202756A JP6604300B2 (ja) | 2016-10-14 | 2016-10-14 | シリコン接合ウェーハの製造方法 |
| FR1759557A FR3057698B1 (fr) | 2016-10-14 | 2017-10-12 | Procede de production d'une tranche collee de silicium et tranche collee de silicium |
| FR1907770A FR3083917B1 (fr) | 2016-10-14 | 2019-07-11 | Procede de production d’une tranche collee de silicium et tranche collee de silicium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016202756A JP6604300B2 (ja) | 2016-10-14 | 2016-10-14 | シリコン接合ウェーハの製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019153200A Division JP6791321B2 (ja) | 2019-08-23 | 2019-08-23 | シリコン接合ウェーハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018064057A true JP2018064057A (ja) | 2018-04-19 |
| JP6604300B2 JP6604300B2 (ja) | 2019-11-13 |
Family
ID=61837918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016202756A Active JP6604300B2 (ja) | 2016-10-14 | 2016-10-14 | シリコン接合ウェーハの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6604300B2 (ja) |
| FR (2) | FR3057698B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113557588A (zh) * | 2018-12-25 | 2021-10-26 | 胜高股份有限公司 | 多晶金刚石自立基板及其制造方法 |
| EP4002430A1 (en) | 2020-11-11 | 2022-05-25 | Sumco Corporation | Bonded wafer and method of producing bonded wafer |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3126169A1 (fr) * | 2021-08-12 | 2023-02-17 | Stmicroelectronics (Tours) Sas | Procédé de fabrication de composants radiofréquence |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02250329A (ja) * | 1989-03-24 | 1990-10-08 | Hitachi Ltd | 半導体デバイスおよび張り合わせ基板ならびにその製造方法 |
| JP2010080834A (ja) * | 2008-09-29 | 2010-04-08 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| JP2015035467A (ja) * | 2013-08-08 | 2015-02-19 | 株式会社Sumco | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
| JP2015176986A (ja) * | 2014-03-14 | 2015-10-05 | 京セラ株式会社 | 複合基板の製造方法 |
-
2016
- 2016-10-14 JP JP2016202756A patent/JP6604300B2/ja active Active
-
2017
- 2017-10-12 FR FR1759557A patent/FR3057698B1/fr active Active
-
2019
- 2019-07-11 FR FR1907770A patent/FR3083917B1/fr active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02250329A (ja) * | 1989-03-24 | 1990-10-08 | Hitachi Ltd | 半導体デバイスおよび張り合わせ基板ならびにその製造方法 |
| JP2010080834A (ja) * | 2008-09-29 | 2010-04-08 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| JP2015035467A (ja) * | 2013-08-08 | 2015-02-19 | 株式会社Sumco | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
| JP2015176986A (ja) * | 2014-03-14 | 2015-10-05 | 京セラ株式会社 | 複合基板の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113557588A (zh) * | 2018-12-25 | 2021-10-26 | 胜高股份有限公司 | 多晶金刚石自立基板及其制造方法 |
| CN113557588B (zh) * | 2018-12-25 | 2024-05-31 | 胜高股份有限公司 | 多晶金刚石自立基板及其制造方法 |
| EP4002430A1 (en) | 2020-11-11 | 2022-05-25 | Sumco Corporation | Bonded wafer and method of producing bonded wafer |
| JP7424274B2 (ja) | 2020-11-11 | 2024-01-30 | 株式会社Sumco | 貼り合わせウェーハ及び貼り合わせウェーハの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR3083917A1 (fr) | 2020-01-17 |
| FR3057698A1 (fr) | 2018-04-20 |
| FR3057698B1 (fr) | 2021-05-14 |
| FR3083917B1 (fr) | 2022-06-10 |
| JP6604300B2 (ja) | 2019-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10707093B2 (en) | Method of treating silicon wafers to have intrinsic gettering and gate oxide integrity yield | |
| TW564500B (en) | Process for controlling denuded zone dept in an ideal oxygen precipitating silicon wafer | |
| WO2015034075A1 (ja) | シリコンウェーハおよびその製造方法 | |
| USRE49657E1 (en) | Epitaxial wafer manufacturing method and epitaxial wafer | |
| JP6671436B2 (ja) | 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造 | |
| US7537657B2 (en) | Silicon wafer and process for producing it | |
| KR20090081335A (ko) | 접합 웨이퍼의 제조 방법 | |
| JP6604300B2 (ja) | シリコン接合ウェーハの製造方法 | |
| JP6427946B2 (ja) | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 | |
| JP6614066B2 (ja) | シリコン接合ウェーハの製造方法 | |
| JP6791321B2 (ja) | シリコン接合ウェーハ | |
| JP6604294B2 (ja) | シリコン接合ウェーハの製造方法 | |
| JP6597493B2 (ja) | ｐｎ接合シリコンウェーハの製造方法 | |
| JP2006040980A (ja) | シリコンウェーハおよびその製造方法 | |
| TWI643250B (zh) | Method for manufacturing epitaxial wafer and epitaxial wafer | |
| JP6913729B2 (ja) | ｐｎ接合シリコンウェーハ | |
| JP6485406B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP6673183B2 (ja) | ｐｎ接合シリコンウェーハの製造方法 | |
| JP6540607B2 (ja) | 接合ウェーハの製造方法および接合ウェーハ | |
| CN112514036A (zh) | 外延硅晶片的制造方法及外延硅晶片 | |
| JP6665771B2 (ja) | ｐｎ接合シリコンウェーハの製造方法およびｐｎ接合シリコンウェーハ | |
| JP2007149799A (ja) | アニールウェーハの製造方法およびアニールウェーハ | |
| JP2005286282A (ja) | Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181015 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190619 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190625 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190823 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190917 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190930 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6604300 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |