JP2007149799A - アニールウェーハの製造方法およびアニールウェーハ - Google Patents
アニールウェーハの製造方法およびアニールウェーハ Download PDFInfo
- Publication number
- JP2007149799A JP2007149799A JP2005339666A JP2005339666A JP2007149799A JP 2007149799 A JP2007149799 A JP 2007149799A JP 2005339666 A JP2005339666 A JP 2005339666A JP 2005339666 A JP2005339666 A JP 2005339666A JP 2007149799 A JP2007149799 A JP 2007149799A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- carbon
- ion
- atoms
- annealed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【課題】ウェーハ表層部に厚い無欠陥層を有し強力なゲッタリング能力を備えたアニールウェーハを低コストに製造する方法を提供する。
【解決手段】少なくとも、窒素をドープしたシリコン単結晶ウェーハ11に、該ウェーハの表面から1.5μm以上の深さに炭素イオン濃度のピークを有するように炭素イオン14をイオン注入した後、該イオン注入したウェーハ11に、非酸化性雰囲気下で1000℃以上シリコンの融点未満の温度で1秒以上熱処理を行うことを特徴とするアニールウェーハの製造方法。
【選択図】 図1
【解決手段】少なくとも、窒素をドープしたシリコン単結晶ウェーハ11に、該ウェーハの表面から1.5μm以上の深さに炭素イオン濃度のピークを有するように炭素イオン14をイオン注入した後、該イオン注入したウェーハ11に、非酸化性雰囲気下で1000℃以上シリコンの融点未満の温度で1秒以上熱処理を行うことを特徴とするアニールウェーハの製造方法。
【選択図】 図1
Description
本発明は、シリコン単結晶ウェーハ表層近傍に強力なゲッタリング能力(デバイス工程での重金属汚染物質を捕獲する能力)を有するアニールウェーハ、特に、固体撮像素子を形成するために有用なアニールウェーハの製造方法およびアニールウェーハに関する。
半導体素子を形成するためのシリコン単結晶ウェーハとして、CZ(Czochralski)法やMCZ(Magnetic field CZ)法で成長させたシリコン単結晶ウェーハや、これらのシリコン単結晶ウェーハの表面にエピタキシャル層を形成したエピタキシャルウェーハ、シリコン単結晶ウェーハに熱処理を施したアニールウェーハ等が従来から用いられている。
一方、半導体素子の形成工程ではクラス100以下の超クリーンルーム内で行われているが、ガス、水や半導体製造装置等からの不純物によるシリコン単結晶ウェーハの汚染を完全に避けることはできない。これらの不純物がシリコン単結晶ウェーハの素子活性領域に存在していると、半導体素子の品質及び特性が著しく劣化する。そこで、これらの不純物をゲッタリングして素子活性領域から除去するために、イントリンシックゲッタリング(Intrinsic Gettering:IG)やエクストリンシックゲッタリング(Extrinsic Gettering:EG)が従来から行われている。さらに、これらの処理を施したウェーハ表面にエピタキシャル層を形成する場合もある。
特に、エピタキシャルウェーハは、半導体素子を製造する観点から見ると、基板ウェーハとは異なる抵抗率を有する電気的活性層を形成することができるので、半導体素子を設計する際の自由度が大きく、また結晶欠陥の原因となる酸素や炭素の濃度が低い高純度の単結晶薄膜を任意の厚さに形成できる等の利点が多いため、高耐圧半導体素子やバイポーラ集積回路素子、固体撮像素子(CCD(Charge−Coupled Device)撮像素子)等で製品に実用化されている。
実用的なエピタキシャル層の形成方法として、CVD法(Chemical Vapor Deposition method)が用いられており、以下の主な4種類のソースガスが使用されている。
水素還元法では、ソースガスとしてSiCl4、SiHCl3が使用される。
SiCl4 + 2H2 → Si + 4HCl
SiHCl3 + H2 → Si + 3HCl
熱分解法では、ソースガスとしてSiH2Cl2、SiH4が使用される。
SiH2Cl2 → Si + 2HCl
SiH4 → Si + 2H2
このうち、固体撮像装置としては、SiHCl3が、安価であること、成長速度が大きく、厚膜のエピタキシャル成長用に適している等から主に用いられている。
水素還元法では、ソースガスとしてSiCl4、SiHCl3が使用される。
SiCl4 + 2H2 → Si + 4HCl
SiHCl3 + H2 → Si + 3HCl
熱分解法では、ソースガスとしてSiH2Cl2、SiH4が使用される。
SiH2Cl2 → Si + 2HCl
SiH4 → Si + 2H2
このうち、固体撮像装置としては、SiHCl3が、安価であること、成長速度が大きく、厚膜のエピタキシャル成長用に適している等から主に用いられている。
しかし、いずれのソースガスを用いてエピタキシャル層を形成したエピタキシャルウェーハも、エピタキシャル層の形成中に多くの不純物、特に金属不純物が混入する。このような金属不純物は、固体撮像素子に適用した場合に、暗電流による白傷欠陥が充分に低減できず、特性や歩留りを悪くする原因となっていた。
重金属不純物の発生源としては、エピタキシャル成長装置のベルジャー内のSUS系部材からのもの、ソースガスの配管からのものが考えられる。ソースガスに塩素系が含まれていると、エピタキシャル成長時に分解してHClガスが作られる。このHClガスがベルジャー内のSUS系部材を腐食して、金属の塩化物としてソースガス中に取り込まれ、この金属塩化物がエピタキシャル層中に取り込まれるものと考えられる。
また、エピタキシャル層形成前に、シリコン単結晶ウェーハ表面を軽くエッチオフするために、HClガスを故意に導入する場合もあり、これも腐食の一因となっている。
また、エピタキシャル層形成前に、シリコン単結晶ウェーハ表面を軽くエッチオフするために、HClガスを故意に導入する場合もあり、これも腐食の一因となっている。
そこで、エピタキシャルウェーハを用いて固体撮像素子を形成する場合に、上記金属不純物をゲッタリングして除去するためのゲッタリング技術として、シリコンウェーハの一表面から炭素イオンを注入して、炭素イオン注入領域を形成し、この表面にシリコンエピタキシャル層を形成する炭素ゲッタリングエピタキシャルウェーハの製造方法がある(特許文献1参照)。さらにゲッタリング能力を上げるため、シリコンウェーハの一表面に炭素イオン及び窒素イオンを注入してその表面にエピタキシャル層を形成する方法(特許文献2参照)や、窒素を含有するシリコンウェーハの一表面に炭素イオンを注入し、この表面にシリコンエピタキシャル層を形成する方法(特許文献3参照)が提案されている。
しかしながら、デバイス工程が低温プロセスの場合では酸素析出しにくいため、炭素イオンを注入しても、ゲッタリング能力が弱いという問題があった。
また、注入する炭素イオンのドーズ量が高い程、エピタキシャル工程前の回復処理が困難となり、シリコンエピタキシャル層が成長できない場合があり、シリコンエピタキシャル層が成長できた場合であっても、エピ欠陥が発生しやすいという問題があった。
また、注入する炭素イオンのドーズ量が高い程、エピタキシャル工程前の回復処理が困難となり、シリコンエピタキシャル層が成長できない場合があり、シリコンエピタキシャル層が成長できた場合であっても、エピ欠陥が発生しやすいという問題があった。
そこで、本発明は、上記問題点に鑑みてなされたものであって、本発明の目的は、ウェーハ表層部に厚い無欠陥層を有し強力なゲッタリング能力を備えたアニールウェーハを低コストに製造する方法および該アニールウェーハを提供することである。
上記目的を達成するために、本発明によれば、少なくとも、窒素をドープしたシリコン単結晶ウェーハに、該ウェーハの表面から1.5μm以上の深さに炭素イオン濃度のピークを有するように炭素イオンをイオン注入した後、該イオン注入したウェーハに、非酸化性雰囲気下で1000℃以上シリコンの融点未満の温度で1秒以上熱処理を行うことを特徴とするアニールウェーハの製造方法が提供される(請求項1)。
このように、窒素ドープシリコン単結晶ウェーハの表面から1.5μm以上の深さに炭素イオン濃度のピークを有するように炭素イオンをイオン注入した後、該ウェーハに非酸化性雰囲気下で1000℃以上シリコンの融点未満の温度で1秒以上熱処理を行うことによって、ウェーハの表面から1.5μm以上という最先端半導体素子の素子活性領域に必要な十分な厚さを有する厚い無欠陥層が形成され、バルク部、特に無欠陥層の直下にある前記炭素イオン注入領域で十分に高密度の内部微小欠陥(Bulk Micro Defects、以下BMDと略す)を有する強力なゲッタリング能力を備えた、高集積デバイス用ウェーハとして極めて有用なアニールウェーハを、エピタキシャル成長を行うことなく低コストに製造することができる。
このとき、前記炭素イオンのイオン注入を、1×1013atoms/cm2以上5×1013atoms/cm2未満のドーズ量で行うことが好ましく(請求項2)、前記炭素イオンのイオン注入を、1MeV以上の加速エネルギーで行うことが好ましい(請求項3)。
このように、炭素イオンのイオン注入を1×1013atoms/cm2以上5×1013atoms/cm2未満という低いドーズ量で、および/または、1MeV以上の高い加速エネルギーで行うことによって、炭素イオンの投影飛程距離を深くすることができるため、より確実に、ウェーハ表面から1.5μm以上という深い位置に炭素イオン濃度のピークを有するように炭素イオンをイオン注入することができる。
このように、炭素イオンのイオン注入を1×1013atoms/cm2以上5×1013atoms/cm2未満という低いドーズ量で、および/または、1MeV以上の高い加速エネルギーで行うことによって、炭素イオンの投影飛程距離を深くすることができるため、より確実に、ウェーハ表面から1.5μm以上という深い位置に炭素イオン濃度のピークを有するように炭素イオンをイオン注入することができる。
さらに、このように炭素イオンのイオン注入を低いドーズ量で高い加速エネルギーで行うことによって、前記炭素イオンのイオン注入を、より深い、前記ウェーハの表面から2.5〜4.0μmの深さに炭素イオン濃度のピークを有するように行うこともできる(請求項4)。
このように、炭素イオンのイオン注入を、ウェーハの表面から2.5〜4.0μmの深さに炭素イオン濃度のピークを有するように行うことによって、ウェーハ表層部にさらに厚い無欠陥層を形成することができ、最先端半導体素子の素子活性領域とされるウェーハの表面から1.5μmの全体を確実に無欠陥層とすることができる。
このように、炭素イオンのイオン注入を、ウェーハの表面から2.5〜4.0μmの深さに炭素イオン濃度のピークを有するように行うことによって、ウェーハ表層部にさらに厚い無欠陥層を形成することができ、最先端半導体素子の素子活性領域とされるウェーハの表面から1.5μmの全体を確実に無欠陥層とすることができる。
また、前記シリコン単結晶ウェーハとして、窒素濃度が1×1013〜5×1014atoms/cm3、酸素濃度が1.0〜1.3×1018atoms/cm3であるものを用いることが好ましい(請求項5)。
このように、シリコン単結晶ウェーハとして、窒素濃度が1×1013〜5×1014atoms/cm3、酸素濃度が1.0〜1.3×1018atoms/cm3であるものを用いることによって、バルク部、特に無欠陥層の直下にある炭素イオン注入領域で酸素析出を加速して十分に高密度のBMDを有するアニールウェーハを極めて容易に製造することができる。
このように、シリコン単結晶ウェーハとして、窒素濃度が1×1013〜5×1014atoms/cm3、酸素濃度が1.0〜1.3×1018atoms/cm3であるものを用いることによって、バルク部、特に無欠陥層の直下にある炭素イオン注入領域で酸素析出を加速して十分に高密度のBMDを有するアニールウェーハを極めて容易に製造することができる。
さらに、本発明によれば、上記のアニールウェーハの製造方法により製造されたアニールウェーハが提供される(請求項6)。
このように上記のアニールウェーハの製造方法により製造されたアニールウェーハは、ウェーハ表層部において厚い無欠陥層が形成され、バルク部、特に無欠陥層の直下にある前記炭素イオン注入領域で高密度のBMDを有する強力なゲッタリング能力を備えており、高集積デバイス用ウェーハとして極めて有用で低コストなアニールウェーハである。
このように上記のアニールウェーハの製造方法により製造されたアニールウェーハは、ウェーハ表層部において厚い無欠陥層が形成され、バルク部、特に無欠陥層の直下にある前記炭素イオン注入領域で高密度のBMDを有する強力なゲッタリング能力を備えており、高集積デバイス用ウェーハとして極めて有用で低コストなアニールウェーハである。
また、本発明によれば、炭素イオンがイオン注入された窒素ドープシリコン単結晶ウェーハに熱処理が施されたアニールウェーハであって、前記イオン注入された炭素イオンは該イオン注入されたウェーハの表面から1.5μm以上の深さに1×1015atoms/cm3以上の炭素イオン濃度のピークを有し、該炭素イオンが注入された表面には無欠陥層が形成されたものであることを特徴とするアニールウェーハが提供される(請求項7)。
このように、イオン注入された炭素イオンは該イオン注入されたウェーハの表面から1.5μm以上の深さに1×1015atoms/cm3以上の炭素イオン濃度のピークを有し、該炭素イオンが注入された表面には無欠陥層が形成されたアニールウェーハとすれば、素子活性領域となるウェーハの表面に形成された無欠陥層が厚く、バルク部、特に無欠陥層の直下にある前記1×1015atoms/cm3以上の高濃度のピークを有する炭素イオン注入領域で、十分に高密度のBMDを有する強力なゲッタリング能力を備えた、高集積デバイス用ウェーハとして極めて有用なアニールウェーハとなる。また、エピタキシャル層の成長を行う必要もないので、製造コストが低い。
さらに、前記イオン注入された炭素イオンは、該イオン注入されたウェーハの表面から2.5〜4.0μmの深さに濃度のピークを有するものであることが好ましい(請求項8)。
このように、イオン注入された炭素イオンは、該イオン注入されたウェーハの表面から2.5〜4.0μmの深さに濃度のピークを有するものとすれば、ウェーハ表層部にさらに厚い無欠陥層を形成することができ、最先端半導体素子の素子活性領域とされるウェーハの表面から1.5μmの全体を確実に無欠陥層とすることができる。
このように、イオン注入された炭素イオンは、該イオン注入されたウェーハの表面から2.5〜4.0μmの深さに濃度のピークを有するものとすれば、ウェーハ表層部にさらに厚い無欠陥層を形成することができ、最先端半導体素子の素子活性領域とされるウェーハの表面から1.5μmの全体を確実に無欠陥層とすることができる。
また、前記炭素イオン濃度のピークは、5×1016atoms/cm3以上であるものであることが好ましい(請求項9)。
このように、炭素イオン濃度のピークは、5×1016atoms/cm3以上のより高濃度のピークを有するものとすれば、炭素イオン注入領域で、十分に高密度のBMDを有するより強力なゲッタリング能力を備えたアニールウェーハとなる。
このように、炭素イオン濃度のピークは、5×1016atoms/cm3以上のより高濃度のピークを有するものとすれば、炭素イオン注入領域で、十分に高密度のBMDを有するより強力なゲッタリング能力を備えたアニールウェーハとなる。
さらに、前記シリコン単結晶ウェーハは、窒素濃度が1×1013〜5×1014atoms/cm3、酸素濃度が1.0〜1.3×1018atoms/cm3であるものであることが好ましい(請求項10)。
このように、シリコン単結晶ウェーハは、窒素濃度が1×1013〜5×1014atoms/cm3、酸素濃度が1.0〜1.3×1018atoms/cm3であるものとすれば、バルク部、特に無欠陥層の直下にある炭素イオン注入領域で酸素析出を加速して十分に高密度のBMDを有する極めて高品質で低コストなアニールウェーハとすることができる。
このように、シリコン単結晶ウェーハは、窒素濃度が1×1013〜5×1014atoms/cm3、酸素濃度が1.0〜1.3×1018atoms/cm3であるものとすれば、バルク部、特に無欠陥層の直下にある炭素イオン注入領域で酸素析出を加速して十分に高密度のBMDを有する極めて高品質で低コストなアニールウェーハとすることができる。
また、前記無欠陥層は、2.5μm以上の厚さを有するものであることが好ましい(請求項11)。
このように、無欠陥層は2.5μm以上の厚さを有するものとすれば、素子活性領域となるウェーハ表層全体をより確実に無欠陥層とすることができる。
このように、無欠陥層は2.5μm以上の厚さを有するものとすれば、素子活性領域となるウェーハ表層全体をより確実に無欠陥層とすることができる。
このように、本発明により、エピタキシャル成長を行う必要がなく、ウェーハ表層部に厚い無欠陥層を有し強力なゲッタリング能力を備えたアニールウェーハを低コストに製造することが可能となった。
特に、本発明のアニールウェーハにより、優れた品質特性や高い歩留まりを有する最先端半導体素子、特に固体撮像素子を低コストで製造することが可能となった。
特に、本発明のアニールウェーハにより、優れた品質特性や高い歩留まりを有する最先端半導体素子、特に固体撮像素子を低コストで製造することが可能となった。
従来、炭素イオン注入により、酸素析出層を形成して高いゲッタリング能力を有するウェーハを製造する方法があるが、炭素イオンの注入深さが通常0.5μm以下であり、最大でも1.3μmであるため、イオン注入後、ウェーハ表層に素子形成に必要な所定の厚さの無欠陥層を形成するために、エピタキシャル成長をさせる必要があった。
さらに、通常の基板を用いた場合、酸素析出を促進するためにはイオン注入のドーズ量は最低5×1014atoms/cm2以上必要とされ、イオン注入で非晶質化されたミラー表面の近傍部における結晶性を回復させるために、長時間の回復熱処理が必要となり、製造コストが高くなってしまうという問題があった。
さらに、通常の基板を用いた場合、酸素析出を促進するためにはイオン注入のドーズ量は最低5×1014atoms/cm2以上必要とされ、イオン注入で非晶質化されたミラー表面の近傍部における結晶性を回復させるために、長時間の回復熱処理が必要となり、製造コストが高くなってしまうという問題があった。
そこで、本発明者等は、炭素イオン注入後、エピタキシャル成長をさせずに、ウェーハ表面に所定深さの無欠陥層を形成し、その下に高密度の酸素析出層を形成する方法を鋭意検討した結果、少なくとも、窒素をドープしたシリコン単結晶ウェーハに、該ウェーハの表面から1.5μm以上の深さに炭素イオン濃度のピークを有するように炭素イオンを低ドーズ量でイオン注入した後、該イオン注入したウェーハに、非酸化性雰囲気下で1000℃以上シリコンの融点未満の温度で1秒以上熱処理を行うことにより、エピタキシャル成長を行わず、ウェーハ表層部に厚い無欠陥層を有し、かつ強力なゲッタリング能力を備えたアニールウェーハを低コストに製造できることに想到し、本発明を完成させた。
具体的には、高酸素濃度で、かつ窒素ドープしたシリコン単結晶ウェーハを用い、さらにこれらのウェーハの表層に高エネルギーで低ドーズ量の炭素イオンの注入を行えば、ウェーハ表面から1.5μm以上の深い位置に炭素イオンのピークを有するように注入でき、その後、エピタキシャル成長をさせなくても、アルゴン雰囲気で熱処理を行うだけで、表層に所定の厚さの無欠陥層を形成し、その直下に高密度の酸素析出物を形成できる。
以下、本発明の実施の形態について図面を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。
図1は、本発明に係るアニールウェーハの製造方法の一例を示すフロー図である。図2は、本発明のアニールウェーハの厚さ方向に対するBMD密度分布を示す図である。
図1は、本発明に係るアニールウェーハの製造方法の一例を示すフロー図である。図2は、本発明のアニールウェーハの厚さ方向に対するBMD密度分布を示す図である。
本発明は、少なくとも、窒素をドープしたシリコン単結晶ウェーハ11に、該ウェーハの表面から1.5μm以上の深さに炭素イオン濃度のピークを有するように炭素イオン14をイオン注入した後、該イオン注入したウェーハ11に、非酸化性雰囲気下で1000℃以上シリコンの融点未満の温度で1秒以上熱処理を行うアニールウェーハの製造方法である(図1)。
これによって、ウェーハの表面から1.5μm以上という最先端半導体素子の素子活性領域を作成するのに必要な十分な厚さを有する厚い無欠陥層16が形成され、図2に示すように、バルク部、特に無欠陥層の直下にある前記炭素イオン注入領域15で十分に高密度の内部微小欠陥(Bulk Micro Defects、以下BMDと略す)を有する強力なゲッタリング能力を備えた、高集積デバイス用ウェーハ11として極めて有用なアニールウェーハを、エピタキシャル成長を行うことなく低コストに製造することができる。
なお、BMDは、CZ法等により育成されたシリコン単結晶中に不純物として含まれる格子間酸素が、結晶育成工程中の固化してから室温まで冷却されるまでの熱履歴や半導体素子の作製工程における熱処理工程において過飽和状態となるために析出して、シリコン酸化物の析出物(酸素析出物)により形成される内部微小欠陥であり、デバイスプロセスにおいて混入する重金属不純物を捕獲するゲッタリングサイトとして有効に働き、デバイス特性や歩留りを向上させることができる。そのため、BMDが高密度なウェーハほど、強力ゲッタリング能力を有するものとなる。
以下、本発明の方法につき工程順に説明する。
例えばまず、図1(a)に示すように、CZ法で成長させたシリコン単結晶インゴットからスライスし、鏡面研磨したシリコン単結晶ウェーハ11を準備する。
ここで、シリコン単結晶ウェーハ11は、窒素濃度が1×1013〜5×1014atoms/cm3で、酸素濃度1.0〜1.3×1018atoms/cm3であるものを上記CZ法で育成し、これをスライスしたものを用いることが好ましく、これによって、バルク部、特に炭素が低ドーズ量であっても炭素イオン注入領域15で酸素析出を加速することができるので、十分に高密度のBMDを有するアニールウェーハを極めて容易に製造することができる。
このシリコン単結晶ウェーハ11は、まずNH4OH/H2O2水溶液で洗浄し、さらにHCl/H2O2水溶液で洗浄したものであることが好ましい。
例えばまず、図1(a)に示すように、CZ法で成長させたシリコン単結晶インゴットからスライスし、鏡面研磨したシリコン単結晶ウェーハ11を準備する。
ここで、シリコン単結晶ウェーハ11は、窒素濃度が1×1013〜5×1014atoms/cm3で、酸素濃度1.0〜1.3×1018atoms/cm3であるものを上記CZ法で育成し、これをスライスしたものを用いることが好ましく、これによって、バルク部、特に炭素が低ドーズ量であっても炭素イオン注入領域15で酸素析出を加速することができるので、十分に高密度のBMDを有するアニールウェーハを極めて容易に製造することができる。
このシリコン単結晶ウェーハ11は、まずNH4OH/H2O2水溶液で洗浄し、さらにHCl/H2O2水溶液で洗浄したものであることが好ましい。
次に、950℃の温度で150分間ドライ酸化を行って、図1(b)に示すように膜厚が30nm程度のSiO2膜13をシリコン単結晶ウェーハ11のミラー表面12に形成することが好ましい。これにより、イオン注入の際の不純物の混入を防止することができる。
そして、SiO2膜13を介して、高エネルギーイオンインプラ装置により、炭素イオン14のイオン注入をたとえば1×1013atoms/cm2以上5×1013atoms/cm2未満という低いドーズ量で、および/または、1MeV以上の高い加速エネルギーで行うことによって、炭素イオン14の投影飛程距離(炭素イオン濃度のピークの深さ22)を深くすることができる。
この炭素イオン注入領域15中における炭素イオン14のピーク濃度は、1×1015atoms/cm3であればよいが、5×1016atoms/cm3以上がより好ましい。5×1016atoms/cm3以上であれば、十分に高密度のBMDを形成することができるからである。
炭素イオン14のイオン注入は、ウェーハ表面から1.5μm以上であればよいが、ウェーハの表面から2.5〜4.0μmの深さに炭素イオン濃度のピークを有するように行うことによって、ウェーハ表層部にさらに厚い無欠陥層16を形成することができ、最先端半導体素子の素子活性領域とされるウェーハ11の表面から1.5μmの全体をより、確実に無欠陥層とすることができる。
ここで、一般に、イオン注入の深さは、加速エネルギーで制御され、イオン粒子(不純物)の注入量(ドーズ量)は、ビーム電流と注入時間の積で制御される。
そして、1MeVを超えるような高加速エネルギーのイオン注入装置は、ビーム電流が低いため、高いドーズ量を注入することができないが、1〜5×1013atoms/cm2の低ドーズ量であれば、投影飛程距離を上記のように深くすることができることが判った。
そして、1MeVを超えるような高加速エネルギーのイオン注入装置は、ビーム電流が低いため、高いドーズ量を注入することができないが、1〜5×1013atoms/cm2の低ドーズ量であれば、投影飛程距離を上記のように深くすることができることが判った。
この結果、図1(c)に示すように、シリコン単結晶ウェーハ11のミラー表面12から1.5μm以上も深い位置にピーク濃度を有する炭素イオン注入領域15が形成される。
従来は炭素のドーズ量は、析出を促進するために最低でも5×1013atoms/cm2必要と考えられていたため、せいぜい注入深さは1μm以下、特には0.5μmであったが、本発明は低ドーズ量、高加速エネルギーとすることで、1.5μm以上の深さに炭素を注入することを可能とした。
従来は炭素のドーズ量は、析出を促進するために最低でも5×1013atoms/cm2必要と考えられていたため、せいぜい注入深さは1μm以下、特には0.5μmであったが、本発明は低ドーズ量、高加速エネルギーとすることで、1.5μm以上の深さに炭素を注入することを可能とした。
その後、図1(d)に示すように、HF/NH4F水溶液または、HFでSiO2膜13を除去する。
そして、図1(e)に示すように、非酸化性雰囲気下で1000℃以上シリコンの融点未満の温度で1秒以上熱処理を行う。これにより、イオン注入で非晶質化されたミラー表面12の結晶性を回復させるとともに素子活性領域となるウェーハ表面近傍の領域に厚い無欠陥層16を形成し、図2に示すように、その直下の炭素イオン領域15に高密度の酸素析出物を形成したアニールウェーハを完成させることができる。
特に、アルゴン雰囲気で1200℃、1時間、熱処理をすることが好ましい。これにより、より確実に厚い無欠陥層16を形成し、十分に高密度の酸素析出物を形成したアニールウェーハを低コストで製造することができる。
ここで用いられる熱処理炉としては特に限定されず、たとえば、急速加熱炉で1秒〜10分、抵抗加熱炉(バッチ炉)では、1分〜120分の熱処理とすることができる。
そして、図1(e)に示すように、非酸化性雰囲気下で1000℃以上シリコンの融点未満の温度で1秒以上熱処理を行う。これにより、イオン注入で非晶質化されたミラー表面12の結晶性を回復させるとともに素子活性領域となるウェーハ表面近傍の領域に厚い無欠陥層16を形成し、図2に示すように、その直下の炭素イオン領域15に高密度の酸素析出物を形成したアニールウェーハを完成させることができる。
特に、アルゴン雰囲気で1200℃、1時間、熱処理をすることが好ましい。これにより、より確実に厚い無欠陥層16を形成し、十分に高密度の酸素析出物を形成したアニールウェーハを低コストで製造することができる。
ここで用いられる熱処理炉としては特に限定されず、たとえば、急速加熱炉で1秒〜10分、抵抗加熱炉(バッチ炉)では、1分〜120分の熱処理とすることができる。
このようにして製造した本発明のアニールウェーハは、ウェーハ表層部において厚い無欠陥層が形成され、バルク部、特に前記無欠陥層の直下にある炭素イオン注入領域15で高密度のBMDが有する強力なゲッタリング能力を備えており、高集積デバイス用ウェーハとして極めて有用でエピタキシャル成長を行わずに製造されるため低コストなアニールウェーハである。
具体的には、本発明のアニールウェーハは、炭素イオンがイオン注入された窒素ドープシリコン単結晶ウェーハに熱処理が施されたアニールウェーハであって、前記イオン注入された炭素イオンは該イオン注入されたウェーハの表面から1.5μm以上の深さに1×1015atoms/cm3以上、より好ましくは5×1016atoms/cm3以上の炭素イオン濃度のピークを有し、該炭素イオンが注入された表面に無欠陥層16が形成されたアニールウェーハである。このアニールウェーハは、バルク部、特に無欠陥層の直下にある前記1×1015atoms/cm3以上の高濃度のピークを有する炭素イオン注入領域で、十分に高密度のBMDを有する強力なゲッタリング能力を備えた、有用性が高い低コストなアニールウェーハとなる。
特に、無欠陥層16は、2.5μm以上の厚さを有するものであることが好ましい。これにより、素子活性領域となるウェーハ表層全体をより確実に無欠陥層16とすることができる。
特に、無欠陥層16は、2.5μm以上の厚さを有するものであることが好ましい。これにより、素子活性領域となるウェーハ表層全体をより確実に無欠陥層16とすることができる。
以上のような本発明のアニールウェーハの無欠陥層に、高いゲッタリング能力が要求される最先端半導体素子、特に固体撮像素子を形成すれば、優れた品質特性を有して高歩留まりで低コストな素子を製造することができる。
以上のように、本発明により、エピタキシャル成長を行う必要がなく、ウェーハ表層部に厚い無欠陥層を有し強力なゲッタリング能力を備えたアニールウェーハを低コストに製造することが可能となった。
特に、本発明のアニールウェーハにより、優れた品質特性や高い歩留まりを有する最先端半導体素子、特に固体撮像素子を低コストで製造することが可能となった。
特に、本発明のアニールウェーハにより、優れた品質特性や高い歩留まりを有する最先端半導体素子、特に固体撮像素子を低コストで製造することが可能となった。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
図1の工程に従い、単結晶成長速度0.82mm/min、酸素濃度が1.12×1018atoms/cm3、窒素濃度が3×1013atoms/cm3の直径200mm、P型8〜12Ω・cmのシリコン単結晶ウェーハを10枚準備し、加速エネルギー1.2MeV、ドーズ量3×1013atoms/cm2として、炭素イオンを注入した。
(実施例1)
図1の工程に従い、単結晶成長速度0.82mm/min、酸素濃度が1.12×1018atoms/cm3、窒素濃度が3×1013atoms/cm3の直径200mm、P型8〜12Ω・cmのシリコン単結晶ウェーハを10枚準備し、加速エネルギー1.2MeV、ドーズ量3×1013atoms/cm2として、炭素イオンを注入した。
そして、ウェーハ表面の酸化膜をエッチング除去した後、バッチ炉を用いてAr雰囲気で1200℃、1hrの熱処理を行った。そして、5枚のウェーハについて、投影飛程距離(炭素イオン濃度のピークの深さ22)(計算値)、炭素イオンピーク濃度(測定器:SIMS)、無欠陥層厚さ(ポリッシュ後パーティクルカウンタ(SP1)で測定)、表層から5μmのBMD密度(測定器:MO601、三井金属鉱業社製)を評価した。
その結果、評価したウェーハの平均値は投影飛程距離が3.5μm、炭素イオンピーク濃度が5.0×1016atoms/cm3、無欠陥層厚さが2.8μm、BMD密度が1.12×109/cm3となった。また、残りの5枚についてはレーザー顕微鏡(MAGICS、レーザーテック社製)で35μm以上のウェーハ表面の欠陥分布を観察した。その結果、ウェーハ表面の欠陥分布の観察では100〜150個/200mmφウェーハの欠陥が観察された。
その結果、評価したウェーハの平均値は投影飛程距離が3.5μm、炭素イオンピーク濃度が5.0×1016atoms/cm3、無欠陥層厚さが2.8μm、BMD密度が1.12×109/cm3となった。また、残りの5枚についてはレーザー顕微鏡(MAGICS、レーザーテック社製)で35μm以上のウェーハ表面の欠陥分布を観察した。その結果、ウェーハ表面の欠陥分布の観察では100〜150個/200mmφウェーハの欠陥が観察された。
(実施例2)
実施例1と同じシリコン単結晶ウェーハを5枚準備し、加速エネルギー1.0MeV、ドーズ量3×1013atoms/cm2として炭素イオンを注入した。そして、ウェーハ表面の酸化膜をエッチング除去した後、Ar雰囲気で1200℃、1hrの熱処理を行った。そして、投影飛程距離(計算値)、炭素イオンピーク濃度(SIMS)、無欠陥層厚さ(ポリッシュ後SP1)、表層から5μmのBMD密度(MO601)を評価した。
その結果、評価したウェーハの平均値は投影飛程距離が3.0μm、炭素イオンピーク濃度が8.0×1016atoms/cm3、無欠陥層の厚さが2.5μm、BMD密度が1.0×109/cm3となった。
実施例1と同じシリコン単結晶ウェーハを5枚準備し、加速エネルギー1.0MeV、ドーズ量3×1013atoms/cm2として炭素イオンを注入した。そして、ウェーハ表面の酸化膜をエッチング除去した後、Ar雰囲気で1200℃、1hrの熱処理を行った。そして、投影飛程距離(計算値)、炭素イオンピーク濃度(SIMS)、無欠陥層厚さ(ポリッシュ後SP1)、表層から5μmのBMD密度(MO601)を評価した。
その結果、評価したウェーハの平均値は投影飛程距離が3.0μm、炭素イオンピーク濃度が8.0×1016atoms/cm3、無欠陥層の厚さが2.5μm、BMD密度が1.0×109/cm3となった。
(比較例1)
実施例1と同じシリコン単結晶ウェーハを5枚準備し、加速エネルギー800keV、ドーズ量3×1013atoms/cm2として炭素イオンを注入した。そして、ウェーハ表面の酸化膜をエッチング除去した後、Ar雰囲気で1200℃、1hrの熱処理を行った。そして、投影飛程距離(計算値)、炭素イオンピーク濃度(SIMS)、無欠陥層厚さ(ポリッシュ後SP1)、表層から5μmのBMD密度(MO601)を評価した。
その結果、評価したウェーハの平均値は投影飛程距離が1.3μm、炭素イオンピーク濃度が3.0×1017atoms/cm3、無欠陥層厚さが0.5μm、BMD密度が3.5×107/cm3となった。
実施例1と同じシリコン単結晶ウェーハを5枚準備し、加速エネルギー800keV、ドーズ量3×1013atoms/cm2として炭素イオンを注入した。そして、ウェーハ表面の酸化膜をエッチング除去した後、Ar雰囲気で1200℃、1hrの熱処理を行った。そして、投影飛程距離(計算値)、炭素イオンピーク濃度(SIMS)、無欠陥層厚さ(ポリッシュ後SP1)、表層から5μmのBMD密度(MO601)を評価した。
その結果、評価したウェーハの平均値は投影飛程距離が1.3μm、炭素イオンピーク濃度が3.0×1017atoms/cm3、無欠陥層厚さが0.5μm、BMD密度が3.5×107/cm3となった。
(比較例2)
実施例1と同じシリコン単結晶ウェーハを10枚準備し、加速エネルギー600keV、ドーズ量5×1014atoms/cm2を狙って炭素イオンを注入した。そして、ウェーハ表面の酸化膜をエッチング除去した後、Ar雰囲気で1200℃、1hrの熱処理を行った。そして、そのうち5枚について、投影飛程距離(計算値)、炭素イオンピーク濃度(SIMS)、無欠陥層厚さ(ポリッシュ後SP1)、表層から5μmのBMD密度(MO601)を評価した。
その結果、評価したウェーハの平均値は投影飛程距離が0.8μm、炭素イオンピーク濃度が5.0×1016atoms/cm3、無欠陥層厚さが0.1μm、BMD密度が<2.0×107/cm3(検出限界値)となった。
実施例1と同じシリコン単結晶ウェーハを10枚準備し、加速エネルギー600keV、ドーズ量5×1014atoms/cm2を狙って炭素イオンを注入した。そして、ウェーハ表面の酸化膜をエッチング除去した後、Ar雰囲気で1200℃、1hrの熱処理を行った。そして、そのうち5枚について、投影飛程距離(計算値)、炭素イオンピーク濃度(SIMS)、無欠陥層厚さ(ポリッシュ後SP1)、表層から5μmのBMD密度(MO601)を評価した。
その結果、評価したウェーハの平均値は投影飛程距離が0.8μm、炭素イオンピーク濃度が5.0×1016atoms/cm3、無欠陥層厚さが0.1μm、BMD密度が<2.0×107/cm3(検出限界値)となった。
また、残りの5枚のウェーハについては、熱処理後、ウェーハ表面に3μmのエピタキシャル層を成長させ、レーザー顕微鏡(MAGICS、レーザーテック社製)で35nm以上のウェーハ表面の欠陥分布を観察した。
その結果、ウェーハ表面の欠陥分布の観察では600〜1200個/200mmφウェーハの欠陥が確認された。これは、1200℃、1hrの回復熱処理を施しても結晶性の回復が不十分のため、ウェーハ表面に存在していた欠陥がエピタキシャル層に転写され、エピ欠陥が発生すると考えられる。
その結果、ウェーハ表面の欠陥分布の観察では600〜1200個/200mmφウェーハの欠陥が確認された。これは、1200℃、1hrの回復熱処理を施しても結晶性の回復が不十分のため、ウェーハ表面に存在していた欠陥がエピタキシャル層に転写され、エピ欠陥が発生すると考えられる。
表1は、実施例1、2および比較例1,2の条件および結果をまとめたものである。
実施例1、2のように、1MeV以上の高い加速エネルギーで行うことによって、炭素イオンの投影飛程距離を2.5〜4.0μmと深くすることができ、ウェーハ表面から2.5〜4.0μmという深い位置に炭素イオン濃度のピークを有する炭素イオン注入領域15が形成される。
その結果、熱処理により、2.5μm以上の厚さを有する厚い無欠陥層を形成することができ、バルク部、特に前記炭素イオン注入領域で高密度のBMDが有する強力なゲッタリング能力を備えており、高集積デバイス用、特に固体撮影素子用のウェーハとして極めて有用でエピタキシャル成長を行う必要もないため低コストなアニールウェーハが製造できることが確かめられた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
11…シリコン単結晶ウェーハ、 12…ミラー表面、 13…SiO2膜、
14…炭素イオン、 15…炭素イオン注入領域、 16…無欠陥層、
21…無欠陥層の厚さ、 22…炭素イオン濃度のピークの深さ。
14…炭素イオン、 15…炭素イオン注入領域、 16…無欠陥層、
21…無欠陥層の厚さ、 22…炭素イオン濃度のピークの深さ。
Claims (11)
- 少なくとも、窒素をドープしたシリコン単結晶ウェーハに、該ウェーハの表面から1.5μm以上の深さに炭素イオン濃度のピークを有するように炭素イオンをイオン注入した後、該イオン注入したウェーハに、非酸化性雰囲気下で1000℃以上シリコンの融点未満の温度で1秒以上熱処理を行うことを特徴とするアニールウェーハの製造方法。
- 前記炭素イオンのイオン注入を、1×1013atoms/cm2以上5×1013atoms/cm2未満のドーズ量で行うことを特徴とする請求項1に記載のアニールウェーハの製造方法。
- 前記炭素イオンのイオン注入を、1MeV以上の加速エネルギーで行うことを特徴とする請求項1または請求項2に記載のアニールウェーハの製造方法。
- 前記炭素イオンのイオン注入を、前記ウェーハの表面から2.5〜4.0μmの深さに炭素イオン濃度のピークを有するように行うことを特徴とする請求項1ないし請求項3のいずれか一項に記載のアニールウェーハの製造方法。
- 前記シリコン単結晶ウェーハとして、窒素濃度が1×1013〜5×1014atoms/cm3、酸素濃度が1.0〜1.3×1018atoms/cm3であるものを用いることを特徴とする請求項1ないし請求項4のいずれか一項に記載のアニールウェーハの製造方法。
- 請求項1ないし請求項5のいずれか一項に記載のアニールウェーハの製造方法により製造されたアニールウェーハ。
- 炭素イオンがイオン注入された窒素ドープシリコン単結晶ウェーハに熱処理が施されたアニールウェーハであって、前記イオン注入された炭素イオンは該イオン注入されたウェーハの表面から1.5μm以上の深さに1×1015atoms/cm3以上の炭素イオン濃度のピークを有し、該炭素イオンが注入された表面には無欠陥層が形成されたものであることを特徴とするアニールウェーハ。
- 前記イオン注入された炭素イオンは、該イオン注入されたウェーハの表面から2.5〜4.0μmの深さに濃度のピークを有するものであることを特徴とする請求項7に記載のアニールウェーハ。
- 前記炭素イオン濃度のピークは、5×1016atoms/cm3以上であるものであることを特徴とする請求項7または請求項8に記載のアニールウェーハ。
- 前記シリコン単結晶ウェーハは、窒素濃度が1×1013〜5×1014atoms/cm3、酸素濃度が1.0〜1.3×1018atoms/cm3であるものであることを特徴とする請求項7ないし請求項9のいずれか一項に記載のアニールウェーハ。
- 前記無欠陥層は、2.5μm以上の厚さを有するものであることを特徴とする請求項7ないし請求項10のいずれか一項に記載のアニールウェーハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005339666A JP2007149799A (ja) | 2005-11-25 | 2005-11-25 | アニールウェーハの製造方法およびアニールウェーハ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005339666A JP2007149799A (ja) | 2005-11-25 | 2005-11-25 | アニールウェーハの製造方法およびアニールウェーハ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007149799A true JP2007149799A (ja) | 2007-06-14 |
Family
ID=38210874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005339666A Pending JP2007149799A (ja) | 2005-11-25 | 2005-11-25 | アニールウェーハの製造方法およびアニールウェーハ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007149799A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009075257A1 (ja) * | 2007-12-11 | 2009-06-18 | Sumco Corporation | シリコン基板とその製造方法 |
JP2010016169A (ja) * | 2008-07-03 | 2010-01-21 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59188925A (ja) * | 1983-04-12 | 1984-10-26 | Toshiba Corp | 半導体装置の製造方法 |
JPS63246831A (ja) * | 1987-04-02 | 1988-10-13 | Seiko Instr & Electronics Ltd | シリコン結晶基板の製造方法 |
JPH0384931A (ja) * | 1989-08-29 | 1991-04-10 | Sony Corp | 半導体基板のゲッタリング方法 |
JPH06338507A (ja) * | 1993-03-30 | 1994-12-06 | Sony Corp | 半導体基板、固体撮像装置及びこれらの製造方法 |
JPH11251322A (ja) * | 1998-02-27 | 1999-09-17 | Sony Corp | エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法 |
JP2002043318A (ja) * | 2000-07-28 | 2002-02-08 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハの製造方法 |
JP2002134511A (ja) * | 2000-08-16 | 2002-05-10 | Sony Corp | 半導体基板の製造方法および固体撮像装置の製造方法 |
-
2005
- 2005-11-25 JP JP2005339666A patent/JP2007149799A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59188925A (ja) * | 1983-04-12 | 1984-10-26 | Toshiba Corp | 半導体装置の製造方法 |
JPS63246831A (ja) * | 1987-04-02 | 1988-10-13 | Seiko Instr & Electronics Ltd | シリコン結晶基板の製造方法 |
JPH0384931A (ja) * | 1989-08-29 | 1991-04-10 | Sony Corp | 半導体基板のゲッタリング方法 |
JPH06338507A (ja) * | 1993-03-30 | 1994-12-06 | Sony Corp | 半導体基板、固体撮像装置及びこれらの製造方法 |
JPH11251322A (ja) * | 1998-02-27 | 1999-09-17 | Sony Corp | エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法 |
JP2002043318A (ja) * | 2000-07-28 | 2002-02-08 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハの製造方法 |
JP2002134511A (ja) * | 2000-08-16 | 2002-05-10 | Sony Corp | 半導体基板の製造方法および固体撮像装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009075257A1 (ja) * | 2007-12-11 | 2009-06-18 | Sumco Corporation | シリコン基板とその製造方法 |
JP2010016169A (ja) * | 2008-07-03 | 2010-01-21 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6278591B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
EP1493179B1 (en) | Silicon wafer and process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer | |
KR102306730B1 (ko) | 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법 | |
JP2008294245A (ja) | エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ | |
US20090017291A1 (en) | Silicon epitaxial wafer and production method for same | |
JPWO2004008521A1 (ja) | 高抵抗シリコンウエーハ及びその製造方法 | |
JP2000272995A (ja) | シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ | |
JP6448805B2 (ja) | エピタキシャルにコーティングされた半導体ウェハとエピタキシャルにコーティングされた半導体ウェハの製造方法 | |
JP4419147B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP2009149481A (ja) | 半導体基板の製造方法 | |
KR20000057350A (ko) | 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법 | |
CN110603350B (zh) | 外延硅晶片的制造方法及外延硅晶片 | |
JP6604300B2 (ja) | シリコン接合ウェーハの製造方法 | |
JP5391651B2 (ja) | 半導体基板の製造方法 | |
WO2010131412A1 (ja) | シリコンウェーハおよびその製造方法 | |
JP6614066B2 (ja) | シリコン接合ウェーハの製造方法 | |
KR100625822B1 (ko) | 실리콘 웨이퍼 및 그의 제조 방법 | |
JP2007149799A (ja) | アニールウェーハの製造方法およびアニールウェーハ | |
JP6791321B2 (ja) | シリコン接合ウェーハ | |
JP4978544B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP5211550B2 (ja) | シリコン単結晶ウェーハの製造方法 | |
JP2010016169A (ja) | エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 | |
JP2017123477A (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JPH09199379A (ja) | 高品位エピタキシャルウエハ及びその製造方法 | |
JP2005064256A (ja) | エピタキシャルウエーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20080305 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20100816 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20110913 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20120214 Free format text: JAPANESE INTERMEDIATE CODE: A02 |