JP2018028955A - フラッシュメモリ - Google Patents
フラッシュメモリ Download PDFInfo
- Publication number
- JP2018028955A JP2018028955A JP2016160378A JP2016160378A JP2018028955A JP 2018028955 A JP2018028955 A JP 2018028955A JP 2016160378 A JP2016160378 A JP 2016160378A JP 2016160378 A JP2016160378 A JP 2016160378A JP 2018028955 A JP2018028955 A JP 2018028955A
- Authority
- JP
- Japan
- Prior art keywords
- data
- holding unit
- held
- reading
- data holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0411—Online error correction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Read Only Memory (AREA)
- Human Computer Interaction (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Computer Security & Cryptography (AREA)
Abstract
【解決手段】 フラッシュメモリは、メモリセルアレイと、メモリセルアレイから読み出されたデータを保持する第1のラッチ回路L1と、第1のラッチ回路L1から転送されたデータを保持可能な第2のラッチ回路L2とを含むページバッファ/センス回路170と、コントローラ150とを含む。コントローラ150は、電源投入直後またはリセット直後に、メモリセルアレイのブロック0/ページ0のデータを第2のラッチ回路L2に保持させ、SFDPデータを第1のラッチ回路L1に保持させる。そして、入力されるコマンドに応じて、SFDPデータまたはブロック0/ページ0のデータをシリアル出力する。
【選択図】 図6
Description
120:アドレスレジスタ 130:ECC回路
140:アドレスレジスタ 150:コントローラ
160:ワード線選択回路 170:ページバッファ/センス回路
180:列選択回路 190:内部電圧発生回路
Claims (16)
- メモリセルアレイから読み出されたデータを保持する第1のデータ保持部と、第1のデータ保持部から転送されたデータを保持可能な第2のデータ保持部とを有するページバッファを含み、第2のデータ保持部に保持されたデータを外部クロックに応答して出力可能なNAND型フラッシュメモリの読出し方法であって、
電源投入直後またはリセット直後、メモリセルアレイの特定ページに記憶されたデータを第2のデータ保持部に保持し、かつユーザーによりプログラム使用できない領域に記憶されたデバイスに関するパラメータデータを第1のデータ保持部に保持し、
入力されるコマンドに応じて、パラメータデータまたは特定ページのデータの読出しを制御する、読出し方法。 - 前記パラメータデータを読出すコマンドが入力された場合、第1のデータ保持部に保持されたパラメータデータを第2のデータ保持部に転送する、請求項1に記載された読出し方法。
- 前記特定ページを読出すコマンドが入力された場合、第2のデータ保持部に保持された特定ページのデータを出力する、請求項1に記載の読出し方法。
- 読出し方法はさらに、第2のデータ保持部に保持された特定ページのデータをECC処理することを含む、請求項1ないし3いずれか1つに記載の読出し方法。
- 前記特定ページを読出すコマンドの後に前記パラメータデータを読出すコマンドが入力された場合、第2のデータ保持部に保持された特定ページのデータの出力後に第1のデータ保持部に保持されたパラメータデータを第2のデータ保持部に転送する、請求項1ないし4いずれか1つに記載の読出し方法。
- 第2のデータ保持部は、第1のデータ保持領域と第2のデータ保持領域とを含み、第2のデータ保持領域に保持された特定ページのデータを出力する間に、第1のデータ保持領域に保持されたパラメータデータをECC処理する、請求項5に記載の読出し方法。
- メモリセルアレイから読み出されたデータを保持する第1のデータ保持部と、第1のデータ保持部から転送されたデータを保持可能な第2のデータ保持部とを有するページバッファを含み、第2のデータ保持部に保持されたデータを外部クロックに応答して出力可能なNAND型フラッシュメモリの読出し方法であって、
電源投入直後またはリセット直後、ユーザーによりプログラム使用できない領域に記憶されたパラメータデータを第2のデータ保持部に保持し、かつメモリアレイの特定ページに記憶されたデータを第1のデータ保持部に保持し、特定ページのデータの読出し期間中に、前記パラメータデータをECC処理し、
入力されるコマンドに応じて、パラメータデータまたは特定ページのデータの読出しを制御する、読出し方法。 - パラメータデータを読出すコマンドが入力された場合、第2のデータ保持部に保持されたECC処理済みのパラメータデータを出力する、請求項7に記載の読出し方法。
- 特定ページを読出すコマンドが入力された場合、第1のデータ保持部に保持されたデータを第2のデータ保持部に転送する、請求項7に記載された読出し方法。
- メモリセルアレイと、
メモリセルアレイから読み出されたデータを保持する第1のデータ保持部と、第1のデータ保持部から転送されたデータを保持可能な第2のデータ保持部とを有するページバッファと、
第2のデータ保持部に保持されたデータを外部に読出すための制御を行う読出し制御手段とを有し、
前記読出し制御手段は、電源投入直後またはリセット直後に、メモリセルアレイの特定ページに記憶されたデータを第2のデータ保持部に保持させ、かつユーザーによりプログラム使用できない領域に記憶されたパラメータデータを第1のデータ保持部に保持させ、入力されるコマンドに応じて、パラメータデータまたは特定ページのデータの読出しを制御する、NAND型フラッシュメモリ。 - 前記読出し制御手段は、パラメータデータを読出すコマンドが入力された場合、第1のデータ保持部に保持されたパラメータデータを第2のデータ保持部に転送する、請求項10に記載されたフラッシュメモリ。
- 前記特定ページの読出しコマンドが入力された場合、第2のデータ保持部に保持されたデータを出力する、請求項10に記載のフラッシュメモリ。
- メモリセルアレイと、
メモリセルアレイから読み出されたデータを保持する第1のデータ保持部と、第1のデータ保持部から転送されたデータを保持する第2のデータ保持部とを有するページバッファと、
第2のデータ保持部に保持されたデータをECC処理可能なECC処理手段と、
第2のデータ保持部に保持されたデータを外部に読出すための制御を行う読出し制御手段とを有し、
前記読出し制御手段は、電源投入直後またはリセット直後に、ユーザーによりプログラム使用できない領域に記憶されたパラメータデータを第2のデータ保持部に保持させ、かつメモリセルアレイの特定ページに記憶されたデータを第1のデータ保持部に保持する間に、前記パラメータデータをECC処理させ、入力されるコマンドに応じて、パラメータデータまたは特定ページのデータの読出しを制御する、NAND型フラッシュメモリ - 前記読出し制御手段は、パラメータデータを読出すコマンドが入力された場合、第2のデータ保持部に保持されたECC済みのパラメータデータを出力する、請求項13に記載のフラッシュメモリ。
- 特定ページを読出すコマンドが入力された場合、第1のデータ保持部に保持されたデータを第2のデータ保持部に転送する、請求項13に記載されたフラッシュメモリ。
- 第2のデータ保持部は、第1のデータ格納部と第2のデータ格納部とを含み、第1のデータ格納部のデータをECC処理する間に第2のデータ格納部のデータを出力可能であり、第2のデータ格納部のデータをECC処理する間に第1のデータ格納部のデータを出力可能であり、第2のデータ格納部にパラメータデータが保持され、第1のデータ格納部に特定ページのデータが保持される、請求項13ないし15いずれか1つに記載のフラッシュメモリ。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016160378A JP6164712B1 (ja) | 2016-08-18 | 2016-08-18 | フラッシュメモリ |
TW105140327A TWI604450B (zh) | 2016-08-18 | 2016-12-07 | 反及型快閃記憶體及其讀出方法 |
CN201710003668.5A CN107766171B (zh) | 2016-08-18 | 2017-01-04 | 与非型快闪存储器及其读出方法 |
KR1020170047594A KR20180020868A (ko) | 2016-08-18 | 2017-04-12 | Nand형 플래시 메모리 및 그 독출 방법 |
US15/599,487 US10957415B2 (en) | 2016-08-18 | 2017-05-19 | NAND flash memory and reading method thereof |
KR1020190062265A KR20190060971A (ko) | 2016-08-18 | 2019-05-28 | Nand형 플래시 메모리 및 그 독출 방법 |
KR1020210011768A KR102329174B1 (ko) | 2016-08-18 | 2021-01-27 | Nand형 플래시 메모리 및 그 독출 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016160378A JP6164712B1 (ja) | 2016-08-18 | 2016-08-18 | フラッシュメモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6164712B1 JP6164712B1 (ja) | 2017-07-19 |
JP2018028955A true JP2018028955A (ja) | 2018-02-22 |
Family
ID=59351330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016160378A Active JP6164712B1 (ja) | 2016-08-18 | 2016-08-18 | フラッシュメモリ |
Country Status (5)
Country | Link |
---|---|
US (1) | US10957415B2 (ja) |
JP (1) | JP6164712B1 (ja) |
KR (3) | KR20180020868A (ja) |
CN (1) | CN107766171B (ja) |
TW (1) | TWI604450B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6178909B1 (ja) * | 2016-09-15 | 2017-08-09 | ウィンボンド エレクトロニクス コーポレーション | 不揮発性半導体記憶装置 |
KR102567314B1 (ko) * | 2018-04-27 | 2023-08-17 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작방법 |
US10593730B1 (en) * | 2018-10-10 | 2020-03-17 | Micron Technology, Inc. | Three-dimensional memory array |
KR102535827B1 (ko) * | 2019-04-04 | 2023-05-23 | 삼성전자주식회사 | 내부 전압을 안정화시키기 위한 메모리 장치 및 그것의 내부 전압 안정화 방법 |
KR20210011209A (ko) * | 2019-07-22 | 2021-02-01 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법 |
US10832790B1 (en) * | 2019-09-26 | 2020-11-10 | Western Digital Technologies, Inc. | Performance of non data word line maintenance in sub block mode |
CN113641595B (zh) * | 2021-07-30 | 2023-08-11 | 珠海一微半导体股份有限公司 | 独立块保护模式的spi flash在brom阶段的类型识别方法及*** |
US11983066B2 (en) | 2022-05-05 | 2024-05-14 | Nanya Technology Corporation | Data storage device storing associated data in two areas |
TWI825803B (zh) * | 2022-05-05 | 2023-12-11 | 南亞科技股份有限公司 | 資料儲存裝置及其非暫時性電腦可讀媒介 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007133683A (ja) * | 2005-11-10 | 2007-05-31 | Sony Corp | メモリシステム |
JP2013235642A (ja) * | 2012-05-04 | 2013-11-21 | Huabang Electronic Co Ltd | Nand型フラッシュメモリの読み込み方法及び装置 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3233079B2 (ja) * | 1997-09-30 | 2001-11-26 | ソニー株式会社 | データ処理システム及びデータ処理方法 |
JP2000251484A (ja) | 1999-02-26 | 2000-09-14 | Sony Corp | 不揮発性半導体記憶装置 |
JP2001202792A (ja) | 2000-01-17 | 2001-07-27 | Sony Corp | 半導体記憶装置のエラー訂正符号化方法及び半導体記憶装置 |
KR100626371B1 (ko) | 2004-03-30 | 2006-09-20 | 삼성전자주식회사 | 캐쉬 읽기 동작을 수행하는 비휘발성 메모리 장치, 그것을포함한 메모리 시스템, 그리고 캐쉬 읽기 방법 |
US7817470B2 (en) * | 2006-11-27 | 2010-10-19 | Mosaid Technologies Incorporated | Non-volatile memory serial core architecture |
JP2010218637A (ja) * | 2009-03-17 | 2010-09-30 | Toshiba Corp | 半導体記憶装置およびその制御方法 |
US8413015B2 (en) * | 2009-09-21 | 2013-04-02 | Sandisk Technologies Inc. | Nonvolatile memory controller with scalable pipelined error correction |
JP5395784B2 (ja) | 2010-12-27 | 2014-01-22 | 株式会社東芝 | 半導体記憶システム |
KR101739878B1 (ko) * | 2011-02-22 | 2017-05-26 | 삼성전자주식회사 | 컨트롤러, 이의 동작방법, 및 상기 컨트롤러를 포함한 메모리 시스템 |
KR101835605B1 (ko) * | 2011-11-24 | 2018-03-08 | 삼성전자 주식회사 | 플래시 메모리 시스템 및 플래시 메모리 시스템의 리드 방법 |
WO2013095387A1 (en) | 2011-12-20 | 2013-06-27 | Intel Corporation | Secure replay protected storage |
US8843805B1 (en) * | 2012-03-16 | 2014-09-23 | Juniper Networks, Inc. | Memory error protection using addressable dynamic ram data locations |
JP5398872B2 (ja) | 2012-04-27 | 2014-01-29 | 株式会社東芝 | 半導体記憶装置 |
JP5667143B2 (ja) * | 2012-10-11 | 2015-02-12 | ウィンボンド エレクトロニクス コーポレーション | 不揮発性半導体メモリ |
JP2014082574A (ja) * | 2012-10-15 | 2014-05-08 | Samsung Electronics Co Ltd | 誤り検出訂正回路、及びメモリ装置 |
US9324450B2 (en) * | 2013-03-13 | 2016-04-26 | Winbond Electronics Corporation | NAND flash memory |
US20140297922A1 (en) * | 2013-03-29 | 2014-10-02 | Nitin V. Sarangdhar | Method and apparatus for managing serial peripheral interface (spi) flash |
CN104425014B (zh) * | 2013-09-02 | 2018-02-27 | 华邦电子股份有限公司 | 序列式nand型闪存、闪存装置及其操作方法 |
US9245590B2 (en) * | 2014-02-28 | 2016-01-26 | Winbond Electronics Corporation | Stacked die flash memory device with serial peripheral interface |
JP6131207B2 (ja) * | 2014-03-14 | 2017-05-17 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
US9594910B2 (en) | 2014-03-28 | 2017-03-14 | Intel Corporation | In-system provisioning of firmware for a hardware platform |
TWI553834B (zh) | 2014-07-10 | 2016-10-11 | 華邦電子股份有限公司 | 快閃記憶體裝置以及執行同步操作之方法 |
US9690922B2 (en) * | 2014-07-28 | 2017-06-27 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System, apparatus, and method for anti-replay protection of data stored in a non-volatile memory device |
US9442798B2 (en) * | 2014-07-31 | 2016-09-13 | Winbond Electronics Corporation | NAND flash memory having an enhanced buffer read capability and method of operation thereof |
US20160180095A1 (en) * | 2014-12-23 | 2016-06-23 | Nitin V. Sarangdhar | Measured boot capability |
-
2016
- 2016-08-18 JP JP2016160378A patent/JP6164712B1/ja active Active
- 2016-12-07 TW TW105140327A patent/TWI604450B/zh active
-
2017
- 2017-01-04 CN CN201710003668.5A patent/CN107766171B/zh active Active
- 2017-04-12 KR KR1020170047594A patent/KR20180020868A/ko active Application Filing
- 2017-05-19 US US15/599,487 patent/US10957415B2/en active Active
-
2019
- 2019-05-28 KR KR1020190062265A patent/KR20190060971A/ko active Application Filing
-
2021
- 2021-01-27 KR KR1020210011768A patent/KR102329174B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007133683A (ja) * | 2005-11-10 | 2007-05-31 | Sony Corp | メモリシステム |
JP2013235642A (ja) * | 2012-05-04 | 2013-11-21 | Huabang Electronic Co Ltd | Nand型フラッシュメモリの読み込み方法及び装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6164712B1 (ja) | 2017-07-19 |
KR102329174B1 (ko) | 2021-11-22 |
CN107766171B (zh) | 2022-04-01 |
TWI604450B (zh) | 2017-11-01 |
US20180053568A1 (en) | 2018-02-22 |
CN107766171A (zh) | 2018-03-06 |
KR20210013639A (ko) | 2021-02-04 |
KR20180020868A (ko) | 2018-02-28 |
TW201807710A (zh) | 2018-03-01 |
KR20190060971A (ko) | 2019-06-04 |
US10957415B2 (en) | 2021-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6164712B1 (ja) | フラッシュメモリ | |
CN106251903B (zh) | 存储***及其操作方法 | |
US8050101B2 (en) | Nonvolatile memory devices having erased-state verify capability and methods of operating same | |
JP6178909B1 (ja) | 不揮発性半導体記憶装置 | |
TWI602187B (zh) | Semiconductor memory devices and memory systems | |
JP6131207B2 (ja) | 半導体記憶装置 | |
KR101967368B1 (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
JP2013257927A (ja) | 半導体記憶装置 | |
KR20150029404A (ko) | 반도체 장치, 메모리 시스템 및 이의 동작 방법 | |
JP6744950B1 (ja) | 半導体装置および連続読出し方法 | |
US9036418B2 (en) | Read voltage generation circuit, memory and memory system including the same | |
JP6115740B1 (ja) | 半導体記憶装置 | |
KR101651573B1 (ko) | 반도체 기억장치 및 그 프로그래밍 방법 | |
JP2013030251A (ja) | メモリシステム | |
JP2008102693A (ja) | メモリコントローラ及びフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
TWI753814B (zh) | 半導體儲存裝置以及錯誤檢測糾正相關資訊的讀出方法 | |
TWI844265B (zh) | 半導體裝置 | |
JP6293846B2 (ja) | 半導体記憶装置 | |
JP5710815B1 (ja) | 半導体記憶装置 | |
JP2023141470A (ja) | 半導体装置 | |
KR20150029400A (ko) | 반도체 장치, 데이터 저장 시스템 및 데이터 저장 방법 | |
CN116798490A (zh) | 存储器*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170614 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170615 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6164712 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |