TWI753814B - 半導體儲存裝置以及錯誤檢測糾正相關資訊的讀出方法 - Google Patents

半導體儲存裝置以及錯誤檢測糾正相關資訊的讀出方法 Download PDF

Info

Publication number
TWI753814B
TWI753814B TW110113283A TW110113283A TWI753814B TW I753814 B TWI753814 B TW I753814B TW 110113283 A TW110113283 A TW 110113283A TW 110113283 A TW110113283 A TW 110113283A TW I753814 B TWI753814 B TW I753814B
Authority
TW
Taiwan
Prior art keywords
page
pages
correction
error
related information
Prior art date
Application number
TW110113283A
Other languages
English (en)
Other versions
TW202143240A (zh
Inventor
神永雄大
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Publication of TW202143240A publication Critical patent/TW202143240A/zh
Application granted granted Critical
Publication of TWI753814B publication Critical patent/TWI753814B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Detection And Correction Of Errors (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本發明提供一種半導體儲存裝置以及錯誤檢測糾正相關資訊的讀出方法，其可輸出與在連續讀出動作中進行了錯誤糾正的頁相關的各種資訊。本發明的NAND型的快閃記憶體包括：儲存單元陣列；連續讀出部件，連續地讀出儲存單元陣列的頁；ECC相關資訊儲存部（190），針對由連續讀出部件連續讀出的頁，儲存由ECC電路（130）進行了錯誤糾正的所有頁的頁位址；以及輸出部件，回應於連續讀出動作後的讀出命令，輸出ECC相關資訊儲存部（190）中所儲存的頁位址。

Description

半導體儲存裝置以及錯誤檢測糾正相關資訊的讀出方法
本發明涉及一種反及（NAND）型快閃記憶體，且特別涉及與在連續讀出動作中進行了錯誤糾正的頁相關的資訊的輸出。
為了實現與反或（NOR）型串列快閃記憶體的相容性，在NAND型快閃記憶體中也有時搭載序列介面，從而能夠進行頁的連續讀出。此外，為確保連續讀出的正確性，亦需要可在連續讀出動作中利用錯誤檢測糾正電路（以下稱為ECC（Error Checking and Correction）電路）進行ECC處理的快閃記憶體。
在圖1中示出了搭載有晶片上（on chip）ECC功能的NAND型快閃記憶體的概略構成。快閃記憶體包括：包含NAND串（string）的儲存單元陣列10、頁緩衝器/讀出電路20、資料傳送電路30、資料傳送電路32、ECC電路40、及輸入輸出電路50。頁緩衝器/讀出電路20包括：保持讀出資料或應編程的資料的兩個鎖存器（latch）L1、L2（一個鎖存器例如2 KB），鎖存器L1、鎖存器L2分別包括第一快取記憶體（cache）C0及第二快取記憶體C1（一個快取記憶體例如1 KB）。
在搭載有串列外設介面（Serial Peripheral Interface，SPI）功能的NAND型快閃記憶體中進行連續讀出的情況下，主機裝置與時脈信號同步地輸入8位元的頁數據讀出命令（例如“13h”）及16位元的頁位址PA。由此，快閃記憶體成為連續讀出模式，頁位址PA自動地遞增，從儲存單元陣列10連續地讀出頁，並將所讀出的資料與時脈信號CLK同步地輸出至外部。連續讀出例如通過讀出結束的命令或者晶片選擇信號的觸發來結束。
通過連續讀出動作一次讀出的資料的尺寸例如由主機裝置側的快取記憶體暫存器的尺寸來決定。即，當快取記憶體暫存器由來自快閃記憶體的資料占滿時，主機裝置使連續讀出停止，並在此期間對快取記憶體暫存器內所保持的資料進行處理。當資料處理結束後，主機裝置再次訪問快閃記憶體，並輸出連續讀出的命令。
在連續讀出時，將從儲存單元陣列10讀出的頁數據傳送至鎖存器L1，鎖存器L1中所保持的資料以1/2頁為單位（第一快取記憶體C0或第二快取記憶體C1）傳送至鎖存器L2。另一方面，在輸出鎖存器L2的第一快取記憶體C0中所保持的資料的期間，第二快取記憶體C1中所保持的資料由ECC電路40進行處理，在輸出第二快取記憶體C1中所保持的資料的期間，第一快取記憶體C0中所保持的資料由ECC電路40進行處理。鎖存器L2的第一快取記憶體C0或第二快取記憶體C1中所保持的資料與外部時脈信號CLK同步地從輸入輸出電路50輸出。
為了對通過連續讀出動作而讀出的資料的可靠性進行評估等，主機裝置能夠向快閃記憶體發出讀出命令，所述讀出命令讀出與在連續讀出動作中進行了錯誤糾正的頁相關的資訊。所述讀出命令例如是“最後錯誤檢測糾正失敗頁位址（Last ECC Failure Page Address）命令（例如“A9h”）”。主機裝置當在連續讀出動作後發出“A9h”的讀出命令後，可從快閃記憶體獲得在連續讀出動作中最後進行了錯誤糾正的頁的頁位址。即，當快閃記憶體接收到“A9h”的讀出命令後，即使在連續的頁中存在其他進行了錯誤糾正的頁，也不會輸出所述資訊。
在圖2中示出了“A9h”的讀出命令的動作時序圖。通過主機裝置使晶片選擇信號/CS成為低電平，並選擇快閃記憶體。接著，當與時脈信號CLK同步地從主機裝置向快閃記憶體輸入8位元的“A9h”的讀出命令時，快閃記憶體與時脈信號CLK同步地將最後進行了錯誤糾正的頁的16位元的頁位址輸出至主機裝置。
圖3表示從頁n至頁n+10進行連續讀出，頁n+3、頁n+5、頁n+6、頁n+8進行了錯誤糾正的例子。快閃記憶體當接收到“A9h”的讀出命令後，將在連續讀出動作中最後進行了錯誤糾正的頁n+8的頁位址輸出至主機裝置，但不輸出進行了錯誤糾正的其他頁n+3、頁n+5、頁n+6的頁位址。關於主機裝置，在進行了連續讀出的頁中有時僅通過最後進行了錯誤糾正的頁的資訊，無法充分地進行連續讀出的資料的可靠性等的評估。例如，在進行跨越多個塊那樣的連續讀出時，無法知道正在哪個塊進行錯誤糾正，或者進行了錯誤糾正的頁的頻率或比例是多少等。
另一方面，在快閃記憶體中，存在與以頁為單位讀出ECC的狀態的ECC狀態讀取對應的快閃記憶體，例如，在進行如圖3所示那樣的連續讀出動作的情況下，若從頁n至頁n+10不以頁為單位進行ECC狀態讀取，則無法確認頁n+3、頁n+5、頁n+6的錯誤糾正，執行此種處理會對主機裝置強制施加大的負荷。
本發明解決如上所述的現有問題，且其目的在於提供一種可輸出與在連續讀出動作中進行了錯誤糾正的頁相關的各種資訊的半導體儲存裝置。
本發明的半導體儲存裝置包括：NAND型的儲存單元陣列；連續讀出部件，連續地讀出所述儲存單元陣列的頁；儲存部件，針對由所述連續讀出部件連續讀出的頁，儲存與由ECC電路進行了錯誤糾正的頁相關的ECC相關資訊；以及輸出部件，回應於連續讀出動作後的讀出命令，輸出所述儲存部件中所儲存的所述ECC相關資訊。
本發明的NAND型快閃記憶體的ECC相關資訊的讀出方法包括：讀出步驟，連續地讀出儲存單元陣列的頁；儲存步驟，針對連續讀出的頁，儲存與由ECC電路進行了錯誤糾正的頁相關的ECC相關資訊；以及輸出步驟，回應於連續讀出動作後的讀出命令，輸出所述ECC相關資訊，所述ECC相關資訊包括進行了錯誤糾正的所有頁的頁位址、進行了錯誤糾正的頁數以及進行了錯誤糾正的最初頁的頁位址及最後頁的頁位址中的至少一個。
根據本發明，儲存與在連續讀出動作中利用ECC電路進行了錯誤糾正的頁相關的ECC相關資訊，且回應於連續讀出動作後的命令，輸出所儲存的ECC相關資訊，因此能夠將與進行了錯誤糾正的頁相關的各種資訊提供給主機裝置等。
接著，對本發明的實施方式進行說明。本發明的半導體儲存裝置例如為NAND型快閃記憶體或者嵌入此種快閃記憶體的微處理器、微控制器、邏輯、專用積體電路（Application Specific Integrated Circuits，ASIC）、對圖像或聲音進行處理的處理器、對無線信號等信號進行處理的處理器等。在優選的實施形態中，為了實現與NOR型快閃記憶體的相容性，NAND型快閃記憶體搭載有SPI（Serial Peripheral Interface），從而能夠與來自外部的時脈信號同步地進行多頁的連續讀出。
在一些實施例中，主機裝置經由SPI連接於快閃記憶體。主機裝置例如為處理器、控制器、電腦等，向快閃記憶體輸出各種命令（讀出、編程、抹除等），從快閃記憶體接收輸出的資料。
接著，參照圖式對本發明的實施例進行詳細說明。圖4是表示本發明實施例的NAND型快閃記憶體的內部構成的圖。快閃記憶體100包括：儲存單元陣列110，呈矩陣狀地排列有多個儲存單元；輸入輸出電路120，連接於外部輸入輸出端子，並且回應於來自外部的時脈信號CLK將資料輸出至外部，或者輸入從外部接收的資料；ECC電路130，進行應編程的資料的錯誤糾正碼生成或讀出的資料的錯誤檢測和糾正；位址暫存器140，經由輸入輸出電路120接收位址資料；控制器150，基於經由輸入輸出電路120接收的命令或施加至控制端子的控制信號來對各部進行控制；字元線選擇電路160，基於來自位址暫存器140的列位址資訊Ax的解碼結果來進行塊的選擇或字元線的選擇等；頁緩衝器/讀出電路170，保持從儲存單元陣列110的選擇頁讀出的資料，或者保持要編程至選擇頁的資料；行選擇電路180，基於來自位址暫存器140的行位址資訊Ay的解碼結果來進行行的選擇等；以及ECC相關資訊儲存部190，儲存與在連續讀出動作中利用ECC電路130進行了錯誤糾正的頁相關的ECC相關資訊。進而，此處雖未圖示，但快閃記憶體100包括內部電壓產生電路，所述內部電壓產生電路生成資料的讀出、編程（寫入）及抹除等所需要的電壓（編程電壓Vpgm、通過電壓Vpass、讀出電壓Vread、消除電壓Vers等）。
儲存單元陣列110例如具有沿行方向配置的m個塊BLK（0）、BLK（1）、…、BLK（m-1）。在一個塊（block）形成有多個NAND串，一個NAND串包括串聯連接的多個儲存單元、位元線側選擇電晶體及源極線側選擇電晶體。位元線側選擇電晶體的漏極連接於對應的一個位元線，源極線側選擇電晶體的源極連接於共用的源極線。儲存單元的柵極連接於對應的字元線，位元線側選擇電晶體及源極線側選擇電晶體的各柵極分別連接於選擇柵極線SGD、選擇柵極線SGS。字元線選擇電路160基於列位址資訊Ax，經由選擇柵極線SGD、選擇柵極線SGS而驅動位元線側選擇電晶體、源極線側選擇電晶體，來選擇塊或字元線。NAND串既可二維地形成於基板表面上，也可三維地形成於基板表面上。另外，儲存單元既可為儲存一個位元的單層單元（Single Level Cell，SLC）型，也可為儲存多個位元的多層單元（Multi-Level Cell，MLC）型。
在快閃記憶體100的讀出動作時，對位元線施加某正電壓，對選擇字元線施加某電壓（例如0 V），對非選擇字元線施加通過電壓Vpass（例如4.5 V），對選擇柵極線SGD、選擇柵極線SGS施加正電壓（例如4.5 V），使位元線側選擇電晶體、源極線側選擇電晶體接通，使共用源極線SL成為0 V。在編程動作時，對選擇字元線施加高電壓的編程電壓Vpgm（例如15 V～20 V），對非選擇的字元線施加中間電位（例如10 V），使位元線側選擇電晶體接通，使源極線側選擇電晶體斷開，對位元線供給與資料“0”或“1”相應的電位。在抹除動作時，對塊內的選擇字元線施加0 V，對P阱（well）施加高電壓（例如20 V）。
如圖1所示，頁緩衝器/讀出電路170包括兩個鎖存器L1、L2，所述兩個鎖存器L1、L2保持從儲存單元陣列110讀出的資料，或者保持要編程至儲存單元陣列110的資料。鎖存器L1、鎖存器L2分別保持一頁的資料（例如2 KB），鎖存器L1、鎖存器L2分別包括第一快取記憶體C0及第二快取記憶體C1（一個快取記憶體例如1 KB），鎖存器L1、鎖存器L2間的雙向的資料傳送是以快取記憶體為單位獨立地進行。在進行連續讀出動作時，鎖存器L1、鎖存器L2能夠進行兩級的管線處理，在與時脈信號CLK同步地將由鎖存器L2保持的資料輸出至外部的期間，將在儲存單元陣列110中選擇的下一頁的資料傳送至鎖存器L1。另外，鎖存器L2中所保持的資料在輸出至外部之前，利用ECC電路130進行錯誤檢測和糾正。
在編程動作時，將從輸入輸出電路120輸入的資料載入至頁緩衝器/讀出電路170的鎖存器L2，接著，將鎖存器L2中所保持的資料傳送至ECC電路130。ECC電路130對所傳送的資料進行ECC運算，生成錯誤糾正碼，並將所生成的錯誤糾正碼回寫至頁緩衝器/讀出電路170的備用區域。然後，將所輸入的資料及錯誤糾正碼編程至儲存單元陣列110的所選擇的頁。
在讀出動作時，將從儲存單元陣列110的選擇頁讀出的資料傳送至頁緩衝器/讀出電路170的鎖存器L1。接著，將鎖存器L1中所保持的資料傳送至鎖存器L2，將鎖存器L2中所保持的資料傳送至ECC電路130。ECC電路130基於錯誤糾正碼而檢測有無錯誤，當檢測到錯誤時，對鎖存器L2的資料的錯誤進行糾正。所述糾正例如是通過將資料回寫至鎖存器L2而進行。然後，鎖存器L2中所保持的資料經由輸入輸出電路120而輸出至外部。
在圖5中示出了頁緩衝器/讀出電路170的資料構成。頁緩衝器/讀出電路170包括：常規區域300，分割為區段0～區段7此八個區段；以及備用區域310，分割為備用0、備用1、備用2、備用3此四個區段。常規區域300的一個區段例如包含256位元組，常規區域300的八個區段整體上保持約2K位元組的資料。
備用區域310的一個區段例如包含16位元組，四個區段（備用0～備用3）整體上保持64位元組的資料。在備用0儲存常規區域300的區段0、區段1的錯誤糾正碼，在備用1儲存常規區域300的區段2、區段3的錯誤糾正碼，在備用2儲存常規區域300的區段4、區段5的錯誤糾正碼，在備用3儲存常規區域300的區段6、區段7的錯誤糾正碼。
ECC電路130包括：傳送電路132，接收以區段為單位傳送的資料；ECC處理部134，通過進行ECC運算而生成錯誤糾正碼，或者基於錯誤糾正碼而對錯誤進行檢測；以及寫入電路136，用於將錯誤糾正碼寫入至備用區域310，或者在檢測到錯誤時對常規區域300的資料進行糾正。
控制器150在連續讀出動作中，監測利用ECC電路130進行了錯誤糾正的頁，並將與進行了錯誤糾正的頁相關的ECC相關資訊儲存於ECC相關資訊儲存部190。ECC相關資訊儲存部190是與儲存單元陣列110分開準備的儲存區域，包括能夠讀寫的RAM區域（例如靜態隨機存取記憶體（Static Random Access Memory，SRAM）或暫存器等）。ECC相關資訊例如為進行了錯誤糾正的頁的頁位址、進行了錯誤糾正的頁數、進行了錯誤糾正的最初頁及最後頁的頁位址等。控制器150當在連續讀出動作後，接收到ECC相關資訊的讀出命令後，讀出ECC相關資訊儲存部190中所儲存的ECC相關資訊，並將其輸出至主機裝置。ECC相關資訊儲存部190例如保持ECC相關資訊，直至進行下一次連續讀出或下一頁讀出為止，在進行下一次連續讀出的情況下，更新ECC相關資訊。
接著，對本發明第一實施例的ECC相關資訊的讀出動作進行說明。圖6的（A）是說明第一實施例的ECC相關資訊的讀出動作的流程圖。在連續讀出動作中，控制器150監測利用ECC電路130進行了錯誤糾正的頁，並將進行了錯誤糾正的所有頁的頁位址儲存於ECC相關資訊儲存部190（S100）。
控制器150回應於連續讀出命令，轉移為連續讀出模式，並從所輸入的頁位址起開始連續讀出。在列位址計數器設置最初頁的頁位址，在最初頁的讀出結束後，列位址計數器自動地遞增，並進行下一頁的讀出。在連續讀出動作中，不輸入讀出的命令或頁位址而繼續連續讀出。
在連續讀出動作中，鎖存器L2中所保持的頁是利用ECC電路130進行錯誤檢測和糾正。在通過ECC電路130進行了錯誤糾正時，控制器150將所述頁的頁位址（例如，保持於列位址計數器的頁位址）保存於ECC相關資訊儲存部190。連續讀出動作例如通過讀出結束的命令或者觸發晶片選擇信號而結束。或者，也可設為在列位址計數器與所指定的位址一致時結束連續讀出。
在連續讀出動作結束後，當從主機裝置接收到ECC相關資訊的讀出動作的命令後（S110），控制器150讀出ECC相關資訊儲存部190中所儲存的進行了錯誤糾正的所有頁的頁位址，並將其輸出（S120）。
圖6的（B）表示進行了連續讀出動作的頁，圖中，陰影線表示進行了錯誤糾正的頁。控制器150在連續讀出動作中，將頁n+3、頁n+5、頁n+6、頁n+8的頁位址寫入至ECC相關資訊儲存部190。然後，在接收到ECC相關資訊的讀出命令時，讀出ECC相關資訊儲存部190中所儲存的所有的頁位址，並將其輸出至主機裝置。
根據本實施例，主機裝置可接收在連續讀出動作中進行了錯誤糾正的所有的頁位址，從而進行連續讀出的資料的可靠性等的分析或評估。在本示例中，ECC相關資訊儲存部190的大小需要可用於儲存所有頁的頁位址的容量。為了抑制儲存容量，優選為應用於一個塊內的頁的連續讀出。例如，若一個塊為64頁，則ECC相關資訊儲存部190具有用於儲存64頁的頁位址的容量。
為了削減ECC相關資訊儲存部190的儲存容量，進一步優選為從ECC相關資訊儲存部190中所儲存的頁位址省略塊位址部分。對於主機裝置來說，知道進行連續讀出的頁的塊位址，因此塊位址對於主機裝置來說未必是必需。如圖2所示，頁位址為16位元，刪除了塊位址的頁位址為6位元。
例如，當將一個塊設為64頁時，可將16位元×64頁＝1024位元的儲存容量削減為6位元×64頁＝384位元的儲存容量。然而，在可充分確保ECC相關資訊儲存部190的儲存容量的情況下，也可設為在頁位址中包括塊位址，進而也可設為在跨越多個塊的連續讀出動作中儲存多個塊的頁位址。
接著，參照圖7的（A）、圖7的（B）的流程圖對基於第二實施例的ECC相關資訊的讀出動作進行說明。在連續讀出動作中，控制器150監測利用ECC電路130進行的錯誤糾正，並對利用ECC電路130進行了錯誤糾正的頁進行計數。最終，將在連續讀出動作中進行了錯誤糾正的頁數儲存於ECC相關資訊儲存部190（S200）。在連續讀出動作結束後，控制器150當從主機裝置接收到ECC相關資訊的讀出動作的命令後（S210），讀出ECC相關資訊儲存部190中所儲存的進行了錯誤糾正的頁數，並將其輸出（S220）。
圖7的（B）表示進行了連續讀出動作的頁，圖中，陰影線表示進行了錯誤糾正的頁。控制器150在連續讀出動作中，在當頁n+3、頁n+5、頁n+6、頁n+8分別進行了錯誤糾正時，使計數器遞增，最終將頁數“4”（以二進位資料計“100”）儲存於ECC相關資訊儲存部190。然後，在接收到ECC相關資訊的讀出命令時，讀出ECC相關資訊儲存部190中所儲存的頁數，並將其輸出至主機裝置。
根據本實施例，主機裝置可接收在連續讀出動作中進行了錯誤糾正的頁數，從而知道在連續讀出動作中進行了何種程度的錯誤糾正。例如，主機裝置可根據進行了連續讀出的所有頁或進行了錯誤糾正的頁相對於所有塊的比例來進行連續讀出的資料的可靠性等的分析或評估。
在本例的情況下，連續讀出的頁可跨越多個塊。另外，在本例中，並非如第一實施例那樣儲存頁位址，而是儲存頁數，因此能夠進一步削減ECC相關資訊儲存部190的儲存容量。
接著，參照圖8的（A）、圖8的（B）的流程圖對基於第三實施例的ECC相關資訊的讀出動作進行說明。在連續讀出動作中，控制器150監測利用ECC電路130進行的錯誤糾正，將利用ECC電路130進行了錯誤糾正的最初頁及最後頁的頁位址儲存於ECC相關資訊儲存部190（S300）。在連續讀出動作結束後，控制器150當從主機裝置接收到ECC相關資訊的讀出動作的命令後（S310），讀出ECC相關資訊儲存部190中所儲存的進行了錯誤糾正的最初頁及最後頁的頁位址，並將其輸出（S320）。
圖8的（B）表示進行了連續讀出動作的頁，圖中，陰影線表示進行了錯誤糾正的頁。控制器150在連續讀出動作中，將進行了錯誤糾正的最初頁n+3及最後頁n+8的頁位址寫入至ECC相關資訊儲存部190。然後，在接收到ECC相關資訊的讀出命令時，讀出ECC相關資訊儲存部190中所儲存的最初頁n+3及最後頁n+8的各頁位址，並將其輸出至主機裝置。
根據本實施例，主機裝置可接收進行了錯誤糾正的最初頁及最後頁的頁位址，從而根據最初頁與最後頁的間隔、或者最初頁及最後頁所屬的塊等來進行在連續讀出動作中所輸出的讀出資料的可靠性等的分析或評估。
在本例的情況下，ECC相關資訊儲存部190的儲存容量是2頁的頁位址的32位元。另外，在本例的情況下，既可為以塊為單位的連續讀出，也可為跨越多個塊的連續讀出。
接著，對基於第四實施例的ECC相關資訊的讀出動作進行說明。第四實施例是任意組合了所述第一實施例至第三實施例而成。組合例如為第一實施例與第二實施例、第一實施例與第三實施例、第二實施例與第三實施例、第一實施例與第二實施例和第三實施例。
例如，在組合了第二實施例與第三實施例的情況下，儲存進行了錯誤糾正的頁的頁數、以及進行了錯誤糾正的最初頁及最後頁的頁位址，並回應於讀出命令將這些資訊輸出至主機裝置。主機裝置可知道在最初頁與最後頁之間存在多少進行了錯誤糾正的頁數，並基於此來對所讀出的資料的可靠性等進行分析或評估。
例如，一個塊為64頁，在一個塊內執行連續讀出的情況下，將表示64頁所需要的6位元、表示最初頁的頁位址的6位元、表示最後頁的頁位址的6位元（省略塊位址）的合計18位元的ECC相關資訊輸出至主機裝置。
圖9的（A）表示進行了連續讀出動作的一個塊內的頁，圖中，陰影線表示進行了錯誤糾正的頁3、頁5、頁6、頁8、頁56、頁58、頁59、頁61。在此情況下，如圖9的（B）所示，將用於對進行了錯誤糾正的頁數進行計數的6位元（在所述例中，進行了錯誤糾正的頁數為8頁，因此為“001000”）、作為進行了錯誤糾正的最初頁3的頁位址的6位元“000011”、作為進行了錯誤糾正的最後頁61的頁位址的6位元“111101”的資料儲存於ECC相關資訊儲存部190。控制器150回應於來自主機裝置的ECC相關資訊的讀出命令，將ECC相關資訊儲存部190中所儲存的18位元的資料輸出至主機裝置。
另外，在跨越塊的連續讀出動作的情況下，若塊的數量為1024個，則將對1024×64頁進行計數所需要的16位元、作為進行了錯誤糾正的最初頁的頁位址的16位元、作為進行了錯誤糾正的最後頁的頁位址的16位元的合計48位元儲存於ECC相關資訊儲存部190，並回應於讀出命令將這些資訊提供給主機裝置。
如此，主機裝置可通過基於接收到的ECC相關資訊確定進行了錯誤糾正的頁範圍、或者頁，來採取下一操作。
在第四實施例中，也可設為在將組合了第一實施例至第三實施例而得的ECC相關資訊儲存於ECC相關資訊儲存部190的情況下，準備多個與各個組合對應的ECC相關資訊的讀出命令。例如，表1表示了基於第四實施例的ECC相關資訊的讀出命令與ECC相關資訊的關係。如表1所示，規定多個ECC相關資訊的讀出命令與ECC相關資訊的讀出內容的關係，控制器150可參照表而進行與所接收到的讀出命令相應的ECC相關資訊的讀出。例如，若為讀出命令_C，則將進行了錯誤糾正的頁數、以及進行了錯誤糾正的最初頁及最後頁的頁位址輸出至主機裝置。
Figure 02_image001
表1
接著，對本發明的第五實施例進行說明。在第一實施例至第四實施例中，分別使用了命令以讀出ECC相關資訊，在本實施例中，預先設定ECC相關資訊的選擇。所述設定例如與和NAND快閃記憶體的動作相關的設定（例如編程或抹除等的電壓等）一起保存於熔絲記憶體。熔絲記憶體形成於儲存單元陣列內，在上電動作時，將熔絲記憶體的內容載入至配置暫存器等。控制器150根據載入至配置暫存器的內容對各種動作進行控制。
將ECC相關資訊的設定方法的一例示於表2。表2表示了本發明第五實施例的設定資訊與ECC相關資訊的關係。作為一例，設定資訊包含2位元的資料。“00”對應於如第一實施例那樣進行了錯誤糾正的所有頁的頁位址的讀出，“01”對應於如第二實施例那樣進行了錯誤糾正的頁數的讀出，“10”對應於如第三實施例那樣進行了錯誤糾正的最初頁及最後頁的頁位址的讀出，“11”對應於如第四實施例那樣的第一實施例至第三實施例的組合的讀出（例如，對應於進行了錯誤糾正的頁數、以及進行了錯誤糾正的最初頁及最後頁的頁位址的讀出）。
Figure 02_image003
表2
控制器150在進行連續讀出動作時，將根據設定資訊選擇的ECC相關資訊儲存於ECC相關資訊儲存部190，然後，在接收到ECC相關資訊的讀出命令時，輸出ECC相關資訊儲存部190中所儲存的ECC相關資訊。
如此根據本實施例，可回應於一個ECC相關資訊的讀出命令，將利用用戶設定的設定資訊選擇的ECC相關資訊提供給主機裝置。
如上所述對本發明的優選實施方式進行了詳述，但本發明並不限定於特定的實施方式，可在申請專利範圍記載的本發明的主旨範圍內進行各種變形及變更。
10:儲存單元陣列 20:頁緩衝器/讀出電路 30、32:資料傳送電路 40:ECC電路 50、120:輸入輸出電路 100:快閃記憶體 110:儲存單元陣列 130:ECC電路 132:傳送電路 134:ECC處理部 136:寫入電路 140:位址暫存器 150:控制器 160:字元線選擇電路 170:頁緩衝器/讀出電路 180:行選擇電路 190:ECC相關資訊儲存部 300:常規區域 310:備用區域 Ax:列位址資訊 Ay:行位址資訊 BLK（0）、BLK（1）、…、BLK（m-1）:儲存塊 C0:第一快取記憶體 C1:第二快取記憶體 CLK:時脈信號（外部時脈信號） L1、L2:鎖存器 S100、S110、S120、S200、S210、S220、S300、S310、S320:步驟 /CS:晶片選擇信號
圖1是說明現有的搭載有晶片上ECC功能的NAND型快閃記憶體的連續讀出動作的圖。 圖2是表示現有的用於讀出最後進行了錯誤糾正的頁的頁位址的命令的動作時序圖的圖。 圖3是表示連續讀出動作的一例的圖。 圖4是表示本發明的NAND型快閃記憶體的構成的框圖。 圖5是表示儲存單元陣列的一頁的常規區域及備用區域的一例的圖。 圖6的（A）、圖6的（B）是說明本發明第一實施例的ECC相關資訊的讀出動作的流程圖。 圖7的（A）、圖7的（B）是說明本發明第二實施例的ECC相關資訊的讀出動作的流程圖。 圖8的（A）、圖8的（B）是說明本發明第三實施例的ECC相關資訊的讀出動作的流程圖。 圖9的（A）、圖9的（B）是說明本發明第四實施例的ECC相關資訊的讀出動作的流程圖。
S100、S110、S120:步驟

Claims (16)

  1. 一種半導體儲存裝置，包括： 反及型的儲存單元陣列； 連續讀出部件，連續地讀出所述儲存單元陣列的頁； 儲存部件，針對由所述連續讀出部件連續讀出的頁，儲存與由錯誤檢測糾正電路進行了錯誤糾正的頁相關的錯誤檢測糾正相關資訊；以及 輸出部件，回應於連續讀出動作後的讀出命令，輸出所述儲存部件中所儲存的所述錯誤檢測糾正相關資訊。
  2. 如請求項1所述的半導體儲存裝置，其中所述錯誤檢測糾正相關資訊為由所述錯誤檢測糾正電路進行了錯誤糾正的所有頁的頁位址。
  3. 如請求項1所述的半導體儲存裝置，其中所述錯誤檢測糾正相關資訊為由所述錯誤檢測糾正電路進行了錯誤糾正的頁數。
  4. 如請求項1所述的半導體儲存裝置，其中所述錯誤檢測糾正相關資訊為由所述錯誤檢測糾正電路進行了錯誤糾正的最初頁的頁位址及最後頁的頁位址。
  5. 如請求項1所述的半導體儲存裝置，其中 所述錯誤檢測糾正相關資訊包括進行了錯誤糾正的所有頁的頁位址的第一資訊、進行了錯誤糾正的頁數的第二資訊以及進行了錯誤糾正的最初頁及最後頁的各頁位址的第三資訊中的至少一個。
  6. 如請求項5所述的半導體儲存裝置，其中準備與所述第一資訊、所述第二資訊及所述第三資訊的組合相應的多個讀出命令， 所述輸出部件能夠輸出與所述多個讀出命令分別對應的所述第一資訊、所述第二資訊、所述第三資訊的組合。
  7. 如請求項1所述的半導體儲存裝置，更包括： 設定部件，設定所述錯誤檢測糾正相關資訊的選擇， 所述輸出部件回應於連續讀出動作後的讀出命令，輸出由所述設定部件選擇的錯誤檢測糾正相關資訊。
  8. 如請求項7所述的半導體儲存裝置，其中所述錯誤檢測糾正相關資訊包括作為進行了錯誤糾正的所有頁的頁位址的第一資訊、作為進行了錯誤糾正的頁數的第二資訊以及作為進行了錯誤糾正的最初頁及最後頁的各頁位址的第三資訊中的至少一個，所述設定部件設定所述第一資訊、所述第二資訊及所述第三資訊中的任一個的選擇。
  9. 如請求項7或8所述的半導體儲存裝置，其中所述設定部件基於所輸入的設定資訊，設定所述錯誤檢測糾正相關資訊的選擇。
  10. 如請求項1至8中任一項所述的半導體儲存裝置，其中所述儲存部件包括能夠讀寫的揮發性的隨機存取記憶體區域。
  11. 如請求項1至8中任一項所述的半導體儲存裝置，其中所述連續動作後的讀出命令是在其他的頁讀出命令之前輸入。
  12. 一種錯誤檢測糾正相關資訊的讀出方法，適用於反及型快閃記憶體，所述讀出方法包括： 讀出步驟，連續地讀出儲存單元陣列的頁； 儲存步驟，針對連續讀出的頁，儲存與由錯誤檢測糾正電路進行了錯誤糾正的頁相關的錯誤檢測糾正相關資訊；以及 輸出步驟，回應於連續讀出動作後的讀出命令，輸出所述錯誤檢測糾正相關資訊， 所述錯誤檢測糾正相關資訊包括進行了錯誤糾正的所有頁的頁位址、進行了錯誤糾正的頁數以及進行了錯誤糾正的最初頁的頁位址及最後頁的頁位址中的至少一個。
  13. 如請求項12所述的讀出方法，其中所述讀出命令是使進行了錯誤糾正的所有頁的頁位址、進行了錯誤糾正的頁數以及進行了錯誤糾正的最初頁的頁位址及最後頁的頁位址中的至少一個輸出。
  14. 如請求項12或13所述的讀出方法，其中所述讀出方法還包括設定所述錯誤檢測糾正相關資訊的選擇的設定步驟， 所述輸出步驟輸出在所述設定步驟中選擇的所述錯誤檢測糾正相關資訊。
  15. 如請求項12或13所述的讀出方法，其中在連續地讀出跨越多個塊的頁的情況下，所述輸出步驟輸出進行了錯誤糾正的頁數以及進行了錯誤糾正的最初頁及最後頁的頁位址。
  16. 如請求項12或13所述的讀出方法，其中在連續地讀出單個塊內的頁的情況下，所述輸出步驟輸出進行了錯誤糾正的所有頁的頁位址。
TW110113283A 2020-05-13 2021-04-13 半導體儲存裝置以及錯誤檢測糾正相關資訊的讀出方法 TWI753814B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020084259A JP6886547B1 (ja) 2020-05-13 2020-05-13 半導体記憶装置およびｅｃｃ関連情報の読出し方法
JP2020-084259 2020-05-13

Publications (2)

Publication Number Publication Date
TW202143240A TW202143240A (zh) 2021-11-16
TWI753814B true TWI753814B (zh) 2022-01-21

Family

ID=76310187

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110113283A TWI753814B (zh) 2020-05-13 2021-04-13 半導體儲存裝置以及錯誤檢測糾正相關資訊的讀出方法

Country Status (5)

Country Link
US (1) US20210357288A1 (zh)
JP (1) JP6886547B1 (zh)
KR (1) KR102524724B1 (zh)
CN (1) CN113674794B (zh)
TW (1) TWI753814B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324450B2 (en) * 2013-03-13 2016-04-26 Winbond Electronics Corporation NAND flash memory
US9367392B2 (en) * 2014-08-01 2016-06-14 Winbond Electronics Corporation NAND flash memory having internal ECC processing and method of operation thereof
US10621091B2 (en) * 2018-05-04 2020-04-14 Micron Technology, Inc. Apparatuses and methods to perform continuous read operations
US20200125443A1 (en) * 2018-10-17 2020-04-23 Macronix International Co., Ltd. Fast page continuous read
US20200142843A1 (en) * 2018-10-17 2020-05-07 Macronix International Co., Ltd. Non-sequential page continuous read

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000251484A (ja) * 1999-02-26 2000-09-14 Sony Corp 不揮発性半導体記憶装置
JP4534639B2 (ja) * 2004-07-15 2010-09-01 ソニー株式会社 半導体記憶装置
US8782504B2 (en) * 2012-04-11 2014-07-15 Lsi Corporation Trend-analysis scheme for reliably reading data values from memory
JP5667143B2 (ja) * 2012-10-11 2015-02-12 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体メモリ
JP6545631B2 (ja) * 2016-03-02 2019-07-17 東芝メモリ株式会社 不揮発性半導体記憶装置
JP6418185B2 (ja) * 2016-03-10 2018-11-07 トヨタ自動車株式会社 車両用画像表示システム
JP6178909B1 (ja) * 2016-09-15 2017-08-09 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体記憶装置
JP6232109B1 (ja) * 2016-09-27 2017-11-15 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および連続読出し方法
JP6274589B1 (ja) * 2016-09-28 2018-02-07 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および連続読出し方法
KR102258140B1 (ko) * 2017-07-06 2021-05-28 삼성전자주식회사 반도체 메모리 장치의 에러 정정 회로, 반도체 메모리 장치 및 메모리 시스템
KR102387195B1 (ko) * 2017-11-30 2022-04-18 에스케이하이닉스 주식회사 메모리 시스템 및 이의 에러 정정 방법
US11119848B2 (en) * 2019-07-10 2021-09-14 Micron Technology, Inc. Logic based read sample offset in a memory sub system
US10957384B1 (en) * 2019-09-24 2021-03-23 Macronix International Co., Ltd. Page buffer structure and fast continuous read

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324450B2 (en) * 2013-03-13 2016-04-26 Winbond Electronics Corporation NAND flash memory
US9367392B2 (en) * 2014-08-01 2016-06-14 Winbond Electronics Corporation NAND flash memory having internal ECC processing and method of operation thereof
US10621091B2 (en) * 2018-05-04 2020-04-14 Micron Technology, Inc. Apparatuses and methods to perform continuous read operations
US20200125443A1 (en) * 2018-10-17 2020-04-23 Macronix International Co., Ltd. Fast page continuous read
US20200142843A1 (en) * 2018-10-17 2020-05-07 Macronix International Co., Ltd. Non-sequential page continuous read

Also Published As

Publication number Publication date
KR102524724B1 (ko) 2023-04-24
US20210357288A1 (en) 2021-11-18
CN113674794A (zh) 2021-11-19
JP2021180058A (ja) 2021-11-18
CN113674794B (zh) 2024-04-12
TW202143240A (zh) 2021-11-16
KR20210141352A (ko) 2021-11-23
JP6886547B1 (ja) 2021-06-16

Similar Documents

Publication Publication Date Title
US10361722B2 (en) Semiconductor memory device performing randomization operation
US6868007B2 (en) Semiconductor memory system with a data copying function and a data copy method for the same
US10496474B2 (en) Semiconductor storage device and memory system having the same
US9001587B2 (en) Flash memory and reading method of flash memory
JP6164712B1 (ja) フラッシュメモリ
US20100074025A1 (en) Nonvolatile Memory Devices Having Erased-State Verify Capability and Methods of Operating Same
TW201810285A (zh) 半導體記憶裝置及記憶體系統
TWI727810B (zh) 半導體裝置及連續讀出方法
JP2020155167A (ja) 不揮発性メモリ
TWI792168B (zh) 半導體存儲裝置以及讀出方法
JP2023120450A (ja) 半導体記憶装置および誤り検出訂正方法
TWI753814B (zh) 半導體儲存裝置以及錯誤檢測糾正相關資訊的讀出方法
US11636017B2 (en) Controller and method of operating the same
TWI539465B (zh) 半導體儲存裝置及其冗餘方法
JP2022126406A (ja) 半導体記憶装置
JP2006127441A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP2006209963A (ja) 半導体記憶装置