JP2018018952A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018018952A
JP2018018952A JP2016148056A JP2016148056A JP2018018952A JP 2018018952 A JP2018018952 A JP 2018018952A JP 2016148056 A JP2016148056 A JP 2016148056A JP 2016148056 A JP2016148056 A JP 2016148056A JP 2018018952 A JP2018018952 A JP 2018018952A
Authority
JP
Japan
Prior art keywords
semiconductor device
thick
chip
power chip
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016148056A
Other languages
English (en)
Inventor
祥吾 柴田
Shogo Shibata
祥吾 柴田
中川　信也
Shinya Nakagawa
信也 中川
公輔 山口
Kosuke Yamaguchi
公輔 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2016148056A priority Critical patent/JP2018018952A/ja
Priority to DE102017212641.8A priority patent/DE102017212641A1/de
Priority to CN201710631475.4A priority patent/CN107665875A/zh
Publication of JP2018018952A publication Critical patent/JP2018018952A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】熱干渉を低減し、かつ、放熱性を向上させるとともに、製品コストの増加を抑制できる半導体装置を提供することを目的とする。
【解決手段】半導体装置１は、パワーチップ８，９と、パワーチップ８，９を駆動するＩＣチップ１０と、薄肉部３，３ａと、薄肉部３，３ａの厚みよりも厚い厚肉部４とを有するリードフレーム２とを備えている。パワーチップ８，９は厚肉部４に搭載されている。また、ＩＣチップ１０は薄肉部３ａに搭載されている。
【選択図】図２

Description

本発明は、インバータ等の電力変換装置を構成する電力用半導体装置に関し、特に部分的に異なる厚みを有するリードフレームの構成に関するものである。
電力用半導体装置であるトランスファーモールド構造パッケージのＤＩＰＩＰＭ（Dual Inline Package Intelligent Power Module）には、高い放熱性と絶縁性が要求される。放熱性を向上させるためには、接合材を介して接合されたチップ直下のリードフレームの厚みを増すことにより、熱伝導性が低い絶縁シートに熱が入力される前段階で熱広がりを促進させることが有効である。そのため、従来は放熱性が求められる品種では、リードフレーム全体の厚みを均一に厚くした設計が行われてきた。
また、例えば特許文献１では、パワーチップのみが搭載されるモジュールにおいて、部分的に異なる厚みを有するリードフレームを備えた構成が開示されており、チップ搭載部は全て厚肉部となっている。
特開２０１５−９５４８６号公報
しかしながら、リードフレーム全体の厚みを均一に厚くした場合には材料コストが増加する。さらに、リードフレームの打ち抜き制約条件によるパターンレイアウトの拡大に起因して、パッケージサイズが増大する。以上のことから、製品コストが増加するという問題があった。
また、特許文献１に記載の技術を、パワーチップおよび、パワーチップを駆動するＩＣ（Integrated Circuit）チップが搭載されるモジュールに採用した場合、パワーチップだけでなく温度制限の低いＩＣチップについてもチップ搭載部としての厚肉部に搭載される。この場合、材料コストの増加を抑制するために厚肉部が形成される領域をできるだけ小さくする必要があることから、厚肉部におけるＩＣチップが搭載された箇所とパワーチップが搭載された箇所との距離が近くなり、パワーチップからＩＣチップへの熱干渉が大きくなるという問題があった。
そこで、本発明は、熱干渉を低減し、かつ、放熱性を向上させるとともに、製品コストの増加を抑制できる半導体装置を提供することを目的とする。
本発明に係る半導体装置は、パワーチップと、前記パワーチップを駆動するＩＣチップと、薄肉部と、前記薄肉部の厚みよりも厚い厚肉部とを有するリードフレームとを備え、前記パワーチップは前記厚肉部に搭載され、前記ＩＣチップは前記薄肉部に搭載されたものである。
本発明によれば、半導体装置は、パワーチップと、パワーチップを駆動するＩＣチップと、薄肉部と、薄肉部の厚みよりも厚い厚肉部とを有するリードフレームとを備え、パワーチップは厚肉部に搭載され、ＩＣチップは薄肉部に搭載された。
したがって、主な発熱源であるパワーチップに対して、放熱体としてのリードフレームにおけるパワーチップ直下の部分の厚みが増すことにより熱広がりを促進させることができる。これにより、半導体装置の放熱性を向上させることができる。
また、温度制限の低いＩＣチップは薄肉部に搭載されるため、リードフレームにおけるＩＣチップが搭載された箇所とパワーチップが搭載された箇所との距離を離すことができる。これにより、パワーチップからＩＣチップへの熱干渉を低減できる。
さらに、リードフレームにおけるパワーチップの搭載箇所のみに厚肉部が設けられるため、厚肉部が形成される領域を小さくすることができる。これにより、材料コストおよびパッケージサイズの増加を抑制できるため、製品コストの増加を抑制できる。
実施の形態１に係る半導体装置の平面図である。 実施の形態１に係る半導体装置の断面図である。 厚肉部での熱広がりを説明するための図である。 厚肉部の形成位置を説明するための図である。 実施の形態２に係る半導体装置の断面図である。 実施の形態３に係る半導体装置の断面図である。 実施の形態４に係る半導体装置の断面図である。 実施の形態５に係る半導体装置の断面図である。
＜実施の形態１＞
本発明の実施の形態１について、図面を用いて以下に説明する。図１は、実施の形態１に係る半導体装置１の平面図である。図２は、半導体装置１の断面図であり、より具体的には、図１のII-II線断面図である。ここで、図１はタイバーカット工程前を示す図面である。なお、図１の紙面に向かって左右方向をＸ軸方向、上下方向をＹ軸方向として説明する。
図１と図２に示すように、半導体装置１は、例えばパワーモジュールであり、パワーチップ８，９と、ＩＣチップ１０と、リードフレーム２と、モールド樹脂１５と、絶縁層６と、ヒートシンク７とを備えている。リードフレーム２は、モールド樹脂１５により封止されるインナーリード２ａと、インナーリード２ａと繋がるアウターリード２ｂと、アウターリード２ｂと繋がる外枠部２ｃとを備えている。インナーリード２ａは、薄肉部３，３ａと、薄肉部３，３ａの厚みよりも厚い厚肉部４とを複数ずつ備えている。また、各薄肉部３の一部と各厚肉部４はそれぞれ繋がっている。各薄肉部３ａの一部と各厚肉部４はそれぞれ繋がっている。なお、アウターリード２ｂおよび外枠部２ｃは、薄肉部３，３ａと同じ厚みを有している。
パワーチップ８，９は、例えばＳｉＣを材料として形成されたＳｉＣチップであり、接合材１６（図３参照）を介して厚肉部４に搭載されている。なお、パワーチップ８，９はＳｉＣチップに限定されることなく、例えばＳｉを材料として形成されたＳｉチップであってもよい。ＩＣチップ１０は、パワーチップ８，９を駆動するための電子部品であり、薄肉部３ａに搭載されている。パワーチップ８はワイヤ１１を介して薄肉部３と電気的に接続されるとともに、ワイヤ１２を介してパワーチップ９と電気的に接続されている。パワーチップ９は、ワイヤ１３を介してＩＣチップ１０と電気的に接続されている。ＩＣチップ１０は、ワイヤ１４を介して薄肉部３ａと電気的に接続されている。
リードフレーム２の一部であるインナーリード２ａ、パワーチップ８，９、ＩＣチップ１０、絶縁層６、およびヒートシンク７の下面を除く部分は、モールド樹脂１５により封止されている。モールド樹脂１５としては、例えばエポキシ樹脂が用いられる。アウターリード２ｂおよび外枠部２ｃは、モールド樹脂１５から露出しており、アウターリード２ｂは、モールド樹脂１５から第１の方向に突出する端子５，５ａを構成している。外枠部２ｃは、タイバーカット工程にてアウターリード２ｂから切断され除去される。ここで、第１の方向とはＹ軸方向である。
絶縁層６は、厚肉部４の下面に配置されている。ヒートシンク７は、例えば熱伝導性の高い銅などの金属を材料として形成され、絶縁層６の下面に配置されている。
次に、図３を用いて、厚肉部４での熱広がりについて説明する。ここでは、パワーチップ８について説明するが、パワーチップ９の場合もこれと同様である。図３は、厚肉部４での熱広がりを説明するための図である。
図３に示すように、パワーチップ８は厚肉部４に搭載されているため、主な発熱源であるパワーチップ８に対して、放熱体としてのリードフレーム２におけるパワーチップ８直下の部分の厚みが増すことにより熱広がりを促進させることができる。これにより、放熱性の向上と熱抵抗の低減が可能となる。なお、図３における点線Ｃは熱広がりを示している。
また、チップ端−搭載フレーム端距離、すなわち、パワーチップ８の端と、当該パワーチップ８の当該端側に対応する厚肉部４の端との距離をａとし、フレーム厚み、すなわち、厚肉部４の厚みをｔとすると、厚肉部４の厚みは、パワーチップ８の４辺のうち少なくとも１辺でｔ≧ａを満たすように設定されている。これにより、厚肉部４の端まで熱が広がることで、更なる放熱性の向上が可能となる。ここで、当該パワーチップ８の当該端側に対応する厚肉部４の端とは、パワーチップ８および厚肉部４において、図３の紙面に向かって同じ側の端のことである。
次に、図４を用いて、厚肉部４が形成される位置について説明する。図４は、厚肉部４の形成位置を説明するための図である。
図４に示すように、各厚肉部４は、コイル材を使用した順送型の打ち抜き加工により形成されることを考慮して、第１の方向に直交する第２の方向に沿って一直線上に設けられている。ここで、第１の方向とはＹ軸方向であり、第２の方向とはＸ軸方向である。
以下、詳細に説明する。平板状のコイル材がＸ軸方向に沿って順送りされて順番に打ち抜き加工が行われることで、部分的に異なる厚みを有するリードフレーム２、すなわち、複数の薄肉部３，３ａと複数の厚肉部４とを有するインナーリード２ａと、アウターリード２ｂと、外枠部２ｃとを有するリードフレーム２が製造される。各薄肉部３，３ａと、各薄肉部３，３ａに繋がる各厚肉部４は、Ｘ軸方向に間隔をあけて形成される。より具体的には、各厚肉部４は、Ｘ軸方向に沿って一直線上に形成された２つの点線で囲まれた領域に、Ｘ軸方向に互いに間隔をあけて設けられている。また、各薄肉部３は、２つの点線で囲まれた領域の外側の領域、換言すると２つの点線で囲まれた領域に対して−Ｙ方向に隣接する領域に、Ｘ軸方向に互いに間隔をあけて設けられている。各薄肉部３ａは、２つの点線で囲まれた領域の外側の領域、換言すると２つの点線で囲まれた領域に対して＋Ｙ方向に隣接する領域に、Ｘ軸方向に互いに間隔をあけて設けられている。また、アウターリード２ｂは、２つの点線で囲まれた領域の外側の領域、換言すると２つの点線で囲まれた領域に対してＹ軸方向に隣接する領域に、Ｘ軸方向に互いに間隔をあけて設けられている。ここで、＋Ｙ方向とは図４の紙面に向かって上方向、−Ｙ方向とは図４の紙面に向かって下方向である。
以上のように、実施の形態１に係る半導体装置１は、パワーチップ８，９と、パワーチップ８，９を駆動するＩＣチップ１０と、薄肉部３，３ａと、薄肉部３，３ａの厚みよりも厚い厚肉部４とを有するリードフレーム２とを備え、パワーチップ８，９は厚肉部４に搭載され、ＩＣチップ１０は薄肉部３ａに搭載された。
したがって、主な発熱源であるパワーチップ８，９に対して、放熱体としてのリードフレーム２におけるパワーチップ８，９直下の部分の厚みが増すことにより熱広がりを促進させることができる。これにより、半導体装置１の放熱性を向上させることができる。
また、温度制限の低いＩＣチップ１０は薄肉部３ａに搭載されるため、リードフレーム２におけるＩＣチップ１０が搭載された箇所とパワーチップ８，９が搭載された箇所との距離を離すことができる。これにより、パワーチップ８，９からＩＣチップ１０への熱干渉を低減できる。
さらに、リードフレーム２におけるパワーチップ８，９の搭載箇所のみに厚肉部４が設けられるため、厚肉部４が形成される領域を小さくすることができる。これにより、材料コストおよびパッケージサイズの増加を抑制できるため、製品コストの増加を抑制できる。
パワーチップ８，９の端と、当該パワーチップ８，９の当該端側に対応する厚肉部４の端との距離をａとし、厚肉部４の厚みをｔとすると、パワーチップ８，９の４辺のうち少なくとも１辺でｔ≧ａを満たす。したがって、厚肉部４の端まで熱が広がることで、更なる放熱性の向上が可能となる。
厚肉部４は複数であり、半導体装置１は、リードフレーム２の一部、パワーチップ８，９およびＩＣチップ１０を封止するモールド樹脂１５をさらに備え、リードフレーム２は、モールド樹脂１５からＹ軸方向に突出する端子５，５ａをさらに有し、各厚肉部４は、Ｙ軸方向に直交するＸ軸方向に沿って一直線上に設けられた。したがって、リードフレーム２の製造工程において、コイル材を使用した順送型の打ち抜き加工を採用することができるため、製造効率の向上を図ることができる。また、絶縁層６は、図４の点線で囲まれた領域で示される矩形状に形成されるため、絶縁層６の形状が簡単になり、絶縁層６の面積縮小が可能となる。
パワーチップ８，９はＳｉＣを材料として形成されたため熱抵抗が増加するものの、厚肉部４を設けたことにより放熱性が向上するため、熱抵抗の増加分を吸収することができる。
なお、厚肉部４にめっきが施されていてもよい。この場合、パワーチップ８，９直下の厚肉部４と接合材１６（図３参照）との界面の接触熱抵抗を低減させることができる。これにより、熱抵抗の悪化を抑制することが可能となる。
＜実施の形態２＞
次に、実施の形態２に係る半導体装置１Ａについて説明する。図５は、実施の形態２に係る半導体装置１Ａの断面図である。なお、実施の形態２において、実施の形態１で説明したものと同一の構成要素については同一符号を付して説明は省略する。また、図５以降では、モールド樹脂１５の図示を省略している。
図５に示すように、実施の形態２では、厚肉部４を下方に沈めた構成を採用している。より具体的には、薄肉部３における厚肉部４との接続部分を下方に折り曲げた状態で固定することで、厚肉部４の上面は、薄肉部３，３ａの上面の高さ位置よりも低い高さ位置に設けられている。
さらに、厚肉部４の沈め寸法と厚肉部４の厚みとの和、すなわち、薄肉部３，３ａの上面の高さ位置と厚肉部４の上面の高さ位置との差と、厚肉部４の厚みとの和をＡとし、絶縁層６の厚みとヒートシンク７の厚みとの和をＢとすると、厚肉部４の沈め寸法および厚肉部４の厚みは、Ａ＞Ｂを満たすように設定されている。
以上のように、実施の形態２に係る半導体装置１Ａでは、厚肉部４の上面は、薄肉部３，３ａの上面の高さ位置よりも低い高さ位置に設けられているため、外形の絶縁高さを容易に確保することができる。ここで、外形の絶縁高さとは、ヒートシンク７の裏面から端子５，５ａの下面までの高さである。また、ＩＣチップ１０の搭載部としての薄肉部３ａと、厚肉部４との距離を容易に確保することができることから、パワーチップ８，９から温度制限の低いＩＣチップ１０への熱干渉を抑制することが容易である。
薄肉部３，３ａの上面の高さ位置と厚肉部４の上面の高さ位置との差と、厚肉部４の厚みとの和をＡとし、絶縁層６の厚みとヒートシンク７の厚みとの和をＢとすると、Ａ＞Ｂを満たす。したがって、ヒートシンク７の材料コストを抑えつつパワーチップ８，９直下の厚肉部４の厚みを確保することができるため、半導体装置１の絶縁性の向上および熱抵抗の低減が可能となる。
＜実施の形態３＞
次に、実施の形態３に係る半導体装置１Ｂについて説明する。図６は、実施の形態３に係る半導体装置１Ｂの断面図である。なお、実施の形態３において、実施の形態１，２で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図６に示すように、実施の形態３では、厚肉部４と薄肉部３，３ａとは別部材により形成され、厚肉部４は、薄肉部３，３ａよりも高い熱伝導特性を有する部材により形成されている。より具体的には、厚肉部４は、薄肉部３の下面に配置される第１部材４ａと、第１部材４ａの下面に配置される第２部材４ｂとを備えている。ここで、第１部材４ａは例えば銀、第２部材４ｂは例えば純銅により形成されている。または、第１部材４ａは例えば純銅、第２部材４ｂは例えば銀により形成されていてもよい。打ち抜き加工前に、コイル材における厚肉部４となる部分を含む領域の下面に第１部材４ａが接合され、第１部材４ａの下面に第２部材４ｂが接合される。そして、順送型の打ち抜き加工が行われることで、薄肉部３と厚肉部４が形成される。なお、厚肉部４となる部分を含む領域とは、Ｘ軸方向に隣接する厚肉部４同士の間の部分を含む領域である。
第１部材４ａおよび第２部材４ｂは、薄肉部３，３ａよりも高い熱伝導特性を有する部材である。なお、厚肉部４は必ずしも２種類の部材により形成される必要はなく、薄肉部３，３ａよりも高い熱伝導特性を有する１種類の部材により形成されてもよいし、３種類以上の部材により形成されてもよい。
以上のように、実施の形態３に係る半導体装置１Ｂでは、厚肉部４と薄肉部３，３ａとは別部材により形成され、厚肉部４は、薄肉部３，３ａよりも高い熱伝導特性を有する部材により形成されたため、更なる放熱性の向上が可能となる。
＜実施の形態４＞
次に、実施の形態４に係る半導体装置１Ｃについて説明する。図７は、実施の形態４に係る半導体装置１Ｃの断面図である。なお、実施の形態４において、実施の形態１〜３で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図７に示すように、実施の形態４では、厚肉部４は２種類の異なる厚みを有している。より具体的には、例えばパワーチップ８の一端部側に対応する領域において、厚肉部４はその他の領域よりも厚みが薄く形成されている。なお、厚肉部４は２種類の異なる厚みに限定されることなく、３種類以上の異なる厚みを有していてもよい。
実施の形態４に係る半導体装置１Ｃでは、厚肉部４は少なくとも２種類の異なる厚みを有するため、厚肉部４における各部位毎に必要な熱抵抗値に調整することができる。厚肉部４において異なる厚みを持たせることで、熱抵抗値の調整を容易に行うことができるため、製品コストの上昇を低減することが可能となる。
＜実施の形態５＞
次に、実施の形態５に係る半導体装置１Ｄについて説明する。図８は、実施の形態５に係る半導体装置１Ｄの断面図である。なお、実施の形態５において、実施の形態１〜４で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図８に示すように、実施の形態５では、厚肉部４は、ワイヤ１１を介してパワーチップ８と接続されるリードフレーム２のワイヤボンド箇所にさらに設けられている。これにより、通電時にワイヤ１１から発せられる熱についても、厚肉部４を介して絶縁層６側へ放熱することが可能となる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１，１Ａ，１Ｂ，１Ｃ，１Ｄ 半導体装置、２ リードフレーム、３，３ａ 薄肉部、４ 厚肉部、５，５ａ 端子、６ 絶縁層、７ ヒートシンク、８，９ パワーチップ、１０ ＩＣチップ、１１ ワイヤ、１５ モールド樹脂。

Claims (10)

  1. パワーチップと、
    前記パワーチップを駆動するＩＣチップと、
    薄肉部と、前記薄肉部の厚みよりも厚い厚肉部とを有するリードフレームと、
    を備え、
    前記パワーチップは前記厚肉部に搭載され、前記ＩＣチップは前記薄肉部に搭載された、半導体装置。
  2. 前記パワーチップの端と、当該パワーチップの当該端側に対応する前記厚肉部の端との距離をａとし、前記厚肉部の厚みをｔとすると、
    前記パワーチップの４辺のうち少なくとも１辺でｔ≧ａを満たす、請求項１記載の半導体装置。
  3. 前記厚肉部の上面は、前記薄肉部の上面の高さ位置よりも低い高さ位置に設けられた、請求項１記載の半導体装置。
  4. 前記厚肉部は複数であり、
    前記半導体装置は、前記リードフレームの一部、前記パワーチップおよび前記ＩＣチップを封止するモールド樹脂をさらに備え、
    前記リードフレームは、前記モールド樹脂から第１の方向に突出する端子をさらに有し、
    各前記厚肉部は、前記第１の方向に直交する第２の方向に沿って一直線上に設けられた、請求項１記載の半導体装置。
  5. 前記厚肉部と前記薄肉部とは別部材により形成され、
    前記厚肉部は、前記薄肉部よりも高い熱伝導特性を有する部材により形成された、請求項１記載の半導体装置。
  6. 前記厚肉部にめっきが施された、請求項１記載の半導体装置。
  7. 前記厚肉部は少なくとも２種類の異なる厚みを有する、請求項１記載の半導体装置。
  8. 前記厚肉部の下面に配置された絶縁層と、前記絶縁層の下面に配置されたヒートシンクとをさらに備え、
    前記薄肉部の上面の高さ位置と前記厚肉部の上面の高さ位置との差と、前記厚肉部の厚みとの和をＡとし、前記絶縁層の厚みと前記ヒートシンクの厚みとの和をＢとすると、
    Ａ＞Ｂを満たす、請求項３記載の半導体装置。
  9. 前記厚肉部は、ワイヤを介して前記パワーチップと接続される前記リードフレームのワイヤボンド箇所にさらに設けられた、請求項１記載の半導体装置。
  10. 前記パワーチップはＳｉＣを材料として形成された、請求項１記載の半導体装置。
JP2016148056A 2016-07-28 2016-07-28 半導体装置 Pending JP2018018952A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016148056A JP2018018952A (ja) 2016-07-28 2016-07-28 半導体装置
DE102017212641.8A DE102017212641A1 (de) 2016-07-28 2017-07-24 Halbleitervorrichtung
CN201710631475.4A CN107665875A (zh) 2016-07-28 2017-07-28 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016148056A JP2018018952A (ja) 2016-07-28 2016-07-28 半導体装置

Publications (1)

Publication Number Publication Date
JP2018018952A true JP2018018952A (ja) 2018-02-01

Family

ID=60951217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016148056A Pending JP2018018952A (ja) 2016-07-28 2016-07-28 半導体装置

Country Status (3)

Country Link
JP (1) JP2018018952A (ja)
CN (1) CN107665875A (ja)
DE (1) DE102017212641A1 (ja)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03104748U (ja) * 1990-02-15 1991-10-30
JPH05136294A (ja) * 1991-11-12 1993-06-01 Mitsubishi Electric Corp 半導体装置
JPH05136183A (ja) * 1991-11-12 1993-06-01 Mitsubishi Electric Corp 集積回路装置
JPH05218233A (ja) * 1992-02-06 1993-08-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH05299576A (ja) * 1992-04-17 1993-11-12 Mitsubishi Electric Corp マルチチップ型半導体装置及びその製造方法
JPH06120407A (ja) * 1992-10-05 1994-04-28 Mitsubishi Electric Corp 半導体装置
JPH06216308A (ja) * 1993-01-14 1994-08-05 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPH09102571A (ja) * 1995-10-03 1997-04-15 Mitsubishi Electric Corp 電力用半導体装置の製造方法およびリードフレーム
JP2003078101A (ja) * 2001-09-06 2003-03-14 Hitachi Ltd 半導体装置とそれに用いられるリードフレームとその製造方法
JP2008098491A (ja) * 2006-10-13 2008-04-24 Matsushita Electric Ind Co Ltd 熱伝導基板とその製造方法及び回路モジュール
JP2010171278A (ja) * 2009-01-23 2010-08-05 Sanken Electric Co Ltd 半導体装置及びリードフレーム
JP2013138087A (ja) * 2011-12-28 2013-07-11 Sanken Electric Co Ltd 半導体モジュール及びその製造方法
CN203085515U (zh) * 2012-01-06 2013-07-24 快捷韩国半导体有限公司 半导体封装体

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012182250A (ja) * 2011-02-28 2012-09-20 Sanken Electric Co Ltd 半導体装置
JP2015095486A (ja) 2013-11-08 2015-05-18 アイシン精機株式会社 半導体装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03104748U (ja) * 1990-02-15 1991-10-30
JPH05136294A (ja) * 1991-11-12 1993-06-01 Mitsubishi Electric Corp 半導体装置
JPH05136183A (ja) * 1991-11-12 1993-06-01 Mitsubishi Electric Corp 集積回路装置
JPH05218233A (ja) * 1992-02-06 1993-08-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH05299576A (ja) * 1992-04-17 1993-11-12 Mitsubishi Electric Corp マルチチップ型半導体装置及びその製造方法
JPH06120407A (ja) * 1992-10-05 1994-04-28 Mitsubishi Electric Corp 半導体装置
JPH06216308A (ja) * 1993-01-14 1994-08-05 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPH09102571A (ja) * 1995-10-03 1997-04-15 Mitsubishi Electric Corp 電力用半導体装置の製造方法およびリードフレーム
JP2003078101A (ja) * 2001-09-06 2003-03-14 Hitachi Ltd 半導体装置とそれに用いられるリードフレームとその製造方法
JP2008098491A (ja) * 2006-10-13 2008-04-24 Matsushita Electric Ind Co Ltd 熱伝導基板とその製造方法及び回路モジュール
JP2010171278A (ja) * 2009-01-23 2010-08-05 Sanken Electric Co Ltd 半導体装置及びリードフレーム
JP2013138087A (ja) * 2011-12-28 2013-07-11 Sanken Electric Co Ltd 半導体モジュール及びその製造方法
CN203085515U (zh) * 2012-01-06 2013-07-24 快捷韩国半导体有限公司 半导体封装体

Also Published As

Publication number Publication date
DE102017212641A1 (de) 2018-02-01
CN107665875A (zh) 2018-02-06

Similar Documents

Publication Publication Date Title
US20140042609A1 (en) Semiconductor device and method of manufacturing the same
JP5414644B2 (ja) 半導体装置
WO2018146933A1 (ja) 半導体装置及び半導体装置の製造方法
JP2015144217A (ja) コネクタフレーム及び半導体装置
KR101946467B1 (ko) 반도체 장치의 방열구조
JP6350364B2 (ja) 接続構造体
US20150076681A1 (en) Semiconductor package and semiconductor device
JP6129355B2 (ja) 電力半導体装置
JP2019125708A (ja) 半導体装置
JP6150866B2 (ja) 電力半導体装置
JP6602981B2 (ja) 半導体装置
JP6249931B2 (ja) 回路基板、回路基板の放熱構造、回路基板の製造方法
JP2014017318A (ja) 半導体装置
JP6834815B2 (ja) 半導体モジュール
JP2015088654A (ja) 半導体モジュール
US10741465B2 (en) Circuit module and method of manufacturing the same
TW201546991A (zh) 功率器件
JP5072911B2 (ja) 半導体装置
JP2008300627A (ja) 半導体装置
JP2018018952A (ja) 半導体装置
JP2007184424A (ja) 半導体装置
JP2017028131A (ja) パッケージ実装体
JP6827402B2 (ja) 半導体装置
JP2007201251A (ja) 半導体パッケージ及び半導体パッケージの製造方法
WO2014045711A1 (ja) 半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190731

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191217