JP5072911B2

JP5072911B2 - 半導体装置

Info

Publication number: JP5072911B2
Application number: JP2009157497A
Authority: JP
Inventors: 信也中川; 寿川藤
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2009-07-02
Filing date: 2009-07-02
Publication date: 2012-11-14
Anticipated expiration: 2029-07-02
Also published as: JP2011014713A

Description

本発明は半導体装置に関し、特に半導体チップが搭載されたリードフレームを備える電力用半導体装置に関する。

半導体装置の一例としての電力用半導体装置であるトランスファーモールド構造パッケージのＤＩＰＩＰＭ（デュアルインラインパッケージインテリジェントパワーモジュール）では、内部絶縁距離の確保と、放熱する放熱ブロック（ヒートシンク）との高さ調整とを行うために、半導体チップを搭載したダイパットを沈める処理を行う（特許文献１参照）。

特開２００３−３１７５２号公報

ダイパットを沈める方法としては、曲げディプレス処理（プレス加工によりダイパット部分を沈める処理）による方法がとられるが、この曲げディプレス処理で曲げた部分のおよそ０．３ｍｍ付近のエリアは、曲げディプレス処理時の肉寄りの影響でチップ搭載部として活用できない領域となり、チップ搭載有効エリアのロスが生じてしまうという問題があった。また、曲げた部分であるダイパット端のフレーム厚みは、ダイパットを含めた他の部分の板厚とほぼ同等であり、半導体チップの発熱がフレームを介してアウター端子へ伝わり、半導体装置が搭載される基板との接合部の温度が上昇するという問題があった。

本発明は上記のような問題を解決するためになされたものであり、半導体チップによる発熱がフレームを介してアウター端子に伝わることを抑制することにより基板接合部の温度上昇を防ぎ、またチップ搭載有効エリアをロスしない半導体装置を提供することを目的とする。

この発明は、リードフレームと、前記リードフレーム上に搭載された半導体素子と、備える半導体装置であって、前記リードフレームは、前記半導体素子を搭載し、第１の板厚を有する半導体素子搭載部と、前記半導体素子搭載部から延在し、前記第１の板厚より薄い第２の板厚を有する架橋部と、前記架橋部から延在し、前記第２の板厚より厚い第３の板厚を有するリード部とを備え、前記リード部の前記第３の板厚より前記半導体素子搭載部の前記第１の板厚が薄い。

この発明によれば、リードフレームと、前記リードフレーム上に搭載された半導体素子と、備える半導体装置であって、前記リードフレームは、前記半導体素子を搭載し、第１の板厚を有する半導体素子搭載部と、前記半導体素子搭載部から延在し、前記第１の板厚より薄い第２の板厚を有する架橋部と、前記架橋部から延在し、前記第２の板厚より厚い第３の板厚を有するリード部とを備え、前記リード部の前記第３の板厚より前記半導体素子搭載部の前記第１の板厚が薄いことにより、半導体素子から発生する熱がアウター端子に伝わって基板接合部の温度が上昇することの抑制が可能となる。また、曲げディプレス処理によりリードフレームを形成する場合にも、架橋部を設けることにより肉寄りの影響を受けず、チップ搭載有効エリアをロスせず利用できる。

本発明の実施の形態１にかかる半導体装置の全体図である。本発明の実施の形態１にかかる半導体装置の詳細図である。本発明の実施の形態２にかかる半導体装置の上面および側面から見た詳細図である。本発明の実施の形態３にかかる半導体装置の詳細図である。本発明の実施の形態４にかかる半導体装置の詳細図である。

＜Ａ．実施の形態１＞
＜Ａ−１．構成＞
図１は、本発明にかかる半導体装置１００の全体図である。図１に示すのは、半導体チップ２をリードフレーム４に搭載した状態の一例に過ぎず、半導体チップ２の個数や配置、その他の周辺部の構成要素についても図１に示すような場合に限られるものではない。

図１に示すように、板状金属のリードフレーム４は、図示しない絶縁シートを介して放熱ブロック５（ヒートシンク）上に配置され、リードフレーム４のダイパット（チップ搭載部４ｃ、図２参照）上に半導体素子である半導体チップ２が搭載されている。半導体チップ２にはボンディングワイヤ３が接続され、このボンディングワイヤ３によってリードフレーム４のリード部と電気的に接続されている。さらに、放熱ブロック５、リードフレーム４、半導体チップ２を含めた領域が封止樹脂１で覆われ、リード部４ａが封止樹脂１から引き出されて上方に曲折されている。

図２は、図１に示したリードフレーム４のダイパット（チップ搭載部４ｃ）とその近傍を示すもので、リードフレーム４のリード部４ａと、チップ搭載部４ｃと、両者の接続部分である架橋部４ｂとを詳細に示した図である。

リードフレーム４のチップ搭載部４ｃは、放熱する放熱ブロック５（ヒートシンク）の高さ調整のためリードフレーム４の第１の面である表面に対し表面後退処理を行い、図に示すように第１の板厚として所定の板厚ｔ１を有するように形成される。半導体チップ２は、例えば図２に示すようにチップ搭載部４ｃに搭載される。

リードフレーム４の架橋部４ｂは、チップ搭載部４ｃから延在し、図２に示すように、リードフレーム４の第１の面である表面およびリードフレーム４の第２の面である裏面それぞれから表面後退処理が行われることにより、チップ搭載部４ｃの板厚ｔ１（第１の板厚）よりも薄い板厚ｔ２（第２の板厚）を有するように形成される。

リードフレーム４のリード部４ａは、架橋部４ｂから延在し、図２に示すように、リードフレーム４の第２の面である裏面から表面後退処理が行われることにより、架橋部４ｂの板厚ｔ２（第２の板厚）よりも厚い板厚ｔ３（第３の板厚）を有するように形成される。図１に示すように、チップ搭載部４ｃの下部には放熱ブロック５が配置されており、この放熱ブロック５（ヒートシンク）との絶縁距離を保つため、第２の面である裏面の表面後退処理の深さは０．１２ｍｍ、望ましくは０．２ｍｍ以上あると良い。

前述の表面後退処理としては、曲げディプレス処理の他、表面エッチング処理、切削処理（ハーフカット）等が考えられる。

＜Ａ−２．動作＞
架橋部４ｂを図２の示すように形成することで、チップ搭載部４ｃとリード部４ａとを接続する熱伝導体としての架橋部４ｂの板厚ｔ２（第２の板厚）はチップ搭載部４ｃの板厚ｔ１（第１の板厚）およびリード部４ａの板厚ｔ３（第３の板厚）よりも薄く、そのため架橋部４ｂの断面積が小さく抑えられ、従来よりも熱伝導率が低くなる。よって、チップ搭載部４ｃに搭載された半導体チップ２において発生した熱が、チップ搭載部４ｃに伝わり、さらに架橋部４ｂを介してリード部４ａへと伝わることを抑制し、半導体装置１００と基板（図示せず）との接合部の温度上昇を抑制することが可能となる。

＜Ａ−３．効果＞
この発明にかかる実施の形態１によれば、リードフレーム４と、リードフレーム４上に搭載された半導体素子である半導体チップ２とを備える半導体装置であって、リードフレーム４は、半導体チップ２を搭載し、第１の板厚である板厚ｔ１を有する半導体素子搭載部であるチップ搭載部４ｃと、チップ搭載部４ｃから延在し、板厚ｔ１より薄い第２の板厚である板厚ｔ２を有する架橋部４ｂと、架橋部４ｂから延在し、板厚ｔ２より厚い第３の板厚である板厚ｔ３を有するリード部４ａとを備えることで、熱伝導体としての架橋部４ｂの、チップ搭載部４ｃとリード部４ａとを結ぶ方向と垂直な方向の断面積を小さくすることにより、半導体チップ２による発熱をリード部４ａへ熱伝導することを抑制し、半導体装置１００と基板（図示せず）との接合部の温度上昇を抑制することが可能となる。

また、この発明にかかる実施の形態１によれば、半導体装置において、半導体素子搭載部であるチップ搭載部４ｃと架橋部４ｂとは、リードフレーム４の第１の面である表面から表面後退処理が行われており、リード部４ａと架橋部４ｂは、リードフレーム４の第２の面である裏面から表面後退処理が行われていることで、架橋部４ｂの板厚ｔ２である第２の板厚を、チップ搭載部４ｃの板厚ｔ１（第１の板厚）およびリード部４ａの板厚ｔ３（第３の板厚）よりも薄くすることが可能となり、半導体チップ２からリード部４ａへの熱伝導を抑制することができる。

＜Ｂ．実施の形態２＞
＜Ｂ−１．構成＞
図３は、図２に示した本発明にかかる半導体装置１００を上面および側面から見た図である。図２に示したチップ搭載部４ｃには半導体チップ２が搭載されているが、簡単のため図示を省略する。なお、図中に示した寸法は、具体的設計における一例であり、本発明がこの寸法に限定されるわけではない。

図３（ａ）は、架橋部４ｂに図に示すような切欠き１０１を形成する場合である。切欠き１０１の大きさ、範囲、位置等は適宜決定可能であるが、フレームの剛性を保つために幅方向の１／２程度が望ましい。

図３（ｂ）は、架橋部４ｂに図に示すような穴１０２を形成する場合である。この場合も穴１０２の大きさ、範囲、位置等は適宜決定可能である。

このように切欠き１０１、穴１０２を形成することで、架橋部４ｂを介してリード部４ａへ熱が伝わることをさらに抑制し、半導体装置１００と基板（図示せず）との接合部の温度上昇を抑制することができる。

＜Ｂ−２．効果＞
この発明にかかる実施の形態２によれば、半導体装置において、架橋部４ｂに、切欠き１０１あるいは穴１０２が設けられたことで、半導体チップ２からリード部４ａへの伝熱が更に抑制され、半導体装置１００と基板（図示せず）との接合部の温度上昇を抑制することが可能となる。

＜Ｃ．実施の形態３＞
＜Ｃ−１．構成＞
図４（ａ）は、リードフレーム４のリード部４ａとチップ搭載部４ｃと、両者の接続部分である架橋部４ｂとを詳細に示した図であり、図４（ｂ）は、架橋部４ｂとチップ搭載部４ｃとの間の端部１０３の形状をさらに詳細に示した図である。

架橋部４ｂとチップ搭載部４ｃは、リードフレーム４の第１の面である表面から表面後退処理としての曲げディプレス処理が行われ、リード部４ａと架橋部４ｂは、リードフレーム４の第２の面である裏面から表面後退処理である曲げディプレス処理が行われることにより、図４（ｂ）において示すように、架橋部４ｂとチップ搭載部４ｃとの間の端部１０３がダレとなる。

具体的な工程としては、図４（ａ）に示されるような形状に対応する空間を有する上下プレス（金型）等によって圧縮し形成する。

＜Ｃ−２．動作＞
曲げディプレス処理によって図４（ａ）に示すような構造を形成する場合、曲げた部分であるリード部４ａの端部１０４に、肉寄りの影響で半導体チップ２を搭載できないエリアが形成されてしまうが、本発明においては架橋部４ｂを設けたことによりリード部４ａの端部１０４は半導体チップ２の搭載位置より離れた位置に配置されるので、チップ搭載有効エリアは肉寄りの影響を受けることなく活用できる。

また、他の表面後退処理（表面エッチング処理、切削処理等）によってバリ、エッジ等が形成される場合がある。この場合、封止樹脂１硬化時にそのバリ、エッジ等に応力が集中し、絶縁シート（図示せず）との密着性の阻害等の問題が生じるが、当該曲げディプレス処理によって、図４（ｂ）に示すようなダレが端部１０３に形成される場合には、そのような問題は解消される。

＜Ｃ−３．効果＞
この発明にかかる実施の形態３によれば、半導体装置において、表面後退処理は、曲げディプレス処理であることで、絶縁シート（図示せず）との密着性を阻害するバリの発生を防ぎ、密着性を向上させることが可能となる。

また、曲げディプレス処理をした場合には、曲げた部分に肉寄りの影響によりチップ搭載部４ｃには活用できない領域が存在するが、本発明においては曲げた部分と、半導体チップ２を搭載するチップ搭載部４ｃとの間に架橋部４ｂが介在しており、チップ搭載有効エリアと曲げた部分が隣接しないため、チップ搭載有効エリアのロスが生じるという問題は生じない。

＜Ｄ．実施の形態４＞
＜Ｄ−１．構成＞
図５は、本発明にかかる半導体装置１００の寸法の概略を示した図である。

例えば実施の形態１に示したような、リードフレーム４の表面（第１の面）と裏面（第２の面）において表面後退処理を行った架橋部４ｂを設けることにより、リードフレーム４の表面（第１の面）において、リード部４ａ上の所定位置から架橋部４ｂのリード部４ａ側の端部１０４までの距離をＧとし、リードフレーム４の裏面（第２の面）において、リード部４ａ上の前記所定位置から架橋部４ｂのチップ搭載部４ｃ側の端部１０３までの距離をＨとすると、Ｈ＞Ｇの関係が成り立つ。

また図５に示すように、板厚ｔ３＞板厚ｔ１となるようにリード部４ａおよびチップ搭載部４ｃを形成することが可能である。

＜Ｄ−２．動作＞
Ｈ＞Ｇが成り立つことにより、梱包時の積み重ねが垂直にできるため梱包ロスが少なくなる。

また、板厚ｔ３＞板厚ｔ１となるようにリード部４ａおよびチップ搭載部４ｃを形成することにより、リードフレーム４を重ね合わせた場合にそれぞれのチップ搭載部４ｃ間に板厚ｔ３と板厚ｔ１との差分の隙間ができ、梱包輸送等を行う場合にそれぞれのチップ搭載部４ｃ間の干渉がなくなる。

なお、図５においては、架橋部４ｂの裏面とリード部４ａの裏面、架橋部４ｂの表面とチップ搭載部４ｃの表面、それぞれが面一となる場合を示しているが、架橋部４ｂの裏面がリード部４ａの裏面と面一でない場合、および架橋部４ｂの表面がチップ搭載部４ｃの表面と面一でない場合でも、リード部４ａの板厚ｔ３（第３の板厚）よりチップ搭載部４ｃの板厚ｔ１（第１の板厚）が薄ければ、梱包時において同様にチップ搭載部４ｃ間の干渉を防ぐことが可能である。

＜Ｄ−３．効果＞
この発明にかかる実施の形態４によれば、半導体装置において、リード部４ａの第３の板厚（板厚ｔ３）より半導体素子搭載部であるチップ搭載部４ｃの第１の板厚（板厚ｔ１）が薄いことで、梱包輸送時にはリード部４ａ同士のみが接触するように梱包することができるので、ダイパット（チップ搭載部４ｃ）同士の干渉がなくなり、品質安定性を向上させることが可能となる。

また、梱包時の積み重ねが垂直に出来るため、梱包ロスが少なくなる。

１封止樹脂、２半導体チップ、３ボンディングワイヤ、４リードフレーム、４ａリード部、４ｂ架橋部、４ｃチップ搭載部、５放熱ブロック、１００半導体装置、１０１切欠き、１０２穴、１０３，１０４端部。

Claims

リードフレームと、
前記リードフレーム上に搭載された半導体素子と、
を備える半導体装置であって、
前記リードフレームは、
前記半導体素子を搭載し、第１の板厚を有する半導体素子搭載部と、
前記半導体素子搭載部から延在し、前記第１の板厚より薄い第２の板厚を有する架橋部と、
前記架橋部から延在し、前記第２の板厚より厚い第３の板厚を有するリード部とを備え、
前記リード部の前記第３の板厚より前記半導体素子搭載部の前記第１の板厚が薄い、
半導体装置。
前記半導体素子搭載部と前記架橋部は、前記リードフレームの第１の面から表面後退処理が行われており、
前記リード部と前記架橋部は、前記リードフレームの第２の面から表面後退処理が行われている、
請求項１に記載の半導体装置。
前記表面後退処理は、曲げディプレス処理である、
請求項２に記載の半導体装置。
前記架橋部に、切欠きあるいは穴が設けられた、
請求項１〜３のいずれかに記載の半導体装置。