JP2015095486A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015095486A
JP2015095486A JP2013232417A JP2013232417A JP2015095486A JP 2015095486 A JP2015095486 A JP 2015095486A JP 2013232417 A JP2013232417 A JP 2013232417A JP 2013232417 A JP2013232417 A JP 2013232417A JP 2015095486 A JP2015095486 A JP 2015095486A
Authority
JP
Japan
Prior art keywords
semiconductor device
thick
chip mounting
relay
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2013232417A
Other languages
English (en)
Inventor
稔 篠原
Minoru Shinohara
稔 篠原
中村　直樹
Naoki Nakamura
直樹 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin Corp
Original Assignee
Aisin Seiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin Seiki Co Ltd filed Critical Aisin Seiki Co Ltd
Priority to JP2013232417A priority Critical patent/JP2015095486A/ja
Priority to US15/034,688 priority patent/US20160293530A1/en
Priority to PCT/JP2014/077956 priority patent/WO2015068565A1/ja
Publication of JP2015095486A publication Critical patent/JP2015095486A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】小型で、且つ、信頼性の高い半導体装置を提供する。【解決手段】半導体装置１は、肉厚部２１と当該肉厚部２１よりも薄い肉薄部２２とを有する異形条リードフレーム２０と、半導体チップ３１が搭載されるチップ搭載部３０と、半導体チップ３１が有する接続部３２とリード線３３により接続される中継部４０と、当該中継部４０に接続された接続端子５０と、を備え、異形条リードフレーム２０は、当該異形条リードフレーム２０におけるＹ方向の中央部に当該Ｙ方向と直交するＸ方向に沿って所定の幅を有して肉厚部２１が形成され、当該肉厚部２１のＸ方向両外側に肉薄部２２が形成され、チップ搭載部３０は、肉厚部２１に形成され、中継部４０は、肉厚部２１にチップ搭載部３０と分離して形成され、接続端子５０は、肉薄部２２に形成されている。【選択図】図３

Description

リードフレームに半導体チップが搭載された半導体装置に関する。
従来、電子部品の小型化を目的の一つとして、複数の半導体チップを１つのパッケージ内に収容した半導体装置が利用されてきた。このような半導体装置として下記に出展を示す特許文献１に記載のものがある。
特許文献１に記載の半導体装置は、３相モータ駆動用の半導体装置であり、一対のｐＭＩＳＦＥＴ及びｎＭＩＳＦＥＴを含む３組の半導体チップが夫々３つのタブに搭載されている。夫々の半導体チップのゲート端子及びソース端子はワイヤボンディングによりリードと接続される。一方、夫々の半導体チップのドレイン端子は、同一のタブ内の半導体チップ同士でリードフレームを介して接続され、このリードフレームを介してリードと接続される。
特開２００７−１２８５７号公報
特許文献１に記載の半導体装置は、異形条のリードフレームが用いられる。このようなリードフレームのうち半導体チップは肉厚の部分に搭載され、リードは半導体チップが搭載される部分よりも薄く形成される。このため、半導体素子とリードとをワイヤボンディングする際にリードフレームの薄い部分からなるリードに応力が作用することが想定される。したがって、リードフレームが変形や破損する可能性があり、半導体装置の信頼性が損なわれる。
本発明の目的は、上記問題に鑑み、半導体装置を小型化した場合であっても信頼性の高い半導体装置を提供することにある。
上記目的を達成するための本発明に係る半導体装置の特徴構成は、肉厚部と前記肉厚部よりも薄い肉薄部とを有する異形条リードフレームと、半導体チップが搭載されるチップ搭載部と、前記半導体チップが有する接続部とリード線により接続される中継部と、前記中継部に接続された接続端子と、を備え、前記異形条リードフレームは、当該異形条リードフレームにおける第１方向の中央部に前記第１方向と直交する第２方向に沿って所定の幅を有して前記肉厚部が形成され、前記肉厚部の前記第１方向両外側に前記肉薄部が形成され、前記チップ搭載部は、前記肉厚部に形成され、前記中継部は、前記肉厚部に前記チップ搭載部と分離して形成され、前記接続端子は、前記肉薄部に形成されている点にある。
このような特徴構成とすれば、複数の半導体チップをワンパッケージング化した場合であっても、半導体チップと異形条リードフレームとをリード線で接続する際に肉厚部で行うことができるので、リード線による接続時に異形条リードフレームに生じる応力を低減することができる。したがって、半導体装置を小型化した場合であっても信頼性の高い半導体装置を実現することが可能となる。
また、前記肉厚部の肉厚が一様であり、前記異形条リードフレームを前記第１方向及び前記第２方向に直交する第３方向における前記半導体チップが搭載される側から見て、前記チップ搭載部は前記中継部よりも前記第３方向に沿った遠い側に配置されていると好適である。
このような構成とすれば、半導体チップが搭載されたチップ搭載部を半導体装置の表面に近づけることができるので、半導体チップから発せられる熱を放熱し易くすることができる。
また、前記チップ搭載部は平面視がコの字状に配置されていると好適である。
このような構成とすれば、チップ搭載部と半導体チップとの距離を近づけることができる。したがって、チップ搭載部と半導体チップとを接続する線を短くすることができるので材料コストを低減することができる。また、ジュール熱による損失も低減することができる。
また、前記中継部は、前記コの字状の開口部の開口幅方向に沿って延出して形成されていると好適である。
このような構成とすれば、中継部と半導体チップとの距離を近づけることができる。したがって、中継部と半導体チップとを接続する線を短くすることができるので材料コストを低減することができる。また、ジュール熱による損失も低減することができる。
また、前記接続端子は前記中継部に２本接続され、前記肉厚部と前記肉薄部とがモールド部で覆われ、前記モールド部が有する所定の同一側面において、前記２本の接続端子が露出されていると好適である。
このような構成とすれば、接続端子を並列に構成することができるので、当該接続端子に流れる電流を分流できる。したがって、ジュール熱による損失を低減することが可能となる。
また、前記２本の接続端子の一方が、前記モールド部の側面に沿って切断されていると好適である。
このような構成とすれば、例えば半導体装置が実装される基板において実装面積上の制約がある場合でも、接続端子の数を減じることができるので実装の自由度を高めることができる。
また、前記異形条リードフレームにおける前記肉厚部の前記第２方向外側に、前記異形条リードフレームを外部に設けられた装置に固定する固定部が形成されていると好適である。
このような構成とすれば、半導体装置を外部に設けられた装置に固定することができる。例えば半導体装置を実装する基板も所定の位置に固定することにより、半導体装置と基板との間に生じる応力を低減することができる。したがって、半導体装置と基板との接合部が破損する可能性が低減されるので、半導体装置の信頼性を高めることが可能となる。
また、前記肉厚部に、前記チップ搭載部及び前記中継部と絶縁された接地用端子が形成されていると好適である。
このような構成とすれば、当該接地用端子を介して半導体装置内部の熱を外部（例えば基板）に伝達し易くすることができる。したがって、半導体装置の放熱性を高めることが可能となる。また、半導体チップがスイッチング素子である場合には接地用端子と固定部とを接続することで半導体装置のグランドを強化することができるので、半導体装置からのスイッチングノイズが当該半導体素子装置の周囲に配置される他の装置に伝達されることを抑制できる。したがって、スイッチングノイズによる他の装置への影響を低減することが可能となる。
また、前記肉厚部の前記第１方向両外側に前記接続端子の抜け防止を行うアンカー部が形成されていると好適である。
このような構成とすれば、接続端子の引張強度を高めることができる。したがって、半導体装置の信頼性を高めることが可能となる。
半導体装置の表側の斜視図である。 半導体装置が有する半導体チップの接続形態を示す回路図である。 半導体装置の各部の断面図である。 半導体装置の裏側の斜視図である。
本発明に係る半導体装置は、半導体チップをワイヤボンディングする際に生じる応力を低減するように構成される。以下、本実施形態の半導体装置１について、詳細に説明する。図１には半導体装置１の表側の斜視図が示される。
本実施形態の半導体装置１は、図１に示されるように本体部２とリード端子３とを有して構成される。本体部２は直方体状に形成される。本体部２は、後述するモールド部６０に相当し、当該モールド部６０には複数の半導体チップ３１が内包される。リード端子３は本体部２に内包される半導体チップ３１の回路構成に応じた本数だけ備えられ、夫々のリード端子３は本体部２の所定の１つの面から延出して設けられる。このため、本実施形態では、半導体装置１は所謂基板挿入型の部品（ＤＩＰ部品）として構成される。なお、本体部２の形状は直方体状であるが、特に限定されるものではない。
本実施形態では、モールド部６０にはインバータ回路１０が内包される。このようなインバータ回路１０が図２に示される。インバータ回路１０は、直流電力を例えば３相の交流電力に変換する回路である。インバータ回路１０は、複数のスイッチング素子を有して構成される。スイッチング素子には、ＦＥＴ（field effect transistor）やＩＧＢＴ（insulated gate bipolar transistor）等を用いることができる。本実施形態では、図２に示されるように、スイッチング素子としてＦＥＴ１１が用いられる。
インバータ回路１０は、図２に示されるように直流電源の正極に接続される正電源ラインＰと、直流電源の負極に接続される負電源ラインＮ（例えば接地電位）との間に設けられる。正電源ラインＰと負電源ラインＮとの間には、ハイサイドのＦＥＴ１１ＨとローサイドのＦＥＴ１１Ｌとが直列に接続されたアーム部１２が、３組（１２Ａ、１２Ｂ、１２Ｃ）設けられる。すなわち、夫々のアーム部１２Ａ、１２Ｂ、１２Ｃは、正電源ラインＰと負電源ラインＮとの間で並列に接続される。本実施形態では、ハイサイドのＦＥＴ１１ＨはＰ型ＦＥＴが用いられ、ローサイドのＦＥＴ１１ＬはＮ型ＦＥＴが用いられる。
このようなインバータ回路１０は回転電機のＵ相、Ｖ相、Ｗ相に対応するステータコイルの夫々に通電するのに利用される。具体的には、アーム部１２ＡにおけるハイサイドのＦＥＴ１１ＨとローサイドのＦＥＴ１１Ｌとの中点が回転電機のＵ相のステータコイルに接続される。また、アーム部１２ＢにおけるハイサイドのＦＥＴ１１ＨとローサイドのＦＥＴ１１Ｌとの中点が回転電機のＶ相のステータコイルに接続される。更に、アーム部１２ＣにおけるハイサイドのＦＥＴ１１ＨとローサイドのＦＥＴ１１Ｌとの中点が回転電機のＷ相のステータコイルに接続される。
各アーム部１２Ａ、１２Ｂ、１２ＣのハイサイドのＦＥＴ１１Ｈのソース端子Ｓは正電源ラインＰに接続され、ドレイン端子Ｄは夫々のアーム部１２Ａ、１２Ｂ、１２ＣのローサイドのＦＥＴ１１Ｌのドレイン端子Ｄに接続される。また、各アーム部１２Ａ、１２Ｂ、１２ＣのローサイドのＦＥＴ１１Ｌのソース端子Ｓは、負電源ラインＮに接続される。図２には図示しないが、各ＦＥＴ１１のソース端子Ｓ及びドレイン端子Ｄの間にはダイオードが設けられる。このダイオードは、ハイサイドのＦＥＴ１１Ｈにおいてはカソード端子がソース端子Ｓに接続され、アノード端子がドレイン端子Ｄに接続される。一方、ローサイドのＦＥＴ１１Ｌにおいてはカソード端子がドレイン端子Ｄに接続され、アノード端子がソース端子Ｓに接続される。
ここで、同一のアーム部１２においてハイサイドのＦＥＴ１１ＨとローサイドのＦＥＴ１１Ｌとが同時にオン状態（導通状態）となると、正電源ラインＰと負電源ラインＮとが短絡状態となるので、ＦＥＴ１１ＨとＦＥＴ１１Ｌとは相補的にオン状態となるように制御される。このような制御は、ＦＥＴ１１ＨとＦＥＴ１１Ｌとの夫々のゲート端子Ｇに制御信号が入力され実現される。
次に、このようなＦＥＴ１１の部品配置について図３を用いて説明する。図３（ａ）は、図１のIIIa−IIIa線における断面図である。半導体装置１は、異形条リードフレーム２０と、チップ搭載部３０と、中継部４０と、接続端子５０と、モールド部６０とを備えて構成される。
異形条リードフレーム２０は、第１方向の中央部に当該第１方向と直交する第２方向に沿って所定の幅を有して形成された肉厚部２１と、当該肉厚部２１の第１方向両外側に肉厚部２１よりも薄い肉薄部２２とを有する。第１方向とは、図３（ａ）においてリード端子３が延出する方向に相当し、図３（ａ）におけるＹ方向にあたる。このため、第１方向の中央部とは、Ｙ方向の中央部に相当する。第１方向と直交する第２方向とは、Ｙ方向と直交するＸ方向が相当する。所定の幅とは、予め設定されている幅であり、半導体装置１毎に変更することが可能である。したがって、肉厚部２１は異形条リードフレーム２０のうち、Ｙ方向の中央部に当該Ｙ方向と直交するＸ方向に沿って形成される。
肉厚部２１の第１方向両外側とは、肉厚部２１のＹ方向に沿った両方の外側である。したがって、肉薄部２２は、肉厚部２１をＹ方向に沿って挟持するように構成される。また、肉薄部２２の厚さは、肉厚部２１よりも薄く形成される。このため、肉厚部２１は肉薄部２２よりも厚さが厚く形成される。したがって、異形条リードフレーム２０は、Ｙ方向に板厚の厚い部分と薄い部分を有するすじ状の条材として構成される。このような異形条リードフレーム２０は、例えば銅や銅合金を圧延して作られる。
チップ搭載部３０は、肉厚部２１に形成され、半導体チップ３１が搭載される。肉厚部２１は上述のように異形条リードフレーム２０におけるＹ方向中央部に形成されたＹ方向外側の肉薄部２２よりも厚さが厚い領域である。半導体チップ３１は、半導体ウエハに作製された複数のＦＥＴ１１を、１片のＦＥＴ１１毎にダイシングされた状態のものである。このような半導体ウエハからダイシングされたＦＥＴ１１が、異形条リードフレーム２０のうち肉厚部２１に搭載される。ここで、チップ搭載部３０は、異形条リードフレーム２０と同じ材料で形成されている。夫々のＦＥＴ１１は裏面にドレイン端子Ｄが露出して形成される。ＦＥＴ１１は、ドレイン端子Ｄがチップ搭載部３０の側を向くようにチップ搭載部３０に載置され、チップ搭載部３０と電気的に接続される。本実施形態では、異形条リードフレーム２０にはチップ搭載部３０が３つ形成され、アーム部１２Ａ、１２Ｂ、１２Ｃの夫々のハイサイドのＦＥＴ１１ＨとローサイドのＦＥＴ１１Ｌとが、対をなして各チップ搭載部３０に搭載される。
また、本実施形態では、チップ搭載部３０は図３（ａ）に示されるように、平面視がコの字状に配置される。平面視がコの字状とは、異形条リードフレーム２０を上方から見て、チップ搭載部３０がカタカナの「コ」のような形状で配置されていることを意味する。
中継部４０は、肉厚部２１にチップ搭載部３０と分離して形成され、半導体チップ３１が有する接続部３２とリード線３３により接続される。中継部４０はチップ搭載部３０と同様に異形条リードフレーム２０のうちの肉厚部２１に形成される。チップ搭載部３０と分離して形成されるとは、図３（ａ）に示されるように異形条リードフレーム２０をＺ方向に見て、中継部４０とチップ搭載部３０とが別体の島のように形成されていることをいう。本実施形態では、中継部４０は異形条リードフレーム２０に２つ形成される。
半導体チップ３１が有する接続部３２とは、ＦＥＴ１１が有する３つの端子のうち、ＦＥＴ１１の裏面に露出して形成された端子以外の２つの端子である。本実施形態では、ＦＥＴ１１のゲート端子Ｇ及びソース端子Ｓが相当する。リード線３３とは、公知のワイヤボンディングに用いられるワイヤである。２つの中継部４０のうち、一方の中継部４０Ａには、ハイサイドのＦＥＴ１１Ｈのソース端子Ｓがワイヤボンディングによりリード線３３で電気的に接続され、他方の中継部４０Ｂには、ローサイドのＦＥＴ１１Ｌのソース端子Ｓがワイヤボンディングによりリード線３３で電気的に接続される。したがって、夫々の中継部４０は、ＦＥＴ１１に接続される正電源ラインＰと負電源ラインＮとを中継することになる。すなわち、ＦＥＴ１１は中継部４０を介して正電源ラインＰと負電源ラインＮとに接続されることになる。
また、本実施形態では、中継部４０は図３（ａ）に示されるように、チップ搭載部３０のコの字状の開口部の開口幅方向沿って延出して形成される。コの字状の開口部とは、コの字状に複数のチップ搭載部３０が配置された領域の中央部を中心にして周囲を見渡した場合に、チップ搭載部３０が配置されていない部分である。開口部の開口幅方向とは、チップ搭載部３０が配置されていない部分の間隔方向にあたる。したがって、中継部４０はこのようなコの字状に配置されたチップ搭載部３０の開口部の間隔方向に沿って形成される。なお、中継部４０は、このようなコの字の間隔方向に沿って棒状に形成しても良いし、更にコの字状に形成しても良い。
接続端子５０は、肉薄部２２に形成され、中継部４０に接続される。肉薄部２２とは異形条リードフレーム２０のうち、肉厚部２１を挟持するように肉厚部２１のＹ方向の外側に設けられた肉厚部２１よりも厚さが薄い部位である。このため、接続端子５０は、肉厚部２１よりも厚さが薄く形成される。この接続端子５０は、上述のリード端子３の一部を構成する。
また、チップ搭載部３０からも接続端子５０が上述の中継部４０に接続されている接続端子５０と同じ方向に延出して設けられる。しかしながら、チップ搭載部３０から延出する接続端子５０は中継部４０を介することなく構成される。このようなチップ搭載部３０から延出する接続端子５０も肉薄部２２に設けられる。
更に、ＦＥＴ１１の夫々のゲート端子Ｇは肉薄部２２の所定の部位にワイヤボンディングによりリード線３３で接続される。所定の部位とは、特に場所が限定されるわけではなく、各半導体チップ３１の配置に応じて変更可能であることを意味する。このようなゲート端子Ｇとワイヤボンディングされた部位からも、上述のチップ搭載部３０から延出する接続端子５０と同じ方向に延出して接続端子５０が延出して設けられる。したがって、これらの接続端子５０は、上述のリード端子３に相当する。
ここで、上述の肉厚部２１は肉厚が一様に構成される。肉厚が一様とは、肉厚部２１が当該肉厚部２１の面内で厚さが一定に構成されており、偏肉がないことを意味する。チップ搭載部３０は、異形条リードフレーム２０を第１方向及び第２方向に直交する第３方向における半導体チップ３１が搭載される側から見て、チップ搭載部３０は中継部４０よりも第３方向に沿った遠い側に配置されている。上述のように第１方向とは図３（ａ）におけるＹ方向であり、第２方向とはＸ方向である。このため、第１方向及び第２方向に直交する第３方向とは、Ｘ方向及びＹ方向に直交するＺ方向が相当する。このため、異形条リードフレーム２０を第３方向における半導体チップ３１が搭載される側から見てとは、異形条リードフレーム２０を半導体チップ３１が搭載される面の上方から見ることを意味する。したがって、チップ搭載部３０は、図３（ａ）のIIIb−IIIb線の断面図である図３（ｂ）に示されるように、異形条リードフレーム２０を半導体チップ３１が搭載される面の上方から見て、手前側に中継部４０があり、離れた側にチップ搭載部３０が位置するように形成される。このため、図４に示されるようにモールド部６０からチップ搭載部３０の裏面を露出させることが可能となる。
ここで、チップ搭載部３０の裏面の外縁部に公知のハーフエッジを形成しておくと好適である。このようなハーフエッジにより、図４に示されるようにチップ搭載部３０の裏面を全領域に亘って露出させることが可能となる。
このような肉厚部２１と肉薄部２２とが樹脂で覆われる。このような覆った樹脂がモールド部６０に相当する。
ここで、本実施形態では、各中継部４０に２本の接続端子５０が接続して設けられる。本実施形態では、半導体装置１はＤＩＰ部品で形成される。したがって、２本の接続端子５０を含むリード端子３は、モールド部６０が有する所定の同一側面において露出して設けられる。すなわち、リード端子３は、モールド部６０の所定の同一側面から延出して設けられる。
また、本実施形態では、異形条リードフレーム２０における肉厚部２１の第２方向外側に、異形条リードフレーム２０を外部に設けられた装置に固定する固定部７０が形成されている。第２方向とはＸ方向である。外部に設けられた装置とは、例えば半導体装置１が搭載されるユニットの筐体である。固定部７０は、モールド部６０からＸ方向に突出して設けられ、所定の形状の孔部７１が形成されている。したがって、半導体装置１は、異形条リードフレーム２０の肉厚部２１のＸ方向外側に突出して設けられた固定部７０に形成された孔部７１を介して、例えば半導体装置１が搭載されるユニットの筐体にネジで締結固定することが可能となる。もちろん、孔部７１は、所定の形状に切り欠いた切欠部であっても良い。
また、本実施形態では、肉厚部２１に、チップ搭載部３０及び中継部４０と絶縁された接地用端子８０が形成されている。チップ搭載部３０及び中継部４０と絶縁されているとは、接地用端子８０が図３（ａ）に示されるようにチップ搭載部３０及び中継部４０の双方に対して分離され、島状に形成されていることを意味する。このような接地用端子８０は、リード端子３が設けられたモールド部６０の同一面から延出して設けられ、モールド部６０内において、上述の固定部７０と電気的に接続することが可能である。これにより、上述の固定部７０が締結固定される筐体を接地しておくことにより、半導体装置１が実装される基板に設けられた接地端子を当該半導体装置１を介して設置することが可能となる。また、スイッチング素子として機能するＦＥＴ１１をＸ方向から接地端子で挟持する構成とすることができるので、ＦＥＴ１１のスイッチングノイズに起因する半導体装置１の周囲の部品に対する影響を低減することが可能となる。
また、本実施形態では、肉厚部２１の第１方向両外側に接続端子５０の抜け防止を行うアンカー部９０が形成される。第１方向とはＹ方向である。アンカー部９０とは、接続端子５０が延出する方向に引っ張られた際に抜けを防止する抜け止め機構として機能する部位であり、リード端子３のうち、Ｘ方向の幅よりも幅広になっている幅広部である。このようなアンカー部９０は肉薄部２２に形成される。これにより、リード端子３のＹ方向への抜け強度を高めることができるので、半導体装置１の信頼性を向上することが可能となる。
〔その他の実施形態〕
上記実施形態では、半導体装置１にインバータ回路１０が内包されるとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。半導体装置１には、インバータ回路１０以外の回路を内包することも可能であるし、１つの半導体チップ３１のみを内包する構成とすることも可能である。
上記実施形態では、インバータ回路１０を構成するハイサイドのＦＥＴ１１ＨはＰ型ＦＥＴが用いられ、ローサイドのＦＥＴＬはＮ型ＦＥＴが用いられるとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。ハイサイドのＦＥＴ１１Ｈ及びローサイドのＦＥＴ１１ＬをＰ型ＦＥＴで構成することも可能であるし、ハイサイドのＦＥＴ１１Ｈ及びローサイドのＦＥＴ１１ＬをＮ型ＦＥＴで構成することも可能である。更には、ハイサイドのＦＥＴ１１ＨをＮ型ＦＥＴで構成し、ローサイドのＦＥＴ１１ＬをＰ型ＦＥＴで構成することも可能である。
上記実施形態では、肉厚部２１の肉厚（厚さ）が一様であるとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。肉厚部２１は、各部で厚さを変更して構成することも可能である。
上記実施形態では、チップ搭載部３０が異形条リードフレーム２０を第３方向における半導体チップ３１が搭載される側から見て、チップ搭載部３０は中継部４０よりも第３方向に沿った遠い側に配置されているとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。チップ搭載部３０と中継部４０との第３方向の位置を同じにして設けることも可能である。
上記実施形態では、チップ搭載部３０に設けられる接続端子５０が２本であるとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものはない。チップ搭載部３０が接続端子５０を１つのみ設けるように構成することも可能である。
上記実施形態では、２本の接続端子５０が、モールド部６０が有する所定の同一側面において露出されているとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。２本の接続端子５０が、夫々、モールド部６０が有する異なる面において露出されているように構成することも可能である。
上記実施形態では、２本の接続端子５０がＸ方向に沿って延出して設けられているとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。２本の接続端子５０の一方がモールド部６０の側面に沿って切断されるように構成することも可能である。すなわち、２本の接続端子５０のうちの１つだけがモールド部６０から延出して設けられる。このような構成とすれば、半導体装置１が実装される基板にリード端子３を挿通するスルーホールの数を減らすことができる。
上記実施形態では、異形条リードフレーム２０における肉厚部２１のＸ方向外側に固定部７０が形成されているとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。固定部７０を設けずに半導体装置１を構成することも可能であるし、肉厚部２１のＸ方向の両外側のうちの一方にのみ、固定部７０を設けることも可能である。
上記実施形態では、肉厚部２１に、チップ搭載部３０及び中継部４０と絶縁された接地用端子８０が形成されているとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。半導体装置１に接地用端子８０を設けずに構成することも当然に可能である。
上記実施形態では、アンカー部９０がリード端子３のＸ方向の幅よりも幅広部で構成されているとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。アンカー部９０をリード端子３と同じ幅で形成し、例えば、Ｙ方向に対して非平行となるように折り曲げた折曲部により構成することも可能である。
上記実施形態では、肉厚部２１のＹ方向両外側にアンカー部９０が形成されているとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。半導体装置１がアンカー部９０を設けずに構成することも可能である。
上記実施形態では、チップ搭載部３０は平面視がコの字状に配置されているとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。すなわち、チップ搭載部３０は平面視がコの字状以外の形状で配置することも可能である。
上記実施形態では、中継部４０はチップ搭載部３０のコの字状の開口部の開口幅方向に沿って延出して形成されているとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。中継部４０はチップ搭載部３０のコの字状の開口部の開口幅方向に沿わずに形成することも可能である。
本発明は、リードフレームに半導体チップが搭載された半導体装置に用いることが可能である。
１：半導体装置
２０：異形条リードフレーム
２１：肉厚部
２２：肉薄部
３０：チップ搭載部
３１：半導体チップ
３２：接続部
３３：リード線
４０：中継部
５０：接続端子
６０：モールド部
７０：固定部
８０：接地用端子
９０：アンカー部

Claims (9)

  1. 肉厚部と前記肉厚部よりも薄い肉薄部とを有する異形条リードフレームと、
    半導体チップが搭載されるチップ搭載部と、
    前記半導体チップが有する接続部とリード線により接続される中継部と、
    前記中継部に接続された接続端子と、を備え、
    前記異形条リードフレームは、当該異形条リードフレームにおける第１方向の中央部に前記第１方向と直交する第２方向に沿って所定の幅を有して前記肉厚部が形成され、前記肉厚部の前記第１方向両外側に前記肉薄部が形成され、
    前記チップ搭載部は、前記肉厚部に形成され、
    前記中継部は、前記肉厚部に前記チップ搭載部と分離して形成され、
    前記接続端子は、前記肉薄部に形成されている半導体装置。
  2. 前記肉厚部の肉厚が一様であり、前記異形条リードフレームを前記第１方向及び前記第２方向に直交する第３方向における前記半導体チップが搭載される側から見て、前記チップ搭載部は前記中継部よりも前記第３方向に沿った遠い側に配置されている請求項１に記載の半導体装置。
  3. 前記チップ搭載部は平面視がコの字状に配置されている請求項１又は２に記載の半導体装置。
  4. 前記中継部は、前記コの字状の開口部の開口幅方向に沿って延出して形成されている請求項３に記載の半導体装置。
  5. 前記接続端子は前記中継部に２本接続され、
    前記肉厚部と前記肉薄部とがモールド部で覆われ、
    前記モールド部が有する所定の同一側面において、前記２本の接続端子が露出されている請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記２本の接続端子の一方が、前記モールド部の側面に沿って切断されている請求項５に記載の半導体装置。
  7. 前記異形条リードフレームにおける前記肉厚部の前記第２方向外側に、前記異形条リードフレームを外部に設けられた装置に固定する固定部が形成されている請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記肉厚部に、前記チップ搭載部及び前記中継部と絶縁された接地用端子が形成されている請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記肉厚部の前記第１方向両外側に前記接続端子の抜け防止を行うアンカー部が形成されている請求項１から８のいずれか一項に記載の半導体装置。
JP2013232417A 2013-11-08 2013-11-08 半導体装置 Withdrawn JP2015095486A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013232417A JP2015095486A (ja) 2013-11-08 2013-11-08 半導体装置
US15/034,688 US20160293530A1 (en) 2013-11-08 2014-10-21 Semiconductor device
PCT/JP2014/077956 WO2015068565A1 (ja) 2013-11-08 2014-10-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013232417A JP2015095486A (ja) 2013-11-08 2013-11-08 半導体装置

Publications (1)

Publication Number Publication Date
JP2015095486A true JP2015095486A (ja) 2015-05-18

Family

ID=53041348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013232417A Withdrawn JP2015095486A (ja) 2013-11-08 2013-11-08 半導体装置

Country Status (3)

Country Link
US (1) US20160293530A1 (ja)
JP (1) JP2015095486A (ja)
WO (1) WO2015068565A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017188517A (ja) * 2016-04-04 2017-10-12 三菱電機株式会社 電力半導体装置
DE102017212641A1 (de) 2016-07-28 2018-02-01 Mitsubishi Electric Corporation Halbleitervorrichtung
JP2018046200A (ja) * 2016-09-15 2018-03-22 アイシン精機株式会社 素子ユニット
DE112017003773T5 (de) 2016-07-28 2019-04-18 Kabushiki Kaisha Tokai Rika Denki Seisakusho Verfahren zum Herstellen einer Halbleitervorrichtung
JP2019161147A (ja) * 2018-03-16 2019-09-19 三菱電機株式会社 樹脂封止型半導体装置
JP2019216237A (ja) * 2018-05-22 2019-12-19 株式会社村田製作所 混合信号マルチチップｍｅｍｓデバイスパッケージにおけるクロストークの低減
WO2020026397A1 (ja) * 2018-08-02 2020-02-06 三菱電機株式会社 半導体モジュール
WO2023171343A1 (ja) * 2022-03-07 2023-09-14 ローム株式会社 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230335474A1 (en) * 2022-04-18 2023-10-19 Alpha And Omega Semiconductor International Lp Semiconductor power module package having lead frame anchored bars

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513642A (ja) * 1991-06-28 1993-01-22 Mitsubishi Electric Corp 半導体装置
JPH05206365A (ja) * 1992-01-30 1993-08-13 Fuji Electric Co Ltd 半導体装置およびその組立用リードフレーム
US5592020A (en) * 1993-04-16 1997-01-07 Kabushiki Kaisha Toshiba Semiconductor device with smaller package having leads with alternating offset projections
JPH0964384A (ja) * 1995-08-25 1997-03-07 Shinko Electric Ind Co Ltd 光半導体装置用フィルムと光半導体装置用アタッチメント
US6215174B1 (en) * 1997-01-20 2001-04-10 Matsushita Electronics Corporation Lead frame, mold for producing a resin-sealed semiconductor device, resin-sealed semiconductor device using such a lead frame
US6020636A (en) * 1997-10-24 2000-02-01 Eni Technologies, Inc. Kilowatt power transistor
US8044418B2 (en) * 2006-07-13 2011-10-25 Cree, Inc. Leadframe-based packages for solid state light emitting devices
JP5091532B2 (ja) * 2007-04-15 2012-12-05 日本インター株式会社 半導体装置およびその製造方法ならびに製造装置
US8097934B1 (en) * 2007-09-27 2012-01-17 National Semiconductor Corporation Delamination resistant device package having low moisture sensitivity
JP2009224529A (ja) * 2008-03-17 2009-10-01 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2010258200A (ja) * 2009-04-24 2010-11-11 Panasonic Corp 半導体装置およびその製造方法
JP5383611B2 (ja) * 2010-01-29 2014-01-08 株式会社東芝 Ｌｅｄパッケージ
JP5623622B2 (ja) * 2011-03-09 2014-11-12 パナソニック株式会社 半導体装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017188517A (ja) * 2016-04-04 2017-10-12 三菱電機株式会社 電力半導体装置
US10192811B2 (en) 2016-04-04 2019-01-29 Mitsubishi Electric Corporation Power semiconductor device
DE102017212641A1 (de) 2016-07-28 2018-02-01 Mitsubishi Electric Corporation Halbleitervorrichtung
DE112017003773T5 (de) 2016-07-28 2019-04-18 Kabushiki Kaisha Tokai Rika Denki Seisakusho Verfahren zum Herstellen einer Halbleitervorrichtung
JP2018046200A (ja) * 2016-09-15 2018-03-22 アイシン精機株式会社 素子ユニット
JP2019161147A (ja) * 2018-03-16 2019-09-19 三菱電機株式会社 樹脂封止型半導体装置
JP2019216237A (ja) * 2018-05-22 2019-12-19 株式会社村田製作所 混合信号マルチチップｍｅｍｓデバイスパッケージにおけるクロストークの低減
WO2020026397A1 (ja) * 2018-08-02 2020-02-06 三菱電機株式会社 半導体モジュール
CN112514058A (zh) * 2018-08-02 2021-03-16 三菱电机株式会社 半导体模块
JPWO2020026397A1 (ja) * 2018-08-02 2021-04-30 三菱電機株式会社 半導体モジュール
JP7019822B2 (ja) 2018-08-02 2022-02-15 三菱電機株式会社 半導体モジュール
US11410911B2 (en) 2018-08-02 2022-08-09 Mitsubishi Electric Corporation Semiconductor module
CN112514058B (zh) * 2018-08-02 2024-04-09 三菱电机株式会社 半导体模块
WO2023171343A1 (ja) * 2022-03-07 2023-09-14 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
WO2015068565A1 (ja) 2015-05-14
US20160293530A1 (en) 2016-10-06

Similar Documents

Publication Publication Date Title
WO2015068565A1 (ja) 半導体装置
US11901340B2 (en) Semiconductor power module
JP6160780B2 (ja) ３レベル電力変換装置
US10027094B2 (en) Power module, power converter and drive arrangement with a power module
US9502946B2 (en) Inverter module having trapezoidal shape for conversion of DC power to AC power
US9196561B2 (en) Semiconductor device to be attached to heat radiation member
US9640470B2 (en) Semiconductor module
JP3941266B2 (ja) 半導体パワーモジュール
JP4064741B2 (ja) 半導体装置
JP5968542B2 (ja) パワーモジュール
TWI729037B (zh) 電馬達用的功率模組
JP2013157346A (ja) 半導体装置
JP6255116B1 (ja) 半導体装置
JP6136659B2 (ja) 半導体モジュール
JP3922698B2 (ja) 半導体装置
JP2021090328A (ja) インバータ制御装置
JP6136660B2 (ja) 半導体モジュール
JP2013187266A (ja) リードフレーム及び半導体モジュール
US20180218959A1 (en) Semiconductor device
JP2020102524A (ja) スイッチング素子ユニット
JP2015012266A (ja) 半導体モジュール
JP2014049576A (ja) パワー半導体モジュールおよびインバータ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161011

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20170802