JP2017534187A - デュアルゲート構造の低温多結晶シリコン薄膜トランジスタ及びその製造方法 - Google Patents

デュアルゲート構造の低温多結晶シリコン薄膜トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP2017534187A
JP2017534187A JP2017543859A JP2017543859A JP2017534187A JP 2017534187 A JP2017534187 A JP 2017534187A JP 2017543859 A JP2017543859 A JP 2017543859A JP 2017543859 A JP2017543859 A JP 2017543859A JP 2017534187 A JP2017534187 A JP 2017534187A
Authority
JP
Japan
Prior art keywords
layer
patterned
polycrystalline silicon
type
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017543859A
Other languages
English (en)
Other versions
JP6513210B2 (ja
Inventor
王笑笑
蕭祥志
杜鵬
蘇長義
徐洪遠
孫博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of JP2017534187A publication Critical patent/JP2017534187A/ja
Application granted granted Critical
Publication of JP6513210B2 publication Critical patent/JP6513210B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本発明は、デュアルゲート構造の低温多結晶シリコン薄膜トランジスタ、及びデュアルゲート構造の低温多結晶シリコン薄膜トランジスタの製造方法を開示する。基板と、前記基板上のバリア層内に位置し、ボトムゲートを構成する少なくとも1つのパターニングされたアモルファスシリコン層と、前記バリア層に位置するN型金属酸化物半導体と、前記バリア層に位置するP型金属酸化物半導体とを含み、前記N型金属酸化物半導体は、パターニングされたゲート電極層と、前記少なくとも1つのパターニングされたアモルファスシリコン層に形成される前記ボトムゲートと結合してデュアルゲート構造を形成することにより、電流-電圧(I-V)特性をより安定させ、ブレークオーバ電流を改善し、駆動能力を向上させ、消費電力を低減し、製品の歩留まりを向上させる。

Description

本発明は液晶生産の技術分野、特にデュアルゲート(dual gate)構造の低温多結晶シリコン薄膜トランジスタ(LTPS TFT)、及びその製造方法に関する。
低温多結晶シリコン薄膜トランジスタ(LTPS TFT)技術は、日々成熟してきており、アモルファスシリコン(Amorphous silicon、a-si)及び酸化物(oxide)に比べて、より高いキャリア移動度を有し、ディスプレイの駆動能力を向上させ、消費電力を低減することができるという利点を有する。低温多結晶シリコン薄膜トランジスタ(LTPS TFT)の製造プロセスにより、相補型金属酸化物半導体（Complementary Metal Oxide Semicondutor、 CMOS）回路を製造することもでき、CMOS構造をゲートオンアレイ(gate driver on array、GOA)技術に応用することにより、ゲートオンアレイ(GOA)回路の信頼度を向上させることができる。CMOSの製造プロセスにおいて、N型金属酸化物半導体(NMOS)における、薄くドープしたドレイン(lightly doped drain、LDD)のドーピング(doping)は、単一のマスク(mask)で行ってもよく、ゲートをウェットエッチング(gate over wet etching)した後ドーピング(doping)してもよい。後者は、マスク(mask)を省略できるが、歩留まりの問題がある。
現在主流となっている低温多結晶シリコン薄膜トランジスタ(LTPS TFT)の構造は、トップゲート構造(top gate structure)であり、LCD表示に用いられる時に、遮光層がないため、チャンネルに光リーク電流が発生する場合がある。
本発明の1つの目的は、従来技術においてLCD表示の際に、遮光層(shileding layer)がないから、チャンネルに光リーク電流が発生するという問題を解決するために、デュアルゲート構造の低温多結晶シリコン薄膜トランジスタ及びその製造方法を提供することである。
本発明は、パターニングされたゲート電極層をトップゲート(top gate)とし、パターニングされたアモルファスシリコン層をボトムゲート(bottom gate)として、デュアルゲート(dual gate)構造の低温多結晶シリコン薄膜トランジスタ(LTPS TFT)を形成するものである。
本発明の目的は、デュアルゲート構造の低温多結晶シリコン薄膜トランジスタを提供することにより、電流-電圧(I-V)特性をより安定させ、ブレークオーバ電流を改善し、駆動能力を向上させ、消費電力を低減することである。さらに、本発明は、ゲートのウェットエッチング(gate over wet etching)工程を省略するため、歩留まりが高まる。
前記の問題を解決するために、本発明の好適な実施例は、基板と、少なくとも1つのパターニングされたアモルファスシリコン層と、N型金属酸化物半導体と、P型金属酸化物半導体とを含むデュアルゲート構造の低温多結晶シリコン薄膜トランジスタを提供する。前記少なくとも1つのパターニングされたアモルファスシリコン層は、前記基板上のバリア層内に位置し、前記少なくとも1つのパターニングされたアモルファスシリコン層がボトムゲートを構成し、前記N型金属酸化物半導体は前記バリア層に位置し、及び前記P型金属酸化物半導体は前記バリア層に位置し、ここで、前記N型金属酸化物半導体は、パターニングされたゲート電極層をトップゲートとして、前記少なくとも1つのパターニングされたアモルファスシリコン層で構成する前記ボトムゲートと結合してデュアルゲート構造を形成する。
前記N型金属酸化物半導体は、第1のパターニングされた多結晶シリコン層と、内側がそれぞれ前記第1のパターニングされた多結晶シリコン層の2つの外側に接続される2つのN-型層と、それぞれ前記N-型層の2つの外側に接続される2つのN+型層と、前記第1のパターニングされた多結晶シリコン層、前記2つのN-型層、前記2つのN+型層及び前記バリア層に位置するゲート絶縁層とを有する。
前記P型金属酸化物半導体は、第2のパターニングされた多結晶シリコン層と、それぞれ前記第2のパターニングされた多結晶シリコン層の2つの外側に接続される二つのP+型層と、前記第2のパターニングされた多結晶シリコン層、及び前記2つのP+型層に位置するゲート絶縁層とを有する。
前記ゲート絶縁層が前記N型金属酸化物半導体の前記パターニングされたゲート電極層と前記第1のパターニングされた多結晶シリコン層とを絶縁して分離することにより、前記第1のパターニングされた多結晶シリコン層にNチャネルを形成させる。
前記P型金属酸化物半導体はパターニングされたゲート電極層を有し、前記ゲート絶縁層が前記P型金属酸化物半導体の前記パターニングされたゲート電極層と前記第2のパターニングされた多結晶シリコン層とを絶縁して分離することにより、前記第2のパターニングされた多結晶シリコン層にPチャネルを形成させる。
本発明のデュアルゲート構造の低温多結晶シリコン薄膜トランジスタは、前記パターニングされたゲート電極層及び前記ゲート絶縁層に位置する内側誘電体層と、前記内側誘電体層及び前記ゲート絶縁層に穿設されている複数のビアホールとをさらに含む。複数のパターニングされたソース/ドレイン電極は、それぞれ前記ビアホールを介して、前記P型金属酸化物半導体の前記P+型層、及び前記N型金属酸化物半導体の前記N+型層に接続される。前記パターニングされたゲート電極層は第1の金属からなり、垂直延伸部を有し、前記垂直延伸部は、前記接続チャネルにより前記第1のパターニングされたアモルファスシリコン層に接続された前記N+型層に接続され、デュアルゲート構造の薄膜トランジスタを形成する。
前記問題を解決するために、本発明の別の適な実施例は、基板上に複数のパターニングされたアモルファスシリコン層を形成するステップと、前記パターニングされたアモルファスシリコン層にバリア層を形成するステップと、前記バリア層に第1のパターニングされた多結晶シリコン層及び第2のパターニングされた多結晶シリコン層を形成するするステップと、前記第2のパターニングされた多結晶シリコン層の上面及び側面に第1のフォトレジスト層を塗布するステップと、前記第1のパターニングされた多結晶シリコン層をドーピングして、Nチャネルを形成するステップと、前記第2のパターニングされた多結晶シリコン層での前記第1のフォトレジスト層を除去するステップと、形成されたNチャネルの前記第1のパターニングされた多結晶シリコン層及び前記第2のパターニングされた多結晶シリコン層にゲート絶縁層を形成するステップと、前記ゲート絶縁層に第2のフォトレジスト層を形成し、前記第2のパターニングされた多結晶シリコン層にP+型層ドーピングを行うステップと、前記ゲート絶縁層での第2のフォトレジスト層を除去し、前記ゲート絶縁層に第3のフォトレジスト層を塗布するステップと、露光・現像により、一部の前記第3のフォトレジスト層、一部の前記ゲート絶縁層及び一部の前記バリア層を取り外すことにより、複数の接続チャネルを形成するステップと、前記複数の接続チャネルにより、前記パターニングされたアモルファスシリコン層の露出部分及び前記第1のパターニングされた多結晶シリコン層の露出部分をアッシングし、それぞれN+型層ドーピングを行うステップと、前記ゲート絶縁層に複数のパターニングされたゲート電極層を形成するステップと、前記複数のパターニングされたゲート電極層を第2の遮光層とし、前記第1のパターニングされた多結晶シリコン層及び前記第2のパターニングされた多結晶シリコン層に、それぞれN-型層ドーピングを行い、ここで、前記第1のパターニングされた多結晶シリコン層に対応するパターニングされたゲート電極層は前記パターニングされたアモルファスシリコン層の前記N+型層に接続して、デュアルゲート構造を形成するステップと、前記複数のパターニングされたゲート電極層及び前記ゲート絶縁層に内側誘電体層を形成するステップと、複数の前記内側誘電体層及び前記ゲート絶縁層を通過するビアホールを形成するステップと、前記複数のビアホールを介して複数のパターニングされたソース/ドレイン電極を形成し、前記複数のパターニングされたソース/ドレイン電極は、それぞれ前記第2のパターニングされた多結晶シリコン層の前記P+型層に接続してP型金属酸化物半導体を形成し、且つ前記第1のパターニングされた多結晶シリコン層の前記N+型層に接続してN型金属酸化物半導体を形成するステップと、を含むデュアルゲート構造の低温多結晶シリコン薄膜トランジスタの製造方法を提供する。
本発明は、いずれの技術を用いた表示装置に適応されることができ、特に、中小サイズの表示装置には、本発明を採用するのが特に好適である。本発明によれば、従来の多結晶シリコン薄膜トランジスタ(poly-si TFT)の製造プロセスの代わりに、デュアルゲート薄膜トランジスタ(dual gate TFT)の製造プロセスを使用することにより、充電能力が向上され、装置のサイズを小さくすることができ、画素開口率が増加する。該製造プロセスによるCMOS回路をゲートオンアレイ(GOA)技術に応用することにより、アモルファスシリコン(Amorphous silicon、a-si)の製造プロセスによるゲートオンアレイ(GOA)回路に比べて、回路のデザインを最適化するとともに、回路の依頼性を向上させることができる。
実施例において、アレイ基板にアモルファスシリコン層を形成する模式図である。 実施例において、多結晶シリコン層を形成する模式図である。 実施例において、N型金属酸化物半導体にN型チャネルドーピングを行う模式図である。 実施例において、P型金属酸化物半導体(PMOS)の多結晶シリコン層にP+型層ドーピングを行う模式図である。 実施例において、ハーフトーンマスクにより露光・現像して、前記アモルファスシリコン層の上の前記ゲート絶縁層を露出させる模式図である。 実施例において、多結晶シリコン層及びアモルファスシリコン層での露出部分にN+型層ドーピングを行う模式図である。 実施例において、アモルファスシリコン層に接続されるN+型層を第1の金属層を介して上層のゲート電極層(GE)に接続して、デュアルゲート構造の薄膜トランジスタを形成する模式図である。 実施例において、化学気相成長法により窒化ケイ素及びシリカを成長させ、露光・現像し、ドライエッチングにより除去して、内側誘電体層とゲート絶縁層を通過するビアホールを形成する模式図である。 実施例において、第2の金属層で複数のパターニングされたソース/ドレイン電極を形成し、それぞれ前記ビアホール(via hole)を介して、前記P型金属酸化物半導体の前記P+型層、及び前記N型金属酸化物半導体の前記N+型層に接続する模式図である。
以下の各実施例は、図面を参照して説明され、本発明の実施可能な特定の実施例を例示するものである。
本発明の一実施例は、図9に示すように、基板10と、少なくとも1つのパターニングされたアモルファスシリコン層11(Amorphous silicon、a-si)と、N型金属酸化物半導体81(NMOS)、及びP型金属酸化物半導体82(PMOS)戸を含むデュアルゲート構造の低温多結晶シリコン薄膜トランジスタである。前記少なくとも1つのパターニングされたアモルファスシリコン層11(Amorphous silicon、 a-si)は、前記基板10上のバリア層20(barrier layer)内に位置し、前記少なくとも1つのパターニングされたアモルファスシリコン層11でボトムゲート(bottom gate)を形成し、前記N型金属酸化物半導体81は、前記バリア層20(barrier layer)上に位置し、且つ前記P型金属酸化物半導体82は、前記バリア層20に位置し、ここで、前記N型金属酸化物半導体81は、パターニングされたゲート電極層17をトップゲート(top gate)として有し、前記少なくとも1つのパターニングされたアモルファスシリコン層11の前記ボトムゲートと結合してデュアルゲート(dual gate)構造を形成する。
前記N型金属酸化物半導体81は、第1のパターニングされた多結晶シリコン層121と、2つのN-型層19と、2つのN+型層18と、ゲート絶縁層16の一部を有する。ここで、前記2つのN-型層19の内側は、それぞれ前記第1のパターニングされた多結晶シリコン層121の外側に接続され、前記2つのN+型層18の内側は、それぞれ前記N-型層19の2つの外側に接続され、前記ゲート絶縁層16は、前記第1のパターニングされた多結晶シリコン層121、前記2つのN-型層19、前記2つのN+型層18、及び前記バリア層20に位置する。
前記P型金属酸化物半導体82は、第2のパターニングされた多結晶シリコン層122と、2つのP+型層14と、前記ゲート絶縁層16の一部とを有する。前記2つのP+型層14は、それぞれ前記第2のパターニングされた多結晶シリコン層122の2つの外側に接続され、前記ゲート絶縁層16は、前記第2のパターニングされた多結晶シリコン層122、前記2つのP+型層14、及び前記バリア層20に位置する。
前記ゲート絶縁層16が前記N型金属酸化物半導体81の前記パターニングされたゲート電極層17と前記第1のパターニングされた多結晶シリコン層121とを絶縁して分離することにより、前記第1のパターニングされた多結晶シリコン層121にNチャネルを形成させる。
前記P型金属酸化物半導体82はパターニングされたゲート電極層17を有し、前記ゲート絶縁層16が前記P型金属酸化物半導体82の前記パターニングされたゲート電極層17と前記第2のパターニングされた多結晶シリコン層122とを絶縁して分離することにより、前記第2のパターニングされた多結晶シリコン層122にPチャネルを形成させる。
図9に示すように、本発明のデュアルゲート構造の低温多結晶シリコン薄膜トランジスタは、内側誘電体層22(inter-level dielectric、ILD)と、複数のビアホール212(via hole)と、複数のパターニングされたソース/ドレイン電極21を、さらに含む。前記内側誘電体層22は、前記パターニングされたゲート電極層17及び前記ゲート絶縁層16に位置し、前記複数のビアホール212は、前記内側誘電体層22及び前記ゲート絶縁層16に穿設され、前記複数のパターニングされたソース/ドレイン電極21は、それぞれ前記ビアホール212を介して、前記P型金属酸化物半導体82の前記P+型層14、及び前記N型金属酸化物半導体81の前記N+型層18に接続される。
前記パターニングされたゲート電極層17は、第1の金属からなり、垂直延伸部172を有し、前記垂直延伸部172は、前記接続チャネル173により前記第1のパターニングされたアモルファスシリコン層121に接続された前記N+型層に接続され、デュアルゲート構造の薄膜トランジスタを形成する。
本発明の別の実施例は、デュアルゲート構造の低温多結晶シリコン薄膜トランジスタの製造方法である。該製造方法は、以下のステップを含む。
図1にステップ1を示す。アレイ基板10にアモルファスシリコン層を形成し、露光・現像により複数のパターニングされたアモルファスシリコン層11を遮光層(shileding layer)として形成する。
図2にステップ2~3を示す。ステップ2において、各前記パターニングされたアモルファスシリコン層11にバリア層20を形成し、ステップ3において、前記バリア層20上に第1のパターニングされた多結晶シリコン層121及び第2のパターニングされた多結晶シリコン層122を形成する。本好適な実施例において、化学気相成長法(CVD)により、窒化ケイ素及びシリカ(例えば、SiNx、SiOx)で各前記パターニングされたアモルファスシリコン層11に前記バリア層20を形成する。前記バリア層20に別のアモルファスシリコン層を形成し、レーザーアニール(excimer laser annealing、ELA)してそれぞれ前記第1のパターニングされた多結晶シリコン層121(poly-Si)及び形成前記第2のパターニングされた多結晶シリコン層122(poly-Si)を形成する。
図3にステップ4~6を示す。ステップ4において、第1のフォトレジスト層151を前記第2のパターニングされた多結晶シリコン層122の上面及び側面に塗布し、ステップ5において、前記第1のパターニングされた多結晶シリコン層121をドーピングしてNチャネルを形成し、ステップ6において、前記第2のパターニングされた多結晶シリコン層122での前記第1のフォトレジスト層151を除去する。
図4にステップ7~8を示す。ステップ7において、形成されたNチャネルの前記第1のパターニングされた多結晶シリコン層121、及び前記第2のパターニングされた多結晶シリコン層122にゲート絶縁層16を形成し、ステップ8において、前記ゲート絶縁層16に第2のフォトレジスト層152を形成し、前記第2のパターニングされた多結晶シリコン層122にP+型層14ドーピングを行う。本好適な実施例において、化学気相成長法(CVD)により窒化ケイ素及びシリカ(例えば、SiNx、SiOx)を成長させ、形成されたNチャネルの前記第1のパターニングされた多結晶シリコン層121、及び前記第2のパターニングされた多結晶シリコン層122に前記ゲート絶縁層16を形成し、さらに、前記ゲート絶縁層16に前記第2のフォトレジスト層152を塗布し、露光・現像により、前記第2のパターニングされた多結晶シリコン層122にP+型層14ドーピング(P+ doping)を行った後、前記第2のフォトレジスト層152を除去する。
図5にステップ9を示す。前記ゲート絶縁層16での第2のフォトレジスト層152を除去し、前記ゲート絶縁層16に第3のフォトレジスト層153を塗布する。さらに、図6にステップ10を示す。露光・現像により一部の前記第3のフォトレジスト層153、一部の前記ゲート絶縁層16、及び一部の前記バリア層20を除去することにより、複数の接続チャネル173を形成する。本好適な実施例において、ハーフトーンマスク(helf tone mask、HTM mask)を採用して、露光・現像により一部の前記第3のフォトレジスト層153、及び前記パターニングされたアモルファスシリコン層11の上の前記ゲート絶縁層16の一部を除去し、さらに前記バリア層20の一部をドライエッチング(dry etching)により除去する。
図7にステップ11を示す。前記複数の接続チャネル173により、それぞれ前記パターニングされたアモルファスシリコン層11の露出部分、及び前記第1のパターニングされた多結晶シリコン層121の露出部分にN+型層18ドーピングを行う。
図8にステップ12~13を示す。ステップ13において、前記第3のフォトレジスト層153を除去し、前記ゲート絶縁層16に複数のパターニングされたゲート電極層17を形成し、ステップ13において、前記複数のパターニングされたゲート電極層17を第2の遮光層として、それぞれ前記第1のパターニングされた多結晶シリコン層121及び前記第2のパターニングされた多結晶シリコン層122にN-型層19ドーピングを行い、前記第1のパターニングされた多結晶シリコン層121に対応するパターニングされたゲート電極層17は、前記パターニングされたアモルファスシリコン層11の前記N+型層18に接続されて、デュアルゲート構造を形成する。本好適な実施例において、物理気相成長法(PVD)により第1の金属層を形成し、露光・現像により前記パターニングされたゲート電極層17を形成し、さらに前記パターニングされたゲート電極層17を別の遮光層として、前記第1のパターニングされた多結晶シリコン層121にN-型層19ドーピング(N- doping)を行い、薄くドープしたドレイン(light doping drain、LDD)構造を形成し、前記パターニングされたアモルファスシリコン層11(ボトムゲートとして)に接続された前記N+型層18は、その上層のパターニングされたゲート電極層17(トップゲートとして)に、前記第1の金属層を介して接続され、デュアルゲート(dual-gate)構造の薄膜トランジスタ(TFT)を形成する。
図9にステップ14~16を示す。ステップ14において、内側誘電体層22を前記複数のパターニングされたゲート電極層17及び前記ゲート絶縁層16に形成し、ステップ15において、複数の前記内側誘電体層22及び前記ゲート絶縁層16を通過するビアホール212を形成し、ステップ16において、前記複数のビアホール212を介してそれぞれ複数のパターニングされたソース/ドレイン電極21を形成し、前記複数のパターニングされたソース/ドレイン電極21は、それぞれ前記第2のパターニングされた多結晶シリコン層122の前記P+型層14に接続してP型金属酸化物半導体82を形成し、且つ前記第1のパターニングされた多結晶シリコン層121の前記N+型層18に接続してN型金属酸化物半導体81を形成する。本好適な実施例において、前記パターニングされたゲート電極層17及び前記ゲート絶縁層16に形成された前記内側誘電体層22は、化学気相成長法(CVD)により窒化ケイ素及びシリカ(例えば、SiNx、SiOx)を成長させ、さらに露光・現像し、ドライエッチングで除去し、前記内側誘電体層22及び前記ゲート絶縁層16を通過する複数のビアホール212を形成する。物理気相成長法(PVD)により第2の金属層を形成し、露光・現像し第2の金属層をエッチングして複数のパターニングされたソース/ドレイン電極21を形成し、前記複数のビアホール212を介してそれぞれ前記P型金属酸化物半導体82の前記P+型層14及び前記N型金属酸化物半導体81の前記N+型層18に接続する。
金属電極とより良好なオーム接触(ohmic contact)を形成するために、前記パターニングされたアモルファスシリコン層11の露出部分にN+型層18ドーピング(N+ doping)を行う。
本発明の構造及び製造方法に係る実施例によれば、パターニングされたアモルファスシリコン層11(Amorphous silicon、 a-si)の作用が増加された。パターニングされたアモルファスシリコン層11は、遮光層(shielding layer)だけでなく、デュアルゲート薄膜トランジスタ(dual-gate TFT)のボトムゲート(bottom gate)として作用できる。ボトムゲート(dual-gate)構造を形成することにより、薄膜トランジスタ装置の信頼性が向上し、ブレークオーバ電流(on-current)が増加し、駆動能力が強くなり、パネルの消費電力が低減される。また、従来の薄くドープ したドレイン(lightly doped drain、LDD)のドーピング(doping)は、単一のマスク(mask)で行ってもよく、ゲートをウェットエッチング(gate over wet etching)した後ドーピング(doping)してもよい。前者は、生産コストが比較的に高いが、後者は歩留まりの問題がある。本発明の構造デザインでは、直接ゲート(GE)を遮光層(shielding layer)としてドレインを薄くドープ(lightly doped drain、 LDD )することにより、前記2つの方法の問題を解消することができる。
上記より、本発明は好ましい実施例により開示されたが、上記の好ましい実施例は本発明を限定するものでなく、本発明の趣旨及び範囲を脱出しない限り、当業者であれば、様々な変更及び修飾を加えることができるため、本発明の保護範囲は、特許請求の範囲に基づくものである。

Claims (10)

  1. 基板と、
    前記基板上のバリア層内に位置し、ボトムゲートを構成する少なくとも1つのパターニングされたアモルファスシリコン層と、
    前記バリア層に位置するN型金属酸化物半導体と、
    前記バリア層に位置するP型金属酸化物半導体と、
    を含み、
    前記N型金属酸化物半導体は、パターニングされたゲート電極層をトップゲートとして有し、前記少なくとも1つのパターニングされたアモルファスシリコン層で構成する前記ボトムゲートと結合してデュアルゲート構造を形成するデュアルゲート構造の低温多結晶シリコン薄膜トランジスタ。
  2. 前記N型金属酸化物半導体は、
    第1のパターニングされた多結晶シリコン層と、
    内側がそれぞれ前記第1のパターニングされた多結晶シリコン層の2つの外側に接続される2つのN-型層と、
    それぞれ前記N-型層の2つの外側に接続される2つのN+型層と、
    前記第1のパターニングされた多結晶シリコン層、前記2つのN-型層、前記2つのN+型層、及び前記バリア層に位置するゲート絶縁層と、
    を有する請求項1に記載のデュアルゲート構造の低温多結晶シリコン薄膜トランジスタ。
  3. 前記P型金属酸化物半導体は、
    第2のパターニングされた多結晶シリコン層と、
    それぞれ前記第2のパターニングされた多結晶シリコン層の2つの外側に接続される2つのP+型層と、
    前記第2のパターニングされた多結晶シリコン層、及び前記2つのP+型層に位置するゲート絶縁層請と、
    を有する求項2に記載のデュアルゲート構造の低温多結晶シリコン薄膜トランジスタ。
  4. 前記ゲート絶縁層が前記N型金属酸化物半導体の前記パターニングされたゲート電極層と前記第1のパターニングされた多結晶シリコン層とを絶縁して分離することにより、前記第1のパターニングされた多結晶シリコン層にNチャネルを形成させる請求項3に記載のデュアルゲート構造の低温多結晶シリコン薄膜トランジスタ。
  5. 前記P型金属酸化物半導体はパターニングされたゲート電極層を有し、前記ゲート絶縁層が前記P型金属酸化物半導体の前記パターニングされたゲート電極層と前記第2のパターニングされた多結晶シリコン層とを絶縁して分離することにより、前記第2のパターニングされた多結晶シリコン層にPチャネルを形成させる請求項4に記載のデュアルゲート構造の低温多結晶シリコン薄膜トランジスタ。
  6. 前記パターニングされたゲート電極層及び前記ゲート絶縁層に位置する内側誘電体層と、
    前記内側誘電体層及び前記ゲート絶縁層に穿設されている複数のビアホールと、
    をさらに含む請求項5に記載のデュアルゲート構造の低温多結晶シリコン薄膜トランジスタ。
  7. それぞれ前記ビアホールを介して、前記P型金属酸化物半導体の前記P+型層、及び前記N型金属酸化物半導体の前記N+型層に接続される複数のパターニングされたソース/ドレイン電極、をさらに含む請求項6に記載のデュアルゲート構造の低温多結晶シリコン薄膜トランジスタ。
  8. 前記パターニングされたゲート電極層は第1の金属からなり、垂直延伸部を有し、前記垂直延伸部は、前記接続チャネルにより前記第1のパターニングされたアモルファスシリコン層に接続された前記N+型層に接続され、デュアルゲート構造の薄膜トランジスタを形成する請求項7に記載のデュアルゲート構造の低温多結晶シリコン薄膜トランジスタ。
  9. 基板上に複数のパターニングされたアモルファスシリコン層を形成するステップと、
    前記パターニングされたアモルファスシリコン層にバリア層を形成するステップと、
    前記バリア層に第1のパターニングされた多結晶シリコン層及び第2のパターニングされた多結晶シリコン層を形成するするステップと、
    前記第2のパターニングされた多結晶シリコン層の上面及び側面に第1のフォトレジスト層を塗布するステップと、
    前記第1のパターニングされた多結晶シリコン層をドーピングして、Nチャネルを形成するステップと、
    前記第2のパターニングされた多結晶シリコン層での前記第1のフォトレジスト層を除去するステップと、
    形成されたNチャネルの前記第1のパターニングされた多結晶シリコン層及び前記第2のパターニングされた多結晶シリコン層にゲート絶縁層を形成するステップと、
    前記ゲート絶縁層に第2のフォトレジスト層を形成し、前記第2のパターニングされた多結晶シリコン層にP+型層ドーピングを行うステップと、
    前記ゲート絶縁層での第2のフォトレジスト層を除去し、前記ゲート絶縁層に第3のフォトレジスト層を塗布するステップと、
    露光・現像により、一部の前記第3のフォトレジスト層、一部の前記ゲート絶縁層及び一部の前記バリア層を取り外すことにより、複数の接続チャネルを形成するステップと、
    前記複数の接続チャネルにより、前記パターニングされたアモルファスシリコン層の露出部分及び前記第1のパターニングされた多結晶シリコン層の露出部分に、それぞれN+型層ドーピングを行うステップと、
    前記ゲート絶縁層に複数のパターニングされたゲート電極層を形成するステップと、
    前記複数のパターニングされたゲート電極層を第2の遮光層とし、前記第1のパターニングされた多結晶シリコン層及び前記第2のパターニングされた多結晶シリコン層に、それぞれN-型層ドーピングを行い、ここで、前記第1のパターニングされた多結晶シリコン層に対応するパターニングされたゲート電極層は前記パターニングされたアモルファスシリコン層の前記N+型層に接続して、デュアルゲート構造を形成するステップと、
    前記複数のパターニングされたゲート電極層及び前記ゲート絶縁層に内側誘電体層を形成するステップと、
    複数の前記内側誘電体層及び前記ゲート絶縁層を通過するビアホールを形成するステップと、
    前記複数のビアホールを介して複数のパターニングされたソース/ドレイン電極を形成し、前記複数のパターニングされたソース/ドレイン電極は、それぞれ前記第2のパターニングされた多結晶シリコン層の前記P+型層に接続してP型金属酸化物半導体を形成し、且つ前記第1のパターニングされた多結晶シリコン層の前記N+型層に接続してN型金属酸化物半導体を形成するステップと、
    を含むデュアルゲート構造の低温多結晶シリコン薄膜トランジスタの製造方法。
  10. 金属電極とオーム接触を形成するために、前記パターニングされたアモルファスシリコン層の露出部分にN+型層ドーピングを行う請求項9に記載のデュアルゲート構造の低温多結晶シリコン薄膜トランジスタの製造方法。
JP2017543859A 2014-11-11 2014-11-14 デュアルゲート構造の低温多結晶シリコン薄膜トランジスタ及びその製造方法 Active JP6513210B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410631072.6A CN104409512A (zh) 2014-11-11 2014-11-11 基于双栅极结构的低温多晶硅薄膜晶体管及其制备方法
CN201410631072.6 2014-11-11
PCT/CN2014/091057 WO2016074204A1 (zh) 2014-11-11 2014-11-14 基于双栅极结构的低温多晶硅薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
JP2017534187A true JP2017534187A (ja) 2017-11-16
JP6513210B2 JP6513210B2 (ja) 2019-05-15

Family

ID=52647126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017543859A Active JP6513210B2 (ja) 2014-11-11 2014-11-14 デュアルゲート構造の低温多結晶シリコン薄膜トランジスタ及びその製造方法

Country Status (7)

Country Link
JP (1) JP6513210B2 (ja)
KR (1) KR102080732B1 (ja)
CN (1) CN104409512A (ja)
DE (1) DE112014007160T5 (ja)
EA (1) EA032825B1 (ja)
GB (1) GB2548279B (ja)
WO (1) WO2016074204A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752343B (zh) * 2015-04-14 2017-07-28 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104900654B (zh) * 2015-04-14 2017-09-26 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN106298952B (zh) * 2015-06-04 2023-05-02 昆山工研院新型平板显示技术中心有限公司 一种oled器件
CN106298883B (zh) * 2015-06-04 2020-09-15 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法
CN105070724A (zh) * 2015-07-16 2015-11-18 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板
CN105140177A (zh) * 2015-07-22 2015-12-09 京东方科技集团股份有限公司 阵列基板的制备方法，阵列基板、显示面板、显示装置
CN105226015B (zh) * 2015-09-28 2018-03-13 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法
CN105489552B (zh) * 2016-01-28 2018-08-14 武汉华星光电技术有限公司 Ltps阵列基板的制作方法
CN105702684A (zh) * 2016-02-02 2016-06-22 武汉华星光电技术有限公司 阵列基板及阵列基板的制备方法
CN107275408B (zh) * 2016-04-06 2020-03-10 上海和辉光电有限公司 薄膜晶体管及其制造方法、驱动电路和显示装置
CN105932032A (zh) * 2016-06-16 2016-09-07 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
CN108807418A (zh) * 2017-04-28 2018-11-13 京东方科技集团股份有限公司 显示基板及其制造方法和显示装置
CN107195634A (zh) * 2017-05-12 2017-09-22 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法
CN109755257A (zh) * 2017-11-03 2019-05-14 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
CN110767661B (zh) * 2018-07-27 2023-07-07 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN109585297A (zh) * 2018-10-22 2019-04-05 惠科股份有限公司 一种显示面板的制作方法和显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196093A (ja) * 1998-12-25 2000-07-14 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001102590A (ja) * 1999-09-29 2001-04-13 Agency Of Ind Science & Technol 半導体製造方法
JP2003131261A (ja) * 2001-08-03 2003-05-08 Nec Corp 薄膜トランジスタ・アレイ基板およびアクティブマトリックス型液晶表示装置
JP2004318067A (ja) * 2003-03-31 2004-11-11 Toshiba Matsushita Display Technology Co Ltd 画像表示装置およびその製造方法
JP2008187077A (ja) * 2007-01-31 2008-08-14 Sony Corp 薄膜半導体装置の製造方法
JP2010073920A (ja) * 2008-09-19 2010-04-02 Seiko Epson Corp 半導体装置の製造方法
JP2010135384A (ja) * 2008-12-02 2010-06-17 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法及び液晶表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6740938B2 (en) * 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
US6639246B2 (en) * 2001-07-27 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7027109B2 (en) * 2001-08-03 2006-04-11 Nec Corporation TFT array substrate and active-matrix addressing liquid-crystal display device
JP4096859B2 (ja) * 2003-10-31 2008-06-04 カシオ計算機株式会社 電子装置
KR101267499B1 (ko) * 2005-08-18 2013-05-31 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된박막 트랜지스터
TW200830426A (en) * 2007-01-12 2008-07-16 Xu-Xin Chen Method for fabricating a bottom-gate low-temperature polysilicon thin film transistor
US8395191B2 (en) * 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
CN103456739A (zh) * 2013-08-16 2013-12-18 北京京东方光电科技有限公司 阵列基板及其制造方法和显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196093A (ja) * 1998-12-25 2000-07-14 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001102590A (ja) * 1999-09-29 2001-04-13 Agency Of Ind Science & Technol 半導体製造方法
JP2003131261A (ja) * 2001-08-03 2003-05-08 Nec Corp 薄膜トランジスタ・アレイ基板およびアクティブマトリックス型液晶表示装置
JP2004318067A (ja) * 2003-03-31 2004-11-11 Toshiba Matsushita Display Technology Co Ltd 画像表示装置およびその製造方法
JP2008187077A (ja) * 2007-01-31 2008-08-14 Sony Corp 薄膜半導体装置の製造方法
JP2010073920A (ja) * 2008-09-19 2010-04-02 Seiko Epson Corp 半導体装置の製造方法
JP2010135384A (ja) * 2008-12-02 2010-06-17 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法及び液晶表示装置

Also Published As

Publication number Publication date
GB2548279B (en) 2019-07-31
EA032825B1 (ru) 2019-07-31
WO2016074204A1 (zh) 2016-05-19
GB201709216D0 (en) 2017-07-26
JP6513210B2 (ja) 2019-05-15
EA201791045A1 (ru) 2017-08-31
KR102080732B1 (ko) 2020-02-24
CN104409512A (zh) 2015-03-11
GB2548279A (en) 2017-09-13
KR20170085070A (ko) 2017-07-21
DE112014007160T5 (de) 2017-09-21

Similar Documents

Publication Publication Date Title
JP6513210B2 (ja) デュアルゲート構造の低温多結晶シリコン薄膜トランジスタ及びその製造方法
US10895774B2 (en) Array substrate, manufacturing method, display panel and display device
CN104022126B (zh) 一种阵列基板、其制作方法及显示装置
US9437435B2 (en) LTPS TFT having dual gate structure and method for forming LTPS TFT
KR102049685B1 (ko) 저온 폴리실리콘 어레이 기판의 제조방법
WO2016101719A1 (zh) 阵列基板及其制作方法和显示装置
TWI533408B (zh) 薄膜電晶體和主動矩陣有機發光二極體組件及製造方法
WO2017020358A1 (zh) 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管
WO2017128575A1 (zh) Ltps阵列基板的制作方法
WO2014190712A1 (zh) 阵列基板及其制作方法，显示装置
WO2017070868A1 (zh) N型tft的制作方法
US20200321475A1 (en) Manufacturing method for ltps tft substrate
US10042211B2 (en) Liquid crystal display panel, array substrate and manufacturing method thereof
WO2015021708A1 (zh) 阵列基板及其制造方法、显示面板和显示装置
TW200642088A (en) Thin film transistor, thin film transistor panel, and method of manufacturing the same
TWI518845B (zh) 薄膜電晶體和主動矩陣有機發光二極體組件及製造方法
WO2019200824A1 (zh) Ltps tft基板的制作方法及ltps tft基板
WO2015131498A1 (zh) 阵列基板及其制备方法，显示面板，和显示装置
US10957606B2 (en) Manufacturing method of complementary metal oxide semiconductor transistor and manufacturing method of array substrate
WO2019200835A1 (zh) Cmos型ltps tft基板的制作方法
EP2881993B1 (en) Poly-silicon tft, poly-silicon array substrate, methods for manufacturing same, and display device
US20180108657A1 (en) Thin Film Transistor and Method of Manufacturing the Same, Array Substrate, and Display Device
CN108878354B (zh) 一种cmos薄膜晶体管及ltps阵列基板的制作方法
TWI699892B (zh) 電子裝置及其製造方法
WO2018223642A1 (zh) 阵列基板及其制造方法、显示面板以及显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190409

R150 Certificate of patent or registration of utility model

Ref document number: 6513210

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250