JP2017512355A5 - - Google Patents

Description

電力供給システム及び電力を形成するための方法

本発明は、高周波電力信号を形成する電力変換器を備えている電力供給システムに関し、電力変換器は、プラズマプロセス又はガスレーザプロセスに電力を供給するために負荷に接続可能であり、且つ、少なくとも１つの第１の増幅経路を有している。

更に、本発明は、負荷に供給することができる高周波電力を形成するための方法に関し、この方法では、少なくとも１つの増幅経路にアナログ信号が供給され、このアナログ信号は増幅経路において増幅されて高周波電力信号になる。

電力供給システムは、特に１ＭＨｚを上回り、且つ特に２００ＭＨｚ、とりわけ９０ＭＨｚを下回る周波数において電力を形成するシステムは、例えば、レーザ励起のために又はプラズマ堆積装置において使用されるか、若しくは、誘導用途のために使用される。

その種の電力供給システムは増幅器を有しており、この増幅器を介して、電力が形成され、その電力がプラズマ堆積装置に供給されるか、若しくは誘導用途又はレーザ励起のために供給される。基本的に、増幅器の電力制御を実現するために２つのコンセプトが存在している。振幅制御では、増幅器の出力電力が入力信号の振幅を介して制御される。線形動作時には、増幅器の効率は振幅に依存している。

択一的に、増幅器の供給電圧の制御を介して、増幅器の出力電力を制御することができる。この種の制御では、効率が大きいダイナミックレンジにわたり比較的安定して維持される。しかしながら、制御速度、従って出力電力の制御は比較的緩慢であり、特に、最初に紹介した制御コンセプトにおける制御速度より緩慢である。

電力供給システムにおいては、要求される電力の急激な変化が生じる可能性があり、例えばプラズマチャンバにおいてアークが発生し、供給される電力を相応に急激に低減しなければならない場合には、要求される電力が急激に変化する可能性がある。上記の両制御のコンセプトのいずれも、比較的大きい電力範囲にわたり、高効率での高速な制御の要求を満たすことができない。

従って、本発明の課題は、電力変換器の電力を高速且つ確実に調整することができる、プラズマプロセス又はガスレーザプロセスに供給可能な電力を形成するための、電力供給システム及び方法を提供することである。

この課題は、本発明によれば、高周波電力信号を形成する電力変換器を備えている電力供給システムによって解決され、電力変換器は、プラズマプロセス又はガスレーザプロセスに電力を供給するために負荷に接続可能であり、且つ、少なくとも１つの第１の増幅経路を有しており、少なくとも１つの第１の増幅経路に、ディジタル・アナログ変換器（ＤＡＣ）によってディジタル信号から形成されるアナログ信号が供給される。ＤＡＣの前段側には、このＤＡＣに供給されるディジタル信号を形成するための論理回路ユニットが接続されており、この論理回路ユニットは、
・アナログ信号形状を形成するための信号データ値が格納されている信号データメモリと、
・アナログ信号の振幅に影響を及ぼすための振幅データ値が格納されている振幅データメモリと、
・信号データ値を振幅データ値と乗算するための乗算器と、
を有している。

少なくとも１つの増幅器と接続されており、且つ、この増幅器に電圧を供給する調整可能な給電部が設けられている。

給電部は、特に、増幅器にＤＣ電力乃至ＤＣ電圧を供給することができる直流電圧供給部であって良い。

従って、本発明による電力供給システムにおいては、両制御コンセプトは統合されている。プラズマ用途、誘導用途又はレーザ励起用途では、典型的には、事前に規定されたプロファイルが生じる。これによって、必要とされるダイナミックレンジ（出力電力）及び目標値の急激な変化が事前に既知となることが多くなる。従って、２つの制御コンセプトを並行して使用することが実現される。この際、電力の高速な変化を振幅制御によって実行することができる。その後、電圧制御を再調整し、それによって効率を上昇させることができる。特に高速な上方制御では、十分な制御領域が維持されるように、電圧及び振幅が前もって選択されることを顧慮する必要がある。短時間の、計画的なものではない動的な負荷事象に関しては、高速な振幅制御のみを使用することが考えられる。何故ならば、短い期間であれば、システムの効率を無視することができるからである。振幅制御に関して、簡単なやり方で、ＤＡＣにおいて形成すべきアナログ信号の信号形状及び振幅に関する情報を有しているディジタル信号を形成することができる。特に、カウンタを用いて、信号データメモリに格納されている一連の信号データ値が読み出され、それらの一連の信号データ値が乗算器に供給され、この乗算器によって、振幅データメモリから読み出された振幅データ値と乗算されることによって、一連のディジタル値を形成することができる。このことは、特に、並行して複数のアナログ信号が形成され、それらの信号が続いて、結合器によって結合され、その結果、結合すべき信号を非常に簡単且つ高速に相互に適合させることができる場合には有利である。そのようにして生成されたアナログ信号によって制御されている増幅経路は、複数の増幅経路の並列動作に非常に適している。そのようにして形成された電力を、増幅経路の出力側において簡単に結合させることができる。これによって、電力変換器の非常に高速で正確に調整可能な総電力が生じる。負荷は、プラズマプロセス又はガスレーザプロセスであって良い。

電圧供給のために増幅器に印加される電圧を制御するための制御ユニットを設けることができる。この制御ユニットを給電部において実現する必要はない。例えば、制御ユニットを、給電部と接続されているディジタル論理回路において実現することができる。

給電部において形成すべき電圧の目標値も、ＤＡＣによって形成すべきアナログ信号の目標値も設定するための制御ユニットを設けることができる。目標値は、有利には、電力供給システムの期待される要求電力に依存して調整される。特に、通常の場合、どのような高周波電力信号の形成が見込まれるかが公知である。これに依存して、電圧供給に関する相応の目標値及びアナログ信号に関する目標値を設定することができる。

択一的又は付加的に、高周波電力信号に関する目標値を設定するための制御ユニットを設けることができ、また、後続のディジタル論理回路を設けることができ、このディジタル論理回路は、給電部において形成すべき電圧の目標値も、ＤＡＣによって形成すべきアナログ信号の目標値も求めるように設計されている。高周波電力信号に関する目標値として、有利には、高周波電力信号の振幅が設定される。従って、高周波電力信号の振幅に関する目標値から、形成すべき電圧に関する目標値も、形成すべきアナログ信号に関する目標値も導出することができる。

更に、給電部に関する目標値を設定するためのインタフェースを設けることができる。インタフェースは特に、上位のシステム制御部と接続することができる。

更に、給電部において形成すべき電圧に関する目標値の、高周波電力信号の振幅に対する余剰分（マージン）を設定するためのインタフェースを設けることができる。高周波電力信号の振幅は、一方では、高周波電力信号に関する目標値であると考えられる。しかしながら、高周波電力信号の測定された振幅も使用することができる。

択一的に、高周波電力信号に関する目標値の設定及び余剰分の設定から、給電部において形成すべき電圧の目標値も、ＤＡＣによって形成すべきアナログ信号の目標値も求めるように設計されている計算ユニットを設けることができる。特に、ディジタル論理回路には、高周波電力信号の所望の振幅も、高周波電力信号の測定された振幅も既知であると考えられる。給電部の目標値の余剰分を設定することができるか、又は、余剰分を算出することができる。特に、給電部が少なくとも１つの増幅器に供給する、給電部によって形成される電圧が、高周波電力信号の出力振幅よりも大きくなるように余剰分を選択又は算出することができる。

更に、高周波電力信号に関する目標値の設定、及び、速度設定値及び／又は効率設定値の設定から、給電部において形成すべき電圧の目標値も、ＤＡＣによって形成すべきアナログ信号の目標値も求めるように設計されている計算ユニットを設けることができる。従って、効率の重要性は余り高くない、高速な制御が所望される場合には、給電部において形成すべき電圧に関する目標値を、比較的大きい余剰分によって調整することができる。これに対して、効率的な制御が所望される場合には、電圧に関する目標値は小さい余剰分で調整される。速度設定値は、どれ程の速さで電力制御が行われるべきかを規定することができる。従って、この値を介して、電圧制御が行われるべきか、又は振幅制御が行われるべきかを決定することができる。速度設定値は、例えば、プラズマプロセス、レーザ励起プロセス又は誘導用途のうちの１つに依存して、生じるべきプロファイルを選択又は設定することができる。同じことが効率設定値についても当てはまる。

少なくとも２つの増幅経路が設けられており、各増幅経路には、ＤＡＣによってディジタル信号からその都度形成されるアナログ信号が供給されており、且つ、各ＤＡＣの前段側には論理回路ユニットが接続されている場合には格別な利点が得られる。この措置によって、高い出力電力用の非常にコンパクトな構造が得られる。従って、製造の手間及びコストを節約することができる。更には、そのような構造によって信頼性はより高くなる。その種の電力変換器は、非常に良好に較正可能且つ調整可能である。

１つ又は複数の論理回路ユニットと接続されているディジタル論理回路を設けることができる。この論理回路ユニットによって、乗算すべきデータ値を選択することができる。

ディジタル論理回路及び１つ又は複数の論理回路ユニットを、１つの論理素子に集積することができる。従って、高い集積度が実現される。少数の構成部材を使用するだけで済むので、これによってスペースが節約され、またコストも削減される。

信号データ値及び／又は振幅データ値をルックアップテーブル（ＬＵＴ：Look-Up-Table）に格納することができ、そのルックアップテーブルにおいて、非常に簡単に、調整すべき信号形状及び振幅に関する選択を行うことができる。

信号データメモリ及び振幅データメモリを、ルックアップテーブル（ＬＵＴ：Look-Up-Table）として形成することができる。これによって、メモリスペースを節約することができる。何故ならば、（多数のエントリを有している）本来のデータセットにおいてはショートコードのみが管理され、対応する長い表記はテーブルから使用することができるからである。ルックアップテーブルにおいては、特定の状況に関して予め計算された結果又は他の情報を規定することができる。従って、値の計算を省略することができるので、アナログ信号を極めて高速に適合させることができ、またそれに伴い電力も極めて高速に適合させることができる。

ディジタル・アナログ変換器は、基準信号入力端を有することができる。この基準信号入力端は、アナログ信号の生成に影響を及ぼすために使用することができる。このようにして、アナログ信号を非常に高速に変化させることができる。

基準信号入力端の前段側には、制御回路を接続することができる。その種の制御回路を使用することによって、基準信号入力端の入力信号を高速に変化させ、それによってまた、形成されるアナログ信号も高速に変化させることができる。

ディジタル・アナログ変換器と、それに対応付けられている論理回路ユニットが１つのＤＤＳモジュールに集積されている場合には、非常にコンパクトな構造様式が実現される。

ディジタル・アナログ変換器と増幅経路との間に、アナログ信号をフィルタリングするためのフィルタ装置が設けられている場合には、特に高調波が弱い信号を増幅経路の入力側に入力することができる。これによって、システム全体の効率が上昇する。

電力発生器は、３つ以上の増幅経路を有することができ、それらの増幅経路にはそれぞれ１つのディジタル・アナログ変換器が対応付けられており、ディジタル・アナログ変換器は各増幅経路にアナログ信号を供給する。この措置によって、高い出力電力用の非常にコンパクトな構造が得られる。その種の電力発生器は、非常に良好に調節することができる。

各増幅経路を、それらの増幅経路において形成された電力を結合して総電力にする結合器と接続することができる。この際、より廉価に製造することができるが、しかしながら、入力信号の位相位置、振幅及び周波数に関する高い要求を課すことができる、比較的簡単な結合器を使用することができる。電力変換器を、これによって、非常にコンパクトな構造様式で廉価に形成することができる。

不均一な強度及び／又は位相位置の種々の入力信号に対する補償調整インピーダンスを要することなく、増幅経路において形成された電力が結合されるように結合器を設計することができる。その種の結合器は、非常にエネルギを節約することができ、また廉価である。更には、その種の結合器は非常にコンパクトであり、また小数の構成部品で構成することができる。

結合器として、位相位置シフト式の結合ユニットを使用することもできる。位相位置シフト式の結合ユニットとは、１つのカプラを有しており、またオプションとして、１つ又は複数の増幅経路に対してそれぞれ１つの位相位置シフト式のネットワークを有しているユニットと解され、結合ユニットの入力信号は特定の動作において、０°でも１８０°でもなく、特に０°より大きく且つ１８０°よりも小さい位相位置を相互に有している。例えば、入力信号の位相位置を９０°ずらすことができる。位相が相互に０°又は１８０°ずれている入力信号が供給される結合ユニットは、本発明の意味においては、位相位置シフト式の結合ユニットとはみなされない。何故ならば、そのような結合ユニットでは単に、更なる位相シフトを要さない入力信号が加算されるからである。

位相位置シフト式の結合ユニットは９０°ハイブリッドカプラであって良い。これは、構成部品のコストを最小限にしながら最適に上記の要求を満たすものである。

位相位置シフト式の結合ユニットは、負荷からカプラを介して増幅器へと案内される反射電力が異なる位相の増幅器へと戻されるように設計されているユニットとも解される。誤整合の際には、例えば、その入力端子にインピーダンスが同一の２つの増幅器が接続されている９０°ハイブリッドカプラは、反射電力を９０°位相シフトさせて２つの増幅器に分配する。

位相位置シフト式の結合ユニットとは、第１の入力端子において第１の入力インピーダンスを有しており、第２の入力端子において第２の入力インピーダンスを有しており、また、反射電力が結合ユニットを介してそれらの入力端子へと案内されない場合には入力インピーダンスが等しくなるように、また反射電力が結合ユニットを介してそれらの入力端子へと案内される場合には入力インピーダンスが等しくならないように設計されているユニットとも解される。結合ユニットは、上記においても述べたように、その出力端子への反射電力を位相シフトさせて、その入力端子へと更に案内し、従って増幅経路における増幅器へと更に案内するように設計することができる。この場合、結合ユニットにおける入力インピーダンスを変化させることができ、特に相互に異なるように変化させることができる。これによって、第１の増幅器の出力インピーダンスは、第２の増幅器の出力インピーダンスとは異なる値を取ることができる。またこれによって、一方の増幅器の電力を他方の増幅器へと案内し、それによって増幅器が相互に影響を及ぼすように、結合ユニットの特性に影響を及ぼすことができる。増幅器のインピーダンスは負であって良い。これによって、所定の負荷状態においては、第１の増幅経路における第１の増幅器が第２の増幅経路における第２の増幅器に電力を供給することができる。この特性は、以前では、位相位置シフト式の結合ユニットの使用を思いとどまらせる原因となっていた。増幅器が不安定な状態に移行することが懸念されていた。

高い反射係数を用いた実験によって、特にＬＤＭＯＳトランジスタが増幅器に使用される場合には、全く逆のケースになることが分かった。確かに、２つの増幅経路におけるトランジスタは種々に加熱されるが、しかしながら、負荷状態にないトランジスタの最大加熱は、０°の位相差を有する入力信号が供給される結合ユニットを備えている電力供給システムの場合のように高くなる。このことは、トランジスタの寄生素子の値が比較的低いことに基づき、トランジスタが位相位置シフト式の結合ユニットによって、最も温度が高い点においてはその種の結合ユニットを用いない場合に比べて遙に低く加熱されるように、増幅器のインピーダンスが正確に変化することに関係していると考えられる。

不安定性が頻繁に生じる原因として、負荷の、例えばプラズマプロセスのインピーダンスが非常に高速に変化することが挙げられる。負荷変化は、電力供給システムと負荷との間に接続されているインピーダンス整合網が負荷変化に十分高速に反応することができず、更には、電力供給システムの負荷制御も十分高速に反応することができないほどに高速に行われる。高速な負荷変化によって増幅器へと反射される反射電力が生じる。これによって、上記において述べたように、増幅器のインピーダンスが変化する。従って増幅器は、高速な負荷変化後には、もはや負荷変化前と同じ電力を供給しない。位相位置シフト式の結合ユニットを備えている電力供給システムにおいては、特に９０°ハイブリッドカプラを備えている電力供給システムにおいては、負荷状態が変化する度に負荷が変化するが、しかしながら、その種の結合ユニット又は位相シフト特性を備えていない電力供給システムにおける負荷の変化よりも遙に少ない。更に、位相位置シフト式の結合ユニットを備えている電力供給システムの動作特性はより安定する。

位相位置シフト式の結合ユニットを使用することの利点は、結合ユニットに接続されている２つの増幅経路を、誤整合の際に、異なるインピーダンスとみなせる点にある。更に、誤整合の際には、電力が増幅経路に戻るように供給されずに、吸収抵抗へと誘導される。増幅経路を異なるインピーダンスとみなせることによって、増幅器のトランジスタは、誤整合の際に、同相での結合とは異なり種々に加熱され、その際、２つのトランジスタのうちのより高温な方は、供給電圧を制御することなく、通常の結合器を使用する場合に比べて約４５％減で加熱される。

１つの増幅器、特に各増幅器は、その出力側において、結合ユニットの入力インピーダンスとは異なる出力インピーダンスを有することができる。その場合、増幅器は、平滑化されて反射された電力の大部分を再び結合ユニットへと反射させ、結合ユニットはその電力を続いて吸収抵抗へと誘導する。その種の電力供給システムの利点は、定常波の一部が負荷と増幅器との間で低減されることである。その種の電力供給システムにおいて挙げられることが多い欠点は、多くの電力が吸収抵抗において熱に再び変換され、抵抗を相応に大きく構成しなければならず、また性能のより冷却部を設けなければならない点にある。これによってその種の電力供給システムが高価になると考えられる。しかしながら、この比較的高いコストは極めて高い安定性及び信頼性によって補償される。

１つの増幅器、特に各増幅器は、電力が供給されるインピーダンスが変化する場合には、出力インピーダンスが変化するように設計することができる。このことは、例えば、反射電力が増幅器へと案内される場合であると考えられる。特に、結合ユニットの出力側に接続されている負荷インピーダンスが変化する場合には、増幅器に接続されている結合ユニットの入力インピーダンスを変化させることができる。

本発明による電力供給システムによって、増幅器のトランジスタは、飽和状態においても、即ち完全な導通状態においても、又は、圧縮状態においても、即ち低下した増幅率で入力電力が増大される場合であっても、また、その特性曲線の線形領域における各点においても動作することが実現される。これによって、電力供給システムは、所定の電力を任意のあらゆる負荷に供給することができ、従って誤整合の際にも供給することができ、その際に、所定の限界値を超えて加熱されることもない。

別の利点として、位相位置シフト式の結合ユニットと、上述のトランジスタ技術を備えている電力供給システムが比較的高い供給電圧でのバックオフ領域において動作できることが挙げられる。これによって、出力電力を入力電力によって制御することができるので、電力供給システムを、小さい出力電力においてより高速に制御することができる。更に、吸収抵抗を有している位相位置シフト式の結合ユニットは、２つの増幅経路の位相が相互に変化する場合には、出力電力を変調するために、又は、２つの出力電力間の高速なパルス化に関して使用することができる。その場合、電力の一部は電力供給システムの出力側には流れず、吸収抵抗へと流れる。

プラズマプロセスのために、高周波電力信号に関しては、高周波電力信号の周波数よりも低い変調周波数又はパルス周波数でもって変調又はパルス化されることが多く所望される。これを電力供給システムによって非常に良好に実現することができる。特にこのために、位相位置シフト式の結合ユニットが有利である。高周波電力信号を変調するために、又はパルス化するために、変調周波数又はパルス信号を用いて、増幅経路間で高周波信号の位相の位置を調整することができる。つまり、非常に高速にパルス化を実現することができるか、又は変調を行うことができる。

増幅経路は、ＬＤＭＯＳ技術のトランジスタを有することができる。ＬＤＭＯＳは「laterally diffused metal oxide semiconductor」の略称であり、従来では特にＧＨｚ範囲で使用されていたＭＯＳＦＥＴである。プラズマプロセスに供給することができる電力を形成するために増幅器において使用される場合には、驚くべきことに、ＬＤＭＯＳ技術のこのトランジスタの動作特性は、同等の従来のＭＯＳＦＥＴに比べて遙に信頼性が高いことが分かった。このことは、極めて高い電流耐性に起因すると考えられる。特に、より多くの数の増幅経路及び３．４ＭＨｚ，１３ＭＨｚ，２７ＭＨｚ，４０ＭＨｚ，８０ＭＨｚ及び１６２ＭＨｚの周波数を用いて実験を行った際には、このタイプのトランジスタは非常に高い信頼性を示した。従来のＭＯＳＦＥＴと比較したこのタイプのトランジスタの別の利点は、上述の周波数（３．４ＭＨｚ，１３ＭＨｚ，２７ＭＨｚ，４０ＭＨｚ，８０ＭＨｚ及び１６２ＭＨｚ）に対して同じトランジスタを使用できる点にある。これによって、非常に類似するか、又は同じトポロジを用いて、１ＭＨｚから２００ＭＨｚの範囲の数十倍にわたる周波数において使用可能である増幅器及び電力供給システムを形成することができる。これは、プラズマプロセス及びガスレーザ励起において頻繁に使用される周波数である。周波数は、ＤＡＣの制御を単純に変更することによって調整することができ、振幅はディジタルメモリ又はＬＵＴにおける値を変更することによって調整することができる。

従来のＭＯＳＦＥＴは、この周波数での動作時に、プラズマプロセスに供給される電力が過度に多く反射される場合には、プラズマプロセスにおいては頻繁に問題になる。更に、形成された電力は、反射電力がクリティカルな限界値を超えて上昇することがないようにするために、頻繁に制限しなければならなかった。これによって、プラズマプロセスを常に確実に点弧させることができなかった、又は所望の電力範囲で動作させることができなかった。更に、煩雑な制御可能なインピーダンス整合回路及び結合器を設けて、この欠点を回避しなければならなかった。ＬＤＭＯＳトランジスタは、例えばプラズマプロセスの給電の場合のような、著しい量の反射電力が見込まれる場合には非常に有利に使用することができる。上述の結合器との関連において、ＬＤＭＯＳトランジスタの利点は、極めて多くの反射電力をトランジスタによって吸収できる点にある。これによって、電力供給システムと負荷との間に付加的に接続されているインピーダンス整合網に対する要求は低くなり、また、このインピーダンス整合においては、構成部材及び制御に関するコストを節約することができる。

各増幅経路には、所属の論理回路素子を備えた固有のディジタル・アナログ変換器を対応付けることができ、その場合には、ディジタル・アナログ変換器に対応付けられている論理回路素子と接続されている上位のメモリ、特にルックアップテーブルが設けられている。上位のメモリによって、ディジタル・アナログ変換器に対応付けられているメモリに書き込みを行うことができる。非常に高い電力に適しており、またコンパクトな構造様式を実現することができる全体システムが得られる。また、システムは出力電力に関して非常に良好に調整及び調節することができる。

上位のメモリを論理回路に集積することができる。更に、少なくとも１つのディジタル・アナログ変換器の基準信号入力端用の制御回路を、プログラミング可能な論理モジュール（ＰＬＤ）として、特にフィールドプログラマブルゲートアレイ（ＦＰＧＡ）として形成することができる論理素子に集積することができる。論理回路を、ディジタルシグナルプロセッサによって制御することができる。

特に、付加的に、ＤＡＣをこのＰＬＤ又はＦＰＧＡに集積することができる。更に、少なくとも１つのＤＡＣの基準信号入力端用の制御回路をＰＬＤ又はＦＰＧＡに集積することができる。ＰＬＤ又はＦＰＧＡを、ディジタルプロセッサによって、特にディジタルシグナルプロセッサ（ＤＳＰ）によって制御することができる。この措置は、高電力用のコンパクトな構造様式を実現することができ、また電力変換器を非常に良好に調整できることに寄与すると考えられる。

システム制御部と接続されている測定装置を設けることができる。システム制御部もまた論理回路を少なくとも間接的に、特にディジタルプロセッサ又はＤＳＰを介して制御する。これによって、非常に正確且つ非常に高速な、プラズマプロセスに供給される電力の制御を実現することができる。

形成された総電力、及び／又は、負荷からの、特にプラズマチャンバからの反射電力を検出して、上位の制御部に供給することができる。このようにして、電力変換器の出力電力を制御又は制御することができる。このことはまた、ＦＰＧＡとＤＤＳ、また必要に応じてＤＳＰから成るプリント基板上のＦＰＧＡにおいて直接的に行うこともできる。

本発明によって、構成部材及び／又は製造時の限定的な繰り返し精度によって生じる、個々の増幅経路の公差を較正して除去することができる。これによって、電力の簡単な結合が実現される。これによって、全てのステップを個別に調整する必要がなくなるので、製造時のコストも削減される。速度に関する利点は、この較正データをメモリに格納することができ、またＦＰＧＡによって新たな電力値をセットする際にそれに並行して、即ちそれと同時に全ての増幅経路にその電力値を適用できることによって得られる。

更に、相互に独立した複数の電力変換器又は電力形成システムの位相及び／又は振幅を相互に同期させることができる。

このコンセプトが機能するための前提として、増幅経路に供給される信号の振幅を変化させることによって制御することができる増幅器トポロジが挙げられる。正確であるために、電力変換器は更に、種々の動作モードにおいて、特に種々の動作クラスにおいて動作できる。つまり電力変換器は、小さい電力、例えば２００Ｗを下回る電力に関して、線形の動作モード、特に動作クラスＡＢに維持される。しかしながら、高い電力に関して、特に８００Ｗを上回る電力に関して、電力変換器は、スイッチングプロセスによって決定される動作に維持され、特に、動作クラスＥ又はＦ、特に有利には動作クラス「Ｆインバース」で動作する。上述の動作モードは振幅制御に関して有効である。全ての動作モードから、電圧制御に移行することができる。電圧制御及び振幅制御を並行して、即ち同時に適用することも考えられる。

更に本発明は、負荷に供給することができる高周波電力を形成するための方法に関し、この方法では、少なくとも１つの増幅経路に、ディジタル・アナログ変換器（ＤＡＣ）によってディジタル信号から形成されるアナログ信号が供給され、増幅経路において高周波電力信号へと増幅され、信号データメモリに格納された信号データ値が、振幅データメモリに格納された振幅データ値と乗算されることによってディジタル信号が形成され、増幅経路の少なくとも１つの増幅器には調整可能な電圧によって電力が供給される。アナログ信号はアナログ電圧であって良い。

これによって、電力供給システムに関して上記において述べた利点が得られる。

給電部において形成すべき電圧に関する目標値及びＤＡＣによって形成すべきアナログ信号に関する目標値を、制御ユニットによって設定することができる。

択一的に、高周波電力信号に関する目標値を、制御ユニットから後続のディジタル論理回路に引き渡すことができ、また論理回路によって、給電部において形成すべき電圧に関する目標値も、ＤＡＣによって形成すべきアナログ信号に関する目標値も求めることができる。

更に、高周波電力信号に関する目標値が変化した際に、第１の方法ステップにおいてはＤＡＣによって形成すべきアナログ信号に関する目標値を設定することができ、また第２の方法ステップにおいては給電部において形成すべき電圧に関する目標値を設定することができる。これによって、特に出力電力を低減する際に、振幅制御による高速な制御を実現することができる。効率を上昇させるために給電部の緩慢な再調整を行うことができる。従って、不必要な損失が回避される。

高周波電力信号に関する目標値が変化した際に、第１の方法ステップにおいては、給電部において形成すべき電圧に関する目標値を設定することができ、また第２の方法ステップにおいては、ＤＡＣによって形成すべきアナログ信号に関する目標値を設定することができる。従って、特に出力電力を高める際に、高速な制御を行うことができる。しかしながら、この場合には、電力上昇が計画されていることに関してある程度の事前知識が必要になる。この場合には、先ず給電部の電圧を、１つ又は複数の増幅器に電圧供給するために高めることができる。これによって効率は低下する。しかしながら、振幅が調整されるので、効率は短時間の内に再び改善される。

調整可能な電圧は、電圧の制御によって、少なくとも１つの増幅器の電力供給のために調整することができる。

給電部は、少なくとも１つの増幅器に制御された電圧を供給することができ、これは高周波電力信号の検出又は設定された電圧振幅値を超える所定の余剰分である。これによって電力の高速な上方制御が実現される。

設定可能な余剰分を複数の段階で設定することができる。従って、低い効率での高速な制御が所望される場合には、大きい余剰分を選択することができる。これに対して、より高い効率での比較的緩慢な制御が要求される場合には、比較的小さい余剰分で十分であるので、従って比較的小さい余剰分を設定することができる。この場合には、出力電力を引き下げる比較的高速な制御を実現することができるが、しかしながら、比較的高い出力電力に引き上げるには比較的緩慢な制御しか実現できない。何故ならば、電力を高めるためには、調整可能な電圧を上方制御しなければならず、これは原理上やや緩慢になるからである。

有利には、ディジタル・アナログ変換器のディジタル信号入力端には、一連のディジタル値が供給され、それらのディジタル値からディジタル・アナログ変換器はアナログ信号を形成する。このようにして、アナログ信号を非常に高速且つ正確に形成することができる。

ディジタル・アナログ変換器の基準信号入力端には、アナログ信号に影響を及ぼすために、基準信号を供給することができる。従って、一連のディジタル値だけでなく、基準信号入力端に供給される基準信号によってもアナログ信号に影響を及ぼすことができる。つまり、アナログ信号に影響を及ぼし、また正確に調整するための複数の可能性が提供される。

アナログ信号をフィルタリングすることができ、これによって上述の利点が得られる。

複数のディジタル・アナログ変換器によって、それぞれ１つのアナログ信号を形成し、対応する各増幅経路において増幅することができる。従って、並列な増幅経路において比較的小さい電力を形成することができ、続けてそれらの電力を統合して１つの総電力にすることができる。個々の増幅経路に関しては、形成される電力が比較的小さいことに基づき、廉価な構成素子を使用することができる。

各増幅経路の出力信号を、結合器によって結合して１つの総電力にすることができる。従って、簡単なやり方で、電力発生器の高い出力電力を実現することができる。特に、各増幅経路の出力信号を位相位置シフト式の結合ユニットに供給することができ、この結合ユニットによって、各出力信号は位相に依存して１つの総電力に結合される。

信号データメモリ及び振幅データメモリには上位のメモリから書き込みが行われる。従って、上位のメモリによって、ディジタル・アナログ変換器に対応付けられているメモリの内容を特定して、その内容に影響を及ぼすことができる。

各増幅経路に供給されるアナログ信号の所定の振幅によって、高周波電力信号の振幅、即ち各増幅経路の出力信号の振幅に影響を及ぼすことができる。

アナログ信号を増幅経路に直接的に供給することができ、また、アナログ信号の振幅の変化によって、直接的に、増幅経路の高周波電力信号の振幅を変化させることができる。従って、特にハードウェアに関するコストが削減される。更に、これによって、事後的に再び生成しなければならないアナログ信号の振幅情報は失われないことが保証される。

更に本発明は、種々の増幅経路において形成された高周波電力信号の振幅及び位相の許容差を補償するための方法に関し、この方法では、各増幅経路に、それぞれ１つのＤＡＣによって形成された信号が供給され、この信号の振幅及び位相は上位のディジタルメモリ制御ユニットによってそれぞれ調整される。つまり非常に良好な調整及び較正が実現される。

ＤＡＣによって形成されたアナログ信号の振幅によって、各増幅経路の各高周波電力信号の振幅に影響を及ぼすことができる。

更に本発明によれば、形成すべき第１の出力電力において、第１の増幅経路に第１の信号を供給し、形成すべき第２の出力電力において、第１の増幅経路に第２の信号を供給し、形成すべき第１の出力電力において、第２の増幅経路に第３の信号を供給し、形成すべき第２の出力電力において、第２の増幅経路に第４の信号を供給し、第１、第２、第３及び第４の各信号の振幅をメモリに格納することができる。

本発明の更なる特徴及び利点は、後続の本発明の実施例の説明から、本発明にとって重要な詳細を示した図面の各図に基づき、また各請求項から明らかになる。個々の特徴を、それぞれ個別に、又は複数を任意に組み合わせることによって、本発明のヴァリエーションにおいて実現することができる。

本発明の有利な実施例は図面に概略的に示されている。以下では、その実施例を別紙の図面の各図を参照しながら詳細に説明する。

電力供給システムを備えているプラズマシステムを非常に概略的な図で示す。 電力供給システムをブロック図で示す。 ＤＤＳモジュールをブロック図で示す。 出力電力を低減するための方式を説明するためのブロック図を示す。 出力電力を増大するための方式を説明するためのブロック図を示す。

図１にはプラズマシステム１が示されており、このプラズマシステム１は電力供給システム２を含んでいる。電力供給システム２自体は電力変換器３を有しており、この電力変換器３を給電網４に接続することができる。電力変換器３の出力側において形成された電力は、インピーダンス整合網５を介して、プラズマチャンバ６に供給される。プラズマチャンバ６ではプラズマが形成され、そのプラズマを用いることによって、プラズマチャンバ６内でのプラズマ加工を実施することができる。特に、ワークピースをエッチングすることができるか、又は、基板上に材料層を被着させることができる。

図２には、電力供給システム２０が非常に概略的に示されている。電力供給システム２０は、電力変換器３０を有しており、この電力変換器３０は、負荷、例えばプラズマプロセス又はレーザ励起に供給することができる出力電力を形成する。電力変換器３０には複数の増幅経路３１，３２が設けられている。増幅経路３１，３２は可能な限り同一に形成されている。従って、以下では増幅経路３１についてのみ説明する。増幅経路３１，３２（図示されている２つの増幅経路３１，３２よりも多くの数の増幅経路を設けても良い）は、アナログ信号を増幅することに適している複数の増幅器３７，３８を有している。増幅経路３１，３２の端部には、少なくとも１つのＬＤＭＯＳトランジスタを備えた増幅器３９が設けられており、この増幅器３９の出力側は直接的に、又は、例えばインピーダンス整合素子及び／又はフィルタを介して間接的に、結合器４０に接続されている。特に、全ての増幅経路３１，３２の全ての出力側は、とりわけ同じ方式で、結合器４０に接続されている。結合器４０によって、各増幅経路３１，３２の個々の電力が結合されて、総電力となる。

増幅経路３１，３２が可能な限り同一に形成されているということは、同一の増幅率を有しているということを必ずしも意味していない。回路の構成部材のばらつき及び製造公差によって、同一の入力信号であっても、増幅経路３１，３２において形成される高周波電力信号の位相及び／又は振幅に顕著な差が生じることも考えられる。

増幅経路３１，３２の前段側には、ディジタル・アナログ変換器（ＤＡＣ）４１がそれぞれ１つずつ接続されており、各ＤＡＣ４１には１つの論理回路ユニット４２が対応付けられている。特に、ＤＡＣ４１には論理回路ユニット４２から一連のディジタル値が供給され、それらのディジタル値からＤＡＣ４１はアナログ出力信号を形成する。アナログ出力信号は、必要に応じてオプションのフィルタ５５によってフィルタリングされた後に、増幅経路３１，３２に供給される。ＤＡＣ４１及び論理回路ユニット４２を、いわゆるダイレクト・ディジタル・シンセシス（ＤＤＳ：Direct-Digital-Synthese、ダイレクト・ディジタル・シンセサイザ（Direct-Digital-Synthesizer）とも称される）モジュール４３に統合することができる。増幅経路３１，３２にはそれぞれ固有のＤＤＳモジュール４３が対応付けられており、また相応にＤＡＣ４１及び論理回路ユニット４２が対応付けられている。図３にはＤＤＳモジュール４３が例示的に示されている。

ここで、論理回路ユニット４２は、
１．アナログ信号形状を形成するための信号データ値が格納されている信号データメモリ６１と、
２．アナログ信号の振幅に影響を及ぼすための振幅データ値が格納されている振幅データメモリ６２と、
３．信号データ値を振幅データ値と乗算するための乗算器６３と、
４．所定のクロックで、信号データ値が信号データメモリ６１から読み出されて乗算器へと供給されるように構成されているカウンタ６４と、
を有している。

信号データメモリ６１も、振幅データメモリ６２も、いわゆるルックアップテーブル（ＬＵＴ：Look-Up-Tables）として形成することができる。

ＤＡＣ４１は更に基準信号入力端４４を有しており、この基準信号入力端４４の前段側には、基準信号を形成するために制御回路４５を接続することができる。制御回路４５を、後述するディジタル論理回路（プログラミング可能な論理デバイス、ＰＬＤ：Programmable Logic Device）において実現することができる。ディジタル論理回路を、フィールドプログラマブル（論理）ゲート装置（ＦＰＧＡ：Field Programmable Gate Array）として形成することができる。

基準信号入力端４４に入力される基準信号によって、出力信号、即ちＤＡＣ４１によって生成されるアナログ信号に影響を及ぼすことができる。ＤＤＳモジュール４３の前段側にはディジタル論理回路４６が接続されており、このディジタル論理回路４６も同様にルックアップテーブル（ＬＵＴ）として形成されたメモリ４７を有している。メモリ４７には、振幅データ値を格納することができる。この振幅データ値を、メモリ４７から振幅データメモリ６２に書き込むことができる。更に、位相補正用のデータも格納することができる。メモリ４７に格納されている値は、増幅経路３１，３２又は後段側の結合器４０における差を補償するために使用される。それらの値を論理回路ユニット４２に、特に振幅データメモリ６２に引き渡すことができる。ディジタル論理回路４６は、特にディジタルシグナルプロセッサ（ＤＳＰ）として形成することができる制御ユニット４８によって制御される。この制御ユニット４８はデータバス５０を介してシステム制御部４９と接続されている。

制御ユニット４８、メモリ４７及び論理回路ユニット４２を、１つの論理素子５８において実現することができる。論理素子５８はディジタル論理回路ＰＬＤとして、特にＦＰＧＡとして形成することができる。更にＤＡＣ４１も集積される場合には、コンパクトな論理モジュール５７が得られる。制御ユニット４８、メモリ４７、ＤＤＳモジュール４３及びＤＡＣ４１並びにフィルタ５５及び第１の増幅器３７も、１つのプリント基板５６上で実現することができる。同一のプリント基板５６を、電力、周波数及び供給負荷（レーザ、プラズマ等）が異なる、種々様々な多数の電力供給システムに使用することができる。

結合器４０の出力電力は、方向性結合器５１を介して、負荷に、例えばプラズマプロセスに供給される。方向性結合器５１によって、出力された電力及び負荷からの反射電力を検出することができる。測定信号処理は、方向性結合器５１と接続されている測定手段５２を用いて行われる。測定手段５２自体はシステム制御部４９と接続されている。従って、システム制御部４９によって、検出された出力電力及び検出された反射電力に基づき、どれ程の大きさの出力電力が結合器４０によって形成されるべきかを決定することができる。この設定に応じて、システム制御部４９は制御ユニット４８を制御し、制御ユニット４８はまたディジタル論理回路４６を制御する。

測定手段には、アーク識別部を実現することができる。アークへの高速な反応を達成するために、アーク識別部を、即ち測定手段をディジタル・アナログ変換器４１に、特にディジタル・アナログ変換器４１の基準信号入力端４４に又は制御回路４５に直接的に接続することができる。

メモリ４７には、振幅情報も位相情報も含んでおり、また必要に応じて周波数情報も含んでいるディジタル値が格納されているので、ＤＡＣ４１の出力側においては所定の振幅、周波数位置及び位相位置を有しているアナログ信号を形成することができる。これによって、個々の増幅経路３１，３２の出力信号を相互に調整することができるので、それらの出力信号を結合器４０において改善された出力電力のために結合することができる。特にこのやり方によって、非常に簡単な結合器４０が損失なく形成される出力インピーダンスを使用することができ、また損失電力を少量に維持することができる。

本発明によるやり方でアナログ信号を形成することによって、非常に高速に、結合器４０の出力側における電力に影響を及ぼすことができ、また電力を変化させることができる。

電力供給システム２０は更に、調整可能な給電部５９を有しており、この給電部５９自体は複数の給電モジュール５３ａ，５４ａ，５３ｂ及び５４ｂを有している。給電モジュール５３ａ，５４ａ，５３ｂ，５４ｂ、従って給電部５９は、増幅経路３１，３２の増幅器３８，３９と接続されている。増幅器３７との接続も考えられる。この実施例では、増幅器３７を定電圧で動作させることができる。特に、増幅経路３１，３２の増幅器３８，３９には、給電部５９を介して、調整可能な電圧が供給される。有利には、電圧は増幅器３７〜３９に供給されるＤＣ電圧である。増幅経路３１，３２の出力側には、測定手段３３，３４が設けられており、これらの測定手段３３，３４を介して増幅経路３１，３２の出力信号が検出される。これによって求められた測定値は、論理回路４６にフィードバックされる。論理回路４６には制御ユニット４６ａが設けられている。制御ユニット４６ａ自体は給電部５９と接続されている。従って、増幅器３７〜３９に供給される電圧を制御乃至調整することができる。

制御ユニット４８は、高周波電力信号に関する目標値を設定するために設けることができる。高周波電力信号は、増幅経路３１，３２の出力側における高周波出力信号であっても良いし、結合器４０の出力側における高周波出力信号であって良い。この目標値を論理回路４６へと引き渡すことができる。続いて、この論理回路４６では、ＤＡＣ４１において求められるべきアナログ信号に関する目標値及び給電部５９によって形成すべき電圧に関する目標値が求められる。択一的に、アナログ信号に関する目標値及び形成すべき電圧を制御ユニット４８によって設定することができる。別の代替形態によれば、給電部５９において形成すべき電圧に関する目標値を、論理回路４６のインタフェース３５を介して設定することができる。

論理回路４６においては、更に、高周波電力信号に関する目標値の設定から、また、余剰分に関する設定から、給電部５９において形成すべき電圧の目標値も、ＤＡＣ４１によって形成すべきアナログ信号の目標値も求めるように設計されている計算ユニット４６ｂを設けることができる。択一的に、高周波電力信号に関する目標値の設定、及び、速度設定値又は効率設定値の設定から、給電部５９において形成すべき電圧の目標値も、ＤＡＣ４１によって形成すべきアナログ信号の目標値も求めるように、計算ユニット４６ｂを設計することができる。計算ユニット４６ｂは同様に、目標値及び余剰分を、インタフェース３５を介して受信することができる。インタフェース３５はデータ技術的にシステム制御部４９と接続することができる。特に、システム制御部４９を介して、高速な振幅制御又はやや緩慢な電圧制御が実行されるべきか否かを設定することができる。このことは、後続の図４及び図５に基づき説明する。

図４においては、出力電力を高速に低減しなければならない場合の方式が記載されている。第１の動作状態１００においては、電力供給システム２０が、例えば５０Ｖの供給電圧で動作する。増幅経路３１，３２の入力側における入力信号の振幅は１００％である。要求される出力電力は例えば１，２５０Ｗであり、また、電力供給システムは８０％の効率で動作する。矢印１０１によって、要求される出力電力の目標値が急激に変化することが示唆されている。特に、出力電力は急激に低減されなければならず、例えば５５０Ｗの値まで急激に低減されなければならない。この高速な電力適合は、振幅制御を介して、増幅経路３１，３２において形成された信号が高速に変化されることによって行われる。従って、増幅器３７〜３９の供給電圧は、動作状態１０２において５０Ｖにとどまる。入力信号の振幅は２０％に低減される。効率は５５％まで低下する。続いて、動作状態１０３においては、効率を再び上昇させるために、アナログ信号の振幅及び電圧の再調整が行われる。つまり、動作状態１０３においては、増幅器３７〜３９の供給電圧は３０Ｖに低下される。入力信号の振幅は再び１００％となる。要求される出力電力は、従前通り１５０Ｗになり効率は再び８０％まで上昇する。

図５には、出力電力を急激に増大させなければならない場合の方式が記載されている。動作状態２００においては、電力供給システム２０が、３０Ｖの供給電圧で動作する。入力信号の振幅は１００％である。要求される出力電力は５５０Ｗであり、また、電力供給システム２０は８０％の効率で動作する。より高い出力電力が要求されることは既知であるので、動作状態２００から動作状態２０１へと移行する際には、先ず、増幅器３７〜３９の供給電圧が５０Ｖに上昇される。入力信号の振幅は、僅か２０％である。出力電力は５５０Ｗにとどまり、また効率は５５％まで低下する。その後、目標値が急激に変化し、このことは矢印２０２によって示唆されている。高速な振幅制御を介して、動作状態２０１から動作状態２０３への移行が行われる。増幅器３７〜３９の供給電圧は５５Ｖである。入力信号の振幅は１００％であり、出力電力は１，２５０Ｗであり、またシステムは８０％の効率で動作する。このように目標値を急激に変化させることができるようにするために、前もって、増幅器３７〜３９の供給電圧に関して余剰分が設定されている。つまり、給電部５９において形成される電圧は、もともとは動作状態２０１において必要とされていたと考えられる目標値よりも高く選択されている。しかしながらこれによって、振幅制御を介して、即ち、ＤＡＣ４１におけるアナログ信号の調整を介して、高速な振幅制御を実行し、それによって非常に高速に、より高い出力電力へと目標値を急激に変化させることができる。

本発明による電力供給システムでは、高周波信号の振幅制御及び高周波信号を増幅する増幅器の供給電圧の電圧制御が組み合わされ、負荷の急激な変化を回避することもできる。

Claims (25)

1. プラズマプロセス又はガスレーザプロセスに電力を供給するために負荷（６）に接続可能であり、且つ、高周波電力信号を形成する電力変換器（３，３０）を備えている電力供給システム（２，２０）であって、
   前記電力変換器（３，３０）は、少なくとも１つの増幅器（３７，３８，３９）を備えた少なくとも１つの第１の増幅経路（３１，３２）を有しており、
   前記少なくとも１つの増幅経路（３１，３２）には、ディジタル・アナログ変換器（ＤＡＣ）（４１）によってディジタル信号から形成されるアナログ信号が供給されており、
   前記ＤＡＣの前段側には、該ＤＡＣに供給される前記ディジタル信号を形成するための論理回路ユニット（４２）が接続されており、
   該論理回路ユニット（４２）は、
   ・アナログ信号形状を形成するための信号データ値が格納されている信号データメモリ（６１）と、
   ・前記アナログ信号の振幅に影響を及ぼすための振幅データ値が格納されている振幅データメモリ（６２）と、
   ・前記信号データ値を前記振幅データ値と乗算するための乗算器（６３）と、
   を有している、電力供給システム（２，２０）において、
   前記少なくとも１つの増幅器（３７，３８，３９）と接続されており、且つ、該増幅器（３７，３８，３９）に電圧を供給する調整可能な給電部（５９）が設けられていることを特徴とする、電力供給システム（２，２０）。
2. 電圧供給のために前記増幅器（３７，３８，３９）に印加される前記電圧を制御するための制御ユニット（４６ａ）が設けられている、請求項１に記載の電力供給システム。
3. 前記給電部（５９）は、前記増幅器（３７，３８，３９）にＤＣ電力乃至ＤＣ電圧を供給することができる直流電圧供給部として構成されている、請求項１又は２に記載の電力供給システム。
4. 前記高周波電力信号に関する目標値を設定するための制御ユニット（４８）が設けられており、且つ、後続のディジタル論理回路（４６）が設けられており、該ディジタル論理回路（４６）は、前記給電部（５９）において形成すべき前記電圧の目標値も、前記ＤＡＣ（４１）によって形成すべき前記アナログ信号の目標値も求めるように設計されている、請求項１乃至３のいずれか１項に記載の電力供給システム。
5. 前記給電部（５９）において形成すべき電圧に関する目標値の、前記高周波電力信号の振幅に対する余剰分を設定するためのインタフェース（３５）が設けられている、請求項１乃至４のいずれか１項に記載の電力供給システム。
6. 前記高周波電力信号に関する目標値の設定から、及び、余剰分の設定から、前記給電部（５９）において形成すべき前記電圧の目標値も、前記ＤＡＣ（４１）によって形成すべき前記アナログ信号の目標値も求めるように設計されている計算ユニット（４６ｂ）が設けられている、請求項１乃至５のいずれか１項に記載の電力供給システム。
7. 前記高周波電力信号に関する目標値の設定から、及び、速度設定値又は効率設定値の設定から、前記給電部（５９）において形成すべき前記電圧の目標値も、前記ＤＡＣ（４１）によって形成すべき前記アナログ信号の目標値も求めるように設計されている計算ユニット（４６ｂ）が設けられている、請求項１乃至６のいずれか１項に記載の電力供給システム。
8. 少なくとも２つの増幅経路（３１，３２）が設けられており、各増幅経路（３１，３２）には、ＤＡＣ（４１）によってディジタル信号からその都度形成されるアナログ信号が供給されており、且つ、各ＤＡＣ（４１）の前段側には論理回路ユニット（４２）が接続されている、請求項１乃至７のいずれか１項に記載の電力供給システム。
9. 前記論理回路ユニット（４２）は、ディジタル論理回路として形成されている、請求項１乃至８のいずれか１項に記載の電力供給システム。
10. 前記ディジタル論理回路及び１つ又は複数の論理回路ユニットは、１つの論理素子に集積されている、請求項９に記載の電力供給システム。
11. 前記ＤＡＣ（４１）と前記増幅経路（３１，３２）との間に、前記アナログ信号をフィルタリングするためのフィルタ装置（５５）が設けられている、請求項１乃至１０のいずれか１項に記載の電力供給システム。
12. 前記電力変換器（３，３０）は、３つ以上の増幅経路（３１，３２）を有しており、該３つ以上の増幅経路（３１，３２）にはそれぞれ１つのＤＡＣ（４１）が対応付けられており、該ＤＡＣ（４１）は各増幅経路（３１，３２）にアナログ信号を供給する、請求項１乃至１１のいずれか１項に記載の電力供給システム。
13. 前記増幅経路（３１，３２）は、該増幅経路において形成された電力を結合して総電力にする結合器（４０）と接続されている、請求項１乃至１２のいずれか１項に記載の電力供給システム。
14. 前記結合器（４０）は、位相位置シフト式の結合ユニットとして、特に９０°ハイブリッドカプラとして構成されている、請求項１３に記載の電力供給システム。
15. 前記増幅器（３７，３８，３９）のうちの１つの増幅器、特に各増幅器（３７，３８，３９）は、その出力側に、前記結合ユニットの入力インピーダンスとは異なる出力インピーダンスを有している、請求項１４に記載の電力供給システム。
16. 前記増幅経路（３１，３２）は、ＬＤＭＯＳ技術のトランジスタを有している、請求項１乃至１５のいずれか１項に記載の電力供給システム。
17. 各増幅経路（３１，３２）には、所属の論理回路素子を備えた固有のＤＡＣ（４１）が対応付けられており、該ＤＡＣ（４１）に対応付けられている前記論理回路素子と接続されている上位のメモリ、特にルックアップテーブルが設けられている、請求項１乃至１６のいずれか１項に記載の電力供給システム。
18. 前記上位のメモリは、論理回路に、特にプログラミング可能な論理モジュール（ＰＬＤ）に、とりわけフィールドプログラマブルゲートアレイ（ＦＰＧＡ）に集積されている、請求項１７に記載の電力供給システム。
19. 前記少なくとも１つのＤＡＣ（４１）の基準信号入力端用の制御回路が前記論理素子に集積されている、請求項１８に記載の電力供給システム。
20. 前記ＤＡＣは前記ＰＬＤ乃至前記ＦＰＧＡに集積されている、請求項１８又は１９に記載の電力供給システム。
21. システム制御部と接続されている測定装置が設けられており、前記システム制御部もまた論理回路を少なくとも間接的に、特にディジタルプロセッサ又はＤＳＰを介して制御する、請求項１乃至２０のいずれか１項に記載の電力供給システム。
22. 負荷（６）に供給することができる高周波電力を形成する方法であって、
    少なくとも１つの増幅経路（３１，３２）に、ディジタル・アナログ変換器（ＤＡＣ）（４１）によってディジタル信号から形成されるアナログ信号が供給され、前記増幅経路（３１，３２）において高周波電力信号へと増幅され、信号データメモリ（６１）に格納された信号データ値が、振幅データメモリ（６２）に格納された振幅データ値と乗算されることによって前記ディジタル信号が形成される、高周波電力を形成する方法において、
    前記ＤＡＣ（４１）に供給される前記ディジタル信号は、前記ＤＡＣ（４１）の前段側に接続された論理回路ユニット（４２）により形成され、該論理回路ユニット（４２）は、前記アナログ信号の形状を形成するための前記信号データ値が格納されている前記信号データメモリ（６１）と、前記アナログ信号の振幅に影響を及ぼすための振幅データ値が格納されている振幅データメモリ（６２）と、前記信号データ値を前記振幅データ値と乗算するための乗算器（６３）とを有しており、
    前記増幅経路（３１，３２）の少なくとも１つの増幅器（３７〜３９）に、調整可能な電圧によって電力を供給することを特徴とする、高周波電力を形成する方法。
23. 制御ユニット（４８）によって、給電部（５９）において形成すべき前記電圧に関する目標値及び前記ＤＡＣ（４１）によって形成すべき前記アナログ信号に関する目標値を設定する、請求項２２に記載の高周波電力を形成する方法。
24. 前記高周波電力信号に関する目標値が変化した際、第１の方法ステップにおいて、前記ＤＡＣ（４１）によって形成すべき前記アナログ信号に関する目標値を設定し、第２の方法ステップにおいて、前記給電部（５９）において形成すべき前記電圧に関する目標値を設定する、請求項２２又は２３に記載の高周波電力を形成する方法。
25. 前記高周波電力信号に関する目標値が変化した際、第１の方法ステップにおいて、前記給電部（５９）において形成すべき前記電圧に関する目標値を設定し、第２の方法ステップにおいて、前記ＤＡＣ（４１）によって形成すべき前記アナログ信号に関する目標値を設定する、請求項２２乃至２４のいずれか１項に記載の高周波電力を形成する方法。