JP2017212459A - 活性領域を限定する線状のトレンチを有する半導体素子及びその形成方法 - Google Patents

活性領域を限定する線状のトレンチを有する半導体素子及びその形成方法 Download PDF

Info

Publication number
JP2017212459A
JP2017212459A JP2017148467A JP2017148467A JP2017212459A JP 2017212459 A JP2017212459 A JP 2017212459A JP 2017148467 A JP2017148467 A JP 2017148467A JP 2017148467 A JP2017148467 A JP 2017148467A JP 2017212459 A JP2017212459 A JP 2017212459A
Authority
JP
Japan
Prior art keywords
parallel
trench
trenches
active region
intersecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017148467A
Other languages
English (en)
Inventor
宰 福 崔
Jay-Bok Choi
宰 福 崔
圭 現 李
Kyu-Hyun Lee
圭 現 李
美 貞 張
Mi-Jeong Jang
美 貞 張
榮 振 崔
Young-Jin Choi
榮 振 崔
宙 永 許
Ju-Young Huh
宙 永 許
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2017212459A publication Critical patent/JP2017212459A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

【課題】高集積化に有利であり、かつコンタクトプラグとの接触面積確保に容易な活性領域を有する半導体素子及びその製造方法を提供する。【解決手段】半導体基板上の相互平行な第１、第２平行トレンチ、半導体基板上の相互平行な第１、第２交差トレンチ、第１、第２平行トレンチと第１、第２交差トレンチにより限定される活性領域、活性領域を横切る下部導電性ライン、下部導電性ラインと交差し活性領域上を横切る上部導電性ラインを有し、第１、第２平行トレンチは上部導電性ラインと交差し、第１、第２交差トレンチは第１、第２平行トレンチと交差し、第１、第２交差トレンチは下部導電性ラインと交差し、活性領域は、第１、第２平行トレンチによって限定される第１、第２側面、第１、第２交差トレンチによって限定される第３、第４側面を有し、第２側面と上部導電性ライン間に第１鋭角、第１側面と第４側面間に第２鋭角が形成される。【選択図】図１

Description

本発明は、活性領域を有する半導体素子及びその製造方法に関する。
活性領域の形成において、高集積化に有利であって、かつコンタクトプラグとの接触面積を確保することができる多様な方法が研究されている。
米国特許出願公開第２０１１／００２４８７０号明細書
本発明が解決しようとする課題は、高集積化に有利であり、かつコンタクトプラグとの接触面積確保に容易な活性領域を有する半導体素子及びその製造方法を提供することにある。
本発明が解決しようとする課題は、上述の課題に制限されず、上記で言及しない、さらなる他の課題は以下の記載によって当業者に明確に理解される。
上記課題を達成するためになされた本発明による半導体素子は、半導体基板上の互いに平行な第１及び第２平行トレンチと、前記半導体基板上の互いに平行な第１及び第２交差トレンチと、前記第１及び第２平行トレンチと前記第１及び第２交差トレンチによって前記半導体基板上に限定される活性領域と、前記活性領域を横切る下部導電性ラインと、前記下部導電性ラインと交差し、前記活性領域上を横切る上部導電性ラインと、を有し、前記第１及び第２平行トレンチは前記上部導電性ラインと交差し、前記第１及び第２交差トレンチは前記第１及び第２平行トレンチと交差し、前記第１及び第２交差トレンチは前記下部導電性ラインと交差し、前記活性領域は、第１平行トレンチによって限定される第１側面、前記第２平行トレンチによって限定される第２側面、前記第１交差トレンチによって限定される第３側面、及び前記第２交差トレンチによって限定される第４側面を有し、平面からみたとき、前記第２側面と前記上部導電性ラインとの間に第１鋭角が形成され、前記第１側面と前記第４側面との間に第２鋭角が形成されることを特徴とする。
平面からみたとき、前記上部導電性ラインは前記第１及び第２交差トレンチの間に配置されることが好ましい。
前記第２鋭角は、前記第１鋭角と同一であることが好ましい。
前記下部導電性ライン及び前記上部導電性ラインのそれぞれは直線状ライン（ｓｔｒａｉｇｈｔ ｌｉｎｅ）であって、前記上部導電性ラインは前記下部導電性ラインと直交することが好ましい。
前記第１及び第２交差トレンチの間の間隔は、前記第１及び第２平行トレンチの間の間隔よりも大きいことが好ましい。
また、上記課題を達成するためになされた本発明による半導体素子は、半導体基板上の互いに平行な第１及び第２平行トレンチと、前記半導体基板上の互いに平行な第１及び第２交差トレンチと、前記第１及び第２平行トレンチと前記第１及び第２交差トレンチによって前記半導体基板上に限定された活性領域と、前記活性領域を横切って互いに平行な一対のワードラインと、前記一対のワードラインは前記第１及び第２交差トレンチと交差し、前記活性領域上を横切って前記一対のワードラインと交差するビットラインと、を含み、前記第１及び第２平行トレンチは前記ビットラインと交差し、前記第１及び第２平行トレンチは前記ビットラインに対して第１鋭角をなし、前記第１及び第２交差トレンチは前記第１及び第２平行トレンチと交差し、前記第１及び第２平行トレンチと前記第１及び第２交差トレンチとの間に第２鋭角が形成されることを特徴とする。
前記活性領域は、第１ないし第４側面を含み、前記第１側面は前記第１平行トレンチによって限定され、前記第２側面は前記第２平行トレンチによって限定され、前記第３側面は前記第１交差トレンチによって限定され、前記第４側面は前記第２交差トレンチによって限定され、前記第２側面は前記第１側面と平行し、前記第４側面は前記第３側面と平行することが好ましい。
前記第１側面の長さは、前記第３側面の長さよりも大きいことが好ましい。
前記第１側面の長さは、前記第３側面の長さの２倍以上であることが好ましい。
前記活性領域は、前記ビットラインの外側に突出された第１端（ｆｉｒｓｔ ｅｎｄ）及び第２端（ｓｅｃｏｎｄ ｅｎｄ）を含み、前記第１端（ｆｉｒｓｔ ｅｎｄ）で前記第１側面及び前記第４側面が当接し、前記第２端（ｓｅｃｏｎｄ ｅｎｄ）で前記第２側面及び前記第３側面が当接することが好ましい。
前記第１及び第２交差トレンチのそれぞれは、前記ビットラインと平行することが好ましい。
前記第２鋭角は、前記第１鋭角と同一であることが好ましい。
前記第２鋭角は、２１度であることが好ましい。
前記第１及び第２平行トレンチと前記第１及び第２交差トレンチ内の素子分離膜をさらに含み、前記素子分離膜は絶縁物質を含むことが好ましい。
前記ビットラインと離隔し、前記活性領域に接続されたコンタクトプラグと、前記コンタクトプラグ上のデータ保存要素と、をさらに含むことが好ましい。
上記課題を達成するためになされた本発明による半導体素子形成方法は、半導体基板上に互いに平行な第１及び第２平行トレンチと互いに平行な第１及び第２交差トレンチによって限定された活性領域を形成するステップと、前記活性領域を横切り、前記第１及び第２交差トレンチと交差する下部導電性ラインを形成するステップと、前記下部導電性ラインと交差し、前記活性領域上を横切る上部導電性ラインを形成するステップと、とを有し、平面からみたとき、前記第１及び第２平行トレンチは前記上部導電性ラインと交差し、前記第１及び第２平行トレンチは前記上部導電性ラインに対して第１鋭角をなし、前記第１及び第２交差トレンチは前記第１及び第２平行トレンチと交差し、前記平行トレンチと前記交差トレンチとの間に第２鋭角が形成されることを特徴とする。
前記活性領域を形成するステップは、前記半導体基板上にマスク層を形成するステップと、前記マスク層をパターニングして予備平行トレンチを形成するステップと、前記マスク層をパターニングして予備交差トレンチを形成するステップと、前記予備平行トレンチ及び前記予備交差トレンチ下部の前記半導体基板をエッチングするステップと、を含むことが好ましい。
前記予備交差トレンチの間の間隔は、前記予備平行トレンチの間の間隔よりも大きいことが好ましい。
平面からみたとき、前記第１及び第２交差トレンチは、前記上部導電性ラインと平行することが好ましい。
前記第２鋭角は、前記第１鋭角と同一であることが好ましい。
本発明に係る半導体素子及びその形成方法によれば、平行トレンチ及び交差トレンチによって半導体基板上に限定された活性領域が提供される。平行トレンチ及び交差トレンチは、直線状ライン（ｓｔｒａｉｇｈｔ ｌｉｎｅ）とすることができる。交差トレンチを形成する技術は、従来のコンタクトホールのトリム方法によって発生する写真工程のパターニング限界を克服するのに有利である。交差トレンチを形成する技術は、従来の溝状のトレンチに比べて工程が単純化され、工程ばらつきを減少する効果を示す。高集積化に有利であって、かつコンタクトプラグ及び活性領域の間の接触面積を極大化することができる半導体素子を実現することができる。
本発明の技術的思想の実施形態による半導体素子を説明するためのレイアウトである。 図１の切断線Ｉ−Ｉ’及びＩＩ−ＩＩ’による断面図である。 図１の一部構成要素の結合関係を詳細に示す拡大図である。 図１の一部構成要素の結合関係を詳細に示す拡大図である。 図１の一部構成要素の結合関係を詳細に示す拡大図である。 本発明の技術的思想の実施形態による半導体素子を説明するためのレイアウトである。 図６の一部構成要素の結合関係を詳細に示す拡大図である。 図６の一部構成要素の結合関係を詳細に示す拡大図である。 本発明の技術的思想の実施形態による半導体素子の製造方法を説明するためのフローチャート（ｆｌｏｗ ｃｈａｒｔ）である。 本発明の技術的思想の実施形態による半導体素子の製造方法を説明するための工程段階別の斜視図である。 本発明の技術的思想の実施形態による半導体素子の製造方法を説明するための工程段階別の斜視図である。 本発明の技術的思想の実施形態による半導体素子の製造方法を説明するための工程段階別のレイアウトである。 本発明の技術的思想の実施形態による半導体素子の製造方法を説明するための図１の切断線Ｉ−Ｉ’及びＩＩ−ＩＩ’による断面図である。 本発明の技術的思想の実施形態による半導体素子の製造方法を説明するための工程段階別のレイアウトである。 本発明の技術的思想の実施形態による半導体素子の製造方法を説明するための図１の切断線Ｉ−Ｉ’及びＩＩ−ＩＩ’による断面図である。 本発明の技術的思想の実施形態による半導体素子の製造方法を説明するための工程段階別の斜視図である。 本発明の技術的思想の実施形態による半導体素子の製造方法を説明するための工程段階別のレイアウトである。 本発明の技術的思想の実施形態による半導体素子の製造方法を説明するための図１の切断線Ｉ−Ｉ’及びＩＩ−ＩＩ’による断面図である。 本発明の技術的思想の実施形態による半導体素子の製造方法を説明するための工程段階別の斜視図である。 本発明の技術的思想の実施形態による半導体素子の製造方法を説明するための図１の切断線Ｉ−Ｉ’及びＩＩ−ＩＩ’による断面図である。 本発明の技術的思想の実施形態による半導体素子の製造方法を説明するための工程段階別の斜視図である。 本発明の技術的思想の実施形態による半導体素子の製造方法を説明するための工程段階別のレイアウトである。 本発明の技術的思想の実施形態による半導体素子の製造方法を説明するための図１の切断線Ｉ−Ｉ’及びＩＩ−ＩＩ’による断面図である。 本発明の技術的思想の実施形態による半導体素子の製造方法を説明するための工程段階別の斜視図である。 本発明の技術的思想の実施形態による半導体素子の製造方法を説明するための図１の切断線Ｉ−Ｉ’及びＩＩ−ＩＩ’による断面図である。 本発明の技術的思想の実施形態による半導体素子の製造方法を説明するための工程段階別の斜視図である。 本発明の技術的思想の実施形態による半導体素子の製造方法を説明するための図１の切断線Ｉ−Ｉ’及びＩＩ−ＩＩ’による断面図である。 図１５Ｂの一部分を詳細に示す拡大図である。 図１５Ｂの一部分を詳細に示す拡大図である。 図１５Ｂの一部分を詳細に示す拡大図である。 図１５Ｂの一部分を詳細に示す拡大図である。 本発明の技術的思想の実施形態による半導体素子の製造方法を説明するための工程段階別の斜視図である。 本発明の技術的思想の実施形態による半導体素子の製造方法を説明するためのレイアウトである。 本発明の技術的思想の実施形態による半導体素子の製造方法を説明するための工程段階別の斜視図である。 本発明の技術的思想の実施形態による半導体素子の製造方法を説明するための工程段階別の斜視図である。 本発明の技術的思想の実施形態による半導体素子の製造方法を説明するためのレイアウトである。 本発明の技術的思想の実施形態による半導体素子の製造方法を説明するための工程段階別の斜視図である。 本発明の技術的思想の実施形態による半導体素子の製造方法を説明するための工程段階別の斜視図である。 図１８Ｂの一部分を詳細に示す拡大図である。 図１８Ｂの一部分を詳細に示す拡大図である。 本発明の技術的思想の実施形態による半導体モジュールを説明するためのレイアウトである。 本発明の技術的思想の多様な実施形態による半導体素子のうちの少なくとも一つを含むメモリカードを概念的に示す図である。 本発明の技術的思想の実施形態による電子装置の斜視図である。 本発明の技術的思想の実施形態による電子装置のシステムブロック図である。 本発明の技術的思想が適用された実施形態による半導体素子のうちの少なくとも一つを含む他の電子システムを概略的に示すブロック図である。
添付図面を参照しながら本発明の技術的思想の実施形態を詳細に説明する。
しかし、本発明はここで説明される実施形態に限らず、他の形態に具体化されることもできる。むしろ、ここで紹介される実施形態は内容の開示が徹底的かつ完全であるように、そして当業者に本発明の思想が十分に伝達されるようにするために提供されるものである。
図面において、層及び領域の厚さは明確性を期するために誇張されたものである。また、層が、他の層または基板「上」にあるとした場合、それは他の層または基板上に直接形成されるか、またはそれらの間に第３の層が介在される。明細書全体において同一の参照番号で表示された部分は同一の構成要素を意味する。また、明細書中の「約」とは、製造誤差、製造精度によるズレ等も含めることを意味する。たとえば、「約２１゜」とは、２１゜をターゲットとして製造されていることを意味し、製造誤差、製造精度等により完全には２１゜にならない場合も含む。
第１、第２などの用語は、多様な構成要素を説明するために用いることができるが、前記構成要素は前記用語によって限定されるものではない。前記用語は一つの構成要素を他の構成要素から区別する目的としてのみ用いられる。例えば、本発明の権利範囲を逸脱せず、第１構成要素は第２構成要素と称することができ、同様に、第２構成要素は第１構成要素と称することができる。
上端、下端、上面、下面、または上部、下部などの用語は、構成要素において相対的な位置であることを区別するために用いられる。例えば、便宜上、図面上の上側を上部、図面上の下側を下部とした場合、実際においては本発明の権利範囲を逸脱せず、上部は下部と称することができ、下部は上部と称することができる。
本出願に用いる用語は、単に特定の実施形態を説明するために用いるものであって、本発明を限定する意図ではない。単数表現は、文脈上、明白な違いがない限り、複数表現を含む。本出願において、「含む」または「有する」などの用語は、明細書上に記載した特徴、数字、段階、動作、構成要素、部分品またはこれらを組み合わせたものが存在するということを意味するものであって、一つまたはその以上の他の特徴や数字、段階、動作、構成要素、部分品またはこれらを組み合わせたものなどの存在または付加可能性をあらかじめ排除しないものとして理解すべきである。
ここで用いるすべての用語は、他に定義がない限り、技術的また科学的な用語を含み、本発明が属する技術分野において通常の知識を有する者によって一般的に理解されるものと同一の意味がある。一般的に使用される、すでに定義されているものと同様な用語は関連技術の文脈上に有する意味と一致するものと解釈すべきであり、本出願に明白な定義がない限り、理想的や過度に形式的な意味として解釈されない。
図１は、本発明の技術的思想の実施形態による半導体素子を説明するためのレイアウトであり、図２は、図１の切断線Ｉ−Ｉ’及びＩＩ−ＩＩ’による断面図であり、図３ないし図５は、図１の一部構成要素の結合関係を詳細に示す拡大図である。
図１及び図２を参照すると、半導体基板２１上に多数の活性領域４５を限定する多数の平行トレンチ（ｐａｒａｌｌｅｌ−ｔｒｅｎｃｈｅｓ）４１及び多数の交差トレンチ（ｉｎｔｅｒｓｅｃｔ−ｔｒｅｎｃｈｅｓ）４９が形成される。前記平行トレンチ４１及び前記交差トレンチ４９を埋め込む素子分離膜６３が形成される。前記活性領域４５及び前記素子分離膜６３を横切る多数のワードライン６７が形成される。前記ワードライン６７と前記活性領域４５との間にゲート誘電膜６５が形成される。前記ワードライン６７上にキャッピング膜６９が形成される。前記ワードライン６７の両側に隣接した前記活性領域４５内にソース／ドレーン領域７０が形成される。
前記半導体基板２１上を覆う第１層間絶縁膜７１が形成される。前記第１層間絶縁膜７１を貫通して前記ソース／ドレーン領域７０に接続されたビットプラグ７３が形成される。前記第１層間絶縁膜７１上に前記ビットプラグ７３に接続された多数のビットライン７５が形成される。前記ビットライン７５上にビットキャッピングパターン７７が形成される。前記ビットライン７５及び前記ビットキャッピングパターン７７の側壁上にビットスペーサ７８が形成される。
前記半導体基板２１上を覆う第２層間絶縁膜８１が形成される。前記第２層間絶縁膜８１及び前記第１層間絶縁膜７１を貫通して前記ソース／ドレーン領域７０に接続された埋め込みコンタクトプラグ（ｂｕｒｉｅｄ ｃｏｎｔａｃｔ ｐｌｕｇｓ）８３が形成される。前記第２層間絶縁膜８１上に前記埋め込みコンタクトプラグ８３と接続された多数のデータ保存要素（ｄａｔａ ｓｔｏｒａｇｅ ｅｌｅｍｅｎｔｓ）８５が形成される。前記データ保存要素８５はストレージノード（ｓｔｏｒａｇｅ ｎｏｄｅ）または下部電極を含むことができる。
前記平行トレンチ４１は互いに平行することができる。前記平行トレンチ４１は互いに交差しなくてもよい。前記平行トレンチ４１のそれぞれは直線状ライン（ｓｔｒａｉｇｈｔ ｌｉｎｅ）とすることができる。前記交差トレンチ４９は互いに平行することができる。前記交差トレンチ４９は互いに交差しなくてもよい。前記交差トレンチ４９のそれぞれは直線状ライン（ｓｔｒａｉｇｈｔ ｌｉｎｅ）とすることができる。前記交差トレンチ４９の間の間隔は前記平行トレンチ４１の間の間隔より大きくすることができる。前記交差トレンチ４９は前記平行トレンチ４１と交差することができる。前記ワードライン６７は互いに平行することができる。前記ワードライン６７は互いに交差しなくてもよい。前記ワードライン６７のそれぞれは直線状ライン（ｓｔｒａｉｇｈｔ ｌｉｎｅ）とすることができる。前記ワードライン６７は前記活性領域４５を第１方向に横切ることができる。前記ビットライン７５は前記活性領域４５上を横切ることができる。前記ビットライン７５は、前記活性領域４５を前記第１方向と異なる第２方向に横切ることができる。前記ビットライン７５は互いに平行することができる。前記ビットライン７５のそれぞれは直線状ライン（ｓｔｒａｉｇｈｔ ｌｉｎｅ）とすることができる。前記ビットライン７５は前記ワードライン６７と交差することができる。例えば、前記ビットライン７５は前記ワードライン６７と直交することができる。平面図（ｔｏｐ−ｖｉｅｗ）上から見た場合、前記平行トレンチ４１は前記ビットライン７５と交差することができる。前記交差トレンチ４９は前記ビットライン７５と交差することができる。
本発明の実施形態によれば、前記交差トレンチ４９は直線状ライン（ｓｔｒａｉｇｈｔ ｌｉｎｅ）とすることができる。従来のホール（ｈｏｌｅ）状のトレンチに比べて前記交差トレンチ４９は工程ばらつきを著しく減少させることができ、工程単純化の側面から非常に有利である。前記交差トレンチ４９及び前記平行トレンチ４１の組合せは、前記活性領域４５が前記ビットライン７５の外側に突出されるのに有利な構成となる。前記埋め込みコンタクトプラグ８３と前記ソース／ドレーン領域７０との間の接触面積は著しく増加されることができる。
図３を参照すると、第１平行トレンチ４１Ａ及び該第１平行トレンチ４１Ａと平行な第２平行トレンチ４１Ｂが提供される。第１交差トレンチ４９Ａ及び該第１交差トレンチ４９Ａと平行な第２交差トレンチ４９Ｂが提供される。前記第１平行トレンチ４１Ａ、前記第２平行トレンチ４１Ｂ、前記第１交差トレンチ４９Ａ及び前記第２交差トレンチ４９Ｂによって活性領域４５が限定される。
前記活性領域４５は第１ないし第４側面Ｓ１、Ｓ２、Ｓ３、Ｓ４を含むことができる。前記第１側面Ｓ１は前記第１平行トレンチ４１Ａによって限定される。前記第２側面Ｓ２は前記第２平行トレンチ４１Ｂによって限定される。前記第３側面Ｓ３は前記第１交差トレンチ４９Ａによって限定される。前記第４側面Ｓ４は前記第２交差トレンチ４９Ｂによって限定される。前記第２側面Ｓ２は前記第１側面Ｓ１と平行することができ、前記第４側面Ｓ４は前記第３側面Ｓ３と平行することができる。前記第１側面Ｓ１は前記第３側面Ｓ３より長くすることができる。例えば、前記第１側面Ｓ１の水平長さは前記第３側面Ｓ３よりも２倍以上とすることができる。前記第２側面Ｓ２及び前記第３側面Ｓ３が当接する領域に前記活性領域４５の第１端（ｆｉｒｓｔ ｅｎｄ）４５Ｅ１が定義され、前記第１側面Ｓ１及び前記第４側面Ｓ４が当接する領域に前記活性領域４５の第２端（ｓｅｃｏｎｄ ｅｎｄ）４５Ｅ２が定義される。前記第２端（ｓｅｃｏｎｄ ｅｎｄ）４５Ｅ２は、前記第１端（ｆｉｒｓｔ ｅｎｄ）４５Ｅ１に対して点対称関係にあるものと解釈されることができる。
前記活性領域４５を横切る第１ワードライン６７Ａ及び第２ワードライン６７Ｂが形成される。前記活性領域４５を横切って前記第１ワードライン６７Ａ及び前記第２ワードライン６７Ｂと交差するビットライン７５が形成される。前記ビットライン７５は前記第１ワードライン６７Ａ及び前記第２ワードライン６７Ｂと直交することができる。
平面図（ｔｏｐ−ｖｉｅｗ）上から見た場合、前記第２平行トレンチ４１Ｂは前記ビットライン７５に対して第１鋭角Θ１をなすことができる。前記第２平行トレンチ４１Ｂと前記第１交差トレンチ４９Ａとの間に第２鋭角Θ２が形成される。前記第１交差トレンチ４９Ａは前記ビットライン７５に対して第３鋭角Θ３をなすことができる。前記第２鋭角Θ２は前記第１鋭角Θ１よりも大きくすることができる。前記第３鋭角Θ３は前記第２鋭角Θ２よりも大きくすることができる。例えば、前記第１鋭角Θ１は約２１゜とすることができ、前記第２鋭角Θ２は約２８゜とすることができる。前記第３鋭角Θ３は約４９゜とすることができる。前記第１鋭角Θ１は前記第２側面Ｓ２と前記ビットライン７５との間の交角と解釈されることができ、前記第２鋭角Θ２は前記第２側面Ｓ２と前記第３側面Ｓ３との間の交角として解釈されることができる。前記第１端（ｆｉｒｓｔ ｅｎｄ）４５Ｅ１は前記ビットライン７５の外側に突出されることができる。前記第２端（ｓｅｃｏｎｄ ｅｎｄ）４５Ｅ２もまた前記ビットライン７５の外側に突出されることができる。前記第１端（ｆｉｒｓｔ ｅｎｄ）４５Ｅ１及び前記第２端（ｓｅｃｏｎｄ ｅｎｄ）４５Ｅ２のそれぞれは、前記埋め込みコンタクトプラグ（図１の８３）中の対応する一つと接続されることができる。
図４を参照すると、第１平行トレンチ４１Ａ、該第１平行トレンチ４１Ａと平行な第２平行トレンチ４１Ｂ、前記第２平行トレンチ４１Ｂと平行な第３平行トレンチ４１Ｃ、及び前記第３平行トレンチ４１Ｃと平行な第４平行トレンチ４１Ｄが提供される。第１交差トレンチ４９Ａ、該第１交差トレンチ４９Ａと平行な第２交差トレンチ４９Ｂ、及び該第２交差トレンチ４９Ｂと平行な第３交差トレンチ４９Ｃが提供される。前記第１平行トレンチ４１Ａ、前記第２平行トレンチ４１Ｂ、前記第１交差トレンチ４９Ａ、及び前記第２交差トレンチ４９Ｂによって第１活性領域４５Ａが限定される。前記第２平行トレンチ４１Ｂ、前記第３平行トレンチ４１Ｃ、前記第１交差トレンチ４９Ａ、及び前記第２交差トレンチ４９Ｂによって第２活性領域４５Ｂが限定される。前記第２平行トレンチ４１Ｂ、前記第３平行トレンチ４１Ｃ、前記第２交差トレンチ４９Ｂ、及び前記第３交差トレンチ４９Ｃによって第３活性領域４５Ｃが限定される。前記第３平行トレンチ４１Ｃ、前記第４平行トレンチ４１Ｄ、前記第２交差トレンチ４９Ｂ、及び前記第３交差トレンチ４９Ｃによって第４活性領域４５Ｄが限定される。
第１ワードライン６７Ａ、該第１ワードライン６７Ａと平行な第２ワードライン６７Ｂ、該第２ワードライン６７Ｂと平行な第３ワードライン６７Ｃ、該第３ワードライン６７Ｃと平行な第４ワードライン６７Ｄ、該第４ワードライン６７Ｄと平行な第５ワードライン６７Ｅが提供される。前記第１ワードライン６７Ａは前記第２活性領域４５Ｂを横切ることができる。前記第２ワードライン６７Ｂは前記第１活性領域４５Ａ及び前記第２活性領域４５Ｂを横切ることができる。前記第３ワードライン６７Ｃは前記第１活性領域４５Ａ及び前記第４活性領域４５Ｄを横切ることができる。前記第４ワードライン６７Ｄは前記第３活性領域４５Ｃ及び前記第４活性領域４５Ｄを横切ることができる。前記第５ワードライン６７Ｅは前記第３活性領域４５Ｃを横切ることができる。
前記第１活性領域４５Ａ及び第３活性領域４５Ｃを横切って前記第１ないし第５ワードライン６７Ａ、６７Ｂ、６７Ｃ、６７Ｄ、６７Ｅと交差する第１ビットライン７５Ａが形成される。前記第１ビットライン７５Ａと平行し、前記第２活性領域４５Ｂ及び前記第４活性領域４５Ｄを横切って前記第１ないし第５ワードライン６７Ａ、６７Ｂ、６７Ｃ、６７Ｄ、６７Ｅと交差する第２ビットライン７５Ｂが形成される。
図５を参照すると、第１平行トレンチ４１Ａ、該第１平行トレンチ４１Ａと平行な第２平行トレンチ４１Ｂ、該第２平行トレンチ４１Ｂと平行な第３平行トレンチ４１Ｃ、及び該第３平行トレンチ４１Ｃと平行な第４平行トレンチ４１Ｄが提供される。第１交差トレンチ４９Ａ、該第１交差トレンチ４９Ａと平行な第２交差トレンチ４９Ｂ、該第２交差トレンチ４９Ｂと平行な第３交差トレンチ４９Ｃ、及び該第３交差トレンチ４９Ｃと平行な第４交差トレンチ４９Ｄが提供される。
前記第１平行トレンチ４１Ａ、前記第２平行トレンチ４１Ｂ、前記第２交差トレンチ４９Ｂ、及び前記第３交差トレンチ４９Ｃによって第１活性領域４５Ａが限定される。前記第２平行トレンチ４１Ｂ、前記第３平行トレンチ４１Ｃ、前記第１交差トレンチ４９Ａ、及び前記第２交差トレンチ４９Ｂによって第２活性領域４５Ｂが限定される。前記第２平行トレンチ４１Ｂ、前記第３平行トレンチ４１Ｃ、前記第２交差トレンチ４９Ｂ、及び前記第３交差トレンチ４９Ｃによって第３活性領域４５Ｃが限定される。前記第２平行トレンチ４１Ｂ、前記第３平行トレンチ４１Ｃ、前記第３交差トレンチ４９Ｃ、及び前記第４交差トレンチ４９Ｄによって第４活性領域４５Ｄが限定される。前記第３平行トレンチ４１Ｃ、前記第４平行トレンチ４１Ｄ、前記第２交差トレンチ４９Ｂ、及び前記第３交差トレンチ４９Ｃによって第５活性領域４５Ｅが限定される。
第１ワードライン６７Ａ、該第１ワードライン６７Ａと平行な第２ワードライン６７Ｂ、該第２ワードライン６７Ｂと平行な第３ワードライン６７Ｃ、該第３ワードライン６７Ｃと平行な第４ワードライン６７Ｄ、該第４ワードライン６７Ｄと平行な第５ワードライン６７Ｅ、該第５ワードライン６７Ｅと平行な第６ワードライン６７Ｆ、該第６ワードライン６７Ｆと平行な第７ワードライン６７Ｇ、該第７ワードライン６７Ｇと平行な第８ワードライン６７Ｈが提供される。前記第１ワードライン６７Ａ及び前記第２ワードライン６７Ｂは前記第２活性領域４５Ｂを横切ることができる。前記第３ワードライン６７Ｃは前記第５活性領域４５Ｅを横切ることができる。前記第４ワードライン６７Ｄは前記第３活性領域４５Ｃ及び前記第５活性領域４５Ｅを横切ることができる。前記第５ワードライン６７Ｅは前記第１活性領域４５Ａ及び前記第３活性領域４５Ｃを横切ることができる。前記第６ワードライン６７Ｆは前記第１活性領域４５Ａを横切ることができる。前記第７ワードライン６７Ｇ及び前記第８ワードライン６７Ｈは前記第４活性領域４５Ｄを横切ることができる。
前記第１活性領域４５Ａ及び第４活性領域４５Ｄを横切って前記第１ないし第８ワードライン６７Ａ、６７Ｂ、６７Ｃ、６７Ｄ、６７Ｅ、６７Ｆ、６７Ｇ、６７Ｈと交差する第１ビットライン７５Ａが形成される。前記第１ビットライン７５Ａと平行し、前記第３活性領域４５Ｃを横切って前記第１ないし第８ワードライン６７Ａ、６７Ｂ、６７Ｃ、６７Ｄ、６７Ｅ、６７Ｆ、６７Ｇ、６７Ｈと交差する第２ビットライン７５Ｂが形成される。前記第２ビットライン７５Ｂと平行し、前記第２活性領域４５Ｂ及び前記第５活性領域４５Ｅを横切って前記第１ないし第８ワードライン６７Ａ、６７Ｂ、６７Ｃ、６７Ｄ、６７Ｅ、６７Ｆ、６７Ｇ、６７Ｈと交差する第３ビットライン７５Ｃが形成される。
図６は本発明の技術的思想の実施形態による半導体素子を説明するためのレイアウトであり、図７及び図８は、図６の一部構成要素の結合関係を詳細に示す拡大図である。
図６を参照すると、半導体基板２１上に多数の活性領域１４５を限定する多数の平行トレンチ（ｐａｒａｌｌｅｌ−ｔｒｅｎｃｈｅｓ）４１及び多数の交差トレンチ（ｉｎｔｅｒｓｅｃｔ−ｔｒｅｎｃｈｅｓ）１４９が形成される。以下では、図１ないし図５を参照して説明した実施形態との相違点だけを簡単に説明する。前記活性領域１４５を横切る多数のワードライン６７が形成される。前記活性領域１４５及び前記ワードライン６７上を横切る多数のビットライン７５が形成される。前記半導体基板２１上に、多数のデータ保存要素（ｄａｔａ ｓｔｏｒａｇｅ ｅｌｅｍｅｎｔｓ）８５が形成される。
前記平行トレンチ４１は互いに平行することができる。前記平行トレンチ４１のそれぞれは、直線状ライン（ｓｔｒａｉｇｈｔ ｌｉｎｅ）とすることができる。前記交差トレンチ１４９は互いに平行することができる。前記交差トレンチ１４９のそれぞれは直線状ライン（ｓｔｒａｉｇｈｔ ｌｉｎｅ）とすることができる。前記交差トレンチ１４９は前記平行トレンチ４１と交差することができる。前記ワードライン６７は互いに平行することができる。前記ワードライン６７のそれぞれは、直線状ライン（ｓｔｒａｉｇｈｔ ｌｉｎｅ）とすることができる。前記ビットライン７５は前記活性領域４５上を横切ることができる。前記ビットライン７５は互いに平行することができる。前記ビットライン７５のそれぞれは、直線状ライン（ｓｔｒａｉｇｈｔ ｌｉｎｅ）とすることができる。前記ビットライン７５は前記ワードライン６７と交差することができる。平面図（ｔｏｐ−ｖｉｅｗ）上から見た場合、前記平行トレンチ４１は前記ビットライン７５と交差することができる。前記交差トレンチ１４９は前記ビットライン７５と平行することができる。
図７を参照すると、第１平行トレンチ４１Ａ及び該第１平行トレンチ４１Ａと平行な第２平行トレンチ４１Ｂが提供される。第１交差トレンチ１４９Ａ及び該第１交差トレンチ１４９Ａと平行な第２交差トレンチ１４９Ｂが提供される。前記第１平行トレンチ４１Ａ、前記第２平行トレンチ４１Ｂ、前記第１交差トレンチ１４９Ａ、及び前記第２交差トレンチ１４９Ｂによって活性領域１４５が限定される。
前記活性領域１４５は第１ないし第４側面Ｓ１１、Ｓ１２、Ｓ１３、Ｓ１４を含むことができる。前記第１側面Ｓ１１は前記第１平行トレンチ４１Ａによって限定される。前記第２側面Ｓ１２は前記第２平行トレンチ４１Ｂによって限定される。前記第３側面Ｓ１３は前記第１交差トレンチ１４９Ａによって限定される。前記第４側面Ｓ１４は前記第２交差トレンチ１４９Ｂによって限定される。前記第２側面Ｓ１２は前記第１側面Ｓ１１と平行することができ、前記第４側面Ｓ１４は前記第３側面Ｓ１３と平行することができる。前記第１側面Ｓ１１は前記第３側面Ｓ１３より長くすることができる。前記第１側面Ｓ１１及び前記第４側面Ｓ１４が当接する領域に前記活性領域１４５の第１端（ｆｉｒｓｔ ｅｎｄ）１４５Ｅ１が定義され、前記第２側面Ｓ１２及び前記第３側面Ｓ１３が当接する領域に前記活性領域１４５の第２端（ｓｅｃｏｎｄ ｅｎｄ）１４５Ｅ２が定義される。前記第２端（ｓｅｃｏｎｄ ｅｎｄ）１４５Ｅ２は前記第１端（ｆｉｒｓｔ ｅｎｄ）１４５Ｅ１に対して点対称関係にあるものと解釈されることができる。
前記活性領域１４５を横切る第１ワードライン６７Ａ及び第２ワードライン６７Ｂが形成される。前記活性領域１４５を横切って前記第１ワードライン６７Ａ及び前記第２ワードライン６７Ｂと交差するビットライン７５が形成される。前記ビットライン７５は前記第１ワードライン６７Ａ及び前記第２ワードライン６７Ｂと直交することができる。
平面図（ｔｏｐ−ｖｉｅｗ）上から見た場合、前記第２平行トレンチ４１Ｂは前記ビットライン７５に対して第１鋭角Θ１をなすことができる。前記第１平行トレンチ４１Ａと前記第２交差トレンチ１４９Ｂとの間に第２鋭角Θ２が形成される。前記ビットライン７５は前記第１交差トレンチ１４９Ａと前記第２交差トレンチ１４９Ｂとの間に配置されることができる。前記第２鋭角Θ２は前記第１鋭角Θ１と同一とすることができる。例えば、前記第１鋭角Θ１及び前記第２鋭角Θ２は約２１゜とすることができる。前記第１鋭角Θ１は前記第２側面Ｓ１２と前記ビットライン７５との間の交角と解釈されることができ、前記第２鋭角Θ２は前記第１側面Ｓ１１と前記第４側面Ｓ１４との間の交角と解釈されることができる。
図８を参照すると、第１平行トレンチ４１Ａ、該第１平行トレンチ４１Ａと平行な第２平行トレンチ４１Ｂ、該第２平行トレンチ４１Ｂと平行な第３平行トレンチ４１Ｃ、及び該第３平行トレンチ４１Ｃと平行な第４平行トレンチ４１Ｄが提供される。第１交差トレンチ１４９Ａ、該第１交差トレンチ１４９Ａと平行な第２交差トレンチ１４９Ｂ、及び該第２交差トレンチ１４９Ｂと平行な第３交差トレンチ１４９Ｃが提供される。前記第１平行トレンチ４１Ａ、前記第２平行トレンチ４１Ｂ、前記第１交差トレンチ１４９Ａ、及び前記第２交差トレンチ１４９Ｂによって第１活性領域１４５Ａが限定される。前記第２平行トレンチ４１Ｂ、前記第３平行トレンチ４１Ｃ、前記第２交差トレンチ１４９Ｂ、及び前記第３交差トレンチ１４９Ｃによって第２活性領域１４５Ｂが限定される。前記第２平行トレンチ４１Ｂ、前記第３平行トレンチ４１Ｃ、前記第１交差トレンチ１４９Ａ、及び前記第２交差トレンチ１４９Ｂによって第３活性領域１４５Ｃが限定される。前記第３平行トレンチ４１Ｃ、前記第４平行トレンチ４１Ｄ、前記第２交差トレンチ１４９Ｂ、及び前記第３交差トレンチ１４９Ｃによって第４活性領域１４５Ｄが限定される。
第１ワードライン６７Ａ、該第１ワードライン６７Ａと平行な第２ワードライン６７Ｂ、該第２ワードライン６７Ｂと平行な第３ワードライン６７Ｃ、該第３ワードライン６７Ｃと平行な第４ワードライン６７Ｄ、該第４ワードライン６７Ｄと平行な第５ワードライン６７Ｅが提供される。前記第１ワードライン６７Ａは前記第２活性領域１４５Ｂを横切ることができる。前記第２ワードライン６７Ｂは前記第１活性領域１４５Ａ及び前記第２活性領域１４５Ｂを横切ることができる。前記第３ワードライン６７Ｃは前記第１活性領域１４５Ａ及び前記第４活性領域１４５Ｄを横切ることができる。前記第４ワードライン６７Ｄは前記第３活性領域１４５Ｃ及び前記第４活性領域１４５Ｄを横切ることができる。前記第５ワードライン６７Ｅは前記第３活性領域１４５Ｃを横切ることができる。
前記第１活性領域１４５Ａ及び第３活性領域１４５Ｃを横切って前記第１ないし第５ワードライン６７Ａ、６７Ｂ、６７Ｃ、６７Ｄ、６７Ｅと交差する、第１ビットライン７５Ａが形成される。前記第１ビットライン７５Ａと平行し、前記第２活性領域１４５Ｂ及び前記第４活性領域１４５Ｄを横切って前記第１ないし第５ワードライン６７Ａ、６７Ｂ、６７Ｃ、６７Ｄ、６７Ｅと交差する第２ビットライン７５Ｂが形成される。前記第１ビットライン７５Ａは前記第１交差トレンチ１４９Ａと前記第２交差トレンチ１４９Ｂとの間に配置されることができる。前記第２ビットライン７５Ｂは前記第２交差トレンチ１４９Ｂと前記第３交差トレンチ１４９Ｃとの間に配置されることができる。
図９は本発明の技術的思想の実施形態による半導体素子の製造方法を説明するためのフローチャート（ｆｌｏｗ ｃｈａｒｔ）である。
図９を参照すると、半導体基板上に、マスク層を形成し（ステップＳ１０）、前記マスク層をパターニングして多数の予備平行トレンチを形成し（ステップＳ２０）、多数の予備交差トレンチを形成し（ステップＳ３０）、多数の平行トレンチ（ｐａｒａｌｌｅｌ−ｔｒｅｎｃｈｅｓ）及び多数の交差トレンチ（ｉｎｔｅｒｓｅｃｔ−ｔｒｅｎｃｈｅｓ）によって限定された多数の活性領域を形成し（ステップＳ４０）、素子分離膜、多数のワードライン、多数のビットライン、及び多数のデータ保存要素を形成すること（ステップＳ５０）を含むことができる。
図１０、図１１Ａ、図１３Ａ、図１４Ａ、図１５Ａ、図１５Ｄ、及び図１５Ｆは、本発明の技術的思想の実施形態による半導体素子の製造方法を説明するための工程段階別の斜視図であり、図１１Ｂ、図１２Ａ、図１３Ｂ、及び図１５Ｂはレイアウトである。図１１Ｃ、図１２Ｂ、図１３Ｃ、図１４Ｂ、図１５Ｃ、図１５Ｅ、及び図１５Ｇは本発明の技術的思想の実施形態による半導体素子の製造方法を説明するための図１の切断線Ｉ−Ｉ’及びＩＩ−ＩＩ’による断面図である。図１５Ｈ、図１５Ｉ、図１５Ｊ、及び図１５Ｋは、図１５Ｂの一部分を詳細に示す拡大図である。
図９及び図１０を参照すると、半導体基板２１上に、第１及び第２マスク層２３、２５が形成される（ステップＳ１０）。本実施形態において、前記半導体基板２１はＤＲＡＭセルアレイ（ＤＲＡＭ ｃｅｌｌ ａｒｒａｙ）の一部分とすることができる。
前記半導体基板２１はバルクシリコンウエハまたはＳＯＩ（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）ウエハとすることができる。前記半導体基板２１は単結晶半導体を含むことができる。前記第１マスク層２３は前記半導体基板２１の一面を覆うことができる。前記第１マスク層２３は前記半導体基板２１に対してエッチング選択比を有する物質を含むことができる。例えば、前記第１マスク層２３はシリコン酸化物を含むことができる。前記第２マスク層２５は前記第１マスク層２３上を覆うことができる。前記第２マスク層２５は前記第１マスク層２３に対してエッチング選択比を有する物質を含むことができる。例えば、前記第２マスク層２５はポリシリコンを含むことができる。
他の実施形態において、前記第１マスク層２３及び前記第２マスク層２５のそれぞれは２つ以上の積層膜を含むことができる。さらに他の実施形態において、前記第１マスク層２３は省略されることができる。
図９、図１１Ａ、図１１Ｂ、及び図１１Ｃを参照すると、前記第２マスク層２５をパターニングして互いに平行な多数の予備平行トレンチ３１が形成される（ステップＳ２０）。
前記第２マスク層２５のパターニングには、写真工程及びエッチング工程が適用されることができる。例えば、前記第２マスク層２５のパターニングには２回以上多数の写真工程が適用されることができ、前記第２マスク層２５のパターニングには異方性エッチング工程が適用されることができる。前記予備平行トレンチ３１のそれぞれは直線状ライン（ｓｔｒａｉｇｈｔ ｌｉｎｅ）とすることができる。前記予備平行トレンチ３１は互いに平行するように形成される。前記予備平行トレンチ３１の間の距離は実質的に同一間隔を示すことができる。前記予備平行トレンチ３１のそれぞれは、前記半導体基板２１の側面に対して斜めに整列される。前記予備平行トレンチ３１の底に前記第１マスク層２３が露出される。前記第２マスク層２５は前記予備平行トレンチ３１の間に限定される。
図９、図１２Ａ、及び図１２Ｂを参照すると、前記第２マスク層２５上に上部マスクパターン３３が形成される。前記上部マスクパターン３３は互いに平行な多数の開口部３５を含むことができる。前記開口部３５は前記予備平行トレンチ３１と交差し、前記第２マスク層２５を部分的に露出することができる。
前記開口部３５は２回以上多数の写真工程を用いて形成されることができる。前記開口部３５のそれぞれは直線状ライン（ｓｔｒａｉｇｈｔ ｌｉｎｅ）とすることができる。
図９、図１３Ａ、図１３Ｂ、及び図１３Ｃを参照すると、前記第２マスク層２５をパターニングして互いに平行な多数の予備交差トレンチ３９が形成される（ステップＳ３０）。
前記第２マスク層２５のパターニングには前記上部マスクパターン３３をエッチングマスクとして用いる異方性エッチング工程が適用されることができる。前記予備交差トレンチ３９は前記予備平行トレンチ３１を横切ることができる。前記予備交差トレンチ３９の底に前記第１マスク層２３が露出される。前記予備交差トレンチ３９のそれぞれは直線状ライン（ｓｔｒａｉｇｈｔ ｌｉｎｅ）とすることができる。前記予備交差トレンチ３９は互いに平行するように形成される。前記予備交差トレンチ３９の間の距離は実質的に同一間隔を示すことができる。前記上部マスクパターン３３を除去して前記第２マスク層２５が露出される。前記第２マスク層２５は前記予備平行トレンチ３１と前記予備交差トレンチ３９との間に限定される。前記予備交差トレンチ３９の間の間隔は前記予備平行トレンチ３１の間の間隔より大きくすることができる。
図９、図１４Ａ、及び図１４Ｂを参照すると、前記第２マスク層２５をエッチングマスクとして用いて前記予備平行トレンチ３１及び前記予備交差トレンチ３９の底に露出された前記第１マスク層２３が除去される。前記第１マスク層２３の除去には、異方性エッチング工程が適用される。前記予備平行トレンチ３１及び前記予備交差トレンチ３９の底に前記半導体基板２１が露出される。前記第１マスク層２３は前記第２マスク層２５と前記半導体基板２１との間に残される。
図９、図１５Ａ、図１５Ｂ、及び図１５Ｃを参照すると、前記第２マスク層２５及び前記第１マスク層２３をエッチングマスクとして用いて前記半導体基板２１をエッチングして平行トレンチ（ｐａｒａｌｌｅｌ−ｔｒｅｎｃｈｅｓ）４１及び交差トレンチ（ｉｎｔｅｒｓｅｃｔ−ｔｒｅｎｃｈｅｓ）４９が形成される。前記平行トレンチ４１及び前記交差トレンチ４９によって前記半導体基板２１内に多数の活性領域４５が限定される（ステップＳ４０）。
前記平行トレンチ４１及び前記交差トレンチ４９を形成するために異方性エッチング工程が適用されることができる。前記平行トレンチ４１及び前記交差トレンチ４９を形成する間前記第２マスク層２５は除去されることができる。前記平行トレンチ４１及び前記交差トレンチ４９のそれぞれは前記予備平行トレンチ３１及び前記予備交差トレンチ３９の下部に整列される。前記活性領域４５のそれぞれは水平幅より水平長さを長くすることができる。
図９、図１、及び図２を参照すると、素子分離膜６３、多数のワードライン６７、多数のビットライン７５、及び多数のデータ保存要素８５が形成される（ステップＳ５０）。
前記素子分離膜６３は前記平行トレンチ４１及び前記交差トレンチ４９を埋めることができる。前記活性領域４５及び前記素子分離膜６３を横切る前記多数のワードライン６７が形成される。前記ワードライン６７と前記活性領域４５との間にゲート誘電膜６５が形成される。前記ワードライン６７上にキャッピング膜６９が形成される。前記第１マスク層２３が除去される。前記ワードライン６７の両側に隣接した前記活性領域４５内にソース／ドレーン領域７０が形成される。
前記半導体基板２１上を覆う第１層間絶縁膜７１が形成される。前記第１層間絶縁膜７１を貫通して前記ソース／ドレーン領域７０に接続されたビットプラグ７３が形成される。前記第１層間絶縁膜７１上に前記ビットプラグ７３に接続された前記多数のビットライン７５が形成される。該ビットライン７５上にビットキャッピングパターン７７が形成される。前記ビットライン７５及び前記ビットキャッピングパターン７７の側壁上にビットスペーサ７８が形成される。
前記半導体基板２１上を覆う第２層間絶縁膜８１が形成される。前記第２層間絶縁膜８１及び前記第１層間絶縁膜７１を貫通して前記ソース／ドレーン領域７０に接続された埋め込みコンタクトプラグ（ｂｕｒｉｅｄ ｃｏｎｔａｃｔ ｐｌｕｇｓ）８３が形成される。前記第２層間絶縁膜８１上に前記埋め込みコンタクトプラグ８３と接続された前記多数のデータ保存要素（ｄａｔａ ｓｔｏｒａｇｅ ｅｌｅｍｅｎｔｓ）８５が形成される。前記データ保存要素８５はストレージノード（ｓｔｏｒａｇｅ ｎｏｄｅ）または下部電極を含むことができる。
前記平行トレンチ４１及び前記交差トレンチ４９のそれぞれは、上部の幅を下部より大きくまたは小さく形成することができるが、説明を簡単にするために上部の幅が下部と同一である場合を仮定して説明する。前記素子分離膜６３はシリコン酸化物、シリコン窒化物、シリコン酸窒化物、またはこれらの組合せのような絶縁物質を含むことができる。例えば、前記素子分離膜６３は前記平行トレンチ４１及び前記交差トレンチ４９の側壁を覆うシリコン酸化膜、前記シリコン酸化膜上のシリコン窒化膜、前記シリコン窒化膜上のシリコン酸化膜を含むことができる。
前記ゲート誘電膜６５は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、高誘電物（ｈｉｇｈ−Ｋ ｄｉｅｌｅｃｔｒｉｃ）、またはこれらの組合せを含むことができる。前記ワードライン６７は、金属、金属シリサイド、ポリシリコン、またはこれらの組合せのような導電物質を含むことができる。前記ワードライン６７は前記活性領域４５の上端より低い位置にも形成される。前記ワードライン６７は前記活性領域４５の側面を部分的に覆うことができる。前記キャッピング膜６９は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、またはこれらの組合せのような絶縁物質を含むことができる。前記ソース／ドレーン領域７０は前記活性領域４５に不純物を注入して形成されることができる。
前記第１層間絶縁膜７１は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、またはこれらの組合せのような絶縁物質を含むことができる。前記ビットプラグ７３及び前記ビットライン７５は、金属、金属シリサイド、ポリシリコン、またはこれらの組合せのような導電物質を含むことができる。前記ビットキャッピングパターン７７は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、またはこれらの組合せのような絶縁物質を含むことができる。前記ビットスペーサ７８は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、またはこれらの組合せのような絶縁物質を含むことができる。
前記第２層間絶縁膜８１は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、またはこれらの組合せのような絶縁物質を含むことができる。前記埋め込みコンタクトプラグ（ｂｕｒｉｅｄ ｃｏｎｔａｃｔ ｐｌｕｇｓ）８３は、金属、金属シリサイド、ポリシリコン、またはこれらの組合せのような導電物質を含むことができる。前記データ保存要素８５は、金属、金属シリサイド、ポリシリコン、またはこれらの組合せのような導電物質を含むことができる。
図１５Ｄ及び図１５Ｅを参照すると、他の実施形態において前記第２マスク層２５は前記第１マスク層２３上に残される。前記平行トレンチ４１及び前記交差トレンチ４９のそれぞれは、前記予備平行トレンチ３１及び前記予備交差トレンチ３９の下部に整列される。
図１５Ｆ及び図１５Ｇを参照すると、他の実施形態において前記第２マスク層２５及び前記第１マスク層２３をすべて除去して前記活性領域４５が露出される。前記活性領域４５は前記平行トレンチ４１及び前記交差トレンチ４９によって限定される。
図１５Ｈを参照すると、第１平行トレンチ４１Ａ及び該第１平行トレンチ４１Ａと平行な第２平行トレンチ４１Ｂが提供される。第１交差トレンチ４９Ａ及び該第１交差トレンチ４９Ａと平行な第２交差トレンチ４９Ｂが提供される。前記第１平行トレンチ４１Ａ、前記第２平行トレンチ４１Ｂ、前記第１交差トレンチ４９Ａ、及び前記第２交差トレンチ４９Ｂによって活性領域４５が限定される。
前記活性領域４５は第１ないし第４側面Ｓ１、Ｓ２、Ｓ３、Ｓ４を含むことができる。前記第１側面Ｓ１は前記第１平行トレンチ４１Ａによって限定される。前記第２側面Ｓ２は前記第２平行トレンチ４１Ｂによって限定される。前記第３側面Ｓ３は前記第１交差トレンチ４９Ａによって限定される。前記第４側面Ｓ４は前記第２交差トレンチ４９Ｂによって限定される。前記第２側面Ｓ２は前記第１側面Ｓ１と平行することができ、前記第４側面Ｓ４は前記第３側面Ｓ３と平行することができる。前記第１側面Ｓ１は前記第３側面Ｓ３より長くすることができる。例えば、前記第１側面Ｓ１の水平長さは前記第３側面Ｓ３よりも２倍以上とすることができる。前記第２側面Ｓ２及び前記第３側面Ｓ３が当接する領域に前記活性領域４５の第１端（ｆｉｒｓｔ ｅｎｄ）４５Ｅ１が定義され、前記第１側面Ｓ１及び前記第４側面Ｓ４が当接する領域に前記活性領域４５の第２端（ｓｅｃｏｎｄ ｅｎｄ）４５Ｅ２が定義される。前記第２端（ｓｅｃｏｎｄ ｅｎｄ）４５Ｅ２は前記第１端（ｆｉｒｓｔ ｅｎｄ）４５Ｅ１に対して点対称関係にあるものと解釈されることができる。
前記第２平行トレンチ４１Ｂと前記第１交差トレンチ４９Ａとの間に第２鋭角Θ２が形成される。例えば、前記第２鋭角Θ２は約２８゜とすることができる。前記第２鋭角Θ２は前記第２側面Ｓ２と前記第３側面Ｓ３との間の交角と解釈されることができる。
図１５Ｉを参照すると、第１平行トレンチ４１Ａ、該第１平行トレンチ４１Ａと平行な第２平行トレンチ４１Ｂ、該第２平行トレンチ４１Ｂと平行な第３平行トレンチ４１Ｃ、及び該第３平行トレンチ４１Ｃと平行な第４平行トレンチ４１Ｄが提供される。第１交差トレンチ４９Ａ、該第１交差トレンチ４９Ａと平行な第２交差トレンチ４９Ｂ、及び該第２交差トレンチ４９Ｂと平行な第３交差トレンチ４９Ｃが提供される。前記第１平行トレンチ４１Ａ、前記第２平行トレンチ４１Ｂ、前記第１交差トレンチ４９Ａ、及び前記第２交差トレンチ４９Ｂによって第１活性領域４５Ａが限定される。前記第２平行トレンチ４１Ｂ、前記第３平行トレンチ４１Ｃ、前記第１交差トレンチ４９Ａ、及び前記第２交差トレンチ４９Ｂによって第２活性領域４５Ｂが限定される。前記第２平行トレンチ４１Ｂ、前記第３平行トレンチ４１Ｃ、前記第２交差トレンチ４９Ｂ、及び前記第３交差トレンチ４９Ｃによって第３活性領域４５Ｃが限定される。前記第３平行トレンチ４１Ｃ、前記第４平行トレンチ４１Ｄ、前記第２交差トレンチ４９Ｂ、及び前記第３交差トレンチ４９Ｃによって第４活性領域４５Ｄが限定される。
図１５Ｊを参照すると、第１平行トレンチ４１Ａ、該第１平行トレンチ４１Ａと平行な第２平行トレンチ４１Ｂ、該第２平行トレンチ４１Ｂと平行な第３平行トレンチ４１Ｃ、及び該第３平行トレンチ４１Ｃと平行な第４平行トレンチ４１Ｄが提供される。第１交差トレンチ４９Ａ、該第１交差トレンチ４９Ａと平行な第２交差トレンチ４９Ｂ、該第２交差トレンチ４９Ｂと平行な第３交差トレンチ４９Ｃ、及び該第３交差トレンチ４９Ｃと平行な第４交差トレンチ４９Ｄが提供される。
前記第１平行トレンチ４１Ａ、前記第２平行トレンチ４１Ｂ、前記第２交差トレンチ４９Ｂ、及び前記第３交差トレンチ４９Ｃによって第１活性領域４５Ａが限定される。前記第２平行トレンチ４１Ｂ、前記第３平行トレンチ４１Ｃ、前記第１交差トレンチ４９Ａ、及び前記第２交差トレンチ４９Ｂによって第２活性領域４５Ｂが限定される。前記第２平行トレンチ４１Ｂ、前記第３平行トレンチ４１Ｃ、前記第２交差トレンチ４９Ｂ、及び前記第３交差トレンチ４９Ｃによって第３活性領域４５Ｃが限定される。前記第２平行トレンチ４１Ｂ、前記第３平行トレンチ４１Ｃ、前記第３交差トレンチ４９Ｃ、及び前記第４交差トレンチ４９Ｄによって第４活性領域４５Ｄが限定される。前記第３平行トレンチ４１Ｃ、前記第４平行トレンチ４１Ｄ、前記第２交差トレンチ４９Ｂ、及び前記第３交差トレンチ４９Ｃによって第５活性領域４５Ｅが限定される。
図１５Ｋを参照すると、第１平行トレンチ４１Ａ、第２平行トレンチ４１Ｂ、第１交差トレンチ４９Ａ、及び第２交差トレンチ４９Ｂによって活性領域４５Ｆが限定される。前記活性領域４５Ｆの側面は、工程ばらつきに起因してアメーバ（ａｍｏｅｂａ）状を示すことができる。
図１６Ａ、図１７、図１８Ａ、図１８Ｃ、及び図１９Ａは、本発明の技術的思想の実施形態による半導体素子の製造方法を説明するための工程段階別の斜視図であって、図１６Ｂ及び図１８Ｂはレイアウトである。図１９Ｂ及び図１９Ｃは図１８Ｂの一部分を詳細に示す拡大図である。
図１６Ａ及び図１６Ｂを参照すると、半導体基板２１上に第１マスク層２３及び第２マスク層２５が形成される。前記第２マスク層２５をパターニングして互いに平行な多数の予備平行トレンチ３１及び互いに平行な多数の予備交差トレンチ１３９が形成される。前記予備交差トレンチ１３９は前記予備平行トレンチ３１を横切ることができる。
図１７を参照すると、前記第２マスク層２５をエッチングマスクとして用いて前記予備平行トレンチ３１及び前記予備交差トレンチ１３９の底に露出された前記第１マスク層２３が除去される。前記第１マスク層２３の除去には異方性エッチング工程が適用されることができる。前記予備平行トレンチ３１及び前記予備交差トレンチ１３９の底に前記半導体基板２１が露出される。前記第１マスク層２３は前記第２マスク層２５と前記半導体基板２１との間に残される。
図１８Ａ及び図１８Ｂを参照すると、前記第２マスク層２５及び前記第１マスク層２３をエッチングマスクとして用いて前記半導体基板２１をエッチングして平行トレンチ（ｐａｒａｌｌｅｌ−ｔｒｅｎｃｈｅｓ）４１及び交差トレンチ（ｉｎｔｅｒｓｅｃｔ−ｔｒｅｎｃｈｅｓ）１４９が形成される。前記平行トレンチ４１及び前記交差トレンチ１４９によって前記半導体基板２１内に多数の活性領域１４５が限定される。
前記平行トレンチ４１及び前記交差トレンチ１４９を形成するために異方性エッチング工程が適用されることができる。前記平行トレンチ４１及び前記交差トレンチ１４９を形成する間に前記第２マスク層２５も除去される。前記平行トレンチ４１及び前記交差トレンチ１４９のそれぞれは前記予備平行トレンチ３１及び前記予備交差トレンチ１３９の下部に整列される。前記活性領域１４５のそれぞれは水平幅よりも水平長さを長くすることができる。
図６を再び参照すると、前記活性領域１４５を横切る多数のワードライン６７が形成される。前記活性領域１４５及び前記ワードライン６７上を横切る多数のビットライン７５が形成される。前記半導体基板２１上に多数のデータ保存要素（ｄａｔａ ｓｔｏｒａｇｅ ｅｌｅｍｅｎｔｓ）８５が形成される。前記交差トレンチ１４９は前記ビットライン７５と平行することができる。
図１８Ｃを参照すると、他の実施形態において前記第２マスク層２５は前記第１マスク層２３上に残される。前記平行トレンチ４１及び前記交差トレンチ１４９のそれぞれは前記予備平行トレンチ３１及び前記予備交差トレンチ１３９の下部に整列される。
図１９Ａを参照すると、他の実施形態において前記第２マスク層２５及び前記第１マスク層２３をすべて除去して前記活性領域１４５が露出される。前記活性領域１４５は前記平行トレンチ４１及び前記交差トレンチ１４９によって限定される。
図１９Ｂを参照すると、第１平行トレンチ４１Ａ及び該第１平行トレンチ４１Ａと平行な第２平行トレンチ４１Ｂが提供される。第１交差トレンチ１４９Ａ及び該第１交差トレンチ１４９Ａと平行な第２交差トレンチ１４９Ｂが提供される。前記第１平行トレンチ４１Ａ、前記第２平行トレンチ４１Ｂ、前記第１交差トレンチ１４９Ａ、及び前記第２交差トレンチ１４９Ｂによって活性領域１４５が限定される。
前記活性領域１４５は第１ないし第４側面Ｓ１１、Ｓ１２、Ｓ１３、Ｓ１４を含むことができる。前記第１側面Ｓ１１は前記第１平行トレンチ４１Ａによって限定される。前記第２側面Ｓ１２は前記第２平行トレンチ４１Ｂによって限定される。前記第３側面Ｓ１３は前記第１交差トレンチ１４９Ａによって限定される。前記第４側面Ｓ１４は前記第２交差トレンチ１４９Ｂによって限定される。前記第２側面Ｓ１２は前記第１側面Ｓ１１と平行することができ、前記第４側面Ｓ１４は前記第３側面Ｓ１３と平行することができる。前記第１側面Ｓ１１は前記第３側面Ｓ１３より長くすることができる。前記第１側面Ｓ１１及び前記第４側面Ｓ１４が当接する領域に前記活性領域１４５の第１端（ｆｉｒｓｔｅｎｄ）１４５Ｅ１が定義され、前記第２側面Ｓ１２及び前記第３側面Ｓ１３が当接する領域に前記活性領域１４５の第２端（ｓｅｃｏｎｄ ｅｎｄ）；１４５Ｅ２が定義される。前記第２端（ｓｅｃｏｎｄ ｅｎｄ）１４５Ｅ２は前記第１端（ｆｉｒｓｔ ｅｎｄ）１４５Ｅ１に対して点対称関係にあるものと解釈されることができる。
前記第１平行トレンチ４１Ａと前記第２交差トレンチ１４９Ｂとの間に第２鋭角Θ２が形成される。例えば、前記第２鋭角Θ２は約２１゜とすることができる。前記第２鋭角Θ２は前記第１側面Ｓ１１と前記第４側面Ｓ１４との間の交角と解釈されることができる。
図１９Ｃを参照すると、第１平行トレンチ４１Ａ、該第１平行トレンチ４１Ａと平行な第２平行トレンチ４１Ｂ、該第２平行トレンチ４１Ｂと平行な第３平行トレンチ４１Ｃ、及び該第３平行トレンチ４１Ｃと平行な第４平行トレンチ４１Ｄが提供される。第１交差トレンチ１４９Ａ、該第１交差トレンチ１４９Ａと平行な第２交差トレンチ１４９Ｂ、及び該第２交差トレンチ１４９Ｂと平行な第３交差トレンチ１４９Ｃが提供される。前記第１平行トレンチ４１Ａ、前記第２平行トレンチ４１Ｂ、前記第１交差トレンチ１４９Ａ、及び前記第２交差トレンチ１４９Ｂによって第１活性領域１４５Ａが限定される。前記第２平行トレンチ４１Ｂ、前記第３平行トレンチ４１Ｃ、前記第２交差トレンチ１４９Ｂ、及び前記第３交差トレンチ１４９Ｃによって第２活性領域１４５Ｂが限定される。前記第２平行トレンチ４１Ｂ、前記第３平行トレンチ４１Ｃ、前記第１交差トレンチ１４９Ａ、及び前記第２交差トレンチ１４９Ｂによって第３活性領域１４５Ｃが限定される。前記第３平行トレンチ４１Ｃ、前記第４平行トレンチ４１Ｄ、前記第２交差トレンチ１４９Ｂ、及び前記第３交差トレンチ１４９Ｃによって第４活性領域１４５Ｄが限定される。
図２０は、本発明の技術的思想の実施形態による半導体モジュールを説明するためのレイアウトである。
図２０を参照すると、本発明の技術的思想の実施形態による半導体モジュールは、モジュール基板２０１、複数の半導体パッケージ２０７、及び制御チップパッケージ２０３を含むことができる。前記モジュール基板２０１に入出力端子２０５が形成される。前記半導体パッケージ２０７及び前記制御チップパッケージ２０３のうちの少なくとも一つは図１ないし図１９Ｃを参照して説明したものと類似の構成を有することができる。例えば、前記活性領域（図１の４５）及び前記ビットライン（図１の７５）は、前記半導体パッケージ２０７及び／または前記制御チップパッケージ２０３の内部に形成されることができ、前記入出力端子２０５に電気的に接続されることができる。前記活性領域４５及び前記ビットライン７５の構成によって前記半導体モジュールは従来に比べて優れた電気的特性を示すことができる。
前記半導体パッケージ２０７及び前記制御チップパッケージ２０３は前記モジュール基板２０１に装着されることができる。前記半導体パッケージ２０７及び前記制御チップパッケージ２０３は前記入出力端子２０５に電気的に直列または並列接続されることができる。
前記制御チップパッケージ２０３は省略されることができる。前記半導体パッケージ２０７は、ＤＲＡＭ（ｄｙｎａｍｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）、及びＳＲＡＭ（ｓｔａｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）のような揮発性メモリチップ、フラッシュメモリ（ｆｌａｓｈ ｍｅｍｏｒｙ）、相変化メモリ（ｐｈａｓｅ ｃｈａｎｇｅ ｍｅｍｏｒｙ）、ＭＲＡＭ（ｍａｇｎｅｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）、及びＲＲＡＭ（登録商標）（ｒｅｓｉｓｔｉｖｅ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）のような不揮発性メモリチップ、またはこれらの組合せを含むことができる。本発明の実施形態による半導体モジュールはメモリモジュールとすることができる。
図２１は、本発明の技術的思想の多様な実施形態による半導体素子のうちの少なくとも一つを含むメモリカード２２００を概念的に示す図である。
図２１を参照すると、本発明の技術的思想の実施形態によるメモリカード２２００は、メモリカード基板２２１０上に実装されたマイクロプロセッサ２２２０及び複数の半導体パッケージ２２３０を含むことができる。前記マイクロプロセッサ２２２０及び前記半導体パッケージ２２３０のうちの少なくとも一つは図１ないし図１９Ｃを参照して説明したものと類似の構成を含むことができる。例えば、前記活性領域（図１の４５）及び前記ビットライン（図１の７５）は、前記半導体パッケージ２２３０及び／または前記マイクロプロセッサ２２２０の内部に形成される。メモリカード基板２２１０の少なくとも一辺には入出力ターミナル２２４０が配置されることができる。
図２２は、本発明の技術的思想の実施形態による電子装置の斜視図である。
図２２を参照すると、図１ないし図１９Ｃを参照して説明したものと類似の半導体素子は、携帯電話１９００、ネットパソコン、ノートパソコン、またはタブレットＰＣのような電子システムに有用に適用されることができる。例えば、図１ないし図１９Ｃを参照して説明したものと類似の半導体素子は前記携帯電話１９００内のメインボードに搭載されることができる。さらに、図１ないし図１９Ｃを参照して説明したものと類似の半導体素子は、外装型メモリカードのような拡張装置として提供され、前記携帯電話１９００に接続して用いることができる。
前記携帯電話１９００はタブレットＰＣと理解することができる。さらに、本発明の技術的思想の多様な実施形態による半導体素子のうちの少なくとも一つはタブレットＰＣの他にも、ノートパソコンのような携帯用コンピュータ、ｍｐｅｇ−１オーディオレイヤ３（ＭＰ３）プレーヤ、ＭＰ４プレーヤ、ナビゲーション機器、ソリッドステートディスク（ＳＳＤ）、デスクトップパソコン、自動車及び家庭用家電製品に用いることができる。
図２３は、本発明の技術的思想の実施形態による電子装置のシステムブロック図である。
図２３を参照すると、図１ないし図１９Ｃを参照して説明したものと類似の半導体素子は、電子システム２１００に適用されることができる。前記電子システム２１００は、ボディ（Ｂｏｄｙ）２１１０、マイクロプロセッサ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｏｒ）２１２０、パワー（Ｐｏｗｅｒ）２１３０、機能ユニット（Ｆｕｎｃｔｉｏｎ Ｕｎｉｔ）２１４０、及びディスプレイコントローラ（Ｄｉｓｐｌａｙ Ｃｏｎｔｒｏｌｌｅｒ）２１５０を含むことができる。前記ボディ２１１０は、印刷回路基板（ＰＣＢ）に形成されたマザーボード（Ｍｏｔｈｅｒ Ｂｏａｒｄ）とすることができる。前記マイクロプロセッサ２１２０、前記パワー２１３０、前記機能ユニット２１４０、及び前記ディスプレイコントローラ２１５０は前記ボディ２１１０に装着されることができる。前記ボディ２１１０の内部あるいは該ボディ２１１０の外部にディスプレイ２１６０が配置されることができる。例えば、前記ディスプレイ２１６０は、前記ボディ２１１０の表面に配置されて前記ディスプレイコントローラ２１５０によって処理されたイメージを表示することができる。
前記パワー２１３０は、外部バッテリなどから所定電圧を印加され、要求される電圧レベルに分けて前記マイクロプロセッサ２１２０、前記機能ユニット２１４０、前記ディスプレイコントローラ２１５０などに供給する役割をする。前記マイクロプロセッサ２１２０は、前記パワー２１３０から電圧を印加され、前記機能ユニット２１４０と前記ディスプレイ２１６０を制御することができる。前記機能ユニット２１４０は多様な電子システム２１００の機能を行うことができる。例えば、前記電子システム２１００が携帯電話の場合、前記機能ユニット２１４０はダイヤリング、または外部装置（Ｅｘｔｅｒｎａｌ Ａｐｐａｒａｔｕｓ）２１７０との交信によって前記ディスプレイ２１６０への映像出力、スピーカへの音声出力などのような携帯電話機能を行うことができる多くの構成要素を含むことができ、カメラが装着された場合にはカメライメージプロセッサ（Ｃａｍｅｒａ Ｉｍａｇｅ Ｐｒｏｃｅｓｓｏｒ）の役割もする。
応用実施形態において、前記電子システム２１００が容量拡張のためにメモリカードなどに接続された場合、前記機能ユニット２１４０はメモリカードコントローラとすることができる。前記機能ユニット２１４０は有線あるいは無線の通信ユニット（Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｕｎｉｔ）２１８０を介して前記外部装置２１７０と信号を交信することができる。さらに、前記電子システム２１００が機能拡張のために、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）などを必要とする場合、前記機能ユニット２１４０はインターフェースコントローラ（Ｉｎｔｅｒｆａｃｅ Ｃｏｎｔｒｏｌｌｅｒ）の役割をする。これに加えて、前記機能ユニット２１４０は大容量保存装置を含むことができる。
図１ないし図１９Ｃを参照して説明したものと類似の半導体素子は、前記機能ユニット２１４０または前記マイクロプロセッサ２１２０に適用されることができる。例えば、前記機能ユニット２１４０は前記活性領域４５及び前記ビットライン７５を含むことができる。前記機能ユニット２１４０は前記活性領域４５及び前記ビットライン７５の構成によって従来に比べて優れた電気的特性を示すことができる。
図２４は、本発明の技術的思想が適用された実施形態による半導体素子のうちの少なくとも一つを含む他の電子システム２４００を概略的に示すブロック図である。
図２４を参照すると、電子システム２４００は本発明の技術的思想の多様な実施形態による半導体素子のうちの少なくとも一つを含むことができる。電子システム２４００はモバイル機器またはコンピュータを製造するために用いられる。例えば、電子システム２４００はメモリ２４１２、バス２４２０を介してデータ通信を行うマイクロプロセッサ２４１４、ＲＡＭ２４１６、及びユーザインターフェース２４１８を含むことができる。前記マイクロプロセッサ２４１４は，前記電子システム２４００をコントロールすることができる。前記ＲＡＭ２４１６は前記マイクロプロセッサ２４１４の動作メモリとして用いられる。例えば、前記マイクロプロセッサ２４１４または前記ＲＡＭ２４１６は本発明の実施形態による半導体素子のうちの少なくとも一つを含むことができる。前記マイクロプロセッサ２４１４、前記ＲＡＭ２４１６及び／または他の構成要素は単一パッケージ内に組み立てられることができる。前記ユーザインターフェース２４１８は、前記電子システム２４００にデータを入力するかまたは前記電子システム２４００からデータを出力するために用いられる。前記メモリ２４１２は前記マイクロプロセッサ２４１４の動作用コード、前記マイクロプロセッサ２４１４により処理されたデータ、または外部入力データを保存することができる。前記メモリ２４１２はコントローラ及びメモリ素子を含むことができる。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと解される。
２１ 半導体基板、
２３、２５ マスク層、
３３ 上部マスクパターン、
４１ 平行トレンチ（ｐａｒａｌｌｅｌ−ｔｒｅｎｃｈ）、
４５、１４５ 活性領域、
４９、１４９ 交差トレンチ（ｉｎｔｅｒｓｅｃｔ−ｔｒｅｎｃｈ）、
６３ 素子分離膜、
６５ ゲート誘電膜、
６７ ワードライン、
６９ キャッピング膜、
７０ ソース／ドレーン領域、
７１、８１ 層間絶縁膜、
７３ ビットプラグ、
７５ ビットライン、
７７ ビットキャッピングパターン、
７８ ビットスペーサ、
８３ 埋め込みコンタクトプラグ、
８５ データ保存要素、
２０１ モジュール基板、
２０３ 制御チップパッケージ、
２０５ 入出力端子、
２０７ 半導体パッケージ、
１９００ 携帯電話、
２１００ 電子システム、
２１１０ ボディ、
２１２０ マイクロプロセッサ、
２１３０ パワー、
２１４０ 機能ユニット、
２１５０ ディスプレイコントローラ、
２１６０ ディスプレイ、
２１７０ 外部装置、
２１８０ 通信ユニット、
２２００ メモリカード、
２２１０ メモリカード基板、
２２２０ マイクロプロセッサ、
２２３０ 半導体パッケージ、
２２４０ 入出力ターミナル、
２４００ 電子システム、
２４１２ メモリ、
２４１４ マイクロプロセッサ、
２４１６ ＲＡＭ、
２４１８ ユーザインターフェース、
２４２０ バス

Claims (20)

  1. 半導体基板上の互いに平行な第１及び第２平行トレンチと、
    前記半導体基板上の互いに平行な第１及び第２交差トレンチと、
    前記第１及び第２平行トレンチと前記第１及び第２交差トレンチによって前記半導体基板上に限定される活性領域と、
    前記活性領域を横切る下部導電性ラインと、
    前記下部導電性ラインと交差し、前記活性領域上を横切る上部導電性ラインと、を有し、
    前記第１及び第２平行トレンチは前記上部導電性ラインと交差し、
    前記第１及び第２交差トレンチは前記第１及び第２平行トレンチと交差し、
    前記第１及び第２交差トレンチは前記下部導電性ラインと交差し、
    前記活性領域は、第１平行トレンチによって限定される第１側面、前記第２平行トレンチによって限定される第２側面、前記第１交差トレンチによって限定される第３側面、及び前記第２交差トレンチによって限定される第４側面を有し、
    平面からみたとき、前記第２側面と前記上部導電性ラインとの間に第１鋭角が形成され、前記第１側面と前記第４側面との間に第２鋭角が形成されることを特徴とする半導体素子。
  2. 平面からみたとき、前記上部導電性ラインは前記第１及び第２交差トレンチの間に配置されることを特徴とする請求項１に記載の半導体素子。
  3. 前記第２鋭角は、前記第１鋭角と同一であることを特徴とする請求項１に記載の半導体素子。
  4. 前記下部導電性ライン及び前記上部導電性ラインのそれぞれは直線状ライン（ｓｔｒａｉｇｈｔ ｌｉｎｅ）であって、前記上部導電性ラインは前記下部導電性ラインと直交することを特徴とする請求項１に記載の半導体素子。
  5. 前記第１及び第２交差トレンチの間の間隔は、前記第１及び第２平行トレンチの間の間隔よりも大きいことを特徴とする請求項１に記載の半導体素子。
  6. 半導体基板上の互いに平行な第１及び第２平行トレンチと、
    前記半導体基板上の互いに平行な第１及び第２交差トレンチと、
    前記第１及び第２平行トレンチと前記第１及び第２交差トレンチによって前記半導体基板上に限定された活性領域と、
    前記活性領域を横切って互いに平行な一対のワードラインと、前記一対のワードラインは前記第１及び第２交差トレンチと交差し、
    前記活性領域上を横切って前記一対のワードラインと交差するビットラインと、を含み、
    前記第１及び第２平行トレンチは前記ビットラインと交差し、
    前記第１及び第２平行トレンチは前記ビットラインに対して第１鋭角をなし、
    前記第１及び第２交差トレンチは前記第１及び第２平行トレンチと交差し、
    前記第１及び第２平行トレンチと前記第１及び第２交差トレンチとの間に第２鋭角が形成されることを特徴とする半導体素子。
  7. 前記活性領域は、第１ないし第４側面を含み、
    前記第１側面は前記第１平行トレンチによって限定され、
    前記第２側面は前記第２平行トレンチによって限定され、
    前記第３側面は前記第１交差トレンチによって限定され、
    前記第４側面は前記第２交差トレンチによって限定され、
    前記第２側面は前記第１側面と平行し、
    前記第４側面は前記第３側面と平行することを特徴とする請求項６に記載の半導体素子。
  8. 前記第１側面の長さは、前記第３側面の長さよりも大きいことを特徴とする請求項７に記載の半導体素子。
  9. 前記第１側面の長さは、前記第３側面の長さの２倍以上であることを特徴とする請求項７に記載の半導体素子。
  10. 前記活性領域は、前記ビットラインの外側に突出された第１端（ｆｉｒｓｔ ｅｎｄ）及び第２端（ｓｅｃｏｎｄ ｅｎｄ）を含み、
    前記第１端（ｆｉｒｓｔ ｅｎｄ）で前記第１側面及び前記第４側面が当接し、前記第２端（ｓｅｃｏｎｄ ｅｎｄ）で前記第２側面及び前記第３側面が当接することを特徴とする請求項７に記載の半導体素子。
  11. 前記第１及び第２交差トレンチのそれぞれは、前記ビットラインと平行することを特徴とする請求項６に記載の半導体素子。
  12. 前記第２鋭角は、前記第１鋭角と同一であることを特徴とする請求項６に記載の半導体素子。
  13. 前記第２鋭角は、２１度であることを特徴とする請求項６に記載の半導体素子。
  14. 前記第１及び第２平行トレンチと前記第１及び第２交差トレンチ内の素子分離膜をさらに含み、前記素子分離膜は絶縁物質を含むことを特徴とする請求項６に記載の半導体素子。
  15. 前記ビットラインと離隔し、前記活性領域に接続されたコンタクトプラグと、
    前記コンタクトプラグ上のデータ保存要素と、をさらに含むことを特徴とする請求項６に記載の半導体素子。
  16. 半導体基板上に互いに平行な第１及び第２平行トレンチと互いに平行な第１及び第２交差トレンチによって限定された活性領域を形成するステップと、
    前記活性領域を横切り、前記第１及び第２交差トレンチと交差する下部導電性ラインを形成するステップと、
    前記下部導電性ラインと交差し、前記活性領域上を横切る上部導電性ラインを形成するステップと、とを有し、
    平面からみたとき、前記第１及び第２平行トレンチは前記上部導電性ラインと交差し、
    前記第１及び第２平行トレンチは前記上部導電性ラインに対して第１鋭角をなし、
    前記第１及び第２交差トレンチは前記第１及び第２平行トレンチと交差し、
    前記平行トレンチと前記交差トレンチとの間に第２鋭角が形成されることを特徴とする半導体素子形成方法。
  17. 前記活性領域を形成するステップは、前記半導体基板上にマスク層を形成するステップと、
    前記マスク層をパターニングして予備平行トレンチを形成するステップと、
    前記マスク層をパターニングして予備交差トレンチを形成するステップと、
    前記予備平行トレンチ及び前記予備交差トレンチ下部の前記半導体基板をエッチングするステップと、を含むことを特徴とする請求項１６に記載の半導体素子形成方法。
  18. 前記予備交差トレンチの間の間隔は、前記予備平行トレンチの間の間隔よりも大きいことを特徴とする請求項１７に記載の半導体素子形成方法。
  19. 平面からみたとき、前記第１及び第２交差トレンチは、前記上部導電性ラインと平行することを特徴とする請求項１６に記載の半導体素子形成方法。
  20. 前記第２鋭角は、前記第１鋭角と同一であることを特徴とする請求項１６に記載の半導体素子形成方法。
JP2017148467A 2012-10-26 2017-07-31 活性領域を限定する線状のトレンチを有する半導体素子及びその形成方法 Pending JP2017212459A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0119918 2012-10-26
KR1020120119918A KR101974350B1 (ko) 2012-10-26 2012-10-26 활성 영역을 한정하는 라인 형 트렌치들을 갖는 반도체 소자 및 그 형성 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013069241A Division JP6189615B2 (ja) 2012-10-26 2013-03-28 活性領域を限定する線状のトレンチを有する半導体素子及びその形成方法

Publications (1)

Publication Number Publication Date
JP2017212459A true JP2017212459A (ja) 2017-11-30

Family

ID=50546300

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013069241A Active JP6189615B2 (ja) 2012-10-26 2013-03-28 活性領域を限定する線状のトレンチを有する半導体素子及びその形成方法
JP2017148467A Pending JP2017212459A (ja) 2012-10-26 2017-07-31 活性領域を限定する線状のトレンチを有する半導体素子及びその形成方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013069241A Active JP6189615B2 (ja) 2012-10-26 2013-03-28 活性領域を限定する線状のトレンチを有する半導体素子及びその形成方法

Country Status (6)

Country Link
US (1) US8729675B1 (ja)
JP (2) JP6189615B2 (ja)
KR (1) KR101974350B1 (ja)
CN (2) CN103794605B (ja)
DE (1) DE102013109131B4 (ja)
TW (1) TWI559498B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102064265B1 (ko) * 2013-06-20 2020-01-09 삼성전자주식회사 패드 형성 방법, 이를 이용한 반도체 장치 제조 방법, 도전성 패드 어레이 및 이를 포함하는 반도체 장치
US9564442B2 (en) 2015-04-08 2017-02-07 Micron Technology, Inc. Methods of forming contacts for a semiconductor device structure, and related methods of forming a semiconductor device structure
US10607999B2 (en) * 2017-11-03 2020-03-31 Varian Semiconductor Equipment Associates, Inc. Techniques and structure for forming dynamic random access device
KR102541483B1 (ko) * 2018-05-18 2023-06-09 삼성전자주식회사 반도체 소자 및 그 제조방법
US10593678B1 (en) * 2018-08-24 2020-03-17 Micron Technology, Inc. Methods of forming semiconductor devices using aspect ratio dependent etching effects, and related semiconductor devices
KR20200137260A (ko) * 2019-05-29 2020-12-09 삼성전자주식회사 집적회로 소자 및 그 제조 방법
CN112447582B (zh) * 2019-08-29 2022-06-10 长鑫存储技术有限公司 在衬底中形成沟槽隔离结构的方法
US11411006B1 (en) * 2021-04-16 2022-08-09 Nanya Technology Corporation Manufacturing method of memory structure
EP4220699A4 (en) 2021-05-20 2024-05-22 Changxin Memory Technologies, Inc. METHOD FOR MANUFACTURING SEMICONDUCTOR STRUCTURE
CN115377011A (zh) * 2021-05-20 2022-11-22 长鑫存储技术有限公司 半导体结构的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064994A (ja) * 1996-08-23 1998-03-06 Toshiba Corp 半導体装置
JP2008263201A (ja) * 2007-04-13 2008-10-30 Qimonda Ag メモリセルアレイを備えた集積回路および集積回路の形成方法
JP2009164534A (ja) * 2008-01-10 2009-07-23 Elpida Memory Inc 半導体装置およびその製造方法
JP2010219326A (ja) * 2009-03-17 2010-09-30 Elpida Memory Inc 半導体記憶装置及びその製造方法
JP2012134439A (ja) * 2010-11-30 2012-07-12 Elpida Memory Inc 半導体装置及びその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5298775A (en) * 1990-02-26 1994-03-29 Nec Corporation Semiconductor memory device having stacked-type capacitor of large capacitance
US6291846B1 (en) 1996-06-19 2001-09-18 Fujitsu Limited DRAM semiconductor device including oblique area in active regions and its manufacture
JP2950275B2 (ja) 1997-02-06 1999-09-20 日本電気株式会社 部分一括露光マスク及び部分一括露光パターンの形成方法
DE19843979C1 (de) * 1998-09-24 2000-03-02 Siemens Ag Speicherzellenanordnung mit ferroelektrischem oder dynamischen Speicherzellen und entsprechendes Herstellungsverfahren
KR100280516B1 (ko) 1998-11-04 2001-03-02 김영환 반도체 소자의 분리 구조 제조방법 및 반도체 소자 제조방법
JP2001250926A (ja) * 2000-03-03 2001-09-14 Hitachi Ltd 半導体集積回路装置
JP2002170935A (ja) * 2000-11-30 2002-06-14 Matsushita Electric Ind Co Ltd 強誘電体メモリ
JP2003152105A (ja) * 2001-11-15 2003-05-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4322474B2 (ja) * 2002-06-20 2009-09-02 株式会社日立製作所 半導体集積回路装置
KR20040033775A (ko) 2002-10-16 2004-04-28 삼성전자주식회사 다이아몬드 형태의 활성 영역을 설정하는 소자 분리 구조및 그 제조 방법
TW556303B (en) 2002-10-25 2003-10-01 Nanya Technology Corp Test key of detecting whether the overlay of active area and memory cell structure of DRAM with vertical transistors is normal and test method of the same
KR100594326B1 (ko) * 2005-03-22 2006-06-30 삼성전자주식회사 2-비트 동작을 위한 비휘발성 메모리 소자 및 그 제조 방법
KR100732772B1 (ko) 2006-04-25 2007-06-27 주식회사 하이닉스반도체 마스크 레이아웃 형성 방법 및 이에 따른 레이아웃
US7422960B2 (en) * 2006-05-17 2008-09-09 Micron Technology, Inc. Method of forming gate arrays on a partial SOI substrate
US7678648B2 (en) * 2006-07-14 2010-03-16 Micron Technology, Inc. Subresolution silicon features and methods for forming the same
US20080035956A1 (en) * 2006-08-14 2008-02-14 Micron Technology, Inc. Memory device with non-orthogonal word and bit lines
KR20080088951A (ko) 2007-03-30 2008-10-06 주식회사 하이닉스반도체 반도체 소자의 트렌치 형성방법
JP2009182114A (ja) * 2008-01-30 2009-08-13 Elpida Memory Inc 半導体装置およびその製造方法
US8294188B2 (en) * 2008-10-16 2012-10-23 Qimonda Ag 4 F2 memory cell array
KR101102715B1 (ko) * 2009-04-08 2012-01-05 주식회사 하이닉스반도체 반도체 소자 및 그 형성 방법
KR101102764B1 (ko) 2009-07-31 2012-01-03 주식회사 하이닉스반도체 반도체 소자의 레이아웃 및 반도체 소자의 형성방법
KR101140060B1 (ko) * 2009-08-28 2012-05-02 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
JP2011054629A (ja) * 2009-08-31 2011-03-17 Elpida Memory Inc 半導体装置及びその製造方法
KR101585215B1 (ko) * 2009-09-14 2016-01-22 삼성전자주식회사 사이즈가 구별되는 2종의 콘택 홀을 1회 포토 공정으로 형성하는 반도체 소자의 제조방법
KR101096907B1 (ko) 2009-10-05 2011-12-22 주식회사 하이닉스반도체 반도체 소자 및 그 형성방법
KR20110112723A (ko) 2010-04-07 2011-10-13 주식회사 하이닉스반도체 사선 구조의 액티브 형성을 위한 컷팅 마스크
JP2012074684A (ja) * 2010-09-03 2012-04-12 Elpida Memory Inc 半導体装置およびその製造方法
CA2831091C (en) * 2011-03-24 2022-12-06 North American Salt Company Compositions and methods for retarding the formation of insoluble byproducts in water softeners
KR101215952B1 (ko) * 2011-06-22 2012-12-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064994A (ja) * 1996-08-23 1998-03-06 Toshiba Corp 半導体装置
JP2008263201A (ja) * 2007-04-13 2008-10-30 Qimonda Ag メモリセルアレイを備えた集積回路および集積回路の形成方法
JP2009164534A (ja) * 2008-01-10 2009-07-23 Elpida Memory Inc 半導体装置およびその製造方法
JP2010219326A (ja) * 2009-03-17 2010-09-30 Elpida Memory Inc 半導体記憶装置及びその製造方法
JP2012134439A (ja) * 2010-11-30 2012-07-12 Elpida Memory Inc 半導体装置及びその製造方法

Also Published As

Publication number Publication date
DE102013109131A1 (de) 2014-05-15
TW201417241A (zh) 2014-05-01
US20140117566A1 (en) 2014-05-01
CN108538804A (zh) 2018-09-14
DE102013109131B4 (de) 2021-05-06
JP6189615B2 (ja) 2017-08-30
CN108538804B (zh) 2021-06-08
US8729675B1 (en) 2014-05-20
KR20140053685A (ko) 2014-05-08
JP2014086719A (ja) 2014-05-12
CN103794605A (zh) 2014-05-14
KR101974350B1 (ko) 2019-05-02
TWI559498B (zh) 2016-11-21
CN103794605B (zh) 2018-04-24

Similar Documents

Publication Publication Date Title
JP6189615B2 (ja) 活性領域を限定する線状のトレンチを有する半導体素子及びその形成方法
US9972527B2 (en) Semiconductor device including air spacer
KR101997153B1 (ko) 밸런싱 커패시터를 갖는 반도체 소자 및 그 형성 방법
KR102170144B1 (ko) 휨 제어 막을 이용한 반도체 소자 형성 방법 및 관련된 소자
KR101961322B1 (ko) 매립 채널 어레이를 갖는 반도체 소자
US9508726B2 (en) Semiconductor device and method of fabricating the same
KR20150118485A (ko) 반도체 소자
KR20150029103A (ko) 반도체 메모리 장치 및 그 제조 방법
KR102164797B1 (ko) 오목한 구조를 갖는 반도체 소자 형성 방법 및 관련된 소자
KR20140020558A (ko) 반도체 장치 및 그 제조 방법
CN112652629B (zh) 半导体存储器装置及其制造方法
US9287346B2 (en) Semiconductor device
KR20160134927A (ko) 반도체 소자의 제조 방법
US9337151B2 (en) Semiconductor device
US9379001B2 (en) Semiconductor device and method of fabricating the same
US20170294360A1 (en) Semiconductor device
KR20150123030A (ko) 반도체 소자 및 그 제조 방법
KR20120121727A (ko) 반도체 셀 및 그 형성 방법, 셀 어레이, 반도체 소자, 반도체 모듈, 반도체 시스템, 전자 유닛 및 전자 시스템
US20120286351A1 (en) Cell array
US9806081B2 (en) Semiconductor device having sub-cell blocks
KR20220071547A (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR20220071553A (ko) 반도체 장치 및 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190827