JP2017208502A - Ｉｉｉ族窒化物半導体及びその製造方法 - Google Patents

Ｉｉｉ族窒化物半導体及びその製造方法 Download PDF

Info

Publication number
JP2017208502A
JP2017208502A JP2016101456A JP2016101456A JP2017208502A JP 2017208502 A JP2017208502 A JP 2017208502A JP 2016101456 A JP2016101456 A JP 2016101456A JP 2016101456 A JP2016101456 A JP 2016101456A JP 2017208502 A JP2017208502 A JP 2017208502A
Authority
JP
Japan
Prior art keywords
group iii
iii nitride
buffer layer
nitride crystal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016101456A
Other languages
English (en)
Other versions
JP6242941B2 (ja
Inventor
章雄 上田
Akio Ueda
章雄 上田
石橋　明彦
Akihiko Ishibashi
明彦 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2016101456A priority Critical patent/JP6242941B2/ja
Priority to CN201710055495.1A priority patent/CN107403859B/zh
Priority to US15/428,657 priority patent/US9899213B2/en
Publication of JP2017208502A publication Critical patent/JP2017208502A/ja
Application granted granted Critical
Publication of JP6242941B2 publication Critical patent/JP6242941B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Led Devices (AREA)

Abstract

【課題】基板と、基板上に形成されたIII族窒化物結晶とを含むIII族窒化物半導体において、基板を構成する元素のIII族窒化物結晶への拡散を抑制し、かつ、III族窒化物結晶の転位を減少させること。
【解決手段】一般式ＲＡＭＯ４で表される単結晶体（一般式において、Ｒは、Ｓｃ、Ｉｎ、Ｙ、およびランタノイド系元素からなる群から選択される一つまたは複数の三価の元素を表し、Ａは、Ｆｅ（III）、Ｇａ、およびＡｌからなる群から選択される一つまたは複数の三価の元素を表し、Ｍは、Ｍｇ、Ｍｎ、Ｆｅ（II）、Ｃｏ、Ｃｕ、Ｚｎ、およびＣｄからなる群から選択される一つまたは複数の二価の元素を表す）からなるＲＡＭＯ４基板上に、ＩｎおよびＩｎ以外のIII族元素の窒化物を含むバッファ層を形成し、バッファ層上にIII族窒化物結晶を形成すること。
【選択図】図１

Description

本開示はIII族窒化物半導体及びその製造方法に関するものである。
III族窒化物半導体はIII族元素であるＧａ、Ａｌ、Ｉｎなどの組成を変化させることで広いバンドギャップをカバーできることからＬＥＤ（発光ダイオード）、ＬＤ（半導体レーザ）などの光半導体デバイス、高周波、高出力用途の電子デバイス等に広く使用されている。一般的にこれらのデバイスはサファイア基板上にIII族窒化物結晶をエピタキシャル成長させることで作製される。
しかしながら、サファイア基板とIII族窒化物半導体であるＧａＮ結晶との格子不整合度｛（ＧａＮの格子定数−サファイアの格子定数）／ＧａＮの格子定数｝は１３．８％であり、エピタキシャル成長させたIII族窒化物結晶の欠陥密度が高い。したがって、当該III族窒化物半導体を用いたデバイスの特性が制限されるとの課題があった。
このような課題に対し、上記III族窒化物結晶の欠陥密度の低減を目的とし、ＳｃＡｌＭｇＯ４からなる基板上にＧａＮをエピタキシャル成長させる技術が提案されている（特許文献１）。ＳｃＡｌＭｇＯ４は、ＧａＮとの格子不整合度｛（ＧａＮの格子定数−ＳｃＡｌＭｇＯ４の格子定数）／ＧａＮの格子定数｝が−１．８％と小さい。そこで、ＳｃＡｌＭｇＯ４に代表される、ＲＡＭＯ４で表される単結晶体（一般式において、Ｒは、Ｓｃ、Ｉｎ、Ｙ、およびランタノイド系元素からなる群から選択される一つまたは複数の三価の元素を表し、Ａは、Ｆｅ（III）、Ｇａ、およびＡｌからなる群から選択される一つまたは複数の三価の元素を表し、Ｍは、Ｍｇ、Ｍｎ、Ｆｅ（II）、Ｃｏ、Ｃｕ、Ｚｎ、およびＣｄからなる群から選択される一つまたは複数の二価の元素を表す）からなる基板（以下、「ＲＡＭＯ４基板」とも称する）を、III族窒化物結晶のエピタキシャル成長用基板としたIII族窒化物半導体を、各種デバイスに展開することが期待されている。
特開２０１５−１７８４４８号公報
しかしながら、ＲＡＭＯ４結晶からなる基板をIII族窒化物半導体に用いると、基板の構成元素の一部が、III族窒化物の結晶内に混入してしまい、III族窒化物の結晶性を低下させてしまうとの課題がある。
本開示は、以上の課題を解決すべくなされたものであり、高品質なIII族窒化物半導体を提供することを目的とする。
上記課題を解決するために、本開示に係る態様は、一般式ＲＡＭＯ４で表される単結晶体（一般式において、Ｒは、Ｓｃ、Ｉｎ、Ｙ、およびランタノイド系元素からなる群から選択される一つまたは複数の三価の元素を表し、Ａは、Ｆｅ（III）、Ｇａ、およびＡｌからなる群から選択される一つまたは複数の三価の元素を表し、Ｍは、Ｍｇ、Ｍｎ、Ｆｅ（II）、Ｃｏ、Ｃｕ、Ｚｎ、およびＣｄからなる群から選択される一つまたは複数の二価の元素を表す）からなるＲＡＭＯ４基板と、前記ＲＡＭＯ４基板上に形成され、Ｉｎ及びＩｎ以外のIII族元素の窒化物を含むバッファ層と、前記バッファ層上に形成された、III族窒化物結晶と、を有するIII族窒化物半導体を提供する。
本開示によれば、高品質なIII族窒化物半導体を実現できる。
本開示のIII族窒化物半導体の概略断面図 本開示の一実施の形態におけるIII族窒化物半導体のバンドギャップエネルギーと、格子定数との関係を示した図 本開示の一実施の形態において、バッファ層中のＩｎ含有量と、III族窒化物結晶のＭｇ濃度が１桁変化する厚みとの関係を示した図 比較例におけるIII族窒化物半導体の図 比較例におけるIII族窒化物半導体内内でのＭｇの濃度変化を示した図 実施例１におけるIII族窒化物半導体内でのＭｇの濃度変化およびＩｎの濃度変化を示した図 実施例１におけるIII族窒化物半導体の表面カソードルミネッセンスの結果を示した図 実施例２におけるIII族窒化物半導体内でのＭｇの濃度変化およびＩｎの濃度変化を示した図 実施例３におけるIII族窒化物半導体内のＭｇの濃度変化およびＩｎの濃度変化を示した図 実施例４におけるIII族窒化物半導体内でのＭｇの濃度変化およびＩｎの濃度変化を示した図
以下、本開示のIII族窒化物半導体について、図面を参照しながら説明する。
（III族窒化物半導体について）
本開示のIII族窒化物半導体は、ＲＡＭＯ４基板と、当該基板上に形成されたバッファ層と、バッファ層上に形成されたIII族窒化物結晶とを含む構造を有する。本開示のIII族窒化物半導体は、バッファ層が、ＩｎおよびIII族元素の窒化物を含むことを特徴とする。
前述のように、ＲＡＭＯ４基板上にIII族窒化物結晶を直接作製した場合、ＲＡＭＯ４基板の構成元素の一部が、エピタキシャル成長中にIII族窒化物結晶に混入しやすい。そのため、III族窒化物の結晶性が低下しやすいとの課題が存在する。これに対し、本開示のように、ＲＡＭＯ４基板上に、ＩｎおよびＩｎ以外のIII族元素の窒化物を含むバッファ層を有すると、III族窒化物結晶中に、ＲＡＭＯ４基板由来の元素が混入し難くなる。つまり、高品質なIII族窒化物結晶を有するIII族窒化物半導体とすることができる。
以下、本開示の一実施形態に係るIII族窒化物半導体について、ＲＡＭＯ４基板としてＳｃＡｌＭｇＯ４基板を用いた場合を例に説明するが、本開示に適用可能なＲＡＭＯ４基板は、ＳｃＡｌＭｇＯ４基板に限定されない。
本開示の一実施形態に係るIII族窒化物半導体の概略断面を図１に示す。III族窒化物半導体１は、ＳｃＡｌＭｇＯ４結晶からなるＳｃＡｌＭｇＯ４基板１０１と、ＳｃＡｌＭｇＯ４基板１０１上に形成され、ＩｎおよびＩｎ以外のIII族元素の窒化物を含むバッファ層１０２と、バッファ層１０２上に形成されたIII族窒化物結晶１０３と、を有する。
ここで、ＳｃＡｌＭｇＯ４基板１０１は、ＳｃＡｌＭｇＯ４単結晶からなる基板である。ＳｃＡｌＭｇＯ４単結晶は、岩塩型構造のＳｃＯ２層と、六方晶構造のＡｌＭｇＯ２層とが交互に積層された構造を有し、グラファイトや六方晶ＢＮと同様の（０００１）面（劈界面）にて劈開する性質を有する。本実施形態のIII族窒化物半導体のIII族窒化物結晶１０３は、当該ＳｃＡｌＭｇＯ４基板１０１の劈開面上にヘテロエピタキシャル成長させることで得られる。
ＳｃＡｌＭｇＯ４は、III族窒化物であるＧａＮとの格子不整合度｛（ＧａＮの格子定数−ＳｃＡｌＭｇＯ４の格子定数）／ＧａＮの格子定数｝が−１．８％と小さい。格子不整合度の小ささは結晶欠陥低減に有効である。また、ＳｃＡｌＭｇＯ４とＧａＮとの熱膨張係数差｛（ＧａＮの熱膨張係数−ＳｃＡｌＭｇＯ４の熱膨張係数）／ＧａＮの熱膨張係数｝も、−１０．９％程度と十分に小さい。したがって、このようなＳｃＡｌＭｇＯ４基板１０１を用いることで、低欠陥のIII族窒化物結晶１０３が形成される。
本開示のIII族窒化物半導体における、ＳｃＡｌＭｇＯ４基板１０１の厚みは特に制限されず、III族窒化物半導体の用途に応じて適宜選択されるが、１００〜１０００μｍ程度であることが好ましく、３００〜６００μｍであることがより好ましい。ＳｃＡｌＭｇＯ４基板１０１の厚みが当該範囲であると、ＳｃＡｌＭｇＯ４含有基板１０１の強度が十分に高まりやすく、III族窒化物結晶１０３の作製時に割れ等が生じ難い。また、ＳｃＡｌＭｇＯ４基板１０１の形状は、特に制限されないが、工業的な実用性を考慮すると、直径５０〜１５０ｍｍ程度のウェハー状が好ましい。
また、バッファ層１０２は、ＩｎおよびＩｎ以外のIII族元素の窒化物を含む層であり、後述の実施例で示すように、ＩｎＧａＮで表わされる組成の化合物からなるアモルファス、単結晶または多結晶の層とすることができる。また、後述の実施例にも示すように、バッファ層１０２は、Ａｌをさらに含むことが好ましく、ＩｎＡｌＧａＮで表わされる化合物からなるアモルファス、単結晶または多結晶の層であることがより好ましい。バッファ層１０２は、堆積時にアモルファス又は多結晶の状態である場合が多いが、バッファ層１０２上にＩＩＩ族窒化物結晶１０３を形成する際に、その温度でバッファ層１０２のアモルファス又は多結晶が、再結晶及び粒成長により単結晶化することもある。
ＩｎＡｌＧａＮをバッファ層１０２に用いることでＳｃＡｌＭｇＯ４基板１０１とIII族窒化物結晶１０３との格子不整合度を下げることが可能となる。図２にＧａＮ単結晶、ＩｎＮ単結晶、およびＡｌＮ単結晶のａ軸の格子定数とバンドギャップエネルギーとの関係を示す。図２の縦軸はバンドギャップエネルギー（ｅＶ）を示し、横軸はａ軸格子定数（Å）を示す。また、点線にてＳｃＡｌＭｇＯ４のａ軸の格子定数を示す。ＳｃＡｌＭｇＯ４のａ軸の格子定数はＧａＮ単結晶、ＩｎＮ単結晶、ＡｌＮ単結晶のａ軸格子定数が形作る三角形を通過している。つまり、バッファ層１０２におけるＡｌ、Ｉｎ、Ｇａ、Ｎのそれぞれの組成を調整することで、バッファ層１０２の格子定数をＳｃＡｌＭｇＯ４基板１０１の格子定数と近似させることができ、ひいてはＳｃＡｌＭｇＯ４基板１０１とIII族窒化物結晶１０３との格子不整合度を小さくできる。
ここで、III族窒化物結晶中にＳｃＡｌＭｇＯ４基板由来のＭｇが拡散すると、III族窒化物結晶の結晶性の悪化、伝導度制御性低下などの問題が引き起こされやすい。これに対し、バッファ層１０２中のＩｎの比率が増加すると、ＳｃＡｌＭｇＯ４が含むＭｇの拡散が効果的に防止される。ただし、バッファ層１０２中のＩｎの比率が過度に増加すると、図２に示すように、ＳｃＡｌＭｇＯ４基板１０１とバッファ層１０２との格子不整合度、ひいてはＳｃＡｌＭｇＯ４基板１０１とIII族窒化物結晶１０３との格子不整合度が増加する要因ともなる。そのため、III族窒化物結晶１０３の結晶性を保ちつつ、Ｍｇ拡散の抑制する上ではバッファ層１０２中のＩｎ組成に上限が存在する。
さらに、ＬＥＤ、ＬＤデバイスの作製においてはバッファ層１０２中のＩｎ組成を高くしすぎると、バンドギャップの縮小による吸収損失が発生してしまう。
そこで、例えばIII族窒化物半導体を、一般に広く使用されている４４５ｎｍの発光波長のＬＥＤ、ＬＤデバイスに用いたときに、吸収損失が小さくなるよう、バンドギャップエネルギーを設定することができる。すなわち、バッファ層１０２のバンドギャップエネルギーが２．８ｅＶ以上となるようＩｎ組成を設定することができ、この場合、バッファ層１０２中のＩｎ組成の上限は、５０ａｔｍ％以下とすることが好ましい。
なお、Ｉｎ組成５０ａｔｍ％のＩｎＡｌＧａＮとＳｃＡｌＭｇＯ４基板１０１との格子不整合度は約３．４％であり、ＳｃＡｌＭｇＯ４基板１０１とＧａＮとの格子不整合度である−１．８％よりも大きな値となる。しかしながら、Ｉｎ組成５０ａｔｍ％のＩｎＡｌＧａＮはＳｃＡｌＭｇＯ４に対して格子定数が大きいが、このような値であれば、III族窒化物結晶１０３にクラック発生等が生じ難い。つまり、III族窒化物結晶１０３の結晶性に大きな問題を生じさせ難い。更に、サファイア基板とIII族窒化物結晶１０３との格子不整合度が約１３．８％であることを鑑みると、当該ＩｎＡｌＧａＮとＳｃＡｌＭｇＯ４基板１０１との格子不整合度（約３．４％）は十分小さな値といえる。なお、バッファ層１０２におけるＡｌの組成は、８２ａｔｍ％以下であることが格子不整合度を小さくできるとの観点から好ましく、３ａｔｍ％であることがより好ましい。
また、バッファ層１０２とＳｃＡｌＭｇＯ４基板１０１との界面における欠陥密度は、上記格子不整合度とサファイア基板の欠陥密度とから求めることができる。具体的には、上記バッファ層１０２の格子不整合度は最大約３．４％である。これに対し、サファイア基板とＧａＮとの界面欠陥密度は１．０×１０１１ｃｍ２程度であり、格子不整合度は約１３．８％である。そこで、これらの値から、バッファ層１０２とＳｃＡｌＭｇＯ４基板１０１との界面における欠陥密度は、最大でも６．０×１０９ｃｍ−３程度｛（１．０×１０１１）／（１３．８／３．４）２｝とすることができる。
以上のことから、Ｉｎ組成が５０ａｔｍ％以下のＩｎＡｌＧａＮを含むバッファ層１０２とすることで、吸収損失が小さく、III族窒化物結晶１０３へのＭｇ拡散が十分に抑制された高品質なIII族窒化物半導体が得られる。なお、参考文献（ＡｌＩｎＮ系３元混晶の成長とＩｎＮ／ＡｌＩｎＮ ＭＱＷｓ構造の作製評価、寺嶋他、電子情報通信学会技術研究報告．ＥＤ，電子デバイス １０５（３２５），２９−３４，２００５−１０−０６）にて報告されているＩｎＡｌＮのボーイングパラメーターを加味すると、バンドギャップエネルギーが２．８ｅＶになる場合のＩｎ組成は約４０ａｔｍ％である。したがって、バッファ層１０２をＩｎＡｌＧａＮからなる層とする場合、Ｉｎ組成は４０ａｔｍ％以下であることが、より望ましいと考えられる。Ｉｎ組成をこのような範囲とすることで、エネルギーの吸収損失を抑制し、格子不整合度を小さくすることができる。
次に、バッファ層１０２のＩｎ組成の下限値について説明する。図３に本実施形態のIII族窒化物のIII族窒化物半導体において、バッファ層中のＩｎ含有量（組成）と、Ｍｇ濃度が１桁変化するIII族窒化物結晶１０３（ここでは、ＧａＮ）の厚みとの関係を示す。図３の縦軸はIII族窒化物結晶１０３において、Ｍｇ濃度が１桁変化する厚み（ｎｍ）を表わし、横軸はバッファ層１０２中のＩｎ組成（ａｔｍ％）を表わす。図３において、バッファ層１０２の厚みは２０ｎｍと全プロットで一定である。図３より、Ｉｎ組成０．５ａｔｍ％以上とすることで、Ｍｇ濃度が１桁変化するIII族窒化物結晶１０３（ＧａＮ厚み１２０ｎｍ以下とすることができる。デバイス作製におけるIII族窒化物結晶１０３の厚みは通常、数ミクロン程度である。これを考慮すると、Ｍｇ濃度が１桁変化するIII族窒化物結晶１０３の厚みが１２０ｎｍ以下であれば、III族窒化物結晶１０３の表面（図１の１０３ａで表される領域）にＭｇがほとんど現れない。つまり、バッファ層１０２に含まれるＩｎ組成の下限を０．５ａｔｍ％以上とすることで、十分にＭｇ拡散の抑制効果を発揮することができ、III族窒化物半導体の上部に作製するデバイスへの影響を抑制できると考えられる。
以上から、本実施形態において、バッファ層１０２は、Ｉｎを０．５ａｔｍ％以上５０ａｔｍ％以下含むことが望ましい。また、バッファ層１０２の厚みは、５ｎｍ以上かつ１０００ｎｍ以下であるのが望ましく、１０ｎｍ以上１００ｎｍ以下であることがさらに望ましい。
一方、III族窒化物結晶１０３は、ＳｃＡｌＭｇＯ４基板１０１の劈開面上にバッファ層１０２を介してヘテロエピタキシャル成長することで形成される層であり、III族元素（例えばＧａ、Ａｌ、Ｉｎ、Ｔｌ、Ｂ、Ｓｃ等）の窒化物の結晶からなる層であり、好ましくはＧａＮである。
ここで、III族窒化物結晶１０３におけるＭｇ濃度は、III族窒化物結晶１０３の表面（図１において１０３ａで表される領域）とIII族窒化物結晶１０３のバッファ層１０２側の領域とで異なることが望ましい。III族窒化物結晶１０３のバッファ層１０２側の領域（III族窒化物結晶１０３のバッファ層１０２との界面近傍）とは、III族窒化物結晶１０３の厚み方向のうちバッファ層１０２側の１０％程度の領域をいう。具体的には、III族窒化物結晶１０３の表面１０３ａにおけるＭｇ濃度が、III族窒化物結晶１０３のバッファ層１０２との界面近傍におけるＭｇの濃度より低いことが好ましく、III族窒化物結晶１０３の表面１０３ａにおけるＭｇ濃度が、III族窒化物結晶１０３とバッファ層１０２との界面におけるＭｇの濃度より１桁以上低いことが好ましい。ＩＩＩ族窒化物結晶１０３内にドーピング等により不純物を添加しない場合は、不純物濃度が低いほど好ましいが、例えば、III族窒化物結晶１０３の表面１０３ａにおけるＭｇ濃度が、III族窒化物結晶１０３とバッファ層１０２との界面におけるＭｇの濃度より１桁以上かつ４桁以下低くてもよい。III族窒化物結晶１０３の表面のＭｇ濃度、および、III族窒化物結晶１０３とバッファ層１０２との界面近傍のＭｇ濃度は、それぞれ、ＳＩＭＳ分析（２次イオン質量分析）にて特定することができる。なお、Ｍｇは、一般式ＲＡＭＯ４で表される材料を構成するＭの元素の一例である。すなわち、III族窒化物結晶１０３の表面１０３ａにおける前記一般式にてＭで表わされる元素の濃度が、III族窒化物結晶１０３のバッファ層１０２側の領域における前記Ｍで表される元素の濃度より低いことが望ましい。また、III族窒化物結晶１０３の表面１０３ａにおける前記Ｍで表される元素の濃度が、III族窒化物結晶１０３とバッファ層１０２との界面において前記Ｍで表される元素の濃度より１桁以上低いことが好ましい。III族窒化物結晶１０３とバッファ層１０２との界面は、例えばＳＩＭＳ分析において、（III族窒化物結晶１０３の厚み方向に）III族窒化物結晶１０３の表面１０３ａからバッファ層１０２側へ向かってＩｎの濃度勾配が急激に上昇する部分として特定することができる。なお、Ｍは、本来、ＲＡＭＯ４基板からＩＩＩ族窒化物結晶１０３側へ向かって拡散しようとするものであるから、ＩＩＩ族窒化物結晶１０３中のＭの濃度は、バッファ層１０２側から表面１０３ａ側に向かうにつれ減少する。このため、ＩＩＩ族窒化物結晶１０３の厚み方向における表面１０３ａに位置する領域のＭの濃度は、バッファ層１０２側に位置する領域のＭの濃度よりも低い。
以上のように、本開示のIII族窒化物半導体では、III族窒化物のエピタキシャル成長時のＳｃＡｌＭｇＯ４基板１０１を構成する元素のIII族窒化物結晶１０３への拡散が、バッファ層１０２によって防止される。このため、高品質なIII族窒化物結晶１０３が得られる。また特に、III族窒化物中にＭｇが拡散すると、結晶性の悪化、伝導度制御性低下などの問題が引き起こされやすいが、本開示のIII族窒化物半導体では、ＳｃＡｌＭｇＯ４が含むＭｇの拡散が効果的に防止される。したがって、III族窒化物結晶１０３の結晶性の悪化及び伝導度制御性低下などが抑制される。また、バッファ層１０２によれば、種基板となるＳｃＡｌＭｇＯ４基板１０１を構成する元素の拡散が防止されるだけでなく、ヘテロエピタキシーにおける格子ミスフィットも改善される。
（III族窒化物半導体の製造方法について）
本開示のIII族窒化物半導体の製造方法は特に制限されない。例えばバッファ層１０２およびIII族窒化物結晶１０３は、ＭＯＣＶＤ法（ＭｅｔａｌＯｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：有機金属気相成長法）により、ＳｃＡｌＭｇＯ４基板１０１上に、III族窒化物をエピタキシャル成長させる方法とすることができる。
ＭＯＣＶＤ法によりバッファ層１０２やIII族窒化物結晶１０３を形成する場合、III族元素源として、トリメチルガリウム（ＴＭＧ）、トリメチルインジウム（ＴＭＩ）、トリメチルアルミニウム（ＴＭＡ）等を用いることができる。また、窒素源としてはアンモニア（ＮＨ３）ガスを用いることができる。さらに、ＭＯＣＶＤ法を行う際のキャリアガスとして、水素または窒素を用いることができる。
ＭＯＣＶＤ法を実施する前に、ＳｃＡｌＭｇＯ４基板１０１は、例えば１１００℃にて１０分間、水素雰囲気中にて熱クリーニングを行うことが好ましい。熱クリーニングを行うと、基板表面のカーボン系の汚れ等が除去される。クリーニング後に、ＳｃＡｌＭｇＯ４基板１０１の表面温度を、例えば４２５℃に下げる。そして、ＳｃＡｌＭｇＯ４基板１０１上に、ＭＯＣＶＤ法にてＩｎおよびＩｎ以外のIII族元素の窒化物を堆積させて、バッファ層１０２を形成する。バッファ層１０２の形成は、通常４００℃以上７００℃未満の比較的低温で行うことができる。バッファ層１０２をこのような低温で形成すると、バッファ層１０２がアモルファスもしくは多結晶状の層となり、当該バッファ層１０２上に形成されるIII族窒化物結晶１０３に格子欠陥が生じ難くなる。バッファ層１０２の厚みおよび組成は、成膜時間及び原料の比率にて調整する。
バッファ層１０２の成膜後、ＳｃＡｌＭｇＯ４基板１０１の温度を例えば１１２５℃へと昇温させ、III族窒化物をエピタキシャル成長させてIII族窒化物結晶１０３を得る。III族窒化物結晶１０３の厚みや組成についても、成膜時間および原料の比率により調整する。III族窒化物結晶１０３の形成温度は、７００℃以上１３００℃以下とすることができる。このような温度で、III族窒化物をエピタキシャル成長させると、格子欠陥の少ないIII族窒化物結晶１０３が得られやすくなる。
（その他）
なお、本開示のIII族窒化物半導体では、上述のＳｃＡｌＭｇＯ４基板１０１を一般式ＲＡＭＯ４で表されるほぼ単一結晶材料で構成してもよい。上記一般式において、Ｒは、Ｓｃ、Ｉｎ、Ｙ、およびランタノイド系元素（原子番号６７〜７１で表される元素）から選択される一つまたは複数の三価の元素を表し、Ａは、Ｆｅ（III）、Ｇａ、およびＡｌから選択される一つまたは複数の三価の元素を表し、ＭはＭｇ、Ｍｎ、Ｆｅ（II）、Ｃｏ、Ｃｕ、Ｚｎ、およびＣｄから選択される一つまたは複数の二価の元素を表す。なお、ほぼ単一結晶材料とは、エピタキシャル成長面を構成するＲＡＭＯ４が９０ａｔｍ％以上含まれ、かつ、任意の結晶軸に注目したとき、エピタキシャル成長面のどの部分においてもその向きが同一であるような結晶質固体をいう。ただし、局所的に結晶軸の向きが変わっているものや、局所的な格子欠陥が含まれるものも、単結晶として扱う。なお、Ｏは酸素である。ただし、上記の通り、ＲはＳｃ、ＡはＡｌ、ＭはＭｇとするのが望ましい。
また、前述のように、バッファ層１０２やIII族窒化物結晶１０３を構成するIII族元素は、ガリウム（Ｇａ）が特に好ましいが、例えば、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、タリウム（Ｔｌ）等を１種類のみ用いてもよく、２種類以上併用しても良い。例えば、III族窒化物結晶１０３を構成する材料として、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、およびインジウム（Ｉｎ）からなる群から選択される少なくとも一つを用いても良い。この場合、製造されるIII族窒化物結晶１０３の組成は、ＡｌｓＧａｔＩｎ｛１−（ｓ＋ｔ）｝Ｎ（ただし、０≦ｓ≦１、０≦ｔ≦１、ｓ＋ｔ≦１）で表される。また、III族窒化物結晶１０３には、ドーパント材等を共存させてもよい。前記ドーパントとしては、特に限定されないが、酸化ゲルマニウム（例えばＧｅ２Ｏ３、Ｇｅ２Ｏ等）等が挙げられる。
また、III族窒化物結晶１０３を形成する際の、エピタキシャル成長方法としてはＭＯＣＶＤ法の他に、ＨＶＰＥ法、ＯＶＰＥ法、スパッタ法、ＭＢＥ法などを用いてもよい。
（実施例１）
実施例１として、ＳｃＡｌＭｇＯ４基板１０１と、当該ＳｃＡｌＭｇＯ４基板１０１上に形成され、３ａｔｍ％のＩｎを含み、かつ膜厚２０ｎｍの非晶質または多結晶のＩｎＧａＮからなるバッファ層１０２と、当該バッファ層１０２上に形成され、ＧａＮの単結晶からなる膜厚２μｍのIII族窒化物結晶１０３と、を有するIII族窒化物半導体を作製した。なお、III族窒化物半導体は、前述の製造方法により作製し、III族窒化物結晶１０３成膜時の成長速度は３μｍ／時とした。
実施例１のIII族窒化物半導体では、Ｉｎを含むバッファ層１０２によって、ＳｃＡｌＭｇＯ４基板１０１中のＭｇが、III族窒化物結晶１０３中に拡散することが抑制されている。
（比較例）
上記実施例１において、Ｍｇの拡散が抑制されていることを確認するため、比較用のIII族窒化物半導体を準備した。比較用のIII族窒化物半導体（以下、「比較用半導体」とも称する）の構成を図４に示す。当該比較用半導体２００として、ＳｃＡｌＭｇＯ４基板１０１と、当該ＳｃＡｌＭｇＯ４基板１０１上に形成された、Ｉｎを含まない膜厚２０ｎｍのＧａＮアモルファス層２０２と、当該ＧａＮアモルファス層２０２上に形成され、膜厚２μｍのＧａＮからなるIII族窒化物結晶２０３と、を有するIII族窒化物半導体を作製した。比較用半導体２００のIII族窒化物結晶２０３は、ＧａＮアモルファス層２０２を介して、ＳｃＡｌＭｇＯ４基板１０１上にエピタキシャル成長により形成された層である。
（実施例１および比較例の比較）
比較用半導体について、ＳＩＭＳ分析（２次イオン質量分析）を行った結果を図５に示す。当該ＳＩＭＳ分析によれば、ＳｃＡｌＭｇＯ４基板１０１からIII族窒化物結晶２０３中へのＭｇ拡散が確認できる。図５の縦軸は、ＳＩＭＳ分析で測定されたＭｇの強度（ａｒｂ．Ｕｎｉｔｓ）、すなわちＭｇの濃度を示し、横軸はIII族窒化物結晶２０３の表面２０３ａ側からの深さ（μｍ）を示す。ここでは、III族窒化物結晶２０３の、ＧａＮアモルファス層２０２近傍の領域のデータを測定するために、膜厚２μｍのIII族窒化物結晶２０３を表面２０３ａからエッチングすることで０．２５μｍまで厚みを減らした後に、ＳＩＭＳ分析を実施している。図５のグラフに示すように、比較用半導体２００のIII族窒化物結晶２０３では、ＳｃＡｌＭｇＯ４基板１０１に近いほどＭｇ濃度が高くなっている。つまり、比較用半導体２００では、ＳｃＡｌＭｇＯ４基板１０１からIII族窒化物結晶２０３へのＭｇ拡散が生じている。そして、当該比較用半導体２００では、III族窒化物結晶２０３のＭｇ強度が最も高い位置から、Ｍｇ強度がその１／１０となるまで、厚み１７７ｎｍ程度必要であった。
一方、実施例１のIII族窒化物半導体について、ＳＩＭＳ分析した結果を図６に示す。図６の左側の縦軸はＭｇの強度（ａｒｂ．Ｕｎｉｔｓ）を示し、右側の縦軸は、Ｉｎの強度（ｃｔｓ／ｓｅｃ）を示す。また、横軸はIII族窒化物結晶１０３の表面１０３ａ側からの深さ（μｍ）を示す。ここではIII族窒化物結晶１０３のバッファ層１０２近傍の領域のデータを測定するために、膜厚２μｍのIII族窒化物結晶１０３を表面１０３ａからエッチングすることで０．２５μｍまで厚みを減らした後に、ＳＩＭＳ分析を実施している。実施例１のIII族窒化物半導体においても、III族窒化物結晶１０３において、ＳｃＡｌＭｇＯ４基板１０１に近いほどＭｇ濃度が高くなっている。つまり、III族窒化物結晶１０３中へのＭｇ拡散が確認される。ただし、III族窒化物結晶１０３のＭｇ強度が最も高い位置から、Ｍｇ強度がその１／１０となるまでに必要な厚みが、約３１ｎｍであり、比較用半導体より、大幅にＭｇの拡散が抑制されているといえる。
これらの結果から、バッファ層１０２にＩｎおよびＩｎ以外のIII族元素（Ｇａ）の窒化物（ＩｎＧａＮ）を含むことで、ＳｃＡｌＭｇＯ４基板１０１上に形成するIII族窒化物結晶１０３へのＭｇ拡散を抑制できることが明らかである。したがって、本実施形態のIII族窒化物半導体では、III族窒化物結晶１０３（ＧａＮエピタキシャル膜）の結晶性が良好であり、当該III族窒化物半導体によれば、伝導度制御性向上などが容易に可能となるといえる。
ここで、図７に実施例１のIII族窒化物結晶１０３の室温における表面１０３ａのカソードルミネッセンス（ＣＬ）評価結果を示す。ここでは、実施例１のIII族窒化物結晶１０３の厚みは２μｍである。ＣＬにおける加速電圧は５ｋＶ、照射電流は５ｎＡとした。図７において、暗点として観測される領域が、結晶に転位が生じている箇所といえる。当該評価結果から転位を見積もったところ、転位密度は６．０×１０７ｃｍ−２であった。一方、従来のサファイア基板を種基板としてその上にエピタキシャル成長させたIII族窒化物結晶体の転位密度は通常１×１０１０〜１×１０１１ｃｍ−２程度である。つまり、実施例１では、転位密度の少ないIII族窒化物結晶１０３が得られていることがわかる。
なお、実施例１のIII族窒化物半導体では、ＳｃＡｌＭｇＯ４基板１０１とIII族窒化物結晶１０３（ＧａＮ）との格子不整合度が約−１．４％である。当該格子不整合度を、バッファ層１０２の組成を調整することで、一般的なＧａＮとＳｃＡｌＭｇＯ４基板との格子不整合度−１．８％の１０分の１程度に調整できれば、転位密度を１．０×１０６ｃｍ−２｛（６．０×１０７）／（−１．４／−０．１８）２｝程度まで低減することが可能である。
（実施例２）
実施例２として、ＳｃＡｌＭｇＯ４基板１０１と、当該ＳｃＡｌＭｇＯ４基板１０１上に形成され、１．５ａｔｍ％のＩｎを含み、かつ膜厚２０ｎｍの非晶質または多結晶のＩｎＧａＮからなるバッファ層１０２と、当該バッファ層１０２上に形成され、ＧａＮの単結晶からなる、膜厚２μｍのIII族窒化物結晶１０３と、を有するIII族窒化物半導体を作製した。
図８に、第２の実施形態のＳＩＭＳ分析結果を示す。図８の左側の縦軸はＭｇの強度（ａｒｂ．Ｕｎｉｔｓ）を示し、右側の縦軸は、Ｉｎの強度（ｃｔｓ／ｓｅｃ）を示す。また、横軸はIII族窒化物結晶１０３の表面１０３ａからの深さ（μｍ）を示す。ここでは、III族窒化物結晶１０３のバッファ層１０２近傍の領域のデータを測定するために、膜厚２μｍのIII族窒化物結晶１０３を表面１０３ａからエッチングすることで０．２５μｍまで厚みを減らした後に、ＳＩＭＳ分析を実施している。実施例２においても、III族窒化物結晶１０３において、ＳｃＡｌＭｇＯ４基板１０１に近いほどＭｇ濃度が高くなっている。つまり、III族窒化物結晶１０３中へのＭｇ拡散が確認される。ただし、III族窒化物結晶１０３のＭｇ強度が最も高い位置から、Ｍｇ強度がその１／１０となるまでに必要な厚みが、約５３ｎｍであることから、前述の比較用半導体と比較して、大幅にＭｇの拡散が抑制されているといえる。つまり、バッファ層１０２のＩｎ組成が１．５ａｔｍ％の場合でも、Ｍｇの拡散抑制効果が得られることがわかる。
（実施例３）
実施例３として、ＳｃＡｌＭｇＯ４基板１０１と、当該ＳｃＡｌＭｇＯ４基板１０１上に形成され、３ａｔｍ％のＩｎを含み、かつ膜厚１０ｎｍの非晶質または多結晶のＩｎＧａＮからなるバッファ層１０２と、当該バッファ層１０２上に形成され、ＧａＮの単結晶からなる、膜厚２μｍのIII族窒化物結晶１０３と、を有するIII族窒化物半導体を作製した。
図９に、第３の実施形態のＳＩＭＳ分析結果を示す。図９の左側の縦軸はＭｇの強度（ａｒｂ．Ｕｎｉｔｓ）を示し、右側の縦軸は、Ｉｎの強度（ｃｔｓ／ｓｅｃ）を示す。また、横軸はIII族窒化物結晶１０３の表面１０３ａからの深さ（μｍ）を示す。ここでは、バッファ層１０２近傍の領域のデータを測定するために、膜厚２μｍのIII族窒化物結晶１０３を表面１０３ａからエッチングすることで０．２５μｍまで厚みを減らした後に、ＳＩＭＳ分析を実施している。実施例３でも、III族窒化物結晶１０３において、ＳｃＡｌＭｇＯ４基板１０１に近いほどＭｇ濃度が高くなっている。つまり、III族窒化物結晶１０３中へのＭｇ拡散が確認される。ただし、III族窒化物結晶１０３のＭｇ強度が最も高い位置から、Ｍｇ強度がその１／１０となるまでに必要な厚みが、約８０ｎｍであることから、前述の比較用半導体と比較して、大幅にＭｇの拡散が抑制されているといえる。つまり、バッファ層１０２の厚みが１０ｎｍと比較的薄い場合でも、Ｍｇの拡散抑制効果が得られる。
（実施例４）
第４の実施形態のIII族窒化物半導体は、ＳｃＡｌＭｇＯ４基板１０１と、当該ＳｃＡｌＭｇＯ４基板１０１上に形成され、１ａｔｍ％のＩｎ及び３ａｔｍ％のＡｌを含み、かつ厚み１０ｎｍの非晶質または多結晶のＩｎＧａＡｌＮからなるバッファ層１０２と、当該バッファ層１０２上に形成されたＧａＮの単結晶からなる、膜厚２μｍのIII族窒化物結晶１０３と、を有する。
図１０に第４の実施形態のＳＩＭＳ分析結果を示す。図１０の左側の縦軸はＭｇの強度（ａｒｂ．Ｕｎｉｔｓ）を示し、右側の縦軸は、Ｉｎの強度（ｃｔｓ／ｓｅｃ）を示す。また、横軸はIII族窒化物結晶１０３の表面１０３ａからの深さ（μｍ）を示す。ここでは、III族窒化物結晶１０３のバッファ層１０２近傍の領域のデータを測定するために、膜厚２μｍのIII族窒化物結晶１０３を表面１０３ａからエッチングすることで０．２５μｍまで厚みを減らした後に、ＳＩＭＳ分析を実施している。実施例４でも、III族窒化物結晶１０３において、ＳｃＡｌＭｇＯ４基板１０１に近いほどＭｇ濃度が高くなっている。つまり、III族窒化物結晶１０３中へのＭｇ拡散が確認される。ただし、III族窒化物結晶１０３のＭｇ強度が最も高い位置から、Ｍｇ強度がその１／１０となるまでに必要な厚みが、約３３ｎｍであり、Ａｌ添加によりＭｇ拡散に大きな影響はなかった。
なお、実施例１〜４において、Ｍｇは、本来、ＳｃＡｌＭｇＯ４基板１０１からIII族窒化物結晶１０３側へ向かって拡散しようとするものであるから、III族窒化物結晶１０３中のＭｇの濃度は、バッファ層１０２側から表面１０３ａ側に向かうにつれ減少する。このため、III族窒化物結晶１０３の表面１０３ａのＭｇの濃度は、バッファ層１０２側に位置する領域のＭｇの濃度よりも低くなる。
本開示に係るヘテロ基板上のIII族窒化物は格子不整合が小さい。かつ、ヘテロ基板からの不純物拡散も抑制した高品質かつ高性能なIII族窒化物である。
１ III族窒化物半導体
１０１ ＳｃＡｌＭｇＯ４基板
１０２ バッファ層
１０３ III族窒化物結晶

Claims (13)

  1. 一般式ＲＡＭＯ４で表される単結晶体（一般式において、Ｒは、Ｓｃ、Ｉｎ、Ｙ、およびランタノイド系元素からなる群から選択される一つまたは複数の三価の元素を表し、Ａは、Ｆｅ（III）、Ｇａ、およびＡｌからなる群から選択される一つまたは複数の三価の元素を表し、Ｍは、Ｍｇ、Ｍｎ、Ｆｅ（II）、Ｃｏ、Ｃｕ、Ｚｎ、およびＣｄからなる群から選択される一つまたは複数の二価の元素を表す）からなるＲＡＭＯ４基板と、
    前記ＲＡＭＯ４基板上に形成され、ＩｎおよびＩｎ以外のIII族元素の窒化物を含むバッファ層と、
    前記バッファ層上に形成された、III族窒化物結晶と、
    を有するIII族窒化物半導体。
  2. 前記バッファ層は、Ｉｎを０．５ａｔｍ％以上５０ａｔｍ％以下含む、
    請求項１に記載のIII族窒化物半導体。
  3. 前記ＲはＳｃ、前記ＡはＡｌ、前記ＭはＭｇである、
    請求項１又は２に記載のIII族窒化物半導体。
  4. 前記バッファ層は、Ａｌを更に含む、
    請求項１〜３のいずれか一項に記載のIII族窒化物半導体。
  5. 前記III族窒化物結晶は、ＧａＮである、
    請求項１〜４のいずれか一項に記載のIII族窒化物半導体。
  6. 前記バッファ層の厚みは、５ｎｍ以上かつ１０００ｎｍ以下である、
    請求項１〜５のいずれか一項に記載のIII族窒化物半導体。
  7. 前記III族窒化物結晶の表面における前記一般式にてＭで表わされる元素の濃度が、前記III族窒化物結晶の前記バッファ層側の領域における前記Ｍで表される元素の濃度より低い、
    請求項１〜６のいずれか一項に記載のIII族窒化物半導体。
  8. 前記III族窒化物結晶の表面における前記Ｍで表される元素の濃度が、前記III族窒化物結晶と前記バッファ層との界面における前記Ｍで表される元素の濃度より１桁以上低い、
    請求項７に記載のIII族窒化物半導体。
  9. 一般式ＲＡＭＯ４で表される単結晶体（一般式において、Ｒは、Ｓｃ、Ｉｎ、Ｙ、およびランタノイド系元素からなる群から選択される一つまたは複数の三価の元素を表し、Ａは、Ｆｅ（III）、Ｇａ、およびＡｌからなる群から選択される一つまたは複数の三価の元素を表し、Ｍは、Ｍｇ、Ｍｎ、Ｆｅ（II）、Ｃｏ、Ｃｕ、Ｚｎ、およびＣｄからなる群から選択される一つまたは複数の二価の元素を表す）からなるＲＡＭＯ４基板を準備する工程と、
    ＩｎおよびＩｎ以外のIII族元素の窒化物を含むバッファ層を前記ＲＡＭＯ４基板上に形成する工程と、
    前記バッファ層上にIII族窒化物結晶を形成する工程と、
    を含むIII族窒化物半導体の製造方法。
  10. 前記バッファ層は、Ｉｎを０．５ａｔｍ％以上５０ａｔｍ％以下含む、
    請求項９に記載のIII族窒化物半導体の製造方法。
  11. 前記バッファ層は、Ａｌを更に含む、
    請求項９又は１０に記載のIII族窒化物半導体の製造方法。
  12. 前記ＲはＳｃ、前記ＡはＡｌ、前記ＭはＭｇである、
    請求項９〜１１のいずれか一項に記載のIII族窒化物半導体の製造方法。
  13. 前記III族窒化物結晶は、ＧａＮである、
    請求項９〜１２のいずれか一項に記載のIII族窒化物半導体の製造方法。
JP2016101456A 2016-05-20 2016-05-20 Ｉｉｉ族窒化物半導体及びその製造方法 Active JP6242941B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016101456A JP6242941B2 (ja) 2016-05-20 2016-05-20 Ｉｉｉ族窒化物半導体及びその製造方法
CN201710055495.1A CN107403859B (zh) 2016-05-20 2017-01-24 Iii族氮化物半导体及其制造方法
US15/428,657 US9899213B2 (en) 2016-05-20 2017-02-09 Group III nitride semiconductor, and method for producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016101456A JP6242941B2 (ja) 2016-05-20 2016-05-20 Ｉｉｉ族窒化物半導体及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017208502A true JP2017208502A (ja) 2017-11-24
JP6242941B2 JP6242941B2 (ja) 2017-12-06

Family

ID=60330314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016101456A Active JP6242941B2 (ja) 2016-05-20 2016-05-20 Ｉｉｉ族窒化物半導体及びその製造方法

Country Status (3)

Country Link
US (1) US9899213B2 (ja)
JP (1) JP6242941B2 (ja)
CN (1) CN107403859B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020201341A (ja) * 2019-06-07 2020-12-17 パナソニックＩｐマネジメント株式会社 波長変換デバイス
JP2020201340A (ja) * 2019-06-07 2020-12-17 パナソニックＩｐマネジメント株式会社 波長変換装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018089579A2 (en) * 2016-11-10 2018-05-17 The Goverment of the United States of America, as represented by the Secretary of the Navy Scandium-containing iii-n etch-stop layers for selective etching of iii-nitrides and related materials
JP7133786B2 (ja) * 2018-10-29 2022-09-09 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物半導体およびその製造方法
CN109509820A (zh) * 2018-11-23 2019-03-22 华灿光电（浙江）有限公司 一种发光二极管的外延片及其制备方法
CN113035689A (zh) * 2021-02-26 2021-06-25 无锡吴越半导体有限公司 一种氮化镓单结晶基板的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4933556A (ja) * 1972-07-25 1974-03-28
JPS61234547A (ja) * 1985-04-11 1986-10-18 Aisin Seiki Co Ltd 半導体基板の製造方法
JP2007335484A (ja) * 2006-06-13 2007-12-27 Mitsubishi Cable Ind Ltd 窒化物半導体ウェハ
JP2012227456A (ja) * 2011-04-22 2012-11-15 Panasonic Corp 半導体装置
JP2013542608A (ja) * 2010-11-02 2013-11-21 コーニンクレッカ フィリップス エヌ ヴェ 複合基板の形成方法
JP2013544436A (ja) * 2010-11-02 2013-12-12 コーニンクレッカ フィリップス エヌ ヴェ Ｉｉｉ族窒化物発光デバイス

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200912053A (en) * 2007-09-14 2009-03-16 Sino American Silicon Prod Inc Method of fabricating semiconductor substrate by use of heterogeneous substrate and recycling heterogeneous substrate during fabrication thereof
CN101556901A (zh) * 2008-04-07 2009-10-14 陈敏璋 光电元件及其制造方法
JP6514915B2 (ja) 2014-02-28 2019-05-15 国立大学法人東北大学 単結晶基板の製造方法およびレーザ素子の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4933556A (ja) * 1972-07-25 1974-03-28
JPS61234547A (ja) * 1985-04-11 1986-10-18 Aisin Seiki Co Ltd 半導体基板の製造方法
JP2007335484A (ja) * 2006-06-13 2007-12-27 Mitsubishi Cable Ind Ltd 窒化物半導体ウェハ
JP2013542608A (ja) * 2010-11-02 2013-11-21 コーニンクレッカ フィリップス エヌ ヴェ 複合基板の形成方法
JP2013544436A (ja) * 2010-11-02 2013-12-12 コーニンクレッカ フィリップス エヌ ヴェ Ｉｉｉ族窒化物発光デバイス
JP2012227456A (ja) * 2011-04-22 2012-11-15 Panasonic Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020201341A (ja) * 2019-06-07 2020-12-17 パナソニックＩｐマネジメント株式会社 波長変換デバイス
JP2020201340A (ja) * 2019-06-07 2020-12-17 パナソニックＩｐマネジメント株式会社 波長変換装置
JP7228792B2 (ja) 2019-06-07 2023-02-27 パナソニックＩｐマネジメント株式会社 波長変換装置
JP7228793B2 (ja) 2019-06-07 2023-02-27 パナソニックＩｐマネジメント株式会社 波長変換デバイス

Also Published As

Publication number Publication date
US20170338101A1 (en) 2017-11-23
US9899213B2 (en) 2018-02-20
CN107403859A (zh) 2017-11-28
JP6242941B2 (ja) 2017-12-06
CN107403859B (zh) 2019-07-05

Similar Documents

Publication Publication Date Title
JP6242941B2 (ja) Ｉｉｉ族窒化物半導体及びその製造方法
JP5451280B2 (ja) ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101416838B1 (ko) (Ａｌ,Ｉｎ,Ｇａ,Ｂ)Ｎ의 전도도 제어 방법
US5239188A (en) Gallium nitride base semiconductor device
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP4371202B2 (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
KR100988126B1 (ko) 이온주입을 통한 질화물 반도체 형성 방법 및 이를 이용하여 제조한 발광다이오드
JP2010509177A (ja) 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法
JP2009526405A5 (ja)
JP2013084819A (ja) 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
JP2013014450A (ja) 窒化物半導体エピタキシャル基板及び窒化物半導体デバイス
US9899564B2 (en) Group III nitride semiconductor and method for producing same
JPH05283744A (ja) 半導体素子
JP5073624B2 (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
KR100841269B1 (ko) Ⅲ족 질화물 반도체 다층구조물
KR20150133637A (ko) 반도체 기판, 반도체 기판의 제조 방법 및 반도체 장치
JP2015160752A (ja) 窒化物半導体多元混晶の製造方法
WO2020075849A1 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP5073623B2 (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
JP6290321B2 (ja) 窒化物半導体エピタキシャル基板の製造方法、及び窒化物半導体デバイスの製造方法
JP6001124B2 (ja) 窒化物半導体エピタキシャル基板の製造方法、及び窒化物半導体デバイスの製造方法
WO2017221863A1 (ja) Ｉｉｉ族窒化物積層体、及び該積層体を備えた縦型半導体デバイス
JP4726408B2 (ja) Ｉｉｉ−ｖ族系窒化物半導体素子およびその製造方法
JP6066530B2 (ja) 窒化物半導体結晶の作製方法
JP2005045153A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171108

R151 Written notification of patent or utility model registration

Ref document number: 6242941

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151