CN107403859B - Iii族氮化物半导体及其制造方法 - Google Patents

Iii族氮化物半导体及其制造方法 Download PDF

Info

Publication number
CN107403859B
CN107403859B CN201710055495.1A CN201710055495A CN107403859B CN 107403859 B CN107403859 B CN 107403859B CN 201710055495 A CN201710055495 A CN 201710055495A CN 107403859 B CN107403859 B CN 107403859B
Authority
CN
China
Prior art keywords
iii
nitride
buffer layer
crystallization
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710055495.1A
Other languages
English (en)
Other versions
CN107403859A (zh
Inventor
上田章雄
石桥明彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN107403859A publication Critical patent/CN107403859A/zh
Application granted granted Critical
Publication of CN107403859B publication Critical patent/CN107403859B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

在包含基板、和在基板上形成的III族氮化物结晶的III族氮化物半导体中，抑制构成基板的元素向III族氮化物结晶的扩散，且减少III族氮化物结晶的位错。在包含通式RAMO4所表示的单晶体(通式中，R表示选自Sc、In、Y、和镧系元素中的一个或多个三价元素，A表示选自Fe(III)、Ga、和Al中的一个或多个三价元素，M表示选自Mg、Mn、Fe(II)、Co、Cu、Zn、和Cd中的一个或多个二价元素)的RAMO4基板上，形成包含In和In以外的III族元素的氮化物的缓冲层，在缓冲层上形成III族氮化物结晶。

Description

III族氮化物半导体及其制造方法
技术领域
本发明涉及III族氮化物半导体及其制造方法。
背景技术
III族氮化物半导体能够通过改变作为III族元素的Ga、Al、In等的组成来覆盖较宽带隙，因而被广泛用作LED(发光二极管)、LD(半导体激光器)等光半导体器件、高频、高输出用途的电子器件等。一般而言这些器件是通过在蓝宝石基板上使III族氮化物结晶外延生长而制作的。
然而，蓝宝石基板与作为III族氮化物半导体的GaN结晶的晶格不匹配度{(GaN的晶格常数-蓝宝石的晶格常数)/GaN的晶格常数}为13.8％，外延生长的III族氮化物结晶的缺陷密度高。因此，存在使用该III族氮化物半导体的器件的特性受到限制的课题。
对于这样的课题，以降低上述III族氮化物结晶的缺陷密度为目的，提出了在包含ScAlMgO4的基板上使GaN外延生长的技术(专利文献1)。ScAlMgO4与GaN的晶格不匹配度{(GaN的晶格常数-ScAlMgO4的晶格常数)/GaN的晶格常数}较小为-1.8％。因此，期待在各种器件中展开将包含以ScAlMgO4为代表的RAMO4所表示的单晶体(通式中，R表示选自Sc、In、Y、和镧系元素中的一个或多个三价元素，A表示选自Fe(III)、Ga、和Al中的一个或多个三价元素，M表示选自Mg、Mn、Fe(II)、Co、Cu、Zn、和Cd中的一个或多个二价元素)的基板(以下，也称“RAMO4基板”)作为III族氮化物结晶的外延生长用基板的III族氮化物半导体。
现有技术文献
专利文献
专利文献1：日本特开2015-178448号公报
发明内容
然而，若将包含RAMO4结晶的基板用于III族氮化物半导体，则存在基板的构成元素的一部分混入III族氮化物的结晶内而使III族氮化物的结晶性降低的课题。
本发明为了解决以上课题而完成，目的在于提供高品质的III族氮化物半导体。
用于解决问题的手段
为了解决上述课题，本发明涉及的方案提供一种III族氮化物半导体，其具有：包含通式RAMO4所表示的单晶体(通式中，R表示选自Sc、In、Y、和镧系元素中的一个或多个三价元素，A表示选自Fe(III)、Ga、和Al中的一个或多个三价元素，M表示选自Mg、Mn、Fe(II)、Co、Cu、Zn、和Cd中的一个或多个二价元素)的RAMO4基板、在所述RAMO4基板上形成且包含In和In以外的III族元素的氮化物的缓冲层、和在所述缓冲层上形成的III族氮化物结晶。
发明效果
根据本发明，能够实现高品质的III族氮化物半导体。
附图说明
图1为本发明的III族氮化物半导体的示意截面图。
图2为表示本发明的一个实施方式中的III族氮化物半导体的带隙能量与晶格常数的关系的图。
图3为表示在本发明的一个实施方式中，缓冲层中的In含量、与III族氮化物结晶的Mg浓度改变1个数量级的厚度的关系的图。
图4为比较例中的III族氮化物半导体的图。
图5为表示比较例中的III族氮化物半导体内的Mg的浓度变化的图。
图6为表示实施例1中的III族氮化物半导体内的Mg的浓度变化和In的浓度变化的图。
图7为表示实施例1中的III族氮化物半导体的表面阴极发光的结果的图。
图8为表示实施例2中的III族氮化物半导体内的Mg的浓度变化和In的浓度变化的图。
图9为表示实施例3中的III族氮化物半导体内的Mg的浓度变化和In的浓度变化的图。
图10为表示实施例4中的III族氮化物半导体内的Mg的浓度变化和In的浓度变化的图。
具体实施方式
以下，对本发明的III族氮化物半导体参照附图进行说明。
(关于III族氮化物半导体)
本发明的III族氮化物半导体具有包含RAMO4基板、在该基板上形成的缓冲层、和在缓冲层上形成的III族氮化物结晶的结构。本发明的III族氮化物半导体的特征在于，缓冲层包含In和III族元素的氮化物。
如前所述，在RAMO4基板上直接制作III族氮化物结晶的情况下，RAMO4基板的构成元素的一部分在外延生长中容易混入III族氮化物结晶。因此，存在III族氮化物的结晶性容易降低的课题。与此相对，如果像本发明那样，在RAMO4基板上具有包含In和In以外的III族元素的氮化物的缓冲层，则在III族氮化物结晶中，来自RAMO4基板的元素难以混入。也就是说，可以成为高品质的具有III族氮化物结晶的III族氮化物半导体。
以下，对于本发明的一个实施方式涉及的III族氮化物半导体，以使用ScAlMgO4基板作为RAMO4基板的情况为例进行说明，但是能够适用于本发明的RAMO4基板不限于ScAlMgO4基板。
将本发明的一个实施方式涉及的III族氮化物半导体的示意截面示于图1。III族氮化物半导体1具有：包含ScAlMgO4结晶的ScAlMgO4基板101、在ScAlMgO4基板101上形成且包含In和In以外的III族元素的氮化物的缓冲层102、和在缓冲层102上形成的III族氮化物结晶103。
在此，ScAlMgO4基板101为包含ScAlMgO4单晶的基板。ScAlMgO4单晶具有岩盐型结构的ScO2层与六方晶结构的AlMgO2层交替层叠的结构，具有与石墨、六方晶BN同样的在(0001)面(劈界面)劈开的性质。本实施方式的III族氮化物半导体的III族氮化物结晶103可以通过在该ScAlMgO4基板101的劈开面上进行异质外延生长而得到。
ScAlMgO4与作为III族氮化物的GaN的晶格不匹配度{(GaN的晶格常数-ScAlMgO4的晶格常数)/GaN的晶格常数}较小为-1.8％。晶格不匹配度小对于降低结晶缺陷有效。另外，ScAlMgO4与GaN的热膨胀系数差{(GaN的热膨胀系数一ScAlMgO4的热膨胀系数)/GaN的热膨胀系数}也充分小为-10.9％左右。因此，通过使用这样的ScAlMgO4基板101，而形成低缺陷的III族氮化物结晶103。
本发明的III族氮化物半导体中的ScAlMgO4基板101的厚度没有特别限制，根据III族氮化物半导体的用途适当选择，优选为100～1000μm左右，更优选为300～600μm。若ScAlMgO4基板101的厚度为该范围，则含有ScAlMgO4的基板101的强度容易充分提高，在III族氮化物结晶103的制作时难以发生破裂等。另外，ScAlMgO4基板101的形状没有特别限制，但是若考虑工业上的实用性，则优选直径50～150mm左右的晶片状。
另外，缓冲层102是包含In和In以外的III族元素的氮化物的层，如后述的实施例所示，可以为包含InGaN所表示的组成的化合物的无定形、单晶或多晶的层。另外，如后述的实施例也示出，缓冲层102优选还包含Al，更优选为包含InAlGaN所表示的化合物的无定形、单晶或多晶的层。缓冲层102在堆积时为无定形或多晶的状态的情况多，但在缓冲层102上形成III族氮化物结晶103时，有时在该温度下，缓冲层102的无定形或多晶还会通过再结晶和粒子生长而单晶化。
通过将InAlGaN用于缓冲层102，能够降低ScAlMgO4基板101与III族氮化物结晶103的晶格不匹配度。图2示出GaN单晶、InN单晶、和AlN单晶的a轴的晶格常数与带隙能量的关系。图2的纵轴表示带隙能量(eV)，横轴表示a轴晶格常数另外，用虚线表示ScAlMgO4的a轴的晶格常数。ScAlMgO4的a轴的晶格常数穿过GaN单晶、InN单晶、AlN单晶的a轴晶格常数形成的三角形。也就是说，通过调整缓冲层102中的Al、In、Ga、N的各个组成，能够使缓冲层102的晶格常数近似于ScAlMgO4基板101的晶格常数，进而还能减小ScAlMgO4基板101与III族氮化物结晶103的晶格不匹配度。
在此，若来自ScAlMgO4基板的Mg向III族氮化物结晶中扩散，则容易引起III族氮化物结晶的结晶性的劣化、传导率控制性降低等问题。对此，若缓冲层102中的In的比率增加，则ScAlMgO4所包含的Mg的扩散被有效地防止。但是，若缓冲层102中的In的比率过度增加，如图2所示，也成为ScAlMgO4基板101与缓冲层102的晶格不匹配度、进而ScAlMgO4基板101与III族氮化物结晶103的晶格不匹配度增加的要因。因此，在保持III族氮化物结晶103的结晶性并抑制Mg扩散的方面，缓冲层102中的In组成存在上限。
进而，若在LED、LD器件的制作中过度提高缓冲层102中的In组成，则会发生带隙的缩小导致的吸收损失。
因此，例如将III族氮化物半导体用于一般广泛使用的445nm的发光波长的LED、LD器件时，可以按照吸收损失变小的方式设定带隙能量。即，可以按照缓冲层102的带隙能量成为2.8eV以上的方式设定In组成，该情况下，缓冲层102中的In组成的上限优选设为50atm％以下。
需要说明的是，In组成50atm％的InAlGaN与ScAlMgO4基板的晶格不匹配度约为3.4％，成为大于ScAlMgO4基板与GaN的晶格不匹配度即-1.8％的值。然而，虽然In组成50atm％的InAlGaN相对于ScAlMgO4来说晶格常数大，但是若为这样的值，则在III族氮化物结晶103中难以产生裂纹等。也就是说，III族氮化物结晶103的结晶性上不易产生大的问题。进而，鉴于蓝宝石基板与III族氮化物结晶的晶格不匹配度约为13.8％，该InAlGaN与ScAlMgO4基板的晶格不匹配度(约3.4％)可以说是足够小的值。需要说明的是，从能够减小晶格不匹配度的观点出发优选缓冲层102中的Al的组成为82atm％以下，更优选为3atm％。
另外，缓冲层102与ScAlMgO4基板101的界面处的缺陷密度可以由上述晶格不匹配度和蓝宝石基板的缺陷密度求得。具体来说，上述缓冲层102的晶格不匹配度最大约为3.4％。与此相对，蓝宝石基板与GaN的界面缺陷密度为1.0×1011cm2左右，晶格不匹配度约为13.8％。因此，根据这些值，缓冲层102与ScAlMgO4基板101的界面处的缺陷密度最大也只能为6.0×109cm-3左右{(1.0×1011)/(13.8/3.4)2}。
通过以上可知，通过形成包含In组成为50atm％以下的InAlGaN的缓冲层102，可以得到吸收损失小、Mg向III族氮化物结晶103的扩散被成充分抑制的高品质的III族氮化物半导体。需要说明的是，若考虑参考文献(AlInN系3元混晶的生长与InN/AlInNMQWs结构的制作评价、寺嶋等、电子信息通信学会技术研究报告.ED，电子器件105(325)，29-34，2005-10-06)中报告的InAlN的弯曲参数，则带隙能量为2.8eV时的In组成约为40atm％。因此，认为在使缓冲层102为包含InAlGaN的层的情况下，更期望In组成为40atm％以下。通过使In组成为这样的范围，能够抑制能量的吸收损失，减小晶格不匹配度。
接着，对缓冲层102的In组成的下限值进行说明。图3示出在本实施方式的III族氮化物的III族氮化物半导体中，缓冲层中的In含量(组成)与Mg浓度改变1个数量级的III族氮化物结晶103(在此为GaN)的厚度的关系。图3的纵轴表示在III族氮化物结晶103中Mg浓度改变1个数量级的厚度(nm)，横轴表示缓冲层102中的In组成(atm％)。图3中，缓冲层102的厚度为20nm在整个绘图中恒定。由图3可知，通过设为In组成0.5atm％以上，Mg浓度改变1个数量级的III族氮化物结晶103(可以设为GaN厚度120nm以下。器件制作中的III族氮化物结晶103的厚度通常为几微米左右。考虑到这些，若Mg浓度改变1个数量级的III族氮化物结晶103的厚度为120nm以下，则在III族氮化物结晶103的表面(图1的103a所示的区域)Mg基本不出现。也就是说，认为通过将缓冲层102中包含的In组成的下限设为0.5atm％以上，能够充分发挥Mg扩散的抑制效果，能够抑制对在III族氮化物半导体的上部制作的器件的影响。
由以上可知，在本实施方式中，期望缓冲层102包含0.5atm％以上且50atm％以下的In。另外，缓冲层102的厚度期望为5nm以上且1000nm以下，进一步期望为10nm以上且100nm以下。
另一方面，III族氮化物结晶103是在ScAlMgO4基板101的劈开面上隔着缓冲层102进行异质外延生长从而形成的层，是包含III族元素(例如Ga、Al、In、Tl、B、Sc等)的氮化物的结晶的层，优选为GaN。
在此，期望III族氮化物结晶103中的Mg浓度在III族氮化物结晶103的表面(图1中103a所示的区域)与III族氮化物结晶103的缓冲层102侧的区域不同。III族氮化物结晶103的缓冲层102侧的区域(III族氮化物结晶103的与缓冲层102的界面附近)是指，III族氮化物结晶103的厚度方向中缓冲层102侧的10％左右的区域。具体来说，优选III族氮化物结晶103的表面103a的Mg浓度比III族氮化物结晶103的与缓冲层102的界面附近的Mg的浓度低，优选III族氮化物结晶103的表面103a的Mg浓度比III族氮化物结晶103与缓冲层102的界面处的Mg的浓度低1个数量级以上。在III族氮化物结晶103内不通过掺杂等来添加杂质的情况下，杂质浓度越低越优选，例如，III族氮化物结晶103的表面103a的Mg浓度可以比III族氮化物结晶103与缓冲层102的界面处的Mg的浓度低1个数量级以上且4个数量级以下。III族氮化物结晶103的表面的Mg浓度、以及III族氮化物结晶103与缓冲层102的界面附近的Mg浓度分别可以通过SIMS分析(2次离子质量分析)来确定。需要说明的是，Mg为构成通式RAMO4所表示的材料的M的元素的一例。即，期望III族氮化物结晶103的表面103a的上述通式中M表示的元素的浓度比III族氮化物结晶103的缓冲层102侧的区域的所述M表示的元素的浓度低。另外，优选III族氮化物结晶103的表面103a的所述M表示的元素的浓度比III族氮化物结晶103与缓冲层102的界面处的所述M表示的元素的浓度低1个数量级以上。III族氮化物结晶103与缓冲层102的界面可以确定为，例如在SIMS分析中，从III族氮化物结晶103侧向缓冲层102侧，In的浓度梯度急剧上升的部分。需要说明的是，M本来是要从RAMO4基板向III族氮化物结晶103侧扩散的物质，因此III族氮化物结晶103中的M的浓度随着从缓冲层102侧向表面103a侧而减少。因此，III族氮化物结晶103的厚度方向上的位于表面103a的区域的M的浓度比位于缓冲层102侧的区域的M的浓度低。
如以上所述，在本发明的III族氮化物半导体中，III族氮化物的外延生长时的构成ScAlMgO4基板101的元素向III族氮化物结晶103的扩散被缓冲层102防止。因此，可以得到高品质的III族氮化物结晶103。另外特别是若Mg向III族氮化物中扩散，则容易引起结晶性的劣化、传导率控制性降低等问题，但在本发明的III族氮化物半导体中，ScAlMgO4所包含的Mg的扩散被有效地防止。因此，III族氮化物结晶103的结晶性的劣化和传导率控制性降低等被抑制。另外，凭借缓冲层102，不仅构成作为种基板的ScAlMgO4基板101的元素的扩散被防止，而且异质外延中的晶格错配也被改善。
(关于III族氮化物半导体的制造方法)
本发明的III族氮化物半导体的制造方法没有特别限制。例如可以为：缓冲层102和III族氮化物结晶103通过MOCVD法(MetalOrganic Chemical Vapor Deposition：有机金属气相生长法)，在ScAlMgO4基板101上，使III族氮化物外延生长的方法。
通过MOCVD法形成缓冲层102、III族氮化物结晶103的情况下，作为III族元素源，可以使用三甲基镓(TMG)、三甲基铟(TMI)、三甲基铝(TMA)等。另外，作为氮源，可以使用氨(NH3)气。此外，作为进行MOCVD法时的载气，可以使用氢或氮。
实施MOCVD法之前，ScAlMgO4基板101优选例如以1100℃、在氢气氛中进行热清洁10分钟。若进行热清洁，则基板表面的碳系的污物等被除去。清洁后，将ScAlMgO4基板101的表面温度降低至例如425℃。然后，在ScAlMgO4基板101上，通过MOCVD法堆积In和In以外的III族元素的氮化物，形成缓冲层102。缓冲层102的形成通常可以在400℃以上且低于700℃的较低温下进行。若在这样的低温下形成缓冲层102，则缓冲层102成为无定形或多晶状的层，在该缓冲层102上形成的III族氮化物结晶103中难以产生晶格缺陷。缓冲层102的厚度和组成通过成膜时间及原料的比率进行调整。
缓冲层102的成膜后，使ScAlMgO4基板101的温度向例如1125℃升温，使III族氮化物外延生长而得到III族氮化物结晶103。对于III族氮化物结晶103的厚度和组成，也通过成膜时间和原料的比率进行调整。III族氮化物结晶103的形成温度可以设为700℃以上且1300℃以下。若以这样的温度使III族氮化物外延生长，则容易得到晶格缺陷少的III族氮化物结晶103。
(其它)
需要说明的是，本发明的III族氮化物半导体中，可以由通式RAMO4所表示的大致单一结晶材料构成。上述通式中，R表示选自Sc、In、Y、和镧系元素(原子序号67～71所示的元素)中的一个或多个三价元素，A表示选自Fe(III)、Ga、和Al中的一个或多个三价元素，M表示选自Mg、Mn、Fe(II)、Co、Cu、Zn、和Cd中的一个或多个二价元素。需要说明的是，大致单一结晶材料是指，包含90atm％以上的构成外延生长面的RAMO4，且关注于任意的结晶轴时，在外延生长面的任何部分其方向都相同那样的结晶质固体。但是，结晶轴的方向局部地改变的结晶、包含局部的晶格缺陷的结晶也视为单晶。需要说明的是，O为氧。其中，如上所述，期望R为Sc、A为Al、M为Mg。
另外，如前所述，构成缓冲层102、III族氮化物结晶103的III族元素特别优选镓(Ga)，但是例如可以将铝(Al)、铟(In)、铊(Tl)等仅使用1种，也可以并用2种以上。例如，作为构成III族氮化物结晶103的材料，可以使用选自铝(Al)、镓(Ga)、和铟(In)中的至少一个。该情况下，制造的III族氮化物结晶103的组成由AlsGatIn{1-(s+t)}N(其中，0≤s≤1、0≤t≤1、s+t≤1)表示。另外，III族氮化物结晶103中，可以使掺杂剂材料等共存。作为上述掺杂剂，没有特别限定，可以举出氧化锗(例如Ge2O3、Ge2O等)等。
另外，作为形成III族氮化物结晶103时的外延生长方法，除了MOCVD法以外，还可以利用HVPE法、OVPE法、溅射法、MBE法等。
【实施例】
(实施例1)
作为实施例1，制作具有ScAlMgO4基板101、在该ScAlMgO4基板101上形成并包含3atm％的In且包含膜厚20nm的非晶质或多晶的InGaN的缓冲层102、和在该缓冲层102上形成且包含GaN的单晶的膜厚2μm的III族氮化物结晶103的III族氮化物半导体。需要说明的是，III族氮化物半导体通过前述的制造方法制作，III族氮化物结晶103成膜时的生长速度设为3μm/小时。
实施例1的III族氮化物半导体中，凭借包含In的缓冲层102，而抑制了ScAlMgO4基板101中的Mg向III族氮化物结晶103中扩散。
(比较例)
上述实施例1中，为了确认Mg的扩散被抑制，准备了比较用的III族氮化物半导体。将比较用的III族氮化物半导体(以下，也称“比较用半导体”)的构成示于图4。作为该比较用半导体200，制作具有ScAlMgO4基板101、在该ScAlMgO4基板101上形成的不含In的膜厚20nm的GaN无定形层202、和在该GaN无定形层202上形成且包含膜厚2μm的GaN的III族氮化物结晶203的III族氮化物半导体。比较用半导体200的III族氮化物结晶203是隔着GaN无定形层202，在ScAlMgO4基板101上通过外延生长而形成的层。
(实施例1和比较例的比较)
将对于比较用半导体进行SIMS分析(2次离子质量分析)的结果示于图5。根据该SIMS分析，能够确认从ScAlMgO4基板101向III族氮化物结晶203中的Mg扩散。图5的纵轴表示通过SIMS分析测定的Mg的强度(arb.Units)、即Mg的浓度，横轴表示距离III族氮化物结晶203的表面203a侧的深度(μm)。在此，为了测定III族氮化物结晶203的、GaN无定形层202附近的区域的数据，通过将膜厚2μm的III族氮化物结晶203从表面203a进行蚀刻从而将厚度减小到0.25μm后，实施SIMS分析。如图5的图表所示，比较用半导体200的III族氮化物结晶203中，越接近ScAlMgO4基板101则Mg浓度越高。也就是说，比较用半导体200中，发生从ScAlMgO4基板101向III族氮化物结晶203的Mg扩散。并且，该比较用半导体200中，从III族氮化物结晶203的Mg强度最高的位置到Mg强度变成其1/10为止，需要厚度177nm左右。
另一方面，将对实施例1的III族氮化物半导体进行SIMS分析的结果示于图6。图6的左侧的纵轴表示Mg的强度(arb.Units)，右侧的纵轴表示In的强度(cts/sec)。另外，横轴表示距离III族氮化物结晶103的表面103a侧的深度(μm)。在此，为了测定III族氮化物结晶103的缓冲层102附近的区域的数据，通过将膜厚2μm的III族氮化物结晶103从表面103a进行蚀刻从而将厚度减小到0.25μm后，实施SIMS分析。实施例1的III族氮化物半导体中，也在III族氮化物结晶103中，越接近ScAlMgO4基板101则Mg浓度越高。也就是说，确认到向III族氮化物结晶103中的Mg扩散。但是，从III族氮化物结晶103的Mg强度最高的位置到Mg强度变成其1/10为止所需的厚度约为31nm，可以说与比较用半导体相比，大幅地抑制了Mg的扩散。
由这些结果可以明确，通过在缓冲层102包含In和In以外的III族元素(Ga)的氮化物(InGaN)，能够抑制Mg向ScAlMgO4基板101上形成的III族氮化物结晶103的扩散。因此，可以说在本实施方式的III族氮化物半导体中，III族氮化物结晶103(GaN外延膜)的结晶性良好，若利用该III族氮化物半导体，则容易实现传导率控制性提高等。
在此，图7示出实施例1的III族氮化物结晶103的室温下的表面103a的阴极发光(CL)评价结果。在此，实施例1的III族氮化物结晶103的厚度为2μm。CL中的加速电压设为5kV、照射电流设为5nA。图7中，被观测为暗点的区域可以说是结晶产生位错的部位。根据该评价结果来估计位错，结果位错密度为6.0×107cm-2。另一方面，将以往的蓝宝石基板作为种基板并在其上外延生长的III族氮化物晶体的位错密度通常为1×1010～1×1011cm-2左右。也就是说，可知实施例1中，得到了位错密度小的III族氮化物结晶103。
需要说明的是，实施例1的III族氮化物半导体中，ScAlMgO4基板101与III族氮化物结晶103(GaN)的晶格不匹配度约为一1.4％。如果能够通过调整缓冲层102的组成，从而将该晶格不匹配度调整到一般的GaN与ScAlMgO4基板的晶格不匹配度-1.8％的十分之一左右，则能够将位错密度降低至1.0×106cm-2{(6.0×107)/(-1.4/-0.18)2}左右。
(实施例2)
作为实施例2，制作具有ScAlMgO4基板101、在该ScAlMgO4基板101上形成并包含1.5atm％的In且包含膜厚20nm的非晶质或多晶的InGaN的缓冲层102、和在该缓冲层102上形成的包含GaN的单晶的膜厚2μm的III族氮化物结晶103的III族氮化物半导体。
图8示出第2实施方式的SIMS分析结果。图8的左侧的纵轴表示Mg的强度(arb.Units)，右侧的纵轴表示In的强度(cts/sec)。另外，横轴表示距离III族氮化物结晶103的表面103a的深度(μm)。在此，为了测定III族氮化物结晶103的缓冲层102附近的区域的数据，通过将膜厚2μm的III族氮化物结晶103从表面103a进行蚀刻从而将厚度减小到0.25μm后，实施SIMS分析。实施例2中，也在III族氮化物结晶103中，越接近ScAlMgO4基板101则Mg浓度越高。也就是说，确认到Mg向III族氮化物结晶103中的扩散。但是，从III族氮化物结晶103的Mg强度最高的位置到Mg强度变成其1/10为止所需的厚度约为53nm，因此与前述的比较用半导体相比，可以说Mg的扩散被大幅抑制。也就是说，可知在缓冲层102的In组成为1.5atm％的情况下，也可以得到Mg的扩散抑制效果。
(实施例3)
作为实施例3，制作具有ScAlMgO4基板101、在该ScAlMgO4基板101上形成并包含3atm％的In且包含膜厚10nm的非晶质或多晶的InGaN的缓冲层102、和在该缓冲层102上形成的包含GaN的单晶的膜厚2μm的III族氮化物结晶103的III族氮化物半导体。
图9示出第3实施方式的SIMS分析结果。图9的左侧的纵轴表示Mg的强度(arb.Units)，右侧的纵轴表示In的强度(cts/sec)。另外，横轴表示距离III族氮化物结晶103的表面103a的深度(μm)。在此，为了测定缓冲层102附近的区域的数据，通过将膜厚2μm的III族氮化物结晶103从表面103a进行蚀刻从而将厚度减小到0.25μm后，实施SIMS分析。实施例3中，也在III族氮化物结晶103中，越接近ScAlMgO4基板101则Mg浓度越高。也就是说，确认到Mg向III族氮化物结晶103中的扩散。但是，从III族氮化物结晶103的Mg强度最高的位置到Mg强度变成其1/10为止所需的厚度约为80nm，因此与前述的比较用半导体相比，可以说Mg的扩散被大幅抑制。也就是说，缓冲层102的厚度为10nm而较薄的情况下，也可以得到Mg的扩散抑制效果。
(实施例4)
第4实施方式的III族氮化物半导体具有：ScAlMgO4基板101；在该ScAlMgO4基板101上形成并包含1atm％的In和3atm％的Al且包含厚度10nm的非晶质或多晶的InGaAlN的缓冲层102；和在该缓冲层102上形成的包含GaN的单晶的膜厚2μm的III族氮化物结晶103。
图10示出第4实施方式的SIMS分析结果。图10的左侧的纵轴表示Mg的强度(arb.Units)，右侧的纵轴表示In的强度(cts/sec)。另外，横轴表示距离III族氮化物结晶103的表面103a的深度(μm)。在此，为了测定III族氮化物结晶103的缓冲层102附近的区域的数据，通过将膜厚2μm的III族氮化物结晶103从表面103a进行蚀刻从而将厚度减小到0.25μm后，实施SIMS分析。实施例4中，也在III族氮化物结晶103中，越接近ScAlMgO4基板101则Mg浓度越高。也就是说，确认到Mg向III族氮化物结晶103中的扩散。但是，从III族氮化物结晶103的Mg强度最高的位置到Mg强度变成其1/10为止所需的厚度约为33nm，没有因为Al添加而对Mg扩散产生大的影响。
需要说明的是，实施例1～4中，Mg本来是要从ScAlMgO4基板101向III族氮化物结晶103侧扩散的物质，因此III族氮化物结晶103中的Mg的浓度随着从缓冲层102侧向表面103a侧而减少。因此，III族氮化物结晶103的表面103a的Mg的浓度变得低于位于缓冲层102侧的区域的Mg的浓度。
产业上的可利用性
本发明涉及的异质基板上的III族氮化物的晶格不匹配小。并且是还抑制了从异质基板的杂质扩散的高品质且高性能的III族氮化物。
符号说明
1 III族氮化物半导体
101 ScAlMgO4基板
102 缓冲层
103 III族氮化物结晶

Claims (12)

1.一种III族氮化物半导体，其具有：
包含通式RAMO4所表示的单晶体的RAMO4基板、
在所述RAMO4基板上形成且包含In和In以外的III族元素的氮化物的缓冲层、和
在所述缓冲层上形成的III族氮化物结晶，
通式RAMO4中，R表示选自Sc、In、Y、和镧系元素中的一个或多个三价元素，A表示选自Fe(III)、Ga、和Al中的一个或多个三价元素，M表示选自Mg、Mn、Fe(II)、Co、Cu、Zn、和Cd中的一个或多个二价元素，
所述III族氮化物结晶的表面的所述通式中M表示的元素的浓度比所述III族氮化物结晶的所述缓冲层侧的区域的所述M表示的元素的浓度低。
2.如权利要求1所述的III族氮化物半导体，其中，所述缓冲层包含0.5atm％以上且50atm％以下的In。
3.如权利要求1所述的III族氮化物半导体，其中，所述R为Sc，所述A为Al，所述M为Mg。
4.如权利要求1所述的III族氮化物半导体，其中，所述缓冲层还包含Al。
5.如权利要求1所述的III族氮化物半导体，其中，所述III族氮化物结晶为GaN。
6.如权利要求1所述的III族氮化物半导体，其中，所述缓冲层的厚度为5nm以上且1000nm以下。
7.如权利要求1所述的III族氮化物半导体，其中，所述III族氮化物结晶的表面的所述M表示的元素的浓度比所述III族氮化物结晶与所述缓冲层的界面处的所述M表示的元素的浓度低1个数量级以上。
8.一种III族氮化物半导体的制造方法，其包括：
准备包含通式RAMO4所表示的单晶体的RAMO4基板的工序、
在所述RAMO4基板上形成包含In和In以外的III族元素的氮化物的缓冲层的工序、
在所述缓冲层上形成III族氮化物结晶的工序，
通式RAMO4中，R表示选自Sc、In、Y、和镧系元素中的一个或多个三价元素，A表示选自Fe(III)、Ga、和Al中的一个或多个三价元素，M表示选自Mg、Mn、Fe(II)、Co、Cu、Zn、和Cd中的一个或多个二价元素，
其中，所述III族氮化物结晶的表面的所述通式中M表示的元素的浓度比所述III族氮化物结晶的所述缓冲层侧的区域的所述M表示的元素的浓度低。
9.如权利要求8所述的III族氮化物半导体的制造方法，其中，所述缓冲层包含0.5atm％以上且50atm％以下的In。
10.如权利要求8所述的III族氮化物半导体的制造方法，其中，所述缓冲层还包含Al。
11.如权利要求8所述的III族氮化物半导体的制造方法，其中，所述R为Sc，所述A为Al，所述M为Mg。
12.如权利要求8所述的III族氮化物半导体的制造方法，其中，所述III族氮化物结晶为GaN。
CN201710055495.1A 2016-05-20 2017-01-24 Iii族氮化物半导体及其制造方法 Active CN107403859B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016101456A JP6242941B2 (ja) 2016-05-20 2016-05-20 Ｉｉｉ族窒化物半導体及びその製造方法
JP2016-101456 2016-05-20

Publications (2)

Publication Number Publication Date
CN107403859A CN107403859A (zh) 2017-11-28
CN107403859B true CN107403859B (zh) 2019-07-05

Family

ID=60330314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710055495.1A Active CN107403859B (zh) 2016-05-20 2017-01-24 Iii族氮化物半导体及其制造方法

Country Status (3)

Country Link
US (1) US9899213B2 (zh)
JP (1) JP6242941B2 (zh)
CN (1) CN107403859B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283597B2 (en) * 2016-11-10 2019-05-07 The United States Of America, As Represented By The Secretary Of The Navy Scandium-containing III-N etch-stop layers for selective etching of III-nitrides and related materials
JP7133786B2 (ja) * 2018-10-29 2022-09-09 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物半導体およびその製造方法
CN109509820A (zh) * 2018-11-23 2019-03-22 华灿光电（浙江）有限公司 一种发光二极管的外延片及其制备方法
JP7228792B2 (ja) * 2019-06-07 2023-02-27 パナソニックＩｐマネジメント株式会社 波長変換装置
JP7228793B2 (ja) * 2019-06-07 2023-02-27 パナソニックＩｐマネジメント株式会社 波長変換デバイス
CN113035689A (zh) * 2021-02-26 2021-06-25 无锡吴越半导体有限公司 一种氮化镓单结晶基板的制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5651498B2 (zh) * 1972-07-25 1981-12-05
JPS61234547A (ja) * 1985-04-11 1986-10-18 Aisin Seiki Co Ltd 半導体基板の製造方法
JP2007335484A (ja) * 2006-06-13 2007-12-27 Mitsubishi Cable Ind Ltd 窒化物半導体ウェハ
TW200912053A (en) * 2007-09-14 2009-03-16 Sino American Silicon Prod Inc Method of fabricating semiconductor substrate by use of heterogeneous substrate and recycling heterogeneous substrate during fabrication thereof
CN101556901A (zh) * 2008-04-07 2009-10-14 陈敏璋 光电元件及其制造方法
CN103180973A (zh) * 2010-11-02 2013-06-26 皇家飞利浦电子股份有限公司 Iii族氮化物发光器件
EP2635726A1 (en) * 2010-11-02 2013-09-11 Koninklijke Philips Electronics N.V. Method of forming a composite substrate.
JP2012227456A (ja) * 2011-04-22 2012-11-15 Panasonic Corp 半導体装置
JP6514915B2 (ja) 2014-02-28 2019-05-15 国立大学法人東北大学 単結晶基板の製造方法およびレーザ素子の製造方法

Also Published As

Publication number Publication date
JP2017208502A (ja) 2017-11-24
US20170338101A1 (en) 2017-11-23
US9899213B2 (en) 2018-02-20
JP6242941B2 (ja) 2017-12-06
CN107403859A (zh) 2017-11-28

Similar Documents

Publication Publication Date Title
CN107403859B (zh) Iii族氮化物半导体及其制造方法
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP4371202B2 (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP4597259B2 (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
US9105755B2 (en) Method of manufacturing a nitride semiconductor epitaxial substrate
JP2006128626A (ja) 窒化物系半導体装置及びその製造方法
JP2014154838A (ja) Ｉｉｉ族窒化物半導体の製造方法
KR101503618B1 (ko) Iii족 질화물 반도체 소자 제조용 기판의 제조 방법, iii족 질화물 반도체 자립 기판 또는 iii족 질화물 반도체 소자의 제조 방법, 및 iii족 질화물 성장용 기판
JP4860736B2 (ja) 半導体構造物及びそれを製造する方法
JP2006278477A (ja) 半導体成長用基板、エピタキシャル基板とそれを用いた半導体装置、および、エピタキシャル基板の製造方法
US20170279003A1 (en) Group iii nitride semiconductor and method for producing same
JP2004142953A (ja) Ｉｉｉ族窒化物エピタキシャル基板、ｉｉｉ族窒化物素子用エピタキシャル基板及びｉｉｉ族窒化物素子
US8383494B2 (en) Method for forming buffer layer for GaN single crystal
KR100841269B1 (ko) Ⅲ족 질화물 반도체 다층구조물
JP2007317752A (ja) テンプレート基板
KR20140106590A (ko) 반도체 기판 및 형성 방법
JP3976745B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP4051311B2 (ja) 窒化物系半導体の結晶成長方法
JP2006324512A (ja) 窒化物半導体薄膜およびその製造方法
JPWO2011099469A1 (ja) 構造体、及び半導体基板の製造方法
JP3946976B2 (ja) 半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法
JP4421830B2 (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法
JP2010278470A (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
JP2011119742A (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
KR101094409B1 (ko) 질화갈륨 단결정 후막의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant