JP2017207980A - ストレージ制御装置、情報処理方法及びプログラム - Google Patents
ストレージ制御装置、情報処理方法及びプログラム Download PDFInfo
- Publication number
- JP2017207980A JP2017207980A JP2016100796A JP2016100796A JP2017207980A JP 2017207980 A JP2017207980 A JP 2017207980A JP 2016100796 A JP2016100796 A JP 2016100796A JP 2016100796 A JP2016100796 A JP 2016100796A JP 2017207980 A JP2017207980 A JP 2017207980A
- Authority
- JP
- Japan
- Prior art keywords
- partition
- mode
- data
- area
- mlc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 title claims description 12
- 238000003672 processing method Methods 0.000 title claims description 4
- 238000005192 partition Methods 0.000 claims abstract description 69
- 230000000737 periodic effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 12
- 238000012545 processing Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000014759 maintenance of location Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000013523 data management Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5641—Multilevel memory having cells with different number of storage levels
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- Memory System (AREA)
Abstract
【解決手段】不揮発性のストレージの各領域をMLCモードのパーティション及びSLCモードのパーティションの何れに設置するかを決定する決定手段と、決定手段によりMLCモードのパーティションに設置すると決定された領域を、決定手段によりSLCモードのパーティションに設置すると決定された領域より高い頻度でデータリフレッシュする制御手段と、を有することによって課題を解決する。
【選択図】図7
Description
ところで、NAND型フラッシュメモリに記憶されているデータが正しいかを検知し、補正(リフレッシュ)する方法として、データとは別に設けられた冗長領域の誤り訂正コード(ECC)により補正する方法が知られている。例えば、数ヶ月に1回、eMMCの全領域をリフレッシュすることで、データの信頼性を保つことができる。
この方法は、データが記憶されているパーティションがMLC(モード)かSLC(モード)かに関わらず、一律に同じ方法でデータリフレッシュを行っていた(特許文献1参照)。
しかしながら、データ保持能力の異なるSLCモードとMLCモードとのパーティションに対して、前述のように一律に同じ方法でデータリフレッシュを行なうと、それぞれのパーティションに対して適切な頻度で実施できないという問題が生じる。即ち、データリフレッシュをデータ保持能力の低いMLCモードに適した頻度で実施した場合、SLCパーティションに過度にデータリフレッシュを行うことになる。そのため、ユーザのジョブ実行時のデータアクセスと衝突したときにジョブのパフォーマンスが低下する可能性が高まってしまう。また、データリフレッシュをデータ保持能力の高いSLCモードに適した頻度で実施した場合、MLCパーティションに対するデータリフレッシュが不足し、データが消失する可能性が高まってしまう。
本発明は、MLCモードとSLCモードとにパーティションを分割可能な不揮発性メモリにおいて適切な頻度でデータリフレッシュを行うことを目的とする。
画像形成装置1は、以下から構成される。画像形成装置1は、ストレージ制御装置の一例である。
プリンタ装置4は、デジタル画像を紙デバイスに出力するエンジンである。操作部8は、本装置の操作や表示を行うための操作部である。eMMC160は、デジタル画像の他に、ユーザ設定値やデバイス設定値を記憶する。コントローラ3は、これらと接続され、各モジュールに指示を出すことにより画像形成装置上でジョブを実行することが可能なコントローラである。画像形成装置1は、LAN9経由でコンピュータ10からデジタル画像の入出力、ジョブの発行や機器の指示等を行なうことが可能である。プリンタ装置4は、給紙ユニット18、マーキングユニット16、排紙ユニット17、フィニッシャユニット50を含む。給紙ユニット18は、紙束から一枚ずつ逐次給紙可能な給紙ユニットである。マーキングユニット16は、給紙した紙に画像データを印刷するためのマーキングユニットである。排紙ユニット17は、印刷後の紙を排紙するための排紙ユニットである。フィニッシャユニット50は、排紙した用紙に後処理を施すためのフィニッシャユニットである。コントローラ3は、CPU13を有し、プリンタ装置4と画像データの送受信及び保存を行う。即ち、コントローラ3ではLAN9から受信した画像データを、メモリ15に一時保存し、その後、eMMC160へと画像データを格納することで保存が完了する。コントローラ3は、eMMC160から画像データをメモリ15に一時保存し、メモリ15からプリンタ装置4に画像データを送信することによりプリント出力を行うことができる。また、画像処理ユニット5は、汎用画像処理部19を有する。汎用画像処理部19は、メモリ15に保存された画像データに対して、例えば縮小等の処理を行ったものを再度、メモリ15に保存することが可能である。画像形成装置1は、コントローラ3が制御する操作部8を有し、オペレータ操作、又はLAN9からの指示をCPU13が解釈し、多彩なジョブを実行可能である。また操作部8ではジョブの状態を表示したり、プリンタ装置4のエンジンの状態を表示したりすることもできる。eMMC160にはプログラムや各種データが格納される。SRAM40は、画像形成装置1を動作させるために必要な設定情報等を保持するための不揮発メモリであり、電源をOFFしても継続して保持する。例えば、eMMC160に作成するデータ領域、ファームウェア領域、言語データ領域等の領域に対してSLC、MLCの何れのモードで用いるかを決定するテーブルもSRAM40に保持される。これらの情報はeMMC160のある特定の領域に保持することも可能である。SLCは、Single Level Cellの略である。MLCは、Multi Level Cellの略である。eMMCは、embedded Multi Media Cardの略である。eMMCは、不揮発性のストレージの一例である。
CPU13が、eMMC160等に記憶されているプログラムに基づき処理を実行することにより画像形成装置1の機能及び後述する図4、6、7のフローチャートの処理が実現される。
図3は、eMMC160のデータ構成の一例を示す図である。ファームウェア領域301は、コントローラ3のCPU13によって実行されるプログラムの格納領域である。言語データ領域302は、操作部8に表示するための言語データを保持する領域である。日常的に使用される言語以外は、使用頻度が低下するものの、表示言語切り替えをサポートするためには保持し続ける必要がある。ジョブデータ領域303は、ユーザのジョブデータや画像データを一時的に保持するための領域である。
S101において、CPU13は、eMMC160に保持しているデータを読み出す。CPU13が読み出すデータはデータ領域と冗長領域とで構成され、冗長領域には誤り検出・補正用のECCや、異常領域であるか否かのフラグが保持されている。
S102において、CPU13は、S101で読み出したデータ領域のデータと、冗長領域のECCとに基づいて誤り検出を行う。この場合のNAND型フラッシュメモリからの読み出し時のECCデータを用いた誤り訂正はハミング符号やパリティ符号を用いた誤り訂正である。
S103において、CPU13は、S102の結果、読み出しデータに誤りがあるか否かを判定する。CPU13は、読み出しデータに誤りがあると判定した場合(S103においてYES)、S104に進む。一方、CPU13は、読み出しデータに誤りがないと判定した場合(S103においてNO)、S106に進む。S106において、CPU13は、データ読み出し成功として図4に示すフローチャートの処理を終了する。
S104において、CPU13は、S102の結果に基づき、読み出しデータの補正が可能か否かを判定する。CPU13は、読み出しデータの補正が可能であると判定した場合(S104においてYES)、S105に進む。一方、CPU13は、読み出しデータの補正が不可能であると判定した場合(S104においてNO)、S107に進む。S107において、CPU13は、データ読み出し失敗として図4に示すフローチャートの処理を終了する。
S105において、CPU13は、S101で読み出したデータ領域のデータと、冗長領域のECCとに基づいて読み出しデータを補正し、S106に進む。S106において、CPU13は、データ読み出し成功として図4に示すフローチャートの処理を終了する。
図5は、SRAM40に記録する領域設定テーブルの一例を示す図である。
領域設定テーブル500は、画像形成装置1が有する各領域を予めMLCモードとSLCモードとのどちらのパーティションに配置するかを決定するための要素の集合である。図5の例では、要素501は、ファームウェア領域301(領域ID=0)をMLCパーティションに配置することを示す。要素502は、言語データ領域302(領域ID=1)をMLCパーティションに配置することを示す。更に、要素503は、ジョブデータ領域303(領域ID=2)をSLCパーティションに配置することを示す。
本実施形態の処理の流れを、図6、及び図7のフローチャートを用いて説明する。
ここで、eMMC160におけるMLCモードとSLCモードとのパーティションは予め分割して用意されているものとする。
S201において、CPU13は、SRAM40に保持している領域設定テーブル500を取得し、先頭(領域ID=0)の要素を参照し、S202に進む。
S202において、CPU13は、参照しているIDの設置パーティションを確認し、MLCモードの設置パーティションか否かを判定する。CPU13は、設置パーティションがMLCパーティションであると判定した場合(S202においてYES)、S203に進む。一方、CPU13は、設置パーティションがSLCパーティションであると判定した場合(S202においてNO)、S204に進む。
S203において、CPU13は、参照している領域IDの領域名の領域を予め決められたMLCパーティション201に作成し、S205に進む。
S204において、CPU13は、参照している領域IDの領域名の領域を予め決められたSLCパーティション202に作成し、S205に進む。
S205において、CPU13は、領域設定テーブル500の参照する領域IDをインクリメントし、S206に進む。
S206において、CPU13は、領域設定テーブル500で定義されたすべての領域を作成したか否かを判定する。CPU13は、S205で参照した次の要素が存在せず、すべての領域を作成したと判定した場合(S206においてYES)、図6に示すフローチャートの処理を終了する。すべての領域を作成していないと判定した場合(S206においてNO)、CPU13は、S202に戻る。
S301において、CPU13は、SRAM40に保持しているデータリフレッシュ実施回数をインクリメントし、S302に進む。
S302において、CPU13は、データリフレッシュ実施回数が規定回数に到達したか否かを判定する。CPU13は、規定回数に到達したと判定した場合(S302においてYES)、S303に進む。一方、CPU13は、規定回数に到達していないと判定した場合(S302においてNO)、S305に進む。
S303において、CPU13は、メモリ15に保持する規定回数到達フラグをONに設定し、S304に進む。
S304において、CPU13は、データリフレッシュ実施回数を0に初期化し、S305に進む。
S305において、CPU13は、SRAM40に保持している領域設定テーブル500を取得し、先頭(領域ID=0)の要素を参照し、S306に進む。
S306において、CPU13は、参照しているIDの設置パーティションを確認し、設置パーティションがMLCパーティションであるか否かを判定する。CPU13は、設置パーティションがMLCパーティションであると判定した場合(S306においてYES)、S307に進む。一方、CPU13は、設置パーティションがSLCパーティションであると判定した場合(S306においてNO)、S308に進む。
S307において、CPU13は、参照している領域IDの領域のデータをリフレッシュする。このときのデータリフレッシュは図3で説明した一般的な処理である。
S308において、CPU13は、規定回数到達フラグがONであるか否かを確認し、判定する。CPU13は、規定回数到達フラグがONであると判定した場合(S308においてYES)、S307に進む。一方、規定回数到達フラグがOFFであると判定した場合(S308においてNO)、S309に進む。規定回数はSLC、MLCの特性から、例えば10回程度であることが望ましい。
S309において、CPU13は、領域設定テーブル500の参照する領域IDをインクリメントし、S310に進む。
S310において、CPU13は、領域設定テーブル500で定義されたすべての領域を作成したか否かを判定する。CPU13は、S309で参照した次の要素が存在せず、すべての領域を作成したと判定した場合(S310においてYES)、S311に進む。一方、CPU13は、すべての領域を作成していないと判定した場合(S310においてNO)、S305に戻る。
S311において、CPU13は、規定回数到達フラグがOFFに設定し、図7に示すフローチャートの処理を終了する。
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給する。そして、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読み出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
13 CPU
160 eMMC
Claims (7)
- 不揮発性のストレージの各領域をMLC(Multi Level Cell)モードのパーティション及びSLC(Single Level Cell)モードのパーティションの何れに設置するかを決定する決定手段と、
前記決定手段によりMLCモードのパーティションに設置すると決定された領域を、前記決定手段によりSLCモードのパーティションに設置すると決定された領域より高い頻度でデータリフレッシュする制御手段と、
を有するストレージ制御装置。 - 前記制御手段は、前記決定手段によりMLCモードのパーティションに設置すると決定された領域を定期的に、データリフレッシュし、前記決定手段によりSLCモードのパーティションに設置すると決定された領域を前記定期的なデータリフレッシュのうち、規定回数に1回、データリフレッシュする請求項1記載のストレージ制御装置。
- 前記制御手段は、前記決定手段によりMLCモードのパーティションに設置すると決定された領域を所定期間ごとに、データリフレッシュし、前記決定手段によりSLCモードのパーティションに設置すると決定された領域を前記所定期間より長い期間ごとに、データリフレッシュする請求項1記載のストレージ制御装置。
- 前記不揮発性のストレージは、eMMC(embedded Multi Media Card)である請求項1乃至3何れか1項記載のストレージ制御装置。
- 前記ストレージ制御装置は、画像形成装置である請求項1乃至4何れか1項記載のストレージ制御装置。
- ストレージ制御装置が実行する情報処理方法であって、
不揮発性のストレージの各領域をMLCモードのパーティション及びSLCモードのパーティションの何れに設置するかを決定する決定工程と、
前記決定工程によりMLCモードのパーティションに設置すると決定された領域を、前記決定工程によりSLCモードのパーティションに設置すると決定された領域より高い頻度でデータリフレッシュする制御工程と、
を含む情報処理方法。 - コンピュータを、請求項1乃至5何れか1項記載のストレージ制御装置の各手段として機能させるためのプログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016100796A JP6679412B2 (ja) | 2016-05-19 | 2016-05-19 | ストレージ制御装置、情報処理方法及びプログラム |
US15/594,212 US10276249B2 (en) | 2016-05-19 | 2017-05-12 | Storage control device, information processing method, and storage medium |
CN201710356345.4A CN107402888A (zh) | 2016-05-19 | 2017-05-19 | 存储控制设备及信息处理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016100796A JP6679412B2 (ja) | 2016-05-19 | 2016-05-19 | ストレージ制御装置、情報処理方法及びプログラム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020047673A Division JP6852207B2 (ja) | 2020-03-18 | 2020-03-18 | ストレージ制御装置、情報処理方法及びプログラム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017207980A true JP2017207980A (ja) | 2017-11-24 |
JP2017207980A5 JP2017207980A5 (ja) | 2019-06-13 |
JP6679412B2 JP6679412B2 (ja) | 2020-04-15 |
Family
ID=60330378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016100796A Expired - Fee Related JP6679412B2 (ja) | 2016-05-19 | 2016-05-19 | ストレージ制御装置、情報処理方法及びプログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US10276249B2 (ja) |
JP (1) | JP6679412B2 (ja) |
CN (1) | CN107402888A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020003836A (ja) * | 2018-06-25 | 2020-01-09 | 日本精機株式会社 | 車両用表示装置 |
JP2022078261A (ja) * | 2018-06-25 | 2022-05-24 | 日本精機株式会社 | 車両用表示装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11640262B2 (en) * | 2020-05-07 | 2023-05-02 | Micron Technology, Inc. | Implementing variable number of bits per cell on storage devices |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010198407A (ja) * | 2009-02-26 | 2010-09-09 | Sony Corp | 情報処理装置、およびデータ記録制御方法、並びにプログラム |
JP2012240397A (ja) * | 2011-05-24 | 2012-12-10 | Canon Inc | 印刷装置及びその制御方法 |
JP2015148859A (ja) * | 2014-02-05 | 2015-08-20 | コニカミノルタ株式会社 | 情報処理装置及び起動制御プログラム並びに起動制御方法 |
JP2016508276A (ja) * | 2013-01-14 | 2016-03-17 | ウェスタン デジタル テクノロジーズ インコーポレーテッド | ソリッドステートメモリにおける動作のモードを構成するシステム及び方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2077559B1 (en) * | 2007-12-27 | 2012-11-07 | Hagiwara Solutions Co., Ltd. | Refresh method of a flash memory |
JP2012089085A (ja) * | 2010-10-22 | 2012-05-10 | Toshiba Corp | 半導体メモリ装置および半導体メモリシステム |
KR20120043524A (ko) * | 2010-10-26 | 2012-05-04 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 동작 방법 |
US9129699B2 (en) * | 2011-04-28 | 2015-09-08 | Hitachi, Ltd. | Semiconductor storage apparatus and method including executing refresh in a flash memory based on a reliability period using degree of deterioration and read frequency |
US9176864B2 (en) * | 2011-05-17 | 2015-11-03 | SanDisk Technologies, Inc. | Non-volatile memory and method having block management with hot/cold data sorting |
WO2013100936A1 (en) * | 2011-12-28 | 2013-07-04 | Intel Corporation | A method and device to distribute code and data stores between volatile memory and non-volatile memory |
CN104934066B (zh) * | 2014-03-19 | 2018-03-27 | 安华高科技通用Ip(新加坡)公司 | Nand闪存中的读取干扰处理 |
US10234931B2 (en) * | 2014-05-05 | 2019-03-19 | Empire Technology Development Llc | Electronic device |
CN103984509B (zh) * | 2014-06-11 | 2019-02-12 | 上海新储集成电路有限公司 | 异构nand型固态硬盘及提高其性能的方法 |
US10108546B2 (en) * | 2014-12-30 | 2018-10-23 | Sandisk Technologies Llc | Method and system for using non-volatile memory as a replacement for volatile memory |
US10048898B2 (en) * | 2015-06-15 | 2018-08-14 | Sandisk Technologies Llc | Data retention in a memory block based on local heating |
KR102309841B1 (ko) * | 2015-08-24 | 2021-10-12 | 삼성전자주식회사 | 표면 실장 기술의 적용에 따른 메모리 셀의 문턱 전압 산포 변화 복구 기능을 갖는 데이터 스토리지 및 그것의 동작 방법 |
-
2016
- 2016-05-19 JP JP2016100796A patent/JP6679412B2/ja not_active Expired - Fee Related
-
2017
- 2017-05-12 US US15/594,212 patent/US10276249B2/en not_active Expired - Fee Related
- 2017-05-19 CN CN201710356345.4A patent/CN107402888A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010198407A (ja) * | 2009-02-26 | 2010-09-09 | Sony Corp | 情報処理装置、およびデータ記録制御方法、並びにプログラム |
JP2012240397A (ja) * | 2011-05-24 | 2012-12-10 | Canon Inc | 印刷装置及びその制御方法 |
JP2016508276A (ja) * | 2013-01-14 | 2016-03-17 | ウェスタン デジタル テクノロジーズ インコーポレーテッド | ソリッドステートメモリにおける動作のモードを構成するシステム及び方法 |
JP2015148859A (ja) * | 2014-02-05 | 2015-08-20 | コニカミノルタ株式会社 | 情報処理装置及び起動制御プログラム並びに起動制御方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020003836A (ja) * | 2018-06-25 | 2020-01-09 | 日本精機株式会社 | 車両用表示装置 |
JP7047628B2 (ja) | 2018-06-25 | 2022-04-05 | 日本精機株式会社 | 車両用表示装置 |
JP2022078261A (ja) * | 2018-06-25 | 2022-05-24 | 日本精機株式会社 | 車両用表示装置 |
JP7256976B2 (ja) | 2018-06-25 | 2023-04-13 | 日本精機株式会社 | 車両用表示装置 |
Also Published As
Publication number | Publication date |
---|---|
US10276249B2 (en) | 2019-04-30 |
JP6679412B2 (ja) | 2020-04-15 |
US20170337977A1 (en) | 2017-11-23 |
CN107402888A (zh) | 2017-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2011093170A1 (ja) | メモリ管理装置及びメモリ管理方法 | |
JP5126595B2 (ja) | 画像処理装置及び画像処理システム | |
JP6679412B2 (ja) | ストレージ制御装置、情報処理方法及びプログラム | |
JP5917163B2 (ja) | 情報処理装置、その制御方法及びプログラム並びに記憶媒体 | |
US20120300260A1 (en) | Printing apparatus with semiconductor nonvolatile storage device, and control method therefor | |
US20120221773A1 (en) | Nonvolatile semiconductor memory device | |
JP6146675B2 (ja) | 画像形成装置及びフラッシュメモリの制御方法並びに制御プログラム | |
JP5494556B2 (ja) | 画像形成方法および画像形成装置 | |
JP6852207B2 (ja) | ストレージ制御装置、情報処理方法及びプログラム | |
JP6226243B2 (ja) | 画像形成装置及び動作制御方法並びに動作制御プログラム | |
US10949139B2 (en) | Printing apparatus having a predetermined memory used as spool buffer for print jobs | |
JP5625888B2 (ja) | 半導体記憶媒体制御装置、半導体記憶媒体の制御方法及び画像形成装置。 | |
US9720780B2 (en) | Information processing apparatus, information processing method, and program | |
JP2019179292A (ja) | 記録装置、その制御方法、及びプログラム | |
JP6365341B2 (ja) | 画像形成装置 | |
JP6460348B2 (ja) | 画像形成装置及びプログラム | |
JP6288560B2 (ja) | 情報処理装置及びフラッシュメモリの交換支援方法並びに交換支援プログラム | |
JP2014138265A (ja) | 画像形成装置 | |
US20170109220A1 (en) | Image forming apparatus that ensures operation while hdd is inoperative, and recording medium therefor | |
JP5490029B2 (ja) | 画像形成装置 | |
JP2018063499A (ja) | 情報処理装置及びその制御方法、並びにプログラム | |
JP2013042419A (ja) | 画像処理装置、画像処理制御方法及び画像処理制御プログラム | |
JP2015170017A (ja) | 画像形成装置、画像形成装置の制御方法、及びプログラム | |
JP2016130950A (ja) | データ処理装置及びデータ処理方法 | |
JP2017109332A (ja) | 画像処理装置、及び画像データ処理方法、並びに画像データ処理用プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190510 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190510 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200212 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200318 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6679412 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |