JP2017201402A - ツール及びプロセスの効果を分離する基板マトリクス - Google Patents

ツール及びプロセスの効果を分離する基板マトリクス Download PDF

Info

Publication number
JP2017201402A
JP2017201402A JP2017115541A JP2017115541A JP2017201402A JP 2017201402 A JP2017201402 A JP 2017201402A JP 2017115541 A JP2017115541 A JP 2017115541A JP 2017115541 A JP2017115541 A JP 2017115541A JP 2017201402 A JP2017201402 A JP 2017201402A
Authority
JP
Japan
Prior art keywords
parameter
parameters
test
test matrix
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017115541A
Other languages
English (en)
Inventor
イジクソン・パベル
Izikson Pavel
アデル・マイケル・イー.
E Adel Michael
カンデル・ダニエル
Kandel Daniel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of JP2017201402A publication Critical patent/JP2017201402A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70641Focus
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/418Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41845Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by system universality, reconfigurability, modularity
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/32Operator till task planning
    • G05B2219/32187Correlation between controlling parameters for influence on quality parameters
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/36Nc in input of data, input key till input tape
    • G05B2219/36307Table with workpiece features and corresponding machining parameters, methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】多くの異なるパラメータが、所定のテストマトリクステスト内に特定され不所望な交絡に悩まされることがあり、この交絡はパラメータと特性との間の相関の精度を減少させる傾向がある。交絡の原因を究明して計上することは非常に困難である。
【解決手段】手段特徴付けすべきプロセスを選択し、特徴付けすべきプロセスのパラメータを選択し、テストマトリクスで使用するパラメータの値を決定し、テストマトリクスの偏心度を特定し、基板上のセル内に作成すべきテスト構造を選択し、プロセスを通じて、偏心テストマトリクスにより決定されるような、パラメータの値を、各セルに用いて基板を処理し、セル内のテスト構造の特性を計測し、パラメータと特性との間の相関を展開することにより、プロセスを特徴付ける方法。
【選択図】図3

Description

本出願は、2008年5月21日に出願された米国仮特許出願第61/054,897号のすべての権利と、優先権を主張する。本発明は集積回路の製造の分野に関する。とりわけ、本発明は既知または未知の交絡(confounding)の影響を減らすか、または除去するやり方で、プロセスの入力パラメータをプロセスの出力特性に相関させることに関する。
非常に小さい集積回路に対する需要は、フィーチャの寸法等の集積回路の特性を厳しく制御するための要件を著しく増加させている。ここで用いる用語「集積回路」は、例えばシリコンやゲルマニウムのようなIV族の材料または、ヒ化ガリウムのようなIII−V族の化合物または、そのような材料の混合物で形成される基板のようなモノリシックの半導体基板上に形成されるデバイスを含む。前記用語は、メモリや論理回路として形成されるあらゆる種類のデバイス及びMOSやバイポーラのようなあらゆる設計のデバイスを含む。前記用語には、フラットパネルディスプレイ、太陽電池及び電荷結合素子等の応用物も含まれる。フィーチャ寸法等の特性の均一性は、露光やフォーカス等の多数の異なるパラメータによってフォトリソグラフィのプロセス中に影響される。
現在、そのようなパラメータに対する設定は、図1に示すように、テスト基板14上のセル12内でテストパターンを露光することにより決定され、各パターンに対する設定は、フォトリソグラフィのパラメータの組み合わせである従来の直交テストマトリクス10を用いて決定される。図1は実際のテストパターンそのものを示しているわけではない。なぜならば、様々な異なるテストパターンを使用し得るからであり、本発明は特に特定のテストパターン向けのものではないからである。それよりも、図1は基板14上の各セル12を処理するために使用することになるようなパラメータの設定値を示している。図1の例では、図面を過度に複雑にしないように、2つのパラメータだけを明記している。しかしながら、多くの異なるパラメータが、所定のテストマトリクステスト10内に特定されうる。
図1に示したような従来のテストマトリクス10では、セル12の露光Eは、基板14上のテストマトリクス10の第1次元、例えばX次元方向にわたって、均一に増加しており、セル12のフォーカスFは、基板14のテストマトリクス10の第2次元方向、例えばY次元方向にわたって均一に増加している。基板14を処理した後には、基板14上のテストパターンの寸法が所望サイズにどれくらい密に整合しているか、と言ったような、基板14上のテストパターンの特性を、テストマトリクス10の各セル12にて計測して、テストマトリクス10のパラメータと計測された特性との間の相関を生成する。
しかしながら、テスト基板14を測定して解析するこの方法は、パラメータと計測された特性との間の相関にかかる不所望な交絡に悩まされることがあり、この交絡はパラメータと特性との間の相関の精度を減少させる傾向がある。交絡の原因を究明して計上することは非常に困難である。
従って、必要なのは上述したような問題の少なくとも一部を克服できる方法である。
上述したもの等の必要性は、特徴付けすべきプロセスを選択し、特徴付けすべきプロセスのパラメータを選択し、テストマトリクスで使用するパラメータの値を決定し、テストマトリクスの偏心度(eccentricity)を特定し、基板上のセル内に作成すべきテスト構造を選択し、プロセスを通じて、偏心テストマトリクスにより決定されるような、パラメータの値を、各セルに用いて基板を処理し、セル内のテスト構造の特性を計測し、パラメータと特性との間の相関を展開することにより、プロセスを特徴付ける方法によって達成される。
下記で定義するように、テストマトリクスの偏心度を特定することにより、フォトレジストの厚さ、露光後の焼付け温度の均一性、リソグラフィプロセス中の露光の順序等の他の時々未知の変数による交絡の影響を、パラメータと特性との間で展開される相関から軽減させるか、除去することができる。これは、特性に及ぼすパラメータの影響をもっとよく示す相関関係を出現させる。
様々な実施形態においては、ふたつのパラメータを選択し、実施形態によっては、2つ以上のパラメータを選択する。実施形態によっては、プロセスをフォトリソグラフィプロセスとする。加えて、実施形態によっては、プロセスはフォトリソグラフィプロセスとし、2つのパラメータを選択し、選択するパラメータをフォーカス及び露光とする。実施形態によっては、パラメータの2つの値のみを決定し、他の実施形態では、パラメータの少なくとも3つの値を決定する。実施形態によっては、偏心度をテストマトリクスにランダムな順序で順序付け、他の実施形態では、偏心度をテストマトリクスに疑似ランダムな順序で順序づける。実施形態によっては多数のパラメータを選択し、これらパラメータの値のユニークな組み合わせで各セルを処理する。実施形態によっては、テスト構造は線幅を含む。ある実施対応では、1つ以上の特性を計測する。ある実施形態の特性は線幅を含む。実施形態によっては、相関は、入力変数としてのパラメータを、出力係数としての特性に相関させる多項式である。ある実施形態のパラメータと特性との間の相関は、前記特性が特性の所望の値にどれだけ近いかを示す。
以下、図面につき、詳細に説明することで、発明のさらなる利点を明らかにする。図面は細部を明瞭にするために実寸図示したものではなく、図面中の同様な参照番号は同様な要素を表している。
従来のテストマトリクスを示す図である。 本発明の実施形態による方法に使用するための偏心テストマトリクスを示す図である。 本発明の実施形態による方法のフローチャートである。
本発明によれば、様々な実施形態は、基板14上で従来のテストマトリクス10にて行われていたように、パラメータの値がテストマトリクスのある次元方向に一定には増加しないテストマトリクス10を生成することにより上述したような問題点の影響を軽減する。その代わりに、パラメータの値は本来バラバラまたはランダムな値のように見えるが、その本質を以下もっと詳しく述べるように、偏心度と称する。
実施形態によっては、テストマトリクス10は、そのマトリクス10の所定の次元において増加的にシフトするパラメータの値を使用し、実施形態によっては、パラメータのそれらの値は一定に増加するも、その値はテストマトリクス10の所定の次元にわたり、マトリクス10のあるセル12から隣のセル12へ移る際に、多少ランダムに選択されるように見え、その増加の本質及び増加の値は従来のテストマトリクス10のように、すぐにはわからない。
図2に、本発明の実施形態による方法で用いるテストマトリクス10を示してある。テストマトリクス10は、フォトリソグラフィプロセス中の露光及びフォーカス等の少なくとも1つのプロセスパラメータの設定値を規定する。ある実施形態では、少なくとも2つの変数をテストマトリクス10に表す。マトリクスのセル12の各々は、プロセスパラメータの設定値、または複数のパラメータが評価に含まれる際には、組み合わせるパラメータの設定値を表す。図2に示した例では、テストマトリクス10に露光EとフォーカスFとの2つのプロセスパラメータを示している。セル12のそれぞれは、これら2つのパラメータの組み合わせを示している。セル12は、様々な異なるパラメータの組み合わせを持ちうる。ある実施形態では、テストマトリクス10のセル12のそれぞれは、パラメータの異なったユニークな組み合わせを有する。他の実施形態では、テストマトリクス10のセル12の幾つかは、冗長な組み合わせを持つ。そのような決定は、例えば統計的経験設計に従ってなされる。
本発明によるテストマトリクス10の実施形態において、所定のパラメータの値は、テストマトリクス10全体にわたって一様には増加しない。例えば、図2に示した実施形態では、第3行目のフォーカスFの値は、その行全体を左から右に読むと3,2,3,5,3,2及び6である。つまり、テストマトリクス10のその次元にわたって移動すると、フォーカスパラメータの値について、すぐに認識できるパターンは存在していない。同様に、テストマトリクス10のセル12の第3列目を上から下に移動してみると、フォーカスパラメータFの値は、5,4,3,2,1及び4である。ここでも、テストマトリクス10のその次元を下方に移動してみると、フォーカスパラメータの値について、すぐに認識できるパターンは存在していない。テストマトリクス10の露光パラメータEについても同様の状態が存在する。実施形態によっては、2つ以上のパラメータが各セル12内に示され、すべてのパラメータの値について、テストマトリクスを所定の次元にわたって移動した際に、同じ偏心度が観察される。
なお、テストマトリクス10の任意の所定のパラメータに対し、そのパラメータが実際上一定の決まりで増加する行または列を見つけることがありうる。しかしながら、この状態はセル12の配列の偏心性によって生じるのであって、図1の従来のテストマトリクスで示されるように、テストマトリクス10全体にわたって一様に増加するものではない。
セル12内のパラメータの値の偏心度は多数の異なる方法で決定することができる。例えば、偏心度は全くのランダムか、疑似ランダムのものとするか、特定の空間的なパターンにより特定するか、または数学的アルゴリズムにより設定することができる。偏心度は、基板を処理する際の特定のツールの特定の制限や複雑さを考慮に入れることもできる。例えば、所定の露光ツール内における基板上の特定の露光パターンは、セットアップの容易さ、露光の早さまたは露光性能の精度の観点で、利点を提供しうる。例えば、ある実施形態では、あるパラメータに対して所定の値、例えばフォーカスに対する値として3の値を持つセル12のすべてを、基板14上のテストマトリクス10の所定の象限内に配置することができる。しかしながら、図1に示しているように、テストマトリクス10の全体にパラメータの値を一様に増加させるのではない。とにかく、図2の偏心パターンは図1の従来のパターンと比較すると、シャッフルされたように見える。
テストマトリクス10の各パラメータの設定を決定した後、基板14上のテストマトリクス10の各セル12は、セル12に特定したパラメータに従って処理される。例えば、所定のセル12が、フォーカスの値が1で、露光の値が3に特定されたフォーカス及び露光のパラメータを持つ場合、そのセル12はそれらの処理設定値を用いてアライナ、ステッパ、もしくは他の露光ツールにより処理される。他の全てのセルにも同様に、全テストマトリクス10が各セル12の設定値に従って処理されるまで、各セルに特定された処理設定値を用いて露光ツールにより処理される。
パラメータの値の偏心度は、様々な基準によって規定することもできるが、本発明の幾つかの実施形態の他の見地では、テストマトリクス10の露光の順序とする。最新の露光ツールでは、生産工程中の露光の順序を、スループットまたは配置精度のために最適化することができる。これはまた、幾つかの実施形態における、偏心テストマトリクス10の露光中のケースでもある。例えば、テストマトリクスのセル12を空間的に近い順に露光したり、或いは位置にかかわらず露光パラメータの順に露光したりするのが有利なこともある。
上述したように、各セル12は、ある実施形態においては、セルの内部に画定された少なくとも1つのテスト構造を有している。実施形態によっては、それぞれのセル12が、全く同じテスト構造を含むものもある。さらに実施形態によっては、様々な異なるテスト構造がそれぞれのセル12の内部に含まれるものもある。上述のパラメータの値に従って、基板14を処理した後には、セル12内部のテスト構造の様々な特性を計測する。例えば、ある実施形態では、テスト構造の所定の寸法のサイズや、フォトレジスト等の特定層の厚さを計測する。他の例では、フォトリソグラフィ以外の処理ステップに対する注入のドーズ量または堆積層の厚さを計測することができる。この情報は各セル12用に記録しておく。
次に、ある実施形態では、入力変数としてのパラメータの値と出力変数としての計測された特性との間の相関を展開する。計測された特性の絶対値に対して相関を展開する代わりに、別の実施形態では、計測された特性の値が、それらの特性に対する意図した値にどれだけ密に一致しているかの相関を展開することができる。このようにして、パラメータが特性に及ぼす影響の数学的モデルを作成する。これを用いて、このように特徴付けられるプロセスに望まれる設定値を決めることができる。
図3には、本発明による方法のフローチャート100を示してある。最初のステップでは、ブロック102内に記載してあるように、特徴付けすべきプロセスを選択する。上述したように、好適な例として用いたプロセスは、ステッパやアライナのような露光ツールを伴うフォトリソグラフィプロセスの間にフォトレジストを露光するプロセスである。しかしながら、イオン注入、エッチング、堆積、アニール等のような他の任意数のプロセスをこの方法で特徴付けることもできる。
次に、ブロック104内に記載してあるように、特徴付けすべきパラメータを選択する。これらのパラメータは、典型的に特徴付けのために選択したプロセスに固有のものである。例えば、上述の記述は、フォトリソグラフィのパラメータである露光とフォーカスの双方に触れている。他のプロセスのパラメータとしては、温度、圧力、ドーパント濃度、電力、バイアス電圧、流量、時間等を挙げることができる。上述の例は2つのパラメータのみについて触れているが、任意数のあらゆるパラメータを特徴付けることができる。
次のステップでは、ブロック106内に記載してあるように、パラメータ値、つまりパラメータを特徴付けるレベルを決定する。上述した例では、パラメータ値は1から6または7までの範囲の値とした。しかしながら、これらの数字は表現上のものであって、例を極度に複雑にしないようにするために単純な値を用いた。実際の実施に当たって、もっと複雑な値の範囲やもっと複雑なステップを採用することになる。ある実験的設計手法に従って、所与のパラメータの3つのレベルだけを試した。他の実験的な設計手法では、一定に増加するか又は一定には増加しない、様々なレベルを試した。
次のステップでは、ブロック108内に記載してあるように、テストマトリクスの偏心度を特定する。このことは、詳しく調べようとするプロセスにどのような交絡因子があろうと、これらの交絡因子をバラバラにするために、セル12をいかに「ごちゃ混ぜに」するかを決定することを意味する。例えば、基板14をプロセス中にチャックにより保持する場合には、チャックが引き起こす基板14の反りの交絡の影響をバラバラにするように偏心度を選択することになることになりうる。基板の温度プロファイルの交絡の影響を低減させるために、別の偏心度を選択することもある。しかしながら、偏心度は既知または未知の様々な交絡因子をバラバラにするために、ランダムまたは疑似ランダムな方法で選択することもある。当面のプロセスにこのステップ108を適用した後は、テストマトリクス10は、図1のテストマトリクス10のように順序付けられるのではなく、図2のテストマトリクスのようになり、「ごちゃ混ぜになった」ように見える。
次に、方法100のブロック110内に記載してあるように、いくつかの種類のテスト構造を選択する必要がある。テスト構造は、1つ以上のマスク又はレチクル上に画定され、基板14上に形成される物理的な構造を画定する。選択された1または複数のテスト構造は、実施形態によっては、特徴付けるパラメータと、テスト構造の計測可能な特性との間の関係を表す。例えば、測定すべき1つの特性が線幅である場合には、本実施形態におけるテスト構造は、ブロック104及び106で選択されるプロセスのパラメータの様々な値により、ある方法で影響を受けた線の寸法を含むことになる。
その後、ブロック112内に記載してあるように、1つ以上の基板14を処理する。上述したように、テストマトリクス10の各セル12は、そのセル12に関連するパラメータの値によって処理される。上述した例を引き継ぐため、フォトリソグラフィプロセスでは、このことは、テストマトリクス10内の各セル12に指定されるような、フォーカスや露光の設定値で、各セル12を露光することを意味する。
いったん基板14を処理したら、ブロック114内に記載してあるように、各セル12内のテスト構造の特性を計測する。ある実施形態では、1つの特性のみを計測し、他の実施形態では、様々な特性を計測する。実施形態によっては、計測すべき特性は、基板14の処理が終わるまでは選択せず、他の実施形態では、特性を基板の処理が終了する前に選択する。実施形態によっては、特性値の実際の変化は様々なパラメータの設定値によっては生じないことを見いだすためだけに1つ以上の特性を計測するのであって、この場合には、パラメータにより従属している様々な特性が選択され計測されている。
最後に、ブロック116内に記載してあるように、特性とパラメータとの間の1つ以上の相関を展開する。ある実施形態では、相関は入力としてのパラメータの値を出力としての特性の値に関連付ける。他の実施形態では、相関は入力としてのパラメータの値を、計測された特性が期待される、又は望まれる特性の値に調和する度合いに関連づける。
相関を展開した後には、その相関を様々なレシピに対してプロセスパラメータを設定するために使用したり、又は現在の処理装置を使って設定または測定することが難しいパラメータまたは特性に対する相関を推定するために使用したりするといったような、多くの付加のステップを実行することができる。
ある実施形態では、前記方法の多数のステップを特定の装置を使用して達成する。例えば、フォトリソグラフィプロセスでは、基板14を露光ツールを使用して処理する。ドーピングプロセスでは、基板14は注入装置を用いて処理する。従って、そのステップは、機械が実施形態によって異なっていても、特定の機械を使用して実行される。加えて、処理する際に、処理機械は基板14を物理的に変形する。もし物理的な変形が起こらなければ、処理後に計測する特性は存在し得ない。
さらに、前記特性は特定の機械を用いて測定する。測定する特性が線幅であると、その機械は光学装置であるか、物理的なプロファイラである。前記特性が屈折率であると、その機器は偏光解析器である。加えて、実施形態によっては、パラメータと特性との間の相関を展開するためにコンピュータ(または処理装置)を使用する。従って、本発明による方法は、一連のメンタルなステップだけで実施することできず、特定の機械の使用を含むことが不可欠である。
ここで一般的に例示した方法を実施することにより、パラメータと興味のある特性との間の相関をとって、基板14の処理中に該基板に固有の交絡の影響を実質上なくす。例えば、テストマトリクス10の偏心度は、基板14の片側から反対側までに、プロセスで固有の問題で所与の特性に段階的な変化をもたらす交絡影響をなくす傾向にある。図1の従来のテストマトリクスを使用すると、そのような段階的な変化は、その次元において増加するパラメータの値の変化と交絡することになる。しかしながら、図2に例示したような本発明による偏心テストマトリクスを使用すると、そのような交絡因子は、パラメータと特性との間で展開される相関から実質上除去される。
特性と興味のあるパラメータとの間の改善された相関の使い方の1つは、製品基板からの計測学データから抽出した特性情報をフォーカス及びドーズ量等のリソグラフィの露光パラメータに転用して、改良された数学モデルの構造にて用いる用い方である。これは、結局、リソグラフィプロセス中の制御を良好にすることになる。
前述した本発明の好適な実施形態の記述は、例示目的のために提示した。網羅的であることや、本発明を開示した正確な形態に限定することを意図したものではない。上記の記述を認識することにより、明白な変更やバリエーションを行うことができる。実施形態は、発明の原理及びその実際の応用を図示する最良のものを提供すべく努力して選択及び記述されており、それによって当業者に、発明を様々な実施形態で、意図する特定の用途に適合する様々な変更を加えて利用できるようにしている。公平に、法的に及び公平に権利を認められる幅に従って解釈されたときに、添付の特許請求の範囲で画定する、そのような変更やバリエーションのすべては本発明の範囲に属する。
前述した本発明の好適な実施形態の記述は、例示目的のために提示した。網羅的であることや、本発明を開示した正確な形態に限定することを意図したものではない。上記の記述を認識することにより、明白な変更やバリエーションを行うことができる。実施形態は、発明の原理及びその実際の応用を図示する最良のものを提供すべく努力して選択及び記述されており、それによって当業者に、発明を様々な実施形態で、意図する特定の用途に適合する様々な変更を加えて利用できるようにしている。公平に、法的に及び公平に権利を認められる幅に従って解釈されたときに、添付の特許請求の範囲で画定する、そのような変更やバリエーションのすべては本発明の範囲に属する。
本発明は、以下の適用例としても実現可能である。
[適用例1]
プロセスを特徴付ける方法であって、該方法は、
特徴付けすべき前記プロセスを選択するステップと、
特徴付けすべき前記プロセスのパラメータを選択するステップと、
テストマトリクスで使用する前記パラメータの値を決定するステップと、
前記テストマトリクスの偏心度を特定するステップと、
基板上のセル内に作成すべきテスト構造を選択するステップと、
前記プロセスを通じて、前記偏心テストマトリクスにより決定されるような、前記パラメータの値を、各セルに用いて前記基板を処理するステップと、
前記セル内の前記テスト構造の特性を計測するステップと、
前記パラメータと前記特性との間の相関を展開するステップと
を含む方法。
[適用例2]
2つのパラメータを選択する、適用例1に記載の方法。
[適用例3]
2つより多くのパラメータを選択する、適用例1に記載の方法。
[適用例4]
前記プロセスはフォトリソグラフィプロセスである、適用例1に記載の方法。
[適用例5]
前記プロセスはフォトリソグラフィプロセスであり、2つのパラメータを選択し、前記2つのパラメータはフォーカス及び露光である、適用例1に記載の方法。
[適用例6]
前記パラメータの2つの値のみを決定する、適用例1に記載の方法。
[適用例7]
前記パラメータの少なくとも3つの値を決定する、適用例1に記載の方法。
[適用例8]
前記偏心度は前記テストマトリクスをランダムな順序で順序付ける、適用例1に記載の方法。
[適用例9]
前記偏心度は前記テストマトリクスを疑似ランダムな順序で順序付ける、適用例1に記載の方法。
[適用例10]
多数のパラメータを選択し、これらパラメータの値のユニークな組み合わせで各セルを処理する、適用例1に記載の方法。
[適用例11]
前記テスト構造は線幅を含む、適用例1に記載の方法。
[適用例12]
1つより多い特性を計測する、適用例1に記載の方法。
[適用例13]
前記特性は線幅を含む、適用例1に記載の方法。
[適用例14]
前記相関は、入力変数としての前記パラメータを、出力変数としての前記特性に相関させる多項式である、適用例1に記載の方法。
[適用例15]
前記パラメータと前記特性との間の前記相関は、前記特性が、該特性の所望値にどれほど近いかを示す、適用例1に記載の方法。
[適用例16]
フォトリソグラフィプロセスを特徴付ける方法であって、該方法は、
テストマトリクスで使用するフォーカス及び露光の値を決定するステップと、
前記テストマトリクスに対して、ランダム及び疑似ランダムな偏心度の1つを特定するステップと、
基板上のセル内に作成すべき線幅を持つテスト構造を選択するステップと、
前記フォトリソグラフィプロセスを通じて、前記偏心テストマトリクスによって決定されるような前記フォーカス及び前記露光の値の組み合わせを前記各セルに用いて前記基板を処理するステップと、
前記セル内の前記テスト構造の前記線幅を計測するステップと、
入力変数としての前記フォーカス及び露光の値を、出力変数としての前記線幅に相関させる多項式を展開するステップと、
を含む方法。
[適用例17]
前記テストマトリクスに、前記フォーカス及び露光以外のパラメータを使用する、適用例16に記載の方法。
[適用例18]
前記各フォーカス及び露光の3つの値のみを決定する、適用例16に記載の方法。
[適用例19]
パラメータと特性との間の相関は、前記特性が、該特性の所望値にどれほど近いかを示す、適用例16に記載の方法。
[適用例20]
前記各セルを、フォーカス及び露光のパラメータの値のユニークな組み合わせで処理する、適用例16に記載の方法。

Claims (20)

  1. プロセスを特徴付ける方法であって、該方法は、
    特徴付けすべき前記プロセスを選択するステップと、
    特徴付けすべき前記プロセスのパラメータを選択するステップと、
    テストマトリクスで使用する前記パラメータの値を決定するステップと、
    前記テストマトリクスの偏心度を特定するステップと、
    基板上のセル内に作成すべきテスト構造を選択するステップと、
    前記プロセスを通じて、前記偏心テストマトリクスにより決定されるような、前記パラメータの値を、各セルに用いて前記基板を処理するステップと、
    前記セル内の前記テスト構造の特性を計測するステップと、
    前記パラメータと前記特性との間の相関を展開するステップと
    を含む方法。
  2. 2つのパラメータを選択する、請求項1に記載の方法。
  3. 2つより多くのパラメータを選択する、請求項1に記載の方法。
  4. 前記プロセスはフォトリソグラフィプロセスである、請求項1に記載の方法。
  5. 前記プロセスはフォトリソグラフィプロセスであり、2つのパラメータを選択し、前記2つのパラメータはフォーカス及び露光である、請求項1に記載の方法。
  6. 前記パラメータの2つの値のみを決定する、請求項1に記載の方法。
  7. 前記パラメータの少なくとも3つの値を決定する、請求項1に記載の方法。
  8. 前記偏心度は前記テストマトリクスをランダムな順序で順序付ける、請求項1に記載の方法。
  9. 前記偏心度は前記テストマトリクスを疑似ランダムな順序で順序付ける、請求項1に記載の方法。
  10. 多数のパラメータを選択し、これらパラメータの値のユニークな組み合わせで各セルを処理する、請求項1に記載の方法。
  11. 前記テスト構造は線幅を含む、請求項1に記載の方法。
  12. 1つより多い特性を計測する、請求項1に記載の方法。
  13. 前記特性は線幅を含む、請求項1に記載の方法。
  14. 前記相関は、入力変数としての前記パラメータを、出力変数としての前記特性に相関させる多項式である、請求項1に記載の方法。
  15. 前記パラメータと前記特性との間の前記相関は、前記特性が、該特性の所望値にどれほど近いかを示す、請求項1に記載の方法。
  16. フォトリソグラフィプロセスを特徴付ける方法であって、該方法は、
    テストマトリクスで使用するフォーカス及び露光の値を決定するステップと、
    前記テストマトリクスに対して、ランダム及び疑似ランダムな偏心度の1つを特定するステップと、
    基板上のセル内に作成すべき線幅を持つテスト構造を選択するステップと、
    前記フォトリソグラフィプロセスを通じて、前記偏心テストマトリクスによって決定されるような前記フォーカス及び前記露光の値の組み合わせを前記各セルに用いて前記基板を処理するステップと、
    前記セル内の前記テスト構造の前記線幅を計測するステップと、
    入力変数としての前記フォーカス及び露光の値を、出力変数としての前記線幅に相関させる多項式を展開するステップと、
    を含む方法。
  17. 前記テストマトリクスに、前記フォーカス及び露光以外のパラメータを使用する、請求項16に記載の方法。
  18. 前記各フォーカス及び露光の3つの値のみを決定する、請求項16に記載の方法。
  19. パラメータと特性との間の相関は、前記特性が、該特性の所望値にどれほど近いかを示す、請求項16に記載の方法。
  20. 前記各セルを、フォーカス及び露光のパラメータの値のユニークな組み合わせで処理する、請求項16に記載の方法。
JP2017115541A 2008-05-21 2017-06-13 ツール及びプロセスの効果を分離する基板マトリクス Pending JP2017201402A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US5489708P 2008-05-21 2008-05-21
US61/054,897 2008-05-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015105955A Division JP2015180953A (ja) 2008-05-21 2015-05-26 ツール及びプロセスの効果を分離する基板マトリクス

Publications (1)

Publication Number Publication Date
JP2017201402A true JP2017201402A (ja) 2017-11-09

Family

ID=41340835

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2011510665A Pending JP2011521475A (ja) 2008-05-21 2009-05-20 ツール及びプロセスの効果を分離する基板マトリクス
JP2015105955A Pending JP2015180953A (ja) 2008-05-21 2015-05-26 ツール及びプロセスの効果を分離する基板マトリクス
JP2017115541A Pending JP2017201402A (ja) 2008-05-21 2017-06-13 ツール及びプロセスの効果を分離する基板マトリクス

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2011510665A Pending JP2011521475A (ja) 2008-05-21 2009-05-20 ツール及びプロセスの効果を分離する基板マトリクス
JP2015105955A Pending JP2015180953A (ja) 2008-05-21 2015-05-26 ツール及びプロセスの効果を分離する基板マトリクス

Country Status (7)

Country Link
US (1) US8142966B2 (ja)
EP (1) EP2286447A2 (ja)
JP (3) JP2011521475A (ja)
KR (1) KR101504504B1 (ja)
CN (1) CN102037550B (ja)
IL (1) IL208576A (ja)
WO (1) WO2009143200A2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9588439B1 (en) * 2010-12-21 2017-03-07 Asml Netherlands B.V. Information matrix creation and calibration test pattern selection based on computational lithography model parameters
CN103782238B (zh) * 2011-08-31 2016-08-17 Asml荷兰有限公司 确定聚焦位置修正的方法、光刻处理元和器件制造方法
JP6122290B2 (ja) 2011-12-22 2017-04-26 三星電子株式会社Samsung Electronics Co.,Ltd. 再配線層を有する半導体パッケージ
US9875946B2 (en) 2013-04-19 2018-01-23 Kla-Tencor Corporation On-device metrology
KR101900340B1 (ko) 2013-10-02 2018-09-20 에이에스엠엘 네델란즈 비.브이. 산업 공정과 관련된 진단 정보를 얻는 방법 및 장치
US9490182B2 (en) 2013-12-23 2016-11-08 Kla-Tencor Corporation Measurement of multiple patterning parameters
US11170072B2 (en) 2015-04-10 2021-11-09 ASML Netherands B.V. Method and apparatus for inspection and metrology
US10504759B2 (en) 2016-04-04 2019-12-10 Kla-Tencor Corporation Semiconductor metrology with information from multiple processing steps
US9940705B2 (en) * 2016-05-04 2018-04-10 Kla-Tencor Corporation System, method and computer program product for detecting defects in a fabricated target component using consistent modulation for the target and reference components
JP6924261B2 (ja) 2016-10-20 2021-08-25 ケーエルエー コーポレイション パターニングされたウェハの特性評価のためのハイブリッド計量
JP6779173B2 (ja) * 2017-05-18 2020-11-04 株式会社荏原製作所 基板処理装置、プログラムを記録した記録媒体
KR20230153509A (ko) * 2018-12-31 2023-11-06 에이에스엠엘 네델란즈 비.브이. 프로세스 제어를 위한 인-다이 계측 방법 및 시스템

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03265121A (ja) * 1990-03-15 1991-11-26 Fujitsu Ltd 半導体装置の製造方法
JPH04282820A (ja) * 1991-03-11 1992-10-07 Nippon Telegr & Teleph Corp <Ntt> パタン形成方法
JP2003173948A (ja) * 2001-07-19 2003-06-20 Hitachi Ltd 半導体デバイスの製造工程監視方法及びそのシステム
JP2003249542A (ja) * 2001-12-20 2003-09-05 Nikon Corp 基板保持装置、露光装置及びデバイス製造方法
JP2004072000A (ja) * 2002-08-09 2004-03-04 Matsushita Electric Ind Co Ltd 加熱装置
JP2005064514A (ja) * 2003-08-12 2005-03-10 Asml Netherlands Bv リソグラフィ装置および装置調整方法
JP2005228978A (ja) * 2004-02-13 2005-08-25 Canon Inc 露光装置及び半導体デバイスの製造方法
JP2005326581A (ja) * 2004-05-13 2005-11-24 Shin Etsu Chem Co Ltd レジストパターン寸法の面内分布の評価方法、フォトマスクブランクの製造方法、フォトマスクブランク、及びレジストパターン形成工程の管理方法
JP2006157014A (ja) * 2004-11-29 2006-06-15 Asml Netherlands Bv オーバレイを減少させるための基板テーブルまたはマスクテーブルの表面平坦度情報の使用
JP2007523488A (ja) * 2004-02-23 2007-08-16 エーエスエムエル ネザーランズ ビー.ブイ. 光波散乱測定データに基づいてプロセスパラメータ値を決定する方法
JP2007528114A (ja) * 2003-04-29 2007-10-04 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ウェハ上のリソグラフィ効果を特性化するシステム及び方法
JP2008010862A (ja) * 2006-06-19 2008-01-17 Asml Netherlands Bv 較正方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3109631B2 (ja) * 1992-12-14 2000-11-20 沖電気工業株式会社 ホトリソグラフィーのパターン検証方法
EP1205806A1 (en) * 2000-11-09 2002-05-15 Semiconductor300 GmbH &amp; Co KG Method for exposing a semiconductor wafer
US6625497B2 (en) * 2000-11-20 2003-09-23 Applied Materials Inc. Semiconductor processing module with integrated feedback/feed forward metrology
US6915177B2 (en) * 2002-09-30 2005-07-05 Advanced Micro Devices, Inc. Comprehensive integrated lithographic process control system based on product design and yield feedback system
US7960078B2 (en) * 2004-11-16 2011-06-14 Tokyo Electron Limited Exposure condition setting method, substrate processing device, and computer program
KR20060055863A (ko) 2004-11-19 2006-05-24 삼성전자주식회사 반도체 집적회로 칩의 구리 패드 구조와 형성 방법 및이를 이용한 적층 패키지
US7381634B2 (en) 2005-04-13 2008-06-03 Stats Chippac Ltd. Integrated circuit system for bonding
EP1920369A2 (en) 2005-08-08 2008-05-14 Brion Technologies, Inc. System and method for creating a focus-exposure model of a lithography process
US7566650B2 (en) 2005-09-23 2009-07-28 Stats Chippac Ltd. Integrated circuit solder bumping system
US7916284B2 (en) * 2006-07-18 2011-03-29 Asml Netherlands B.V. Inspection method and apparatus, lithographic apparatus, lithographic processing cell and device manufacturing method
DE102006034679A1 (de) 2006-07-24 2008-01-31 Infineon Technologies Ag Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03265121A (ja) * 1990-03-15 1991-11-26 Fujitsu Ltd 半導体装置の製造方法
JPH04282820A (ja) * 1991-03-11 1992-10-07 Nippon Telegr & Teleph Corp <Ntt> パタン形成方法
JP2003173948A (ja) * 2001-07-19 2003-06-20 Hitachi Ltd 半導体デバイスの製造工程監視方法及びそのシステム
JP2003249542A (ja) * 2001-12-20 2003-09-05 Nikon Corp 基板保持装置、露光装置及びデバイス製造方法
JP2004072000A (ja) * 2002-08-09 2004-03-04 Matsushita Electric Ind Co Ltd 加熱装置
JP2007528114A (ja) * 2003-04-29 2007-10-04 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ウェハ上のリソグラフィ効果を特性化するシステム及び方法
JP2005064514A (ja) * 2003-08-12 2005-03-10 Asml Netherlands Bv リソグラフィ装置および装置調整方法
JP2005228978A (ja) * 2004-02-13 2005-08-25 Canon Inc 露光装置及び半導体デバイスの製造方法
JP2007523488A (ja) * 2004-02-23 2007-08-16 エーエスエムエル ネザーランズ ビー.ブイ. 光波散乱測定データに基づいてプロセスパラメータ値を決定する方法
JP2005326581A (ja) * 2004-05-13 2005-11-24 Shin Etsu Chem Co Ltd レジストパターン寸法の面内分布の評価方法、フォトマスクブランクの製造方法、フォトマスクブランク、及びレジストパターン形成工程の管理方法
JP2006157014A (ja) * 2004-11-29 2006-06-15 Asml Netherlands Bv オーバレイを減少させるための基板テーブルまたはマスクテーブルの表面平坦度情報の使用
JP2008010862A (ja) * 2006-06-19 2008-01-17 Asml Netherlands Bv 較正方法

Also Published As

Publication number Publication date
WO2009143200A2 (en) 2009-11-26
US20110051116A1 (en) 2011-03-03
EP2286447A2 (en) 2011-02-23
JP2015180953A (ja) 2015-10-15
JP2011521475A (ja) 2011-07-21
CN102037550B (zh) 2012-08-15
KR20110010804A (ko) 2011-02-07
WO2009143200A3 (en) 2010-03-04
IL208576A0 (en) 2010-12-30
US8142966B2 (en) 2012-03-27
CN102037550A (zh) 2011-04-27
KR101504504B1 (ko) 2015-03-20
IL208576A (en) 2014-12-31

Similar Documents

Publication Publication Date Title
JP2017201402A (ja) ツール及びプロセスの効果を分離する基板マトリクス
JP5162778B2 (ja) プロセスパラメータを分散に関連づける分散関数を用いた構造のプロファイルパラメータの決定
US8793638B2 (en) Method of optimizing design for manufacturing (DFM)
US20090144691A1 (en) Enhanced Process Yield Using a Hot-Spot Library
CN101432658B (zh) 半导体处理中控制形成在晶片上的结构的临界尺寸的方法和***
TW201921167A (zh) 判定圖案化製程之校正之方法、元件製造方法、用於微影裝置之控制系統及微影裝置
TWI786474B (zh) 最佳化微影製程之方法及裝置
TW201740236A (zh) 用於評估半導體製程的方法和裝置
US6784001B2 (en) Automated variation of stepper exposure dose based upon across wafer variations in device characteristics, and system for accomplishing same
TWI657486B (zh) 器件製造方法
CN114077166B (zh) 获得光刻工艺关键尺寸摇摆曲线的方法
TWI764562B (zh) 多步驟製程檢測方法
KR102094019B1 (ko) 반도체 웨이퍼 처리 분석 방법 및 장치
KR100780776B1 (ko) 다중 노광 방법
US20080073570A1 (en) Method of repeatedly using a control wafer to monitor treatments
Hao et al. New methodologies: Development of focus monitoring on product
JP2003059787A (ja) シミュレーション方法および回路パターンの形成方法
KR100818432B1 (ko) 반도체 소자 제조공정에서 di 선폭과 fi 선폭을조절하는 방법
Shu et al. Strategy of DoseMapper (DoMa) Application and Monitor for Critical Dimension Uniformity (CDU) Control in Sub-45nm Gate Process
KR20080108788A (ko) 노광마스크 및 반도체 소자의 두께 측정 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170703

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180626

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190927

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20190927

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20191007

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20191008

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20191101

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20191112

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200310

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200414

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20200526

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20200707

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20200707