JP2017199002A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2017199002A
JP2017199002A JP2017107488A JP2017107488A JP2017199002A JP 2017199002 A JP2017199002 A JP 2017199002A JP 2017107488 A JP2017107488 A JP 2017107488A JP 2017107488 A JP2017107488 A JP 2017107488A JP 2017199002 A JP2017199002 A JP 2017199002A
Authority
JP
Japan
Prior art keywords
layer
substrate
electrode
film
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2017107488A
Other languages
English (en)
Inventor
平形　吉晴
Yoshiharu Hirakata
吉晴 平形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017199002A publication Critical patent/JP2017199002A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1643—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being associated to a digitizer, e.g. laptops that can be used as penpads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1684—Constructional details or arrangements related to integrated I/O peripherals not covered by groups G06F1/1635 - G06F1/1675
    • G06F1/169—Constructional details or arrangements related to integrated I/O peripherals not covered by groups G06F1/1635 - G06F1/1675 the I/O peripheral being an integrated pointing device, e.g. trackball in the palm rest area, mini-joystick integrated between keyboard keys, touch pads or touch stripes
    • G06F1/1692—Constructional details or arrangements related to integrated I/O peripherals not covered by groups G06F1/1635 - G06F1/1675 the I/O peripheral being an integrated pointing device, e.g. trackball in the palm rest area, mini-joystick integrated between keyboard keys, touch pads or touch stripes the I/O peripheral being a secondary touch screen used as control interface, e.g. virtual buttons or sliders
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Multimedia (AREA)
  • Electroluminescent Light Sources (AREA)
  • Position Input By Displaying (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】タッチセンサを備え薄型化された表示装置、または、信頼性の高い表示装置を提供する。
【解決手段】表示装置は、第２の基板１０２と、第２の基板上のトランジスタ２３３，２３４と、トランジスタ上の発光素子２２０と、発光素子上の第１の基板１０１と、第１の基板上の積層体と、を有し、積層体は、第１の基板上に接着層１５５を介して貼り付けられており、積層体は、接着層上に接する金属酸化物層と、金属酸化物層上のセンサ層とを有し、トランジスタと発光素子とは、画素部２１１として機能する。
【選択図】図８

Description

本発明は、タッチセンサを備える表示装置に関する。
近年、携帯電話、スマートフォン、パーソナルコンピュータ、タブレット端末、携帯型
ゲーム機器、携帯型音楽プレーヤなど、表示装置を備える様々な電子機器の普及が進んで
いる。このような電子機器のインターフェースとして、画像表示のための表示部に重ねて
タッチセンサを設けることにより、より直感的な操作が可能な電子機器が実現されている
。
表示部には、代表的には液晶表示装置、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃ
ｅｎｃｅ）素子を備える表示装置、電気泳動方式などにより表示を行う電子ペーパなどが
適用される。
また、タッチセンサとしては、代表的には抵抗膜方式、静電容量方式があり、そのほか
にも表面弾性波方式、赤外線方式など様々な方式が知られている。
また、近年では電子機器の軽量化や設計の自由度を向上させるため、タッチセンサを備
える表示装置の薄型化が検討されている。例えば特許文献１には、観察側の基板と、その
外面に配置された偏光板との間に、該偏光板をタッチ面とした静電容量型タッチパネルの
導電膜を備え、該偏光板の外面をタッチ面とする構成が記載されている。
特開２００８−９７５０号公報
表示素子を挟持する一対の基板のうち、一方の基板と偏光板の間にタッチセンサの電極
を配置する構成は、表示装置の薄型化に有効である。しかしながら、特許文献１に記載さ
れたような従来の方法では、以下のような問題があった。
まず、特許文献１の図２等には、偏光板の一面にタッチセンサの電極（文献中の静電容
量型タッチパネル用導電膜に相当）を形成した構成が示されている。しかし、一般に偏光
板は耐熱性が低いこと、また導電膜の成膜工程やエッチング工程に対する耐性が不十分で
あることなどにより、偏光板上に直接電極のパターンを形成することは困難である。さら
に、タッチセンサの電極とＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ
）等を電気的に接続する際の圧着工程にかかる熱等に対する耐性も不十分であるため、Ｆ
ＰＣ等を接続することが困難である。したがって、偏光板の一面にタッチセンサの電極を
設けることは極めて困難である。
また、特許文献１の図５等には、一方の面にカラーフィルタが設けられた基板の他方の
面に、タッチセンサの電極を設けた構成が記載されている。しかしながら、このように基
板の両面にカラーフィルタまたはタッチセンサの電極をそれぞれ形成する場合、例えばカ
ラーフィルタが設けられた基板の裏面に電極のパターンを形成する際に、装置のステージ
などの部材がカラーフィルタの形成面に接触し、カラーフィルタが破壊されてしまう問題
がある。また、タッチセンサの電極を先に形成した場合でも同様に、該電極のパターンが
破壊されてしまう。
このように、一方の面にカラーフィルタ等の構造物が設けられた基板の他方の面に、タ
ッチセンサの電極を形成することは、従来の方法では困難であった。基板の一方の面に設
ける構造物として、カラーフィルタの他に液晶表示素子の一方の電極や配向膜などを設け
る場合であっても、同様の問題が生じる。
したがって本発明の一態様は、タッチセンサを備え薄型化された表示装置を提供するこ
とを課題の一とする。または、信頼性の高い表示装置を提供することを課題の一とする。
上記課題を解決するため、本発明の一態様として、タッチセンサの電極を含むセンサ層
を、表示装置を構成する基板とは異なる支持基板上に、あらかじめ剥離可能に形成し、セ
ンサ層を支持基板から剥離し、剥離したセンサ層を一方の面に構造物が設けられた基板の
他方の面に設けることに想到した。
すなわち、本発明の一態様は、支持基板上に、剥離層と、被剥離層と、センサ層と、を
順に積層して形成する工程と、支持基板から、被剥離層とセンサ層を含む積層体を剥離す
る工程と、第１の面上に構造物が設けられた第１の基板の第１の面とは反対側の第２の面
上に、積層体を第１の接着層を介して設ける工程と、を有する、表示装置の作製方法であ
る。
このような方法によれば、例えばタッチセンサの電極を含むセンサ層の形成の際に構造
物を破壊してしまうなどの不具合を生じることなく、基板の構造物が設けられた面とは反
対側の面にタッチセンサを高い歩留まり形成することができる。したがって、タッチセン
サを備え、且つ薄型化された表示装置を高い歩留まり作製することができる。
ここで、基板に設けられる上記構造物の例としては、例えばカラーフィルタ、ブラック
マトリクス、スペーサ等が挙げられる。このほか、例えば液晶表示装置の場合には液晶素
子の一方の電極、オーバーコート、配向膜などが挙げられる。また有機ＥＬ素子が適用さ
れた表示装置の場合には、素子の一方の電極と電気的に接続する補助配線などが挙げられ
る。
また、上記表示装置の作製方法において、表示素子が設けられた第２の基板と、第１の
基板とを、表示素子と構造物とが対向するように貼り合わせる工程と、をさらに有し、第
１の基板と第２の基板とを貼り合わせた後に、積層体を第１の基板の第２の面上に設ける
ことが好ましい。
このような方法によれば、タッチセンサの電極を含むセンサ層を貼り付ける際、構造物
は表示素子が設けられる第２の基板により保護されているため、より高い歩留まりで表示
装置を作製することができる。
また、タッチセンサを備えない従来の表示装置において、その作製後にセンサ層の貼り
付けを行うことにより、タッチセンサの機能を後から付加することもできる。
また、上記いずれかの表示装置の作製方法において、第１の基板の第２の面上に積層体
を設けた後に、センサ層上に第２の接着層を介して偏光板を設ける工程と、をさらに有す
ることが好ましい。
このような方法によれば、タッチセンサを備える表示装置に偏光板を一体に設けること
ができるため、より薄型化された表示装置を実現できる。当該偏光板はタッチ面として用
いることもできる。
また有機ＥＬ素子が適用された表示装置においては、当該偏光板として円偏光板を用い
ることにより、表面反射を抑制し、視認性の優れた表示装置とすることができる。
また、上記いずれかの表示装置の作製方法において、第１の基板の第２の面上に積層体
を設けた後に、センサ層と電気的に接続するＦＰＣを圧着する工程と、をさらに有するこ
とが好ましい。
このような方法によれば、センサ層と電気的に接続するＦＰＣを圧着する際に、偏光板
と比較して耐熱性や機械的強度に優れた第１の基板を支持体として用いることができ、圧
着時の不具合が抑制され、信頼性の高い表示装置を実現できる。
また、本発明の一態様は、対向して設けられた第１の基板と、第２の基板とを有し、第
１の基板の第２の基板と対向する第１の面上に構造物が設けられ、第１の基板の第１の面
とは反対側の第２の面上に第１の接着層とセンサ層と、が積層して設けられ、第２の基板
の第１の基板と対向する面上に表示素子が設けられた、表示装置である。
上記本発明の一態様の表示装置の作製方法によれば、このように厚さが低減されたタッ
チセンサを備える表示装置を実現できる。
また、上記表示装置において、センサ層上に、第２の接着層を介して偏光板が設けられ
ていることが好ましい。
このような構成とすることで、偏光板の一面をタッチ面として用いることもできるため
極めて薄い表示装置を実現できる。
また、上記表示装置における表示素子は、一対の電極と、当該一対の電極がつくる電界
中に液晶を備えることが好ましい。
または、上記表示装置における表示素子は、一対の電極と、当該一対の電極に挟持され
た発光性の有機化合物を含む層を備えることが好ましい。
このように、本発明の一態様の表示装置は液晶素子を備える液晶表示装置、有機ＥＬ素
子を備える表示装置等、様々な表示装置に適用できる。このほか、電気泳動方式などによ
り表示を行う電子ペーパにも適用できる。
なお、本明細書中において、表示装置にコネクタ、例えばＦＰＣもしくはＴＣＰ（Ｔａ
ｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＣＰの先にプ
リント配線板が設けられたモジュール、または発光素子が形成された基板にＣＯＧ（Ｃｈ
ｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全
て表示装置に含むものとする。
本発明によれば、タッチセンサを備え薄型化された表示装置を提供できる。また、信頼
性の高い表示装置を提供できる。
本発明の一態様の、表示装置の作製方法例を説明する図。 本発明の一態様の、表示装置の作製方法例を説明する図。 本発明の一態様の、表示装置の作製方法例を説明する図。 本発明の一態様の、表示装置の作製方法例を説明する図。 本発明の一態様の、表示装置の構成例を説明する図。 本発明の一態様の、表示装置の構成例を説明する図。 本発明の一態様の、表示装置の構成例を説明する図。 本発明の一態様の、表示装置の構成例を説明する図。 本発明の一態様の、表示装置が適用された電子機器を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定
されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更
し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態
の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成におい
て、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い
、その繰り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、厚さ、または領域は、明瞭
化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
（実施の形態１）
本実施の形態では、本発明の一態様の表示装置の作製方法について、図面を参照して説
明する。本実施の形態では、タッチセンサを備える液晶表示装置の作製方法例について説
明する。
まず、支持基板１６１上にセンサ層１０３を形成し、センサ層１０３を支持基板１６１
から剥離する。ここまでの工程について、図１を用いて説明する。なおここでは、センサ
層１０３に投影型静電容量方式のタッチセンサを適用する場合について説明する。
まず、支持基板１６１を準備する。支持基板１６１には比較的平坦な表面を有する基板
を用いる。支持基板１６１としては、ガラス基板または樹脂基板のほか、金属基板、セラ
ミック基板などの非透光性の基板を用いることもできる。
続いて、支持基板１６１上に、剥離層１６２と被剥離層１６３を積層して形成する（図
１（Ａ））。ここで、剥離層１６２と被剥離層１６３には、これらの界面で剥離可能な組
み合わせの材料を用いる。
例えば、剥離層１６２としてタングステンなどの金属を用い、被剥離層１６３として酸
化シリコンなどの酸化物を用いる。このとき、金属の表面が酸化物との接触により酸化さ
れ、該金属の酸化物（例えば酸化タングステン）が形成される。なお、被剥離層１６３を
形成した後に熱処理を施し、酸化反応を促進させてもよい。ここで、剥離層１６２を物理
的に剥離する外力を加えることにより、剥離層１６２と被剥離層１６３との界面で剥離が
生じる。
このほか、剥離層１６２として金属を、被剥離層１６３としてポリイミドなどの樹脂を
用いて、両者の密着性の大きさを制御することで剥離可能な構成としてもよい。また、極
めて平坦性の高い面を有する剥離層１６２及び被剥離層１６３を用い、これらの平坦面を
密着させることで接合した構成を用いてもよい。
なお、支持基板１６１の表面を剥離層１６２として用い、支持基板１６１上に接して被
剥離層１６３を形成してもよい。例えば、支持基板１６１として金属基板を用い、被剥離
層として樹脂を用いることもできる。また例えば、比較的厚いガラス基板を支持基板１６
１として用い、比較的薄いガラス基板を被剥離層１６３として用い、これらの平坦面を密
着させることで接合したものを用いることもできる。
続いて被剥離層１６３上に、透光性を有する電極１１１及び電極１１２を形成する。ま
ず、導電膜をスパッタリング法などの方法で成膜した後、フォトリソグラフィ法等のパタ
ーニング技術により、不要な部分を除去することで形成すればよい。
透光性を有する導電性材料としては、酸化インジウム、インジウムスズ酸化物、インジ
ウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を用いるこ
とができる。
続いて、電極１１１又は電極１１２と電気的に接続する配線１５８を形成する。配線１
５８の一部は、後に説明するＦＰＣと電気的に接続する外部接続電極として機能する。配
線１５８としては、例えばアルミニウム、金、白金、銀、ニッケル、チタン、タングステ
ン、クロム、モリブデン、鉄、コバルト、銅、又はパラジウム等の金属材料や、該金属材
料を含む合金材料を用いることができる。
続いて、電極１１１及び電極１１２を覆う透光性を有する絶縁層１５１を形成する。絶
縁層１５１に用いる材料としては、例えばアクリル、エポキシなどの樹脂、シロキサン結
合を有する樹脂の他、酸化シリコン、酸窒化シリコン、酸化アルミニウムなどの無機絶縁
材料を用いることもできる。
続いて、絶縁層１５１に電極１１１に達する開口部を形成した後、絶縁層１５１上に電
極１１１と電気的に接続する配線１５２を形成する。配線１５２は、電極１１１及び電極
１１２と同様の透光性の導電性材料を用いると、表示装置の開口率が高まるため好ましい
。また、配線１５２に電極１１１及び電極１１２と同一の材料を用いてもよいが、これよ
りも導電性の高い材料を用いることが好ましい。
また上記開口部の形成時に、同時に絶縁層１５１に配線１５８に達する開口部を形成す
る。また配線１５２の形成時に、配線１５８上の開口部と重なる領域に導電膜を形成して
もよく、こうすることで配線１５２の形成工程で配線１５８の露出した一部が消失するこ
とを抑制できる。
電極１１２は一方向（紙面に垂直な方向）に延在したストライプ状に複数設ける。また
、１本の電極１１２を挟むように一対の電極１１１が設けられる。また、一対の電極１１
１を電気的に接続する配線１５２が電極１１２と交差するように設けられる。ここで、一
本の電極１１２と、配線１５２によって電気的に接続する複数の電極１１１は、必ずしも
直交して設ける必要はなく、これらの成す角が９０度未満であってもよい。
また、絶縁層１５１、配線１５２を覆う絶縁層を形成してもよい。当該絶縁層は保護層
として機能させることができる。なお当該絶縁層を設ける場合には、配線１５８に達する
開口部を設け、配線１５８の一部を露出させておくことが好ましい。
以上の工程で被剥離層１６３上にセンサ層１０３を形成することができる。センサ層１
０３は、電極１１１、電極１１２、絶縁層１５１、配線１５２、及び配線１５８を含む。
この段階における断面概略図が、図１（Ｂ）に相当する。
続いて、センサ層１０３上に支持材料１５９を形成する（図１（Ｃ））。支持材料１５
９によりセンサ層１０３及び被剥離層１６３の積層体を剥離層１６２から容易に剥離する
と共に、剥離の際にセンサ層１０３及び被剥離層１６３にかかる応力を緩和することがで
きる。支持材料１５９としては例えば、溶媒中に浸すことにより溶解し、除去できる材料
を用いることが好ましい。このような材料として、例えば水に浸すことにより溶解し、除
去することのできる水溶性接着剤などがある。また、支持材料１５９として上述した除去
可能な材料と、可撓性フィルムの積層体を用いてもよい。
続いて、剥離層１６２と被剥離層１６３の界面で剥離を生じさせ、支持基板１６１と、
センサ層１０３および被剥離層１６３の積層体とを剥離する（図１（Ｄ））。
剥離の方法としては、例えば支持基板１６１を吸着ステージ等で固定し、剥離層１６２
と被剥離層１６３の界面に剥離の起点を形成する。例えば、これらの境界に刃物などの鋭
利な形状の器具を差し込むことで、剥離の起点としてもよい。また、表面張力の低い液体
（例えばアルコールや水など）を被剥離層１６３の端部に滴下し、毛細管現象を利用して
該液体を剥離層１６２と被剥離層１６３の界面に浸透させることにより、剥離の起点を形
成してもよい。
次いで、剥離の起点から密着面に対して略垂直方向に、緩やかに物理的な力を加えるこ
とにより、センサ層１０３及び被剥離層１６３を破損することなく容易に剥離することが
できる。このとき、例えば支持材料１５９にテープ等を貼り付け、当該テープを上方向に
引っ張ることで剥離を行ってもよいし、鉤状の部材を支持材料１５９の端部に引っかけて
剥離を行ってもよい。また、真空吸着が可能な部材を支持材料１５９の裏面に貼り付け、
剥離を行ってもよい。
また、剥離を行う際に静電気が生じ、センサ層１０３や被剥離層１６３が帯電してしま
う場合がある。これらが帯電すると、センサ層１０３内の回路や素子が静電気放電（ＥＳ
Ｄ：Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）により破壊してしまう恐れが
ある。これを抑制するため、剥離の起点に導電性を有する液体（例えばイオン性液体や、
炭酸水などのイオンを含む水など）を滴下し、剥離界面に常に当該液体が接している状態
で剥離を行うことが好ましい。または、イオナイザなどを用いてＥＳＤの発生を抑制しな
がら剥離を行ってもよい。
続いて、第１の基板１０１の一方の面（第１の面）上に、カラーフィルタ層１０５を形
成する（図２（Ａ））。
第１の基板１０１としては、絶縁表面を有し、可視光に対して透光性を有する材料を用
いる。第１の基板１０１の材料としては、ガラス材料または樹脂材料などを用いることが
できる。また、表示装置を湾曲して用いる場合には、第１の基板１０１に可撓性を有する
樹脂材料、または可撓性を有する程度に薄いガラス材料、またはこれらの複合材料もしく
は積層材料を用いる。
カラーフィルタ層１０５は、後に形成される液晶素子と重なるカラーフィルタを有する
。ここで例えばカラーフィルタ層１０５に、Ｒ（赤色）、Ｇ（緑色）、Ｂ（青色）の３色
のカラーフィルタを設ける構成とすると、フルカラーの表示装置とすることができる。カ
ラーフィルタ層１０５には、カラーフィルタの他にブラックマトリクス、オーバーコート
等を含んでいてもよい。
カラーフィルタ層１０５は、例えば顔料を含む感光性の材料を用い、フォトリソグラフ
ィ法により形成することができる。また、カラーフィルタ層１０５として、異なる色のカ
ラーフィルタの間にブラックマトリクスを設けてもよい。また、カラーフィルタやブラッ
クマトリクスを覆うオーバーコートを設けることが好ましい。
なお、用いる液晶素子の構成に応じて、カラーフィルタ層１０５上に液晶素子の一方の
電極を形成してもよい。なお該電極は、後に形成される液晶素子の一部となる。また該電
極上に配向膜を形成してもよい。
なお、カラーフィルタ層１０５を形成する前に、第１の基板１０１の第１の面を保護す
るための絶縁層を、あらかじめ第１の基板１０１の第１の面上に形成しておいてもよい。
続いて、第２の基板１０２の一方の面上に、ＴＦＴ層１０７を形成する（図２（Ｂ））
。
第２の基板１０２としては、第１の基板１０１と同様の材料を用いることができる。
ＴＦＴ層１０７は、少なくともトランジスタを含む。ＴＦＴ層１０７にはトランジスタ
の他に容量素子を有していてもよい。また、ＴＦＴ層１０７は駆動回路（ゲート駆動回路
、ソース駆動回路）などを含んでいてもよい。さらにＴＦＴ層１０７は配線や電極を含ん
でいてもよい。
ＴＦＴ層１０７は、様々な作製方法により作製することができる。例えば、液晶素子が
適用されたアクティブマトリクス型の表示装置とする場合には、第１の基板１０１上にト
ランジスタを構成するゲート電極（及び配線）、ゲート絶縁層、半導体層、ソース電極及
びドレイン電極（及び配線）を形成する。また、その上層に液晶素子の電極をトランジス
タと電気的に接続するように形成する。なお該電極は、後に形成される液晶素子の一部と
なる。また、該電極上に液晶の配向を制御するための配向膜を形成してもよい。
以上の工程により、カラーフィルタ層１０５が設けられた第１の基板１０１と、ＴＦＴ
層１０７が設けられた第２の基板１０２と、支持基板１６１から剥離したセンサ層１０３
及び被剥離層１６３の積層体を、それぞれ作製できる。なお、これらの作製の順序は問わ
れず、いずれを先に作製してもよいし、２以上を並行して作製することもできる。
続いて、第１の基板１０１と第２の基板１０２との間に液晶１２１を挟持した状態で、
封止材１５６により封止する（図２（Ｃ））。この工程により、ＴＦＴ層１０７やカラー
フィルタ層１０５の形成時に同時に形成された一対の電極と、液晶１２１とを含む液晶素
子が形成される。
液晶を形成する方法として、ディスペンサ法（滴下法）や、第１の基板１０１と第２の
基板１０２を貼り合わせた後に毛細管現象を用いて液晶を注入する注入法などを用いるこ
とができる。
封止材１５６としては、熱硬化樹脂や紫外線硬化樹脂を用いることができる。例えば、
アクリル、ウレタン、エポキシ、またはシロキサン結合を有する樹脂などの樹脂を用いる
ことができる。また封止材１５６を、低融点ガラスを含むガラスフリットを用いて形成し
てもよい。
続いて、第１の基板１０１のカラーフィルタ層１０５が設けられた面（第１の面）とは
反対側の面（第２の面）上に、センサ層１０３及び被剥離層１６３の積層体を、接着層１
５５を介して貼り付けた後、支持材料１５９を除去する（図２（Ｄ））。
接着層１５５としては、透光性を有し、被剥離層１６３の表面と被接着面を固着するこ
とができればよく、熱硬化樹脂や紫外線硬化樹脂を用いることができる。例えば、アクリ
ル、ウレタン、エポキシ、またはシロキサン結合を有する樹脂などの樹脂を用いることが
できる。
支持材料１５９の除去は、支持材料１５９を溶媒等に浸すことにより容易に除去するこ
とができる。このとき、封止材１５６や接着層１５５などが該溶媒に接触する場合がある
ため、これらの材料として、支持材料１５９の除去に用いる溶媒に対して耐性のある材料
を用いることが好ましい。
このように、センサ層１０３及び被剥離層１６３の積層体を第１の基板１０１に貼り付
ける工程を、第１の基板１０１と第２の基板１０２とを貼り合わせた後に行うことにより
、該積層体の貼り付け時に第２の基板１０２の裏面を平坦なステージ等に配置した状態で
行うことができるため、安定して貼り付けができ、センサ層１０３の位置合わせの精度を
向上させることができる。
なお、図２（Ｄ）に示すように、センサ層１０３の配線１５８の露出した領域、すなわ
ち後にＦＰＣが接続される領域と重なる第１の基板１０１の一部は、第２の基板１０２の
端部よりも外側に突出して設けることが好ましい。
続いて、センサ層１０３上に接着層１５３を介して偏光板１５４を貼り付ける（図３（
Ａ））。このとき、接着層１５３及び偏光板１５４は、配線１５８の露出した領域を覆わ
ないように設ける。
接着層１５３としては、接着層１５５等と同様の材料を用いることができる。
偏光板１５４としては、例えば、自然光や円偏光から直線偏光を作り出すことができる
ような材料を用いる。例えば、二色性の物質を一定方向にそろえて配置することで、光学
的な異方性を持たせたものを用いることができる。例えば、ヨウ素系の化合物などをポリ
ビニルアルコールなどのフィルムに吸着させ、これを一方向に延伸することで作製するこ
とができる。なお、二色性の物質としては、ヨウ素系の化合物のほか、染料系の化合物な
どが用いられる。
偏光板１５４は、膜状、またはフィルム状、シート状、もしくは板状の材料を用いる。
また、偏光板１５４のセンサ層１０３と対向しない側の面を、タッチセンサのタッチ面
として用いる場合には、当該面に無機材料や有機材料からなるハードコートを施すことが
好ましい。
続いて、センサ層１０３の配線１５８の露出した領域にＦＰＣ２１５を接続層２０８を
挟んだ状態で圧着し、ＦＰＣ２１５と配線１５８とを電気的に接続する。
接続層２０８としては、例えば異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ
Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒ
ｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
なお、圧着工程の際に、図３（Ｂ）に示すように圧着部と重なる領域で、支持部材１４
９によって第１の基板１０１の裏面を支持した状態で圧着を行うことが好ましい。このよ
うに圧着を行うことで、第１の基板１０１の破損を抑制することができる。
ここで、図４に示すように、第１の基板１０１と第２の基板１０２の、ＦＰＣ２１５が
設けられる側のそれぞれの端部が略一致するようにし、ＦＰＣ２１５の圧着部の下側に封
止材１５６が設ける構成とすれば、上記支持部材１４９を用いることなく圧着を行うこと
ができる。
以上の工程により、タッチセンサを備える表示装置１００を作製することができる（図
３（Ｃ））。
なお、本実施の形態ではセンサ層１０３として投影型静電容量方式のタッチセンサを適
用する例を示したが、センサ層１０３としてはこれに限られず、偏光板１５４よりも外側
から指等の導電性の検知対象が近接する、または触れることを検知するタッチセンサとし
て機能するセンサを適用することができる。センサ層１０３に設けられるタッチセンサと
して、静電容量方式のタッチセンサが好ましい。静電容量方式のタッチセンサとしては、
表面型静電容量方式、投影型静電容量方式等があり、投影型静電容量方式としては、主に
駆動方式の違いから自己容量方式、相互容量方式などがある。相互容量方式を用いると同
時に多点を検出すること（多点検出、マルチタッチともいう）が可能となるため好ましい
。
また、本実施の形態では、センサ層１０３及び被剥離層１６３の積層体を第１の基板１
０１に貼り付ける工程を、第１の基板１０１と第２の基板１０２とを貼り合わせた後に行
ったが、カラーフィルタ等の構造物を形成した直後に行うこともできる。その際、積層体
の貼り付け時に第１の基板１０１を支持するステージとして、カラーフィルタ等の構造物
と接しないように凹部が設けられたステージを用いることで、カラーフィルタ等の構造物
がステージと接触して破損してしまうことを抑制できる。
ここで、上述した従来の方法のようにカラーフィルタまたはタッチセンサの電極が形成
された面の他方の面に、カラーフィルタまたはタッチセンサの電極を形成する方法では、
高い位置精度が要求される工程や、真空装置を用いる工程、またはスピンコート法や洗浄
などで基板を保持した状態で回転する工程など、様々な工程を経る必要があるため、形成
工程で用いる全ての装置でこのような特殊な形状のステージを用い、裏面に設けられた構
造物の破損を抑制することはできない。一方、本発明の一態様の表示装置の作製方法では
、センサ層１０３及び被剥離層１６３の積層体を第１の基板１０１に貼り付ける工程の際
にのみ、第１の基板１０１を固定できればよい。したがって、カラーフィルタなどの構造
物とタッチセンサを一枚の基板の表裏面にそれぞれ歩留まりよく形成することができる。
本実施の形態で例示した表示装置１００の作製方法によれば、タッチセンサの電極の形
成の際にカラーフィルタ等の構造物を破壊してしまうなどの不具合を生じることなく、表
示装置を構成する基板の構造物が設けられた面とは反対側の面にタッチセンサを高い歩留
まり形成することができる。したがって、タッチセンサを備え、且つ薄型化された表示装
置を高い歩留まり作製することができる。
また、このような方法により作製された表示装置１００は、薄膜で形成されたセンサ層
１０３が第１の基板１０１の裏面に接着層１５５を介して設けられているため、タッチセ
ンサの機能を表示装置に付加する際の厚さの増大がほとんどなく、表示装置の薄型化が実
現されている。したがってこのような表示装置を電子機器の内部に組み込む際の設計の自
由度を高めることができる。
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施するこ
とができる。
（実施の形態２）
本実施の形態では、本発明の一態様の表示装置のより具体的な構成例について、図面を
参照して説明する。なお以下では、上記実施の形態と重複する部分については、説明を省
略する場合がある。
［構成例１］
図５（Ａ）は、本構成例で例示する表示装置２００の斜視概略図である。なお図５には
明瞭化のため代表的な構成要素のみを示している。また、図５（Ｂ）には、表示装置２０
０を展開した斜視概略図を示す。
表示装置２００は、表示部２０１及びタッチセンサ２０２を備える。表示部２０１は、
第２の基板１０２と第１の基板１０１の間に挟持されている。
第２の基板１０２には、表示部２０１と、表示部２０１と電気的に接続する複数の配線
２０６を備える。また複数の配線２０６は、第２の基板１０２の外周部にまで引き回され
、その一部がＦＰＣ２０４と電気的に接続するための外部接続電極２０５を構成している
。
表示部２０１は複数の画素を有する画素部２１１、ソース駆動回路２１２、及びゲート
駆動回路２１３を有する。図５（Ｂ）では、ソース駆動回路２１２を、画素部２１１を挟
んでその両側に２つ配置する構成としたが、１つのソース駆動回路２１２を画素部２１１
の一方の辺に沿って配置する構成としてもよい。
表示部２０１の画素部２１１に適用可能な表示素子としては、有機ＥＬ素子、液晶素子
の他、電気泳動方式などにより表示を行う表示素子など、様々な表示素子を用いることが
できる。
第１の基板１０１には、タッチセンサ２０２と、タッチセンサ２０２と電気的に接続す
る複数の配線２０７を備える。タッチセンサ２０２は、第１の基板１０１において第２の
基板１０２と対向する面と逆側に設けられる。また複数の配線２０７は第１の基板１０１
の外周部にまで引き回され、その一部がＦＰＣ２１５と電気的に接続するための外部接続
電極２１６を構成している。
図５（Ｂ）に示すタッチセンサ２０２は、投影型静電容量方式のタッチセンサの一例で
ある。タッチセンサ２０２は、電極１１１と電極１１２を有する。電極１１１と電極１１
２は、それぞれ複数の配線２０７のいずれかと電気的に接続する。
ここで、電極１１１及び電極１１２の形状は、図５（Ａ）、（Ｂ）に示すように、複数
の四辺形が一方向に連続した形状となっている。また、電極１１１の形状は四辺形形状で
あり、電極１１２の延在する方向とは交差する方向に一列に並んだ複数の電極１１１のそ
れぞれが、配線１５２によって電気的に接続されている。このとき、電極１１１と電極１
１２の交差部の面積ができるだけ小さくなるように各電極を配置することが好ましい。こ
のような形状とすることで、電極が設けられていない領域の面積を低減でき、当該電極の
有無によって生じる透過率の違いにより、タッチセンサ２０２を透過する光の輝度ムラを
低減することができる。
なお、電極１１１、電極１１２の形状はこれに限られず、様々な形状を取りうる。例え
ば、複数の電極１１１をできるだけ隙間が生じないように配置し、絶縁層を介して電極１
１２を、電極１１１と重ならない領域ができるように離間して複数設ける構成としてもよ
い。このとき、隣接する２つの電極１１２の間に、これらとは電気的に絶縁されたダミー
電極を設けると、透過率の異なる領域の面積を低減できるため好ましい。
［断面構成例１］
以下では、表示部２０１に液晶素子が適用された表示装置２００の断面構成例について
説明する。
図６は、図５（Ａ）に示した表示装置２００において、ＦＰＣ２０４及びゲート駆動回
路２１３を含む領域を切断する切断線Ａ−Ｂと、画素部２１１を含む領域を切断する切断
線Ｃ−Ｄと、ＦＰＣ２１５を含む領域を切断する切断線Ｅ−Ｆのそれぞれに沿って切断し
た際の断面概略図である。
第２の基板１０２と第１の基板１０１はその外周部において封止材１５６によって接着
されている。また第２の基板１０２、第１の基板１０１、及び封止材１５６に囲まれた領
域に、少なくとも画素部２１１が設けられている。
図６には、ゲート駆動回路２１３として、いずれもｎチャネル型のトランジスタ２３１
とトランジスタ２３２を組み合わせた回路を有する例を示している。なお、ゲート駆動回
路２１３の構成はこれに限られず、ｎチャネル型のトランジスタとｐチャネル型のトラン
ジスタを組み合わせた種々のＣＭＯＳ回路や、ｐチャネル型のトランジスタを組み合わせ
た回路を有する構成としてもよい。なお、ソース駆動回路２１２についても同様である。
また、本構成例では、表示部２０１が形成される絶縁表面上にゲート駆動回路２１３とソ
ース駆動回路２１２が形成されたドライバ一体型の表示装置の構成を示すが、表示部２０
１が形成される絶縁表面とは別にゲート駆動回路２１３とソース駆動回路２１２の一方ま
たは両方を設ける構成としてもよい。例えば、ＣＯＧ方式により駆動回路用ＩＣを実装し
てもよいし、ＣＯＦ方式により駆動回路用ＩＣが実装されたフレキシブル基板（ＦＰＣ）
を実装してもよい。
なお、画素部２１１、ソース駆動回路２１２、ゲート駆動回路２１３が備えるトランジ
スタの構造は特に限定されない。例えば、スタガ型のトランジスタとしてもよいし、逆ス
タガ型のトランジスタとしてもよい。また、トップゲート型またはボトムゲート型のいず
れのトランジスタ構造としてもよい。また、トランジスタに用いる半導体材料としては、
例えばシリコンやゲルマニウムなどの半導体材料を用いてもよいし、インジウム、ガリウ
ム、亜鉛のうち少なくともひとつを含む酸化物半導体を用いてもよい。
また、トランジスタに用いる半導体の結晶性についても特に限定されず、非晶質半導体
、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、または一部に結
晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、ト
ランジスタ特性の劣化が抑制されるため好ましい。
インジウム、ガリウム、亜鉛のうち少なくともひとつを含む酸化物半導体としては、代
表的にはＩｎ−Ｇａ−Ｚｎ系金属酸化物などが挙げられる。シリコンよりもバンドギャッ
プが広く、且つキャリア密度の小さい酸化物半導体を用いると、オフ時のリーク電流を抑
制できるため好ましい。好ましい酸化物半導体の詳細については、後の実施の形態で説明
する。
図６には、画素部２１１の一例として、一画素分の断面構造を示している。画素部２１
１は、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードが適用された液
晶素子２５０を備える。液晶素子２５０は、基板面に対して斜め方向に発生する電界によ
り液晶の配向が制御される。
１つの画素には少なくとも１つのスイッチング用のトランジスタ２５６と、図示しない
保持容量を有する。またトランジスタ２５６のソース電極またはドレイン電極と電気的に
接続するくし形状の第１の電極２５１が絶縁層２５７上に設けられている。また絶縁層２
５７を介して第１の電極２５１と絶縁するように、絶縁層２４１上に第２の電極２５３が
設けられている。
第２の電極２５３、または第１の電極２５１と第２の電極２５３の両方には、透光性の
導電性材料を用いる。これら電極の両方に、透光性の導電性材料を用いると、画素の開口
率を高めることができるため好ましい。透光性を有する導電性材料としては、酸化インジ
ウム、インジウムスズ酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸
化亜鉛などの導電性酸化物、又はグラフェンを用いることができる。
また、少なくとも画素部２１１と重なる領域において、第１の基板１０１上にカラーフ
ィルタ２４３とブラックマトリクス２４２が設けられている。
カラーフィルタ２４３は、画素からの透過光を調色し、色純度を高める目的で設けられ
ている。例えば、白色のバックライト用いてフルカラーの表示装置とする場合には、異な
る色のカラーフィルタを設けた複数の画素を用いる。その場合、赤色（Ｒ）、緑色（Ｇ）
、青色（Ｂ）の３色のカラーフィルタを用いてもよいし、これに黄色（Ｙ）を加えた４色
とすることもできる。また、Ｒ、Ｇ、Ｂ（及びＹ）に加えて白色（Ｗ）の画素を用い、４
色（又は５色）としてもよい。
また、隣接するカラーフィルタの２４３の間に、ブラックマトリクス２４２が設けられ
ている。ブラックマトリクス２４２は隣接する画素から回り込む光を遮光し、隣接画素間
における混色を抑制する。ブラックマトリクス２４２は異なる発光色の隣接画素間にのみ
配置し、同色画素間には設けない構成としてもよい。ここで、カラーフィルタ２４３の端
部を、ブラックマトリクス２４２と重なるように設けることにより、光漏れを抑制するこ
とができる。ブラックマトリクス２４２は、画素の透過光を遮光する材料を用いることが
でき、金属材料や顔料を含む樹脂材料などを用いて形成することができる。なお、図６に
示すようにブラックマトリクス２４２はゲート駆動回路２１３などの画素部２１１以外の
領域に設けると、導波光などによる意図しない光漏れを抑制できるため好ましい。
また、カラーフィルタ２４３とブラックマトリクス２４２を覆うオーバーコート２５５
が設けられている。オーバーコート２５５を設けることにより、カラーフィルタ２４３や
ブラックマトリクス２４２に含まれる顔料などの不純物が液晶２５２に拡散することを抑
制できる。オーバーコートは透光性の材料を用い、無機絶縁材料や有機絶縁材料を用いる
ことができる。
カラーフィルタ２４３、ブラックマトリクス２４２、及びオーバーコート２５５を含む構
成が、カラーフィルタ層１０５に相当する。
さらに、オーバーコート２５５のブラックマトリクス２４２と重なる領域に、スペーサ
２５４が設けられている。スペーサ２５４には、樹脂材料を用いると厚く形成できるため
好ましい。例えばポジ型またはネガ型の感光性樹脂を用いて形成することができる。また
、スペーサ２５４として遮光性の材料を用いると、隣接する画素から回り込む光を遮光し
、隣接画素間における混色を抑制することができる。なお、本構成例ではスペーサ２５４
を第１の基板１０１側に設ける構成としたが、第２の基板１０２側に設ける構成としても
よい。また、スペーサ２５４として、球状の酸化シリコンなどの粒を用い、液晶２５２が
設けられる領域に散布された構成としてもよい。
また、少なくとも第１の電極２５１と第２の電極２５３が設けられている領域には、液
晶２５２が封入されている。ここで、第１の電極２５１、第２の電極２５３、及び液晶２
５２により液晶素子２５０が構成されている。
第１の電極２５１と第２の電極２５３の間に電圧を印加することにより、斜め方向に電
界が生じ、該電界によって液晶２５２の配向が制御され、表示装置の外部に配置されたバ
ックライトからの光の偏光を画素単位で制御することにより、画像を表示することができ
る。
液晶２５２と接する面には、液晶２５２の配向を制御するための配向膜を設けてもよい
。配向膜には透光性の材料を用いる。また、ここでは図示しないが、第２の基板１０２の
液晶素子２５０から見て外側の面に偏光板を設ける。また導光板を用いてバックライトか
らの光を表示装置の側面から入力する構成としてもよい。
本構成例では、液晶素子２５０と重なる領域にカラーフィルタが設けられているため、
白色発光のバックライトを用いてフルカラーの画像表示を実現できる。また、バックライ
トとして異なる発光色の複数の発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ
Ｄｉｏｄｅ）を用いて、時間分割表示方式（フィールドシーケンシャル駆動方式）を行
うこともできる。時間分割表示方式を用いた場合、カラーフィルタを設ける必要が無く、
また例えばＲ（赤色）、Ｇ（緑色）、Ｂ（青色）のそれぞれの発光を呈する副画素を設け
る必要がないため、画素の開口率を向上させることや、単位面積あたりの画素数を増加で
きるなどの利点がある。
液晶２５２としては、サーモトロピック液晶、低分子液晶、高分子液晶、強誘電液晶、
反強誘電液晶などを用いることができる。また、ブルー相を示す液晶を使用すると、配向
膜が不要であり、且つ広い視野角が得られるため好ましい。
なお、本構成例ではＦＦＳモードが適用された液晶素子２５０について説明するが、液
晶素子の構成はこれに限られず、異なるモードが適用された液晶素子２５０を用いること
ができる。例えば、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔ
ｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ
）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ
−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅ
ｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃ
ｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ）モードなどを用いることができる。
ここで、液晶素子としてＩＰＳモードやＦＦＳモードを適用することが好ましい。この
ようなモードが適用された液晶素子は、第１の基板１０１側に電極を配置する必要がない
ため、第１の基板１０１側に設けられるタッチセンサの電極と、液晶素子の電極との間で
生じる寄生容量の影響が抑制され、タッチセンサの感度を向上させることができる。
第２の基板１０２上には、第２の基板１０２の上面に接して絶縁層２３７と、トランジ
スタのゲート絶縁層として機能する絶縁層２３８と、トランジスタを覆う絶縁層２３９、
及び絶縁層２４１が設けられている。
絶縁層２３７は、第２の基板１０２に含まれる不純物の拡散を抑制する目的で設けられ
る。また、トランジスタの半導体層に接する絶縁層２３８及び絶縁層２３９は、トランジ
スタの劣化を助長する不純物の拡散を抑制する材料を用いることが好ましい。これら絶縁
層には、例えばシリコンなどの半導体や、アルミニウムなどの金属の、酸化物または窒化
物、または酸窒化物を用いることができる。またこのような無機絶縁材料の積層膜、また
は無機絶縁材料と有機絶縁材料の積層膜を用いてもよい。なお、絶縁層２３７や絶縁層２
３９は不要であれば設けなくてもよい。
絶縁層２４１は、下層に設けられるトランジスタや配線などによる段差を被覆する平坦
化層として機能する。絶縁層２４１としてはポリイミドやアクリルなどの樹脂材料を用い
ることが好ましい。また、平坦性を高められる場合には、無機絶縁材料を用いてもよい。
なお、絶縁層２４１は不要であれば設けなくてもよい。
ここで、絶縁層２３７から絶縁層２５７までの積層構造のうち、第１の電極２５１及び
第２の電極２５３を除く構成が、ＴＦＴ層１０７に相当する。
また、第１の基板１０１の液晶素子２５０と対向する面と逆側の面に、タッチセンサ２
０２を構成する電極１１１、電極１１２、絶縁層１５１及び配線１５２が設けられている
。ここで、電極１１１、電極１１２、絶縁層１５１及び配線１５２を含む構成が、センサ
層１０３に相当する。
電極１１１及び電極１１２としては、上述した透光性の導電性材料を用いることができ
る。また、配線１５２としては、同様の透光性の導電性材料の他、例えば、アルミニウム
、金、白金、銀、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、又
はパラジウム等の金属材料や、該金属材料を含む合金材料を用いることができる。
また、配線１５２上には、絶縁層１４８が設けられている。絶縁層１４８は例えば無機
絶縁材料で構成することができる。但し、絶縁層１４８は必ずしも設けなくともよい。
絶縁層１４８上には、接着層１５３を介して偏光板１５４が設けられている。
第２の基板１０２に設けられる配線２０６は、封止材１５６によって封止された領域か
ら外側に延在して設けられ、ゲート駆動回路２１３（またはソース駆動回路２１２）と電
気的に接続している。また配線２０６の端部の一部が外部接続電極２０５を成している。
本構成例では、外部接続電極２０５はトランジスタのソース電極又はドレイン電極と同一
の導電膜と、トランジスタのゲート電極と同一の導電膜を積層して形成されている。この
ように、複数の導電膜を積層して外部接続電極２０５を構成することにより、ＦＰＣ２０
４などの圧着工程に対する機械的強度を高めることができるため好ましい。
また、外部接続電極２０５に接して接続層２０８が設けられ、接続層２０８を介してＦ
ＰＣ２０４と外部接続電極２０５とが電気的に接続している。接続層２０８としては、公
知の異方性導電フィルムや、異方性導電ペーストなどを用いることができる。
また、第１の基板１０１に設けられる配線２０７は、タッチセンサ２０２の電極１１１
（または電極１１２）と電気的に接続している。また、配線２０７の端部の一部が外部接
続電極２１６を成しており、上記配線２０６と同様に接続層２０８を介してＦＰＣ２１５
と電気的に接続している。
配線２０６、配線２０７、外部接続電極２０５の端部、及び外部接続電極２１６の端部
は、その表面が露出しないように絶縁層で覆われていると、表面の酸化や意図しないショ
ートなどの不具合を抑制できるため好ましい。
なお、ＦＰＣを接続する位置は、図５の構成に限られない。例えば、配線のレイアウト
を変更することで、ＦＰＣ２０４と、ＦＰＣ２１５とが重畳するように外部接続電極を形
成してもよい。
以上が本構成例についての説明である。このような構成とすることで、タッチセンサを
備え、薄型化が実現された表示装置を実現できる。
［変形例］
以下では、上記断面構成例１において、ＶＡモードの液晶素子を適用した例について説
明する。
図７は、本変形例で例示する表示装置の断面概略図である、図７に示す表示装置は液晶
素子の構成が異なる点で、上記断面構成例１と相違している。
画素に設けられる液晶素子２６０は、第２の基板１０２側の絶縁層２４１上に設けられ
た第１の電極２５１と、第１の基板１０１側のオーバーコート２５５上に設けられた第２
の電極２５３と、これらに挟持された液晶２５２を有する。
また、第１の基板１０１の液晶素子２６０と対向する面と逆側の面に、タッチセンサ２
０２を構成する電極１１１、絶縁層１５１及び電極１１２が設けられている。ここで、電
極１１１、絶縁層１５１及び電極１１２を含む構成が、センサ層１０３に相当する。図７
では、電極１１１と電極１１２が絶縁層１５１を介して重畳するタッチセンサ２０２の構
成を例示している。
本実施の形態で示す構成では、タッチセンサ２０２が第１の基板１０１の外側（液晶素
子２６０と対向する面と逆側）に設けられることで、液晶素子２６０に含まれる電極（第
２の電極２５３及び／又は第１の電極２５１）とタッチセンサ２０２に含まれる電極（電
極１１１及び／又は電極１１２）との距離が十分に確保されている。よって、当該電極間
の寄生容量を低減することができるため、ＦＦＳモードと比較して該電極間の距離が近く
なるＶＡモードの液晶素子が適用された表示装置であっても、タッチセンサ２０２の高い
検出感度を実現できる。
以上が、本変形例についての説明である。
［断面構成例２］
以下では、表示部２０１に有機ＥＬ素子が適用された表示装置の断面構成例について説
明する。なお、上記断面構成例１と重複する部分は、説明を省略する場合がある。
図８は、本構成例で例示する表示装置の断面概略図である。図８に示す表示装置は、主
に画素部２１１の構成において、上記断面構成例１と相違している。
画素部２１１内の一つの画素は、スイッチング用のトランジスタ２３３と、電流制御用
のトランジスタ２３４と、該トランジスタ２３４の一方の電極（ソース電極またはドレイ
ン電極）に電気的に接続された第１の電極２２１を含む。また第１の電極２２１の端部を
覆う絶縁層２３５が設けられ、該絶縁層２３５上の、ブラックマトリクス２４２と重なる
領域にスペーサ２３６が設けられている。スペーサ２３６を画素部２１１に複数設けるこ
とで、第２の基板１０２と第１の基板１０１の距離が必要以上に近づくことがないため、
信頼性の高い表示装置とすることができる。
なお、図８ではスペーサ２３６を第２の基板１０２側に設ける構成としたが、上記断面
構成例と同様に、第１の基板１０１側に設ける構成としてもよい。またこのとき、スペー
サ２３６の表面に導電性を持たせ、スペーサ２３６の該表面と発光素子２２０の第２の電
極２２３とを接して設けることにより、スペーサ２３６を第２の電極２２３と電気的に接
続する補助配線として用いることもできる。特に第２の電極２２３として比較的抵抗率の
高い透光性の導電性材料を用いた場合には有効である。このようなスペーサや補助配線な
どの構造物を第１の基板１０１に設けた場合であっても、本発明の一態様の表示装置の作
製方法を適用することにより、該構造物を破損することなく信頼性の高い表示装置を実現
できる。
発光素子２２０は、第１の電極２２１と、第２の電極２２３と、これらに挟持されたＥ
Ｌ層２２２を有する。以下、発光素子２２０について説明する。
発光素子２２０において、光射出側に設ける電極には、ＥＬ層２２２からの発光に対し
て透光性を有する材料を用いる。
透光性を有する材料としては、上述の導電性酸化物、グラフェンのほか、金、銀、白金
、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パ
ラジウム、またはチタンなどの金属材料や、該金属材料を含む合金材料を用いることがで
きる。または、該金属材料の窒化物（例えば、窒化チタン）などを用いてもよい。なお、
金属材料、合金材料（またはそれらの窒化物）を用いる場合には、透光性を有する程度に
薄くすればよい。また、上記材料の積層膜を導電層として用いることができる。例えば、
銀とマグネシウムの合金とインジウムスズ酸化物の積層膜などを用いると、導電性を高め
ることができるため好ましい。
このような電極は、蒸着法や、スパッタリング法などにより形成する。そのほか、イン
クジェット法などの吐出法、スクリーン印刷法などの印刷法、またはメッキ法を用いて形
成することができる。
なお、透光性を有する上述の導電性酸化物をスパッタリング法によって形成する場合、
当該導電性酸化物を、アルゴン及び酸素を含む雰囲気下で成膜すると、透光性を向上させ
ることができる。
また導電性酸化物膜をＥＬ層２２２上に形成する場合、酸素濃度が低減されたアルゴン
を含む雰囲気下で成膜した第１の導電性酸化物膜と、アルゴン及び酸素を含む雰囲気下で
成膜した第２の導電性酸化物膜の積層膜とすると、ＥＬ層２２２への成膜ダメージを低減
させることができるため好ましい。ここで特に第１の導電性酸化物膜を成膜する際に用い
るアルゴンガスの純度が高いことが好ましく、例えば露点が−７０℃以下、好ましくは−
１００℃以下のアルゴンガスを用いることが好ましい。
光射出側とは反対側に設ける電極には、該発光に対して反射性を有する材料を用いる。
光反射性を有する材料としては、例えばアルミニウム、金、白金、銀、ニッケル、タン
グステン、クロム、モリブデン、鉄、コバルト、銅、又はパラジウム等の金属材料や、該
金属材料を含む合金材料を用いることができる。また、このような金属材料または合金材
料にランタンやネオジム、ゲルマニウムなどを添加してもよい。合金材料の例としては、
アルミニウムとチタンの合金、アルミニウムとニッケルの合金、アルミニウムとネオジム
の合金などのアルミニウムを含む合金（アルミニウム合金）や、銀と銅の合金、銀とパラ
ジウムと銅の合金、銀とマグネシウムの合金などの銀を含む合金などが挙げられる。銀と
銅を含む合金は耐熱性が高いため好ましい。さらに、アルミニウムを含む膜に接して金属
膜、または金属酸化物膜を積層することで、アルミニウムを含む膜の酸化を抑制すること
ができる。アルミニウムを含む膜に接して設ける金属材料、または金属酸化物材料として
は、チタン、酸化チタンなどが挙げられる。また、上記透光性を有する材料からなる膜と
金属材料からなる膜とを積層してもよい。例えば、銀とインジウムスズ酸化物の積層膜、
銀とマグネシウムの合金とインジウムスズ酸化物の積層膜などを用いることができる。
このような電極は、蒸着法や、スパッタリング法などにより形成する。そのほか、イン
クジェット法などの吐出法、スクリーン印刷法などの印刷法、またはメッキ法を用いて形
成することができる。
ＥＬ層２２２は、少なくとも発光性の有機化合物を含む層（以下、発光層ともいう）を
含めばよく、単数の層で構成されていても、複数の層が積層されていてもよい。複数の層
が積層された構成としては、陽極側から正孔注入層、正孔輸送層、発光層、電子輸送層、
並びに電子注入層が積層された構成を例に挙げることができる。なお、発光層を除くこれ
らの層はＥＬ層２２２中に必ずしも全て設ける必要はない。また、これらの層は重複して
設けることもできる。具体的にはＥＬ層２２２中に複数の発光層を重ねて設けてもよい。
また、電荷発生領域など他の構成を適宜加えることができる。また、例えば、異なる発光
色を呈する発光層を複数積層する構成としてもよい。例えば補色の関係にある２以上の発
光層を積層することにより白色発光を得ることができる。
ＥＬ層２２２は、真空蒸着法、またはインクジェット法やディスペンス法などの吐出法
、スピンコート法などの塗布法、または印刷法などを用いて形成できる。
本実施の形態では、第１の電極２２１として反射性を有する材料を用い、第２の電極２
２３として透光性を有する材料を用いる。したがって、発光素子２２０は上面射出型（ト
ップエミッション型）の発光素子であり、第１の基板１０１側に光を射出する。
以上が発光素子２２０についての説明である。
ここで、絶縁層２３８からスペーサ２３６までの積層構造のうち、第１の電極２２１を
除く構成が、ＴＦＴ層１０７に相当する。
また、図８では、有機絶縁材料からなる絶縁層２３５及び絶縁層２４１が、封止材１５
６よりも内側で島状に加工され、封止材１５６と接しない構成を有している。このように
、有機材料を含む層が封止材１５６と接しないように、または封止材１５６を越えて外側
に延在しないように設けることにより、これら有機材料が適用される層を介して水分など
の不純物が発光素子２２０やトランジスタに拡散することを抑制できる。トランジスタに
酸化物半導体を適用した場合には水分の混入を抑制することは特に有効である。
さらに、図８に示すように有機材料を含む層が封止材１５６と接しない構成とする場合
、封止材１５６としてガラス材料を含む材料、例えば粉末ガラス（フリットガラスともよ
ぶ）を溶解、凝固させて形成したガラス体を用いることができる。このような材料は水分
やガスの透過を効果的に抑制することができるため、発光素子２２０の劣化を抑制し、極
めて信頼性の高い表示装置を実現できる。
また、図８に示す表示装置は、構成例１及び変形例と同様に、第１の基板１０１におい
て発光素子２２０と対向する面と逆側に、タッチセンサ２０２を構成する電極１１１、電
極１１２、絶縁層１５１及び配線１５２が設けられている。また、配線１５２上には、絶
縁層１４８が設けられ、絶縁層１４８上には、接着層１５３を介して円偏光板１７１（楕
円偏光板を含む）等の光学フィルムが形成されている。円偏光板１７１を設けることで、
画素部２１１のコントラストを向上させることができる。
以上が、本構成例についての説明である。このような構成とすることで、薄型化が実現
され、軽量で、且つタッチセンサの感度が高められた表示装置を実現できる。
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施するこ
とができる。
（実施の形態３）
上記実施の形態で例示したトランジスタのチャネルが形成される領域に好適に用いるこ
とができる半導体の一例について、以下に説明する。
酸化物半導体は、エネルギーギャップが３．０ｅＶ以上と大きく、酸化物半導体を適切
な条件で加工し、そのキャリア密度を十分に低減して得られた酸化物半導体膜が適用され
たトランジスタにおいては、オフ状態でのソースとドレイン間のリーク電流（オフ電流）
を、従来のシリコンを用いたトランジスタと比較して極めて低いものとすることができる
。
酸化物半導体膜をトランジスタに適用する場合、酸化物半導体膜の膜厚は２ｎｍ以上４
０ｎｍ以下とすることが好ましい。
適用可能な酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ
）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体
を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それ
らに加えてガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ
）、チタン（Ｔｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（例え
ば、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ガドリニウム（Ｇｄ））から選ばれた一種、
または複数種が含まれていることが好ましい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸
化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸
化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯ
とも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−
Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚ
ｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ
系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸
化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化
物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物
、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、
Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉ
ｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−
Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化
物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外
の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない
）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれ
た一の金属元素または複数の金属元素、若しくは上記のスタビライザーとしての元素を示
す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数
）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、あるいはＩ
ｎ：Ｇａ：Ｚｎ＝２：１：３の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の
酸化物を用いるとよい。
酸化物半導体膜に水素が多量に含まれると、酸化物半導体と結合することによって、水
素の一部がドナーとなり、キャリアである電子を生じてしまう。これにより、トランジス
タのしきい値電圧がマイナス方向にシフトしてしまう。そのため、酸化物半導体膜の形成
後において、脱水化処理（脱水素化処理）を行い酸化物半導体膜から、水素、又は水分を
除去して不純物が極力含まれないように高純度化することが好ましい。
なお、酸化物半導体膜への脱水化処理（脱水素化処理）によって、酸化物半導体膜から
酸素も同時に減少してしまうことがある。よって、酸化物半導体膜への脱水化処理（脱水
素化処理）によって増加した酸素欠損を補填するため酸素を酸化物半導体膜に加える処理
を行うことが好ましい。本明細書等において、酸化物半導体膜に酸素を供給する場合を、
加酸素化処理と記す場合がある、または酸化物半導体膜に含まれる酸素を化学量論的組成
よりも多くする場合を過酸素化処理と記す場合がある。
このように、酸化物半導体膜は、脱水化処理（脱水素化処理）により、水素または水分
が除去され、加酸素化処理により酸素欠損を補填することによって、ｉ型（真性）化また
はｉ型に限りなく近く実質的にｉ型（真性）である酸化物半導体膜とすることができる。
なお、実質的に真性とは、酸化物半導体膜中にドナーに由来するキャリアが極めて少なく
（ゼロに近く）、キャリア密度が１×１０１７／ｃｍ３以下、１×１０１６／ｃｍ３以下
、１×１０１５／ｃｍ３以下、１×１０１４／ｃｍ３以下、１×１０１３／ｃｍ３以下で
あることをいう。
またこのように、ｉ型又は実質的にｉ型である酸化物半導体膜を備えるトランジスタは
、極めて優れたオフ電流特性を実現できる。例えば、酸化物半導体膜を用いたトランジス
タがオフ状態のときのドレイン電流を、室温（２５℃程度）にて１×１０−１８Ａ以下、
好ましくは１×１０−２１Ａ以下、さらに好ましくは１×１０−２４Ａ以下、または８５
℃にて１×１０−１５Ａ以下、好ましくは１×１０−１８Ａ以下、さらに好ましくは１×
１０−２１Ａ以下とすることができる。なお、トランジスタがオフ状態とは、ｎチャネル
型のトランジスタの場合、ゲート電圧がしきい値電圧よりも十分小さい状態をいう。具体
的には、ゲート電圧がしきい値電圧よりも１Ｖ以上、２Ｖ以上または３Ｖ以上小さければ
、トランジスタはオフ状態となる。
以下では、酸化物半導体膜の構造について説明する。
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。
非単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙ
ｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体
膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
まずは、ＣＡＡＣ−ＯＳ膜について説明する。
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである
。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃ
ｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち
結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、Ｃ
ＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観
察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原
子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹
凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面Ｔ
ＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列している
ことを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られ
ない。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有し
ていることがわかる。
なお、ＣＡＡＣ−ＯＳ膜に含まれるほとんどの結晶部は、一辺が１００ｎｍ未満の立方
体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０
ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。た
だし、ＣＡＡＣ−ＯＳ膜に含まれる複数の結晶部が連結することで、一つの大きな結晶領
域を形成する場合がある。例えば、平面ＴＥＭ像において、２５００ｎｍ２以上、５μｍ
２以上または１０００μｍ２以上となる結晶領域が観察される場合がある。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）
装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ
膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピーク
が現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属され
ることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に
概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐ
ｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピーク
は、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸
化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）
として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面
に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを
５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は
不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平
行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に
配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を
行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面ま
たは上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の
形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成
面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中において、ｃ軸配向した結晶部の分布が均一でなくてもよい
。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長に
よって形成される場合、上面近傍の領域は、被形成面近傍の領域よりもｃ軸配向した結晶
部の割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純
物が添加された領域が変質し、部分的にｃ軸配向した結晶部の割合の異なる領域が形成さ
れることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ
法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現
れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向
性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍
にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素
、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリ
コンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸
化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させ
る要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半
径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜
の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不
純物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化
物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによっ
てキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性また
は実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体
膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当
該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノ
ーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度
真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体
膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる
。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する
時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高
く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定とな
る場合がある。
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特
性の変動が小さい。
次に、微結晶酸化物半導体膜について説明する。
微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することがで
きない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以
下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎ
ｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓ
ｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏ
ｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、Ｔ
ＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以
上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異な
る結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。
従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない
場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ
装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を
示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径
（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）
を行うと、ハローパターンのような回折像が観測される。一方、ｎｃ−ＯＳ膜に対し、結
晶部の大きさと近いか結晶部より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の
電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観
測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、円を描くように（
リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビ
ーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そ
のため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし
、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−
ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、Ｃ
ＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
また、成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを
抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素
など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には
、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメー
ジを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００
体積％とする。
ＣＡＡＣ−ＯＳ膜を成膜した後、加熱処理を行ってもよい。加熱処理の温度は、１００
℃以上７４０℃以下、好ましくは２００℃以上５００℃以下とする。また、加熱処理の時
間は１分以上２４時間以下、好ましくは６分以上４時間以下とする。また、加熱処理は、
不活性雰囲気又は酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を行
った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、ＣＡＡＣ−
ＯＳ膜の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加熱処理
によりＣＡＡＣ−ＯＳ膜に酸素欠損が生成されることがある。その場合、酸化性雰囲気で
の加熱処理によって該酸素欠損を低減することができる。また、加熱処理を行うことで、
ＣＡＡＣ−ＯＳ膜の結晶性をさらに高めることができる。なお、加熱処理は、１０００Ｐ
ａ以下、１００Ｐａ以下、１０Ｐａ以下又は１Ｐａ以下の減圧下で行ってもよい。減圧下
では、ＣＡＡＣ−ＯＳ膜の不純物濃度をさらに短時間で低減することができる。
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットに
ついて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数で混合し、加圧処理
後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇ
ａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここ
で、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、
１：１：１、１：１：２、１：３：２、２：１：３、２：２：１、３：１：１、３：１：
２、３：１：４、４：２：３、８：４：３、またはこれらの近傍の値とすることができる
。なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ター
ゲットによって適宜変更すればよい。
または、ＣＡＡＣ−ＯＳ膜は、以下の方法により形成してもよい。
まず、第１の酸化物半導体膜を１ｎｍ以上１０ｎｍ未満の厚さで成膜する。第１の酸化
物半導体膜はスパッタリング法を用いて成膜する。具体的には、基板温度を１００℃以上
５００℃以下、好ましくは１５０℃以上４５０℃以下とし、成膜ガス中の酸素割合を３０
体積％以上、好ましくは１００体積％として成膜する。
次に、加熱処理を行い、第１の酸化物半導体膜を結晶性の高い第１のＣＡＡＣ−ＯＳ膜
とする。加熱処理の温度は、３５０℃以上７４０℃以下、好ましくは４５０℃以上６５０
℃以下とする。また、加熱処理の時間は１分以上２４時間以下、好ましくは６分以上４時
間以下とする。また、加熱処理は、不活性雰囲気または酸化性雰囲気で行えばよい。好ま
しくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰
囲気での加熱処理により、第１の酸化物半導体膜の不純物濃度を短時間で低減することが
できる。一方、不活性雰囲気での加熱処理により第１の酸化物半導体膜に酸素欠損が生成
されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減する
ことができる。なお、加熱処理は１０００Ｐａ以下、１００Ｐａ以下、１０Ｐａ以下また
は１Ｐａ以下の減圧下で行ってもよい。減圧下では、第１の酸化物半導体膜の不純物濃度
をさらに短時間で低減することができる。
第１の酸化物半導体膜は、厚さが１ｎｍ以上１０ｎｍ未満であることにより、厚さが１
０ｎｍ以上である場合と比べ、加熱処理によって容易に結晶化させることができる。
次に、第１の酸化物半導体膜と同じ組成である第２の酸化物半導体膜を１０ｎｍ以上５
０ｎｍ以下の厚さで成膜する。第２の酸化物半導体膜はスパッタリング法を用いて成膜す
る。具体的には、基板温度を１００℃以上５００℃以下、好ましくは１５０℃以上４５０
℃以下とし、成膜ガス中の酸素割合を３０体積％以上、好ましくは１００体積％として成
膜する。
次に、加熱処理を行い、第２の酸化物半導体膜を第１のＣＡＡＣ−ＯＳ膜から固相成長
させることで、結晶性の高い第２のＣＡＡＣ−ＯＳ膜とする。加熱処理の温度は、３５０
℃以上７４０℃以下、好ましくは４５０℃以上６５０℃以下とする。また、加熱処理の時
間は１分以上２４時間以下、好ましくは６分以上４時間以下とする。また、加熱処理は、
不活性雰囲気または酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を
行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、第２の酸
化物半導体膜の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加
熱処理により第２の酸化物半導体膜に酸素欠損が生成されることがある。その場合、酸化
性雰囲気での加熱処理によって該酸素欠損を低減することができる。なお、加熱処理は１
０００Ｐａ以下、１００Ｐａ以下、１０Ｐａ以下または１Ｐａ以下の減圧下で行ってもよ
い。減圧下では、第２の酸化物半導体膜の不純物濃度をさらに短時間で低減することがで
きる。
以上のようにして、合計の厚さが１０ｎｍ以上であるＣＡＡＣ−ＯＳ膜を形成すること
ができる。
また、酸化物半導体膜は、複数の酸化物半導体膜が積層された構造でもよい。
例えば、酸化物半導体膜を、酸化物半導体膜（便宜上、第１層と呼ぶ）とゲート絶縁膜
との間に、第１層を構成する元素からなり、第１層よりも電子親和力が０．２ｅＶ以上小
さい酸化物半導体膜（便宜上、第２層と呼ぶ）を設けてもよい。このとき、ゲート電極か
ら電界が印加されると、第１層にチャネルが形成され、第２層にはチャネルが形成されな
い。第１層は、第２層と構成する元素が同じであるため、第１層と第２層との界面におい
て、界面散乱がほとんど起こらない。従って、第１層とゲート絶縁膜との間に第２層を設
けることによって、トランジスタの電界効果移動度を高くすることができる。
さらに、ゲート絶縁膜に酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜ま
たは窒化シリコン膜を用いる場合、ゲート絶縁膜に含まれるシリコンが、酸化物半導体膜
に混入することがある。酸化物半導体膜にシリコンが含まれると、酸化物半導体膜の結晶
性の低下、キャリア移動度の低下などが起こる。従って、チャネルの形成される第１層の
シリコン濃度を低減するために、第１層とゲート絶縁膜との間に第２層を設けることが好
ましい。同様の理由により、第１層を構成する元素からなり、第１層よりも電子親和力が
０．２ｅＶ以上小さい第３層を設け、第１層を第２層および第３層で挟むことが好ましい
。
このような構成とすることで、チャネルの形成される領域へのシリコンなどの不純物の
拡散を低減さらには防止することができるため、信頼性の高いトランジスタを得ることが
できる。
なお、酸化物半導体膜をＣＡＡＣ−ＯＳ膜とするためには、酸化物半導体膜中に含まれ
るシリコン濃度を２．５×１０２１／ｃｍ３以下とする。好ましくは、酸化物半導体膜中
に含まれるシリコン濃度を、１．４×１０２１／ｃｍ３未満、より好ましくは４×１０１
９／ｃｍ３未満、さらに好ましくは２．０×１０１８／ｃｍ３未満とする。酸化物半導体
膜に含まれるシリコン濃度が、１．４×１０２１／ｃｍ３以上であると、トランジスタの
電界効果移動度の低下の恐れがあり、４．０×１０１９／ｃｍ３以上であると、酸化物半
導体膜と接する膜との界面で酸化物半導体膜がアモルファス化する恐れがあるためである
。また、酸化物半導体膜に含まれるシリコン濃度を２．０×１０１８／ｃｍ３未満とする
ことで、トランジスタの信頼性のさらなる向上並びに酸化物半導体膜におけるＤＯＳ（ｄ
ｅｎｓｉｔｙ ｏｆ ｓｔａｔｅ）の低減が期待できる。なお、酸化物半導体膜中のシリ
コン濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ
Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定することができる。
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施するこ
とができる。
（実施の形態４）
本実施の形態では、本発明の一態様であるタッチセンサを備える表示装置を備える電子
機器の例について、図９を参照して説明する。
図９（Ａ）に示す電子機器は、折り畳み式の情報端末の一例である。
図９（Ａ）に示す電子機器は、筐体１０２１ａと、筐体１０２１ｂと、筐体１０２１ａ
に設けられたパネル１０２２ａと、筐体１０２１ｂに設けられたパネル１０２２ｂと、軸
部１０２３と、ボタン１０２４と、接続端子１０２５と、記録媒体挿入部１０２６と、ス
ピーカ１０２７と、を備える。
筐体１０２１ａと筐体１０２１ｂは、軸部１０２３により接続される。
図９（Ａ）に示す電子機器は、軸部１０２３を有するため、パネル１０２２ａとパネル
１０２２ｂを対向させて折り畳むことができる。
ボタン１０２４は、筐体１０２１ｂに設けられる。なお、筐体１０２１ａにボタン１０
２４を設けてもよい。例えば、電源ボタンとしての機能を有するボタン１０２４を設ける
ことより、ボタン１０２４を押すことで電子機器に対する電源電圧の供給を制御できる。
接続端子１０２５は、筐体１０２１ａに設けられる。なお、筐体１０２１ｂに接続端子
１０２５が設けられていてもよい。また、接続端子１０２５が筐体１０２１ａ及び筐体１
０２１ｂの一方又は両方に複数設けられていてもよい。接続端子１０２５は、図９（Ａ）
に示す電子機器と他の機器を接続するための端子である。
記録媒体挿入部１０２６は、筐体１０２１ａに設けられる。筐体１０２１ｂに記録媒体
挿入部１０２６が設けられていてもよい。また、記録媒体挿入部１０２６が筐体１０２１
ａ及び筐体１０２１ｂの一方又は両方に複数設けられていてもよい。例えば、記録媒体挿
入部にカード型記録媒体を挿入することにより、カード型記録媒体のデータを電子機器に
読み出し、又は電子機器内のデータをカード型記録媒体に書き込むことができる。
スピーカ１０２７は、筐体１０２１ｂに設けられる。スピーカ１０２７は、音声を出力
する。なお、筐体１０２１ａにスピーカ１０２７を設けてもよい。
なお、筐体１０２１ａ又は筐体１０２１ｂにマイクを設けてもよい。筐体１０２１ａ又
は筐体１０２１ｂにマイクが設けられることにより、例えば図９（Ａ）に示す電子機器を
電話機として機能させることができる。
図９（Ａ）に示す電子機器は、例えば電話機、電子書籍、パーソナルコンピュータ、及
び遊技機の一つ又は複数としての機能を有する。
ここで、パネル１０２２ａ及び／又はパネル１０２２ｂに、本発明の一態様のタッチセ
ンサを備える表示装置を適用することができる。
図９（Ｂ）に示す電子機器は、据え置き型情報端末の一例である。図９（Ｂ）に示す電
子機器は、筐体１０３１と、筐体１０３１に設けられたパネル１０３２と、ボタン１０３
３と、スピーカ１０３４と、を具備する。
なお、筐体１０３１の甲板部１０３５にパネル１０３２と同様のパネルを設けてもよい
。
さらに、筐体１０３１に券などを出力する券出力部、硬貨投入部、及び紙幣挿入部など
を設けてもよい。
ボタン１０３３は、筐体１０３１に設けられる。例えば、ボタン１０３３が電源ボタン
であれば、ボタン１０３３を押すことで電子機器に対する電源電圧の供給を制御できる。
スピーカ１０３４は、筐体１０３１に設けられる。スピーカ１０３４は、音声を出力す
る。
図９（Ｂ）に示す電子機器は、例えば現金自動預け払い機、チケットなどの注文をする
ための情報通信端末（マルチメディアステーションともいう）、又は遊技機としての機能
を有する。
ここで、パネル１０３２に、本発明の一態様のタッチセンサを備える表示装置を適用す
ることができる。
図９（Ｃ）は、据え置き型情報端末の一例である。図９（Ｃ）に示す電子機器は、筐体
１０４１と、筐体１０４１に設けられたパネル１０４２と、筐体１０４１を支持する支持
台１０４３と、ボタン１０４４と、接続端子１０４５と、スピーカ１０４６と、を備える
。
なお、接続端子１０４５のほかに、筐体１０４１に外部機器に接続させるための接続端
子を別途設けてもよい。
ボタン１０４４は、筐体１０４１に設けられる。例えば、ボタン１０４４が電源ボタン
であれば、ボタン１０４４を押すことで電子機器に対する電源電圧の供給を制御できる。
接続端子１０４５は、筐体１０４１に設けられる。接続端子１０４５は、図９（Ｃ）に
示す電子機器と他の機器を接続するための端子である。例えば、接続端子１０４５により
図９（Ｃ）に示す電子機器とパーソナルコンピュータを接続すると、パーソナルコンピュ
ータから入力されるデータ信号に応じた画像をパネル１０４２に表示させることができる
。例えば、図９（Ｃ）に示す電子機器のパネル１０４２が接続する他の電子機器のパネル
より大きければ、当該他の電子機器の表示画像を拡大することができ、複数の人が同時に
視認しやすくなる。
スピーカ１０４６は、筐体１０４１に設けられる。スピーカ１０４６は、音声を出力す
る。
図９（Ｃ）に示す電子機器は、例えば出力モニタ、パーソナルコンピュータ、及びテレ
ビジョン装置の一つ又は複数としての機能を有する。
ここで、パネル１０４２に、本発明の一態様のタッチセンサを備える表示装置を適用す
ることができる。
図９（Ｄ）乃至図９（Ｆ）に示す電子機器は、携帯型情報端末の一例である。
図９（Ｄ）に示す携帯情報端末１０１０は、筐体１０１１に組み込まれたパネル１０１
２Ａの他、操作ボタン１０１３、スピーカ１０１４、マイク１０１５、その他図示しない
ステレオヘッドフォンジャック、メモリカード挿入口、カメラ、ＵＳＢコネクタなどの外
部接続ポート等を備えている。
ここで、パネル１０１２Ａに本発明の一態様のタッチセンサを備える表示装置を適用する
ことができる。タッチセンサ及び表示素子の支持基板として、曲面を有する基板を適用す
ることで、曲面を有するパネルを具備する携帯型情報端末とすることができる。パネル１
０１２Ａは凸型に湾曲した曲面を有する例である。
図９（Ｅ）に示す携帯情報端末１０２０は、携帯情報端末１０１０と同様の構成を有し
、筐体１０１１の側面に添うように湾曲したパネル１０１２Ｂを具備する例である。図９
（Ｆ）に示す携帯情報端末１０３０は、携帯情報端末１０１０と同様の構成を有し、凹型
に湾曲したパネル１０１２Ｃを具備する例である。
図９（Ｄ）乃至図９（Ｆ）に示す携帯型情報端末は、例えば電話機、電子書籍、パーソ
ナルコンピュータ、及び遊技機の一つ又は複数としての機能を有する。
以上が図９に示す電子機器の例の説明である。
図９を参照して説明したように、本実施の形態に係る電子機器は、パネルに本発明の一
態様のタッチセンサを備える表示装置が適用されている。したがって、電子機器自体の軽
量化、小型化、薄型化が実現されている。
また、本発明の一態様の表示装置はその総厚が極めて薄いため可撓性を持たせることも
可能である。したがって、上述した電子機器として、曲面を有するパネルを備える構成や
、湾曲可能なパネルを備える構成とすることもできる。
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施するこ
とができる。
１００ 表示装置
１０１ 第１の基板
１０２ 第２の基板
１０３ センサ層
１０５ カラーフィルタ層
１０７ ＴＦＴ層
１１１ 電極
１１２ 電極
１２１ 液晶
１４８ 絶縁層
１４９ 支持部材
１５１ 絶縁層
１５２ 配線
１５３ 接着層
１５４ 偏光板
１５５ 接着層
１５６ 封止材
１５８ 配線
１５９ 支持材料
１６１ 支持基板
１６２ 剥離層
１６３ 被剥離層
１７１ 円偏光板
２００ 表示装置
２０１ 表示部
２０２ タッチセンサ
２０４ ＦＰＣ
２０５ 外部接続電極
２０６ 配線
２０７ 配線
２０８ 接続層
２１１ 画素部
２１２ ソース駆動回路
２１３ ゲート駆動回路
２１５ ＦＰＣ
２１６ 外部接続電極
２２０ 発光素子
２２１ 電極
２２２ ＥＬ層
２２３ 電極
２３１ トランジスタ
２３２ トランジスタ
２３３ トランジスタ
２３４ トランジスタ
２３５ 絶縁層
２３６ スペーサ
２３７ 絶縁層
２３８ 絶縁層
２３９ 絶縁層
２４１ 絶縁層
２４２ ブラックマトリクス
２４３ カラーフィルタ
２５０ 液晶素子
２５１ 電極
２５２ 液晶
２５３ 電極
２５４ スペーサ
２５５ オーバーコート
２５６ トランジスタ
２５７ 絶縁層
２６０ 液晶素子
１０１０ 携帯情報端末
１０１１ 筐体
１０１２Ａ パネル
１０１２Ｂ パネル
１０１２Ｃ パネル
１０１３ 操作ボタン
１０１４ スピーカ
１０１５ マイク
１０２０ 携帯情報端末
１０２１ａ 筐体
１０２１ｂ 筐体
１０２２ａ パネル
１０２２ｂ パネル
１０２３ 軸部
１０２４ ボタン
１０２５ 接続端子
１０２６ 記録媒体挿入部
１０２７ スピーカ
１０３０ 携帯情報端末
１０３１ 筐体
１０３２ パネル
１０３３ ボタン
１０３４ スピーカ
１０３５ 甲板部
１０４１ 筐体
１０４２ パネル
１０４３ 支持台
１０４４ ボタン
１０４５ 接続端子
１０４６ スピーカ

Claims (2)

  1. 第１の可撓性基板と、
    前記第１の可撓性基板上のトランジスタと、
    前記トランジスタ上の有機ＥＬ素子と、
    前記有機ＥＬ素子上の第２の可撓性基板と、
    前記第２の可撓性基板上の積層体と、を有し、
    前記積層体は、前記第２の可撓性基板上に接着層を介して貼り付けられており、
    前記積層体は、前記接着層上に接する金属酸化物層と、前記金属酸化物層上のセンサ層とを有し、
    前記トランジスタと前記有機ＥＬ素子とは、画素部として機能することを特徴とする表示装置。
  2. 第１の可撓性基板と、
    前記第１の可撓性基板上のトランジスタと、
    前記トランジスタ上の有機ＥＬ素子と、
    前記有機ＥＬ素子上の第２の可撓性基板と、
    前記第２の可撓性基板上の積層体と、を有し、
    前記積層体は、前記第２の可撓性基板上に接着層を介して貼り付けられており、
    前記積層体は、前記接着層上に接する金属酸化物層と、前記金属酸化物層上のセンサ層と、前記金属酸化物層上の電極と、を有し、
    前記電極は、ＦＰＣと電気的に接続され、
    前記トランジスタと前記有機ＥＬ素子とは、画素部として機能し、
    前記第２の可撓性基板は、前記第１の可撓性基板と重なる第１の領域と、前記第１の可撓性基板と重ならない第２の領域とを有し、
    前記センサ層は、前記第１の領域と重なり、
    前記電極は、前記第２の領域と重なることを特徴とする表示装置。
JP2017107488A 2012-09-03 2017-05-31 表示装置 Withdrawn JP2017199002A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012192826 2012-09-03
JP2012192826 2012-09-03

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013177537A Division JP6153819B2 (ja) 2012-09-03 2013-08-29 表示装置の作製方法

Publications (1)

Publication Number Publication Date
JP2017199002A true JP2017199002A (ja) 2017-11-02

Family

ID=50187102

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013177537A Active JP6153819B2 (ja) 2012-09-03 2013-08-29 表示装置の作製方法
JP2017107488A Withdrawn JP2017199002A (ja) 2012-09-03 2017-05-31 表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013177537A Active JP6153819B2 (ja) 2012-09-03 2013-08-29 表示装置の作製方法

Country Status (3)

Country Link
US (2) US11074025B2 (ja)
JP (2) JP6153819B2 (ja)
KR (1) KR102128119B1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6300059B2 (ja) * 2013-06-28 2018-03-28 大日本印刷株式会社 タッチ検出モジュール、タッチ機能付き表示装置およびタッチパネルセンサ
TW201516780A (zh) * 2013-10-21 2015-05-01 Novatek Microelectronics Corp 觸控顯示面板
KR102239367B1 (ko) 2013-11-27 2021-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
KR20150086763A (ko) * 2014-01-20 2015-07-29 삼성디스플레이 주식회사 발광형 표시장치 및 그 제조방법
US9952725B2 (en) * 2014-04-22 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device having sensor circuit comprising a transistor and a capacitor
TWI832717B (zh) 2014-04-25 2024-02-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
TWI655442B (zh) * 2014-05-02 2019-04-01 日商半導體能源研究所股份有限公司 輸入／輸出裝置
JP2015228367A (ja) * 2014-05-02 2015-12-17 株式会社半導体エネルギー研究所 半導体装置、入出力装置、及び電子機器
US10073571B2 (en) 2014-05-02 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor and touch panel including capacitor
JP2016006640A (ja) * 2014-05-30 2016-01-14 株式会社半導体エネルギー研究所 検知器、入力装置、入出力装置
KR102377341B1 (ko) 2014-06-23 2022-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 장치
TWI699023B (zh) * 2014-06-30 2020-07-11 日商半導體能源研究所股份有限公司 發光裝置，模組，及電子裝置
JP6416668B2 (ja) * 2014-08-20 2018-10-31 株式会社ジャパンディスプレイ 表示装置
JP6361026B2 (ja) * 2014-10-15 2018-07-25 パナソニックＩｐマネジメント株式会社 タッチパネル
KR20170075006A (ko) * 2014-10-28 2017-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 장치
JP6412810B2 (ja) * 2015-01-28 2018-10-24 株式会社ジャパンディスプレイ 表示モジュール
US10129180B2 (en) 2015-01-30 2018-11-13 Nicira, Inc. Transit logical switch within logical router
KR102211774B1 (ko) * 2015-02-02 2021-02-02 동우 화인켐 주식회사 터치 스크린 패널의 제조 방법 및 이에 따라 제조된 터치 스크린 패널
WO2016125218A1 (ja) * 2015-02-04 2016-08-11 パナソニックＩｐマネジメント株式会社 タッチパネル装置およびタッチパネル装置を備えた表示装置
US10372274B2 (en) * 2015-04-13 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and touch panel
KR102343276B1 (ko) 2015-04-14 2021-12-24 삼성디스플레이 주식회사 터치 패널, 터치 패널의 제조 방법, 표시 장치, 표시 장치의 제조 방법
CN104851892A (zh) * 2015-05-12 2015-08-19 深圳市华星光电技术有限公司 窄边框柔性显示装置及其制作方法
CN104808864A (zh) * 2015-05-22 2015-07-29 京东方科技集团股份有限公司 一种触控显示面板及显示装置
US10129142B2 (en) 2015-08-11 2018-11-13 Nicira, Inc. Route configuration for logical router
US10095535B2 (en) 2015-10-31 2018-10-09 Nicira, Inc. Static route types for logical routers
JP6264363B2 (ja) 2015-12-03 2018-01-24 Smk株式会社 タッチセンサ、タッチパネルおよび電子機器
JP6264364B2 (ja) * 2015-12-03 2018-01-24 Smk株式会社 タッチセンサ、タッチパネルおよび電子機器
JP6863803B2 (ja) 2016-04-07 2021-04-21 株式会社半導体エネルギー研究所 表示装置
TWI727041B (zh) * 2016-05-20 2021-05-11 日商半導體能源研究所股份有限公司 顯示裝置
US10153973B2 (en) * 2016-06-29 2018-12-11 Nicira, Inc. Installation of routing tables for logical router in route server mode
US10454758B2 (en) 2016-08-31 2019-10-22 Nicira, Inc. Edge node cluster network redundancy and fast convergence using an underlay anycast VTEP IP
JP6762196B2 (ja) 2016-10-21 2020-09-30 三菱電機株式会社 電気光学表示装置
JP6947537B2 (ja) * 2017-06-01 2021-10-13 株式会社ジャパンディスプレイ 表示装置
CN109407869B (zh) * 2017-08-15 2021-11-09 京东方科技集团股份有限公司 触控结构及其制备方法、显示装置
KR102381845B1 (ko) 2018-02-19 2022-03-31 동우 화인켐 주식회사 컬러필터 일체형 터치센서 및 그 제조 방법
US10770519B2 (en) * 2018-05-11 2020-09-08 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Organic light-emitting diode display panel and organic light-emitting diode display apparatus
KR20210019256A (ko) * 2019-08-12 2021-02-22 엘지디스플레이 주식회사 전계 발광 표시 장치
JP2021060722A (ja) * 2019-10-04 2021-04-15 日東電工株式会社 透明導電性シート、タッチセンサ、画像表示装置およびその製造方法
JP2022076893A (ja) * 2020-11-10 2022-05-20 日東電工株式会社 画像表示装置およびその製造方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001247827A (ja) * 2000-03-02 2001-09-14 Seiko Epson Corp 薄膜フィルムの貼付方法、液晶装置の製造方法、および入力機能付き液晶装置の製造方法
JP2003229548A (ja) * 2001-11-30 2003-08-15 Semiconductor Energy Lab Co Ltd 乗物、表示装置、および半導体装置の作製方法
JP2005178363A (ja) * 2003-10-28 2005-07-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、および基材の作製方法
JP2006201421A (ja) * 2005-01-20 2006-08-03 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
WO2010095189A1 (ja) * 2009-02-20 2010-08-26 シャープ株式会社 タッチパネル付き表示装置
JP2010191287A (ja) * 2009-02-19 2010-09-02 Hitachi Displays Ltd 表示装置
WO2011040081A1 (ja) * 2009-09-30 2011-04-07 シャープ株式会社 基板モジュールおよびその製造方法
JP2011095806A (ja) * 2009-10-27 2011-05-12 Sony Corp 静電容量型入力装置、静電容量型入力装置の製造方法、および入力機能付き電気光学装置
JP2011139045A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 紫外線センサを有する半導体装置及びその作製方法
JP2011198207A (ja) * 2010-03-23 2011-10-06 Sony Corp 静電容量型タッチパネルの製造方法および静電容量型タッチパネル
JP2011210242A (ja) * 2010-03-08 2011-10-20 Semiconductor Energy Lab Co Ltd 電子機器及び電子システム
JP4845232B1 (ja) * 2011-02-01 2011-12-28 株式会社ミクロ技術研究所 薄板ガラス基板貼合体およびその製造方法
JP2012145779A (ja) * 2011-01-12 2012-08-02 Japan Display East Co Ltd 液晶表示装置

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4845232Y1 (ja) 1970-06-25 1973-12-26
US7030551B2 (en) 2000-08-10 2006-04-18 Semiconductor Energy Laboratory Co., Ltd. Area sensor and display apparatus provided with an area sensor
JP4302335B2 (ja) 2001-05-22 2009-07-22 株式会社半導体エネルギー研究所 太陽電池の作製方法
JP2003109773A (ja) 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
DE60325669D1 (de) 2002-05-17 2009-02-26 Semiconductor Energy Lab Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements
JP2004140267A (ja) 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6881975B2 (en) 2002-12-17 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4554152B2 (ja) 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
KR100519370B1 (ko) * 2002-12-24 2005-10-07 엘지.필립스 엘시디 주식회사 편광판 일체형 터치 패널의 제조 방법
EP1434264A3 (en) 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique
US7436050B2 (en) 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
US7973313B2 (en) 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
TWI328837B (en) 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3925432B2 (ja) 2003-02-28 2007-06-06 ソニー株式会社 液晶表示装置
EP1542272B1 (en) 2003-10-06 2016-07-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP1523043B1 (en) 2003-10-06 2011-12-28 Semiconductor Energy Laboratory Co., Ltd. Optical sensor and method for manufacturing the same
US7229900B2 (en) 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
US7084045B2 (en) 2003-12-12 2006-08-01 Seminconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2005091370A1 (en) 2004-03-22 2005-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing integrated circuit
US8237569B2 (en) 2004-04-09 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Product management system
TWI372413B (en) 2004-09-24 2012-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same, and electric appliance
US7422935B2 (en) 2004-09-24 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device and electronic device
US7307006B2 (en) 2005-02-28 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR101346241B1 (ko) 2005-11-29 2013-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 안테나 및 그의 제작방법, 안테나를 가지는 반도체장치 및그의 제작방법, 및 무선통신 시스템
US7821587B2 (en) * 2005-12-01 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
KR101319468B1 (ko) 2005-12-02 2013-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US20080076974A1 (en) 2006-04-28 2008-03-27 Semiconductor Energy Laboratory Co., Ltd. Biological information detection sensor device
JP2008009750A (ja) 2006-06-29 2008-01-17 Casio Comput Co Ltd タッチパネル付き液晶表示素子
US7867907B2 (en) 2006-10-17 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2010524172A (ja) * 2007-04-04 2010-07-15 エージェンシー・フォア・サイエンス・テクノロジー・アンド・リサーチ 発光素子構造体及びその製造方法
KR101441346B1 (ko) 2007-04-27 2014-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2009003436A (ja) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP5460108B2 (ja) 2008-04-18 2014-04-02 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US8507322B2 (en) 2010-06-24 2013-08-13 Akihiro Chida Semiconductor substrate and method for manufacturing semiconductor device
KR101887573B1 (ko) * 2011-09-07 2018-08-13 엘지디스플레이 주식회사 액정표시장치
KR101356594B1 (ko) * 2011-11-11 2014-02-05 엘지디스플레이 주식회사 액정표시장치
KR102079188B1 (ko) 2012-05-09 2020-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
TWI669835B (zh) 2012-07-05 2019-08-21 日商半導體能源研究所股份有限公司 發光裝置
KR102173801B1 (ko) * 2012-07-12 2020-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치의 제작 방법
US20140015764A1 (en) * 2012-07-13 2014-01-16 Nokia Corporation Display
KR102114212B1 (ko) * 2012-08-10 2020-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001247827A (ja) * 2000-03-02 2001-09-14 Seiko Epson Corp 薄膜フィルムの貼付方法、液晶装置の製造方法、および入力機能付き液晶装置の製造方法
JP2003229548A (ja) * 2001-11-30 2003-08-15 Semiconductor Energy Lab Co Ltd 乗物、表示装置、および半導体装置の作製方法
JP2005178363A (ja) * 2003-10-28 2005-07-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、および基材の作製方法
JP2006201421A (ja) * 2005-01-20 2006-08-03 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
JP2010191287A (ja) * 2009-02-19 2010-09-02 Hitachi Displays Ltd 表示装置
WO2010095189A1 (ja) * 2009-02-20 2010-08-26 シャープ株式会社 タッチパネル付き表示装置
WO2011040081A1 (ja) * 2009-09-30 2011-04-07 シャープ株式会社 基板モジュールおよびその製造方法
JP2011095806A (ja) * 2009-10-27 2011-05-12 Sony Corp 静電容量型入力装置、静電容量型入力装置の製造方法、および入力機能付き電気光学装置
JP2011139045A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 紫外線センサを有する半導体装置及びその作製方法
JP2011210242A (ja) * 2010-03-08 2011-10-20 Semiconductor Energy Lab Co Ltd 電子機器及び電子システム
JP2011198207A (ja) * 2010-03-23 2011-10-06 Sony Corp 静電容量型タッチパネルの製造方法および静電容量型タッチパネル
JP2012145779A (ja) * 2011-01-12 2012-08-02 Japan Display East Co Ltd 液晶表示装置
JP4845232B1 (ja) * 2011-02-01 2011-12-28 株式会社ミクロ技術研究所 薄板ガラス基板貼合体およびその製造方法

Also Published As

Publication number Publication date
US20140063364A1 (en) 2014-03-06
JP6153819B2 (ja) 2017-06-28
KR102128119B1 (ko) 2020-06-29
JP2014063484A (ja) 2014-04-10
KR20140031110A (ko) 2014-03-12
US20210263619A1 (en) 2021-08-26
US11074025B2 (en) 2021-07-27

Similar Documents

Publication Publication Date Title
JP6153819B2 (ja) 表示装置の作製方法
JP6377823B2 (ja) 表示装置
KR102449207B1 (ko) 표시 장치, 및 표시 장치의 제작 방법
JP6362412B2 (ja) 入出力装置
JP2015176254A (ja) 情報処理装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180807

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20181005