JP2017192099A - 逐次比較型a/dコンバータ - Google Patents
逐次比較型a/dコンバータ Download PDFInfo
- Publication number
- JP2017192099A JP2017192099A JP2016082073A JP2016082073A JP2017192099A JP 2017192099 A JP2017192099 A JP 2017192099A JP 2016082073 A JP2016082073 A JP 2016082073A JP 2016082073 A JP2016082073 A JP 2016082073A JP 2017192099 A JP2017192099 A JP 2017192099A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- converter
- input
- node
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
- H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
- H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
すなわち、逐次比較型A/Dコンバータ100Rでは、そのフェーズにかかわらず、バイアススイッチSW41,SW42がオフの間も、バイアス電源112には直流のバイアス電流IBIASが流れており、これが無駄な電力損失となっていた。
第1ノードN1側に着目する。サンプリングフェーズφ1において第1スイッチSW1および第2スイッチSW2がオンする。このとき、第1キャパシタC1は、第1ノードN1の電圧VN1とハイ電圧VHの電位差で充電され、第2キャパシタC2は、第1ノードN1の電圧VN1とロー電圧VLの電位差で充電される。第1キャパシタC1および第2キャパシタC2それぞれの電荷Q1,Q2は、式(1)、(2)で与えられる。
Q1=C1×(VH−VN1) …(1)
Q2=C2×(VL−VN1) …(2)
Q1’=C1×(VC1−VN1) …(3)
Q2’=C2×(VC1−VN1) …(4)
Q1+Q2=Q1’+Q2’ …(5)
VC1=(C1×VH+C2×VL)/(C1+C2) …(6)
VC2=(C1×VH+C2×VL)/(C1+C2) …(7)
この逐次比較型A/Dコンバータ100によれば、式(6)、(7)から明らかなように、コンパレータ132の第1入力、第2入力に、バイアス電圧VC1,VC2を発生させることができる。
図3は、第1実施例に係る逐次比較型A/Dコンバータ100aの回路図である。この逐次比較型A/Dコンバータ100aはシングルエンド型である。サンプルホールド回路102aの入力スイッチ回路110aは、第1入力スイッチSW11および第1ホールドスイッチSW21を備える。第1入力スイッチSW11は、入力端子INと第1キャパシタC1および第2キャパシタC2の共通接続点である第1ノードN1の間に設けられる。
図4は、第2実施例に係る逐次比較型A/Dコンバータ100bの回路図である。この逐次比較型A/Dコンバータ100bは、図3の逐次比較型A/Dコンバータ100aを差動形式としたものである。
図5は、第3実施例に係る逐次比較型A/Dコンバータ100cの回路図である。この逐次比較型A/Dコンバータ100cは、図4の逐次比較型A/Dコンバータ100bにおいて、D/Aコンバータ108P,108Nを、容量アレイ型で構成したものであり、サンプルホールド回路102と一体化されている。
Claims (5)
- 逐次比較型A/Dコンバータであって、
入力電圧をサンプルホールドするサンプルホールド回路と、
デジタル入力に応じたアナログの出力電圧を生成するD/Aコンバータと、
前記サンプルホールド回路の出力電圧を、前記D/Aコンバータの出力電圧と比較する比較回路と、
前記比較回路の出力にもとづいて前記D/Aコンバータの前記デジタル入力を生成するロジック回路と、
を備え、
前記サンプルホールド回路は、
その第1端が第1ノードと接続された第1キャパシタと、
その第1端が前記第1ノードと接続された第2キャパシタと、
その第1端が第2ノードと接続された第3キャパシタと、
その第1端が前記第2ノードと接続された第4キャパシタと、
前記第1キャパシタの第2端とハイ電圧端子の間に設けられ、サンプリングフェーズにおいてオンとなる第1スイッチと、
前記第2キャパシタの第2端とロー電圧端子の間に設けられ、サンプリングフェーズにおいてオンとなる第2スイッチと、
前記第3キャパシタの第2端と前記ハイ電圧端子の間に設けられ、サンプリングフェーズにおいてオンとなる第3スイッチと、
前記第4キャパシタの第2端と前記ロー電圧端子の間に設けられ、サンプリングフェーズにおいてオンとなる第4スイッチと、
を含み、
前記比較回路は、
第1入力および第2入力を有するコンパレータと、
前記第1キャパシタの前記第2端と前記コンパレータの前記第1入力の間に設けられ、比較フェーズにおいてオンとなる第5スイッチと、
前記第2キャパシタの前記第2端と前記コンパレータの前記第1入力の間に設けられ、前記比較フェーズにおいてオンとなる第6スイッチと、
前記第3キャパシタの前記第2端と前記コンパレータの前記第2入力の間に設けられ、前記比較フェーズにおいてオンとなる第7スイッチと、
前記第4キャパシタの前記第2端と前記コンパレータの前記第2入力の間に設けられ、前記比較フェーズにおいてオンとなる第8スイッチと、
を含むことを特徴とする逐次比較型A/Dコンバータ。 - 前記サンプルホールド回路は、
前記第1キャパシタおよび前記第2キャパシタに加えて、
前記入力電圧を受ける入力端子と前記第1ノードの間に設けられ、前記サンプリングフェーズにおいてオンする入力スイッチを含み、
前記比較フェーズにおいて、前記D/Aコンバータの出力電圧は、前記第1ノードに供給されることを特徴とする請求項1に記載の逐次比較型A/Dコンバータ。 - 前記逐次比較型A/Dコンバータは差動形式であり、
前記D/Aコンバータは、第1D/Aコンバータおよび第2D/Aコンバータを含み、
前記サンプルホールド回路は、
前記第1キャパシタから前記第4キャパシタに加えて、
差動入力電圧の一方を受ける第1入力端子と前記第1ノードの間に設けられ、前記サンプリングフェーズにおいてオンする第1入力スイッチと、
差動入力電圧の一方を受ける第1入力端子と前記第2ノードの間に設けられ、前記サンプリングフェーズにおいてオンする第2入力スイッチと、
を含み、
前記比較フェーズにおいて、前記第1D/Aコンバータの出力電圧が、前記第1ノードに供給され、前記第2D/Aコンバータの出力電圧が、前記第2ノードに供給されることを特徴とする請求項1に記載の逐次比較型A/Dコンバータ。 - 前記逐次比較型A/Dコンバータは差動形式であり、
前記D/Aコンバータは、容量アレイ型D/Aコンバータである第1D/Aコンバータおよび第2D/Aコンバータを含み、
前記第1D/Aコンバータは、
前記第1キャパシタに対応する第1容量アレイと、
前記第2キャパシタに対応する第2容量アレイと、
を含み、
前記第2D/Aコンバータは、
前記第3キャパシタに対応する第3容量アレイと、
前記第4キャパシタに対応する第4容量アレイと、
を含むことを特徴とする請求項1に記載の逐次比較型A/Dコンバータ。 - ひとつの半導体基板に一体集積化されることを特徴とする請求項1から4のいずれかに記載の逐次比較型A/Dコンバータ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016082073A JP2017192099A (ja) | 2016-04-15 | 2016-04-15 | 逐次比較型a/dコンバータ |
US15/485,893 US9768795B1 (en) | 2016-04-15 | 2017-04-12 | Successive approximation A/D converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016082073A JP2017192099A (ja) | 2016-04-15 | 2016-04-15 | 逐次比較型a/dコンバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017192099A true JP2017192099A (ja) | 2017-10-19 |
Family
ID=59828286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016082073A Pending JP2017192099A (ja) | 2016-04-15 | 2016-04-15 | 逐次比較型a/dコンバータ |
Country Status (2)
Country | Link |
---|---|
US (1) | US9768795B1 (ja) |
JP (1) | JP2017192099A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019097121A (ja) * | 2017-11-27 | 2019-06-20 | ローム株式会社 | ラッチドコンパレータ |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107835022B (zh) * | 2017-11-27 | 2020-04-03 | 北京华大九天软件有限公司 | 一种适用于高速模数转换器的预处理时序控制电路 |
JP2019149762A (ja) * | 2018-02-28 | 2019-09-05 | 株式会社日立製作所 | 逐次比較型ad変換器およびセンサ装置 |
FR3121559B1 (fr) * | 2021-03-31 | 2024-05-24 | St Microelectronics Grenoble 2 | Convertisseur analogique-numérique par approximations successives multicanaux |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61126823A (ja) * | 1984-11-22 | 1986-06-14 | Nec Corp | アナログデイジタル変換器 |
JPH08298462A (ja) * | 1995-04-27 | 1996-11-12 | Nec Corp | 半導体装置 |
JP2000201077A (ja) * | 1999-01-08 | 2000-07-18 | Nec Corp | Ad変換器とその制御方法 |
JP2006503495A (ja) * | 2002-10-16 | 2006-01-26 | アナログ・デバイシズ・インコーポレーテッド | アナログ/ディジタル変換に使用する電荷再分配による電圧基準生成の方法および装置 |
US7023372B1 (en) * | 2005-02-09 | 2006-04-04 | Analog Devices, Inc. | Method and apparatus for segmented, switched analog/digital converter |
JP2010252247A (ja) * | 2009-04-20 | 2010-11-04 | Fujitsu Ltd | 電荷分配型デジタル・アナログ変換器及びそれを有する逐次比較型アナログ・デジタル変換器 |
JP2010278952A (ja) * | 2009-06-01 | 2010-12-09 | Mitsumi Electric Co Ltd | 逐次比較型ad変換回路及び半導体集積回路 |
JP2011082879A (ja) * | 2009-10-09 | 2011-04-21 | Renesas Electronics Corp | 半導体集積回路装置 |
JP2014022763A (ja) * | 2012-07-12 | 2014-02-03 | Renesas Electronics Corp | A/d変換器、a/d変換方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1160621B (it) * | 1978-08-31 | 1987-03-11 | Olivetti Controllo Numerico | Apparecchiatura per la misura numerica di posizioni |
US6809674B1 (en) * | 2003-10-15 | 2004-10-26 | Lattice Semiconductor Corporation | Analog-to-digital converters |
TWI260126B (en) * | 2005-11-10 | 2006-08-11 | Prolific Technology Inc | Self-calibration circuit for capacitance mismatch |
US20070252747A1 (en) * | 2006-04-28 | 2007-11-01 | Colin Lyden | No-missing-code analog to digital converter system and method |
JP4817399B2 (ja) * | 2006-06-08 | 2011-11-16 | 国立大学法人静岡大学 | 変換回路、アナログディジタル変換器、およびアナログ信号に対応したディジタル信号を生成する方法 |
JP2010213523A (ja) * | 2009-03-12 | 2010-09-24 | Toshiba Corp | モータ制御装置 |
JP5427663B2 (ja) * | 2010-03-24 | 2014-02-26 | スパンション エルエルシー | A/d変換器 |
US8659462B2 (en) * | 2010-12-10 | 2014-02-25 | Lg Display Co., Ltd. | Successive approximation register analog-to-digital converter and analog-to-digital conversion method using the same |
US8344925B1 (en) * | 2011-05-26 | 2013-01-01 | Cadence Design Systems, Inc. | System and method for adaptive timing control of successive approximation analog-to-digital conversion |
US8508398B1 (en) * | 2011-09-16 | 2013-08-13 | Maxim Integrated Products, Inc. | Systems for comparator offset cancellation in successive-approximation-register analog-to-digital converters |
US8547270B1 (en) * | 2011-09-16 | 2013-10-01 | Maxim Integrated Products, Inc. | Systems for sub digital-to-analog converter gain trim in successive-approximation-register analog-to-digital converters |
JP2014138371A (ja) | 2013-01-18 | 2014-07-28 | Renesas Electronics Corp | 逐次比較型ad変換器及びその動作方法 |
JP6102279B2 (ja) | 2013-01-25 | 2017-03-29 | ミツミ電機株式会社 | 逐次比較型ad変換器及び逐次比較型ad変換方法 |
US8957802B1 (en) * | 2013-09-13 | 2015-02-17 | Cadence Design Systems, Inc. | Metastability error detection and correction system and method for successive approximation analog-to-digital converters |
EP3059867B1 (en) * | 2015-02-19 | 2020-07-08 | Stichting IMEC Nederland | Circuit and method for dac mismatch error detection and correction in an adc |
-
2016
- 2016-04-15 JP JP2016082073A patent/JP2017192099A/ja active Pending
-
2017
- 2017-04-12 US US15/485,893 patent/US9768795B1/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61126823A (ja) * | 1984-11-22 | 1986-06-14 | Nec Corp | アナログデイジタル変換器 |
JPH08298462A (ja) * | 1995-04-27 | 1996-11-12 | Nec Corp | 半導体装置 |
JP2000201077A (ja) * | 1999-01-08 | 2000-07-18 | Nec Corp | Ad変換器とその制御方法 |
JP2006503495A (ja) * | 2002-10-16 | 2006-01-26 | アナログ・デバイシズ・インコーポレーテッド | アナログ/ディジタル変換に使用する電荷再分配による電圧基準生成の方法および装置 |
US7023372B1 (en) * | 2005-02-09 | 2006-04-04 | Analog Devices, Inc. | Method and apparatus for segmented, switched analog/digital converter |
JP2010252247A (ja) * | 2009-04-20 | 2010-11-04 | Fujitsu Ltd | 電荷分配型デジタル・アナログ変換器及びそれを有する逐次比較型アナログ・デジタル変換器 |
JP2010278952A (ja) * | 2009-06-01 | 2010-12-09 | Mitsumi Electric Co Ltd | 逐次比較型ad変換回路及び半導体集積回路 |
JP2011082879A (ja) * | 2009-10-09 | 2011-04-21 | Renesas Electronics Corp | 半導体集積回路装置 |
JP2014022763A (ja) * | 2012-07-12 | 2014-02-03 | Renesas Electronics Corp | A/d変換器、a/d変換方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019097121A (ja) * | 2017-11-27 | 2019-06-20 | ローム株式会社 | ラッチドコンパレータ |
Also Published As
Publication number | Publication date |
---|---|
US9768795B1 (en) | 2017-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10735008B2 (en) | Comparator offset voltage self-correction circuit | |
US6967611B2 (en) | Optimized reference voltage generation using switched capacitor scaling for data converters | |
CN108574487B (zh) | 逐次逼近寄存器模数转换器 | |
US10826523B2 (en) | Analog-to-digital converter, measurement arrangement and method for analog-to-digital conversion | |
US7741908B2 (en) | High speed amplifier with controllable amplification and output impedance and comparator using the same | |
US8232905B2 (en) | Sequentially configured analog to digital converter | |
JP2017192099A (ja) | 逐次比較型a/dコンバータ | |
US10090851B2 (en) | Successive approximation type analog-to-digital (A/D) converter | |
TW201943211A (zh) | 類比數位轉換器與方法 | |
US7830159B1 (en) | Capacitor mismatch measurement method for switched capacitor circuits | |
WO2011104786A1 (ja) | パイプライン型a/dコンバータおよびa/d変換方法、ならびにダイナミック型差動増幅器 | |
JP4941029B2 (ja) | D/a変換器 | |
US4794374A (en) | Flash A/D Converter | |
US10305452B2 (en) | Five-level switched-capacitance DAC using bootstrapped switches | |
CN111245383B (zh) | 用于误差信号放大及处理的电路和方法 | |
US10735016B2 (en) | D/A conversion circuit, quantization circuit, and A/D conversion circuit | |
CN111034052B (zh) | 用于在不具有附加有源电路的sar adc中启用宽输入共模范围的方法和装置 | |
WO2017158677A1 (ja) | Ad変換器およびイメージセンサ | |
US6606049B1 (en) | Analog to digital converters based on transconveyance amplifiers | |
JP5561039B2 (ja) | アナログ・デジタル変換器およびシステム | |
JP3907633B2 (ja) | Nic回路及びadc回路 | |
CN109802680B (zh) | 一种基于分数基准的电容阵列及模数转换器 | |
JP7183724B2 (ja) | D/a変換回路およびa/d変換回路 | |
CN111399574B (zh) | 一种可编程电压源 | |
WO2021251305A1 (ja) | コンパレータ及びアナログ-デジタル変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200428 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20201027 |