CN108574487B - 逐次逼近寄存器模数转换器 - Google Patents

逐次逼近寄存器模数转换器 Download PDF

Info

Publication number
CN108574487B
CN108574487B CN201711327473.2A CN201711327473A CN108574487B CN 108574487 B CN108574487 B CN 108574487B CN 201711327473 A CN201711327473 A CN 201711327473A CN 108574487 B CN108574487 B CN 108574487B
Authority
CN
China
Prior art keywords
stage
capacitor
positive
negative
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711327473.2A
Other languages
English (en)
Other versions
CN108574487A (zh
Inventor
张根珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mimi Ip Co ltd
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN108574487A publication Critical patent/CN108574487A/zh
Application granted granted Critical
Publication of CN108574487B publication Critical patent/CN108574487B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/001—Analogue/digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种包括基于***电容器的数模转换器的逐次逼近寄存器模数转换器，逐次逼近寄存器数模转换器包括：比较器、包括正电容器阵列和负电容器阵列的基于***电容器的数模转换器以及逐次逼近寄存器逻辑电路。正电容器阵列和负电容器阵列各自包括：第一级的正电容器阵列和第一级的负电容器阵列，分别产生比较器的与包括MSB的高比特位相对应的输入信号；第二级的正电容器阵列和第二级的负电容器阵列，产生与中间比特位相对应的输入信号；以及第三级的正电容器阵列和第三级的负电容器阵列，产生与LSB的低比特位和次低于LSB的比特位相对应的输入信号。

Description

逐次逼近寄存器模数转换器
相关申请的交叉引用
本申请要求2017年3月14日提交的申请号为10-2017-0032078的韩国专利申请的优先权，其内容通过引用整体合并于此。
技术领域
本公开的各种实施例总体而言可以涉及一种逐次逼近寄存器模数转换器，更具体地，涉及一种具有基于***电容器的数模转换器的逐次逼近寄存器模数转换器。
背景技术
近来，在片上***(SoC)的实施中对更低功耗和更小面积的需求已经加大。为了满足这样的需求，在设计用于将模拟值转换成数字值的模数转换器(在下文中称作“ADC”)中主要使用逐次逼近寄存器(在下文中称作“SAR”)结构。SAR ADC通常包括比较器、数模转换器(在下文中称作“DAC”)和数字模块，且具有诸如低功耗、高分辨率和准确度、小的芯片面积以及分辨率与工作速度的良好相关性的优点。此外，大多数SAR ADC消耗动态功率，这对根据频率的缩放(scaling)功耗产生重大影响。因此，在需要于中间频率和低频率的宽频率范围内操作的应用领域中，相比于其中频率缩放不严重的结构，在功耗方面存在优势。
SAR ADC中使用的DAC产生用于SAR DAC的二分搜索的参考电压。SAR ADC中使用的DAC的示例为二进制加权结构。此方案的优点在于：结构简单且DAC的线性度良好。另一方面，由于高的总电容，DAC占据大的面积，这导致DAC的稳定时间和功耗的增加，这对于高速操作是不利的。当MOS晶体管的尺寸增加以减小开关的电阻时，稳定时间减小，但MOS晶体管的结电容器增大。
SAR ADC中使用的DAC的另一示例为基于***电容器的DAC。此方案的优点在于：总电容比二进制加权结构的总电容低，由此减小SAR ADC的面积且使低功耗设计成为可能。此方案的优点还在于：SAR ADC的速度通过减小由数模开关产生的延迟时间(RC时间)而提高。然而，此方案显示的限制在于将能通过SAR ADC实施的有效比特位数(在下文中称作“ENOB”)增加至多于特定的比特位数。例如，相比于ENOB为10的情况，为了将ENOB增加至11需要的总电容为21倍，而为了将ENOB增加至12需要的总电容为22倍。
发明内容
一种包括基于***电容器的数模转换器的逐次逼近寄存器模数转换器，逐次逼近寄存器数模转换器包括：比较器，包括正电容器阵列和负电容器阵列的基于***电容器的数模转换器以及逐次逼近寄存器逻辑电路。正电容器阵列和负电容器阵列各自包括：第一级的正电容器阵列和第一级的负电容器阵列，分别产生比较器的与包括MSB的高比特位相对应的输入信号；第二级的正电容器阵列和第二级的负电容器阵列，产生与中间比特位相对应的输入信号；以及第三级的正电容器阵列和第三级的负电容器阵列，产生与LSB的低比特位和次低于LSB的比特位相对应的输入信号。
附图说明
图1是图示根据本公开的一个实施例的包括基于***电容器的DAC的SAR ADC的示例的电路图。
图2至图13是图示根据本公开的一个实施例的包括基于***电容器的DAC的SARADC的12比特位转换操作之中的用于高比特位的转换操作的视图。
图14至图21是图示根据本公开的一个实施例的包括基于***电容器的DAC的SARADC的12比特位转换操作之中的用于中间比特位的转换操作的视图。
图22至图25是图示根据本公开的一个实施例的包括基于***电容器的DAC的SARADC的12比特位转换操作之中的用于低比特位的转换操作的视图。
具体实施方式
在下面对实施例的描述中，将理解到，术语“第一”和“第二”意在指定一个要素，而非用来限定仅该要素自身或者表示特定顺序。此外，当一个要素称作位于另一要素“上”、“之上”、“以上”、“之下”或“以下”时，其意在表示相对位置关系，而非用来限制该要素直接接触另一要素的特定情况，或者至少一个中间要素存在于其间的特定情况。此外，当一个要素称作“连接”或“耦接”到另一要素时，该要素可以电气地或机械地直接连接或耦接到该另一要素，或者可以通过取代其间的另一要素来形成连接关系或耦接关系。
图1是图示根据本公开的一个实施例的包括基于***电容器(spilt-capacitor)的DAC的SAR ADC 10的示例的电路图。根据此实施例的SAR ADC 10具有12比特位的ENOB。参见图1，根据此实施例的包括基于***电容器的DAC的SAR ADC 10可以包括比较器100、基于***电容器的DAC 200和300以及SAR逻辑电路400。比较器100可以包括输入有第一输入信号的第一输入端子110和输入有第二输入信号的第二输入端子120。比较器100也可以包括输出输出信号DOUT的输出端子130。比较器100可以作为运算放大器来操作。在一个示例中，第一输入端子110和第二输入端子120可以分别为非反相端子(non-inverting terminal)(+)和反相端子(-)。可替代地，第一输入端子110和第二输入端子120可以分别为反相端子(-)和非反相端子(+)。比较器100可以将经由第一输入端子110输入的第一输入信号与经由第二输入端子120输入的第二输入信号相比较，以及根据比较结果来将高信号或低信号经由输出端子130输出。高信号和低信号可以分别通过二进制值“1”和“0”来表示，因此，经由比较器100的输出端子130输出的输出信号DOUT可以构成二进制流(在其中顺序地排列二进制值)的比特位值。
基于***电容器的DAC 200和300可以包括正电容器组200和负电容器组300。正电容器组200可以响应于第一开关控制信号而产生输入给比较器100的第一输入端子110的第一输入信号。负电容器组300可以响应于第二开关控制信号而产生输入给比较器100的第二输入端子120的第二输入信号。正电容器组200可以包括第一级的正电容器阵列210、第二级的正电容器阵列220和第三级的正电容器阵列230。负电容器组300可以包括第一级的负电容器阵列310、第二级的负电容器阵列320和第三级的负电容器阵列330。
第一级的正电容器阵列210和第一级的负电容器阵列310可以分别产生用于转换包括最高有效位(MSB)的高比特位的第一输入信号和第二输入信号。第一级的正电容器阵列210可以包括多个(例如，五个)第一级的正电容器211-215。第一级的负电容器阵列310可以包括数量与第一级的正电容器211-215相同的五个负电容器311-315。第一级的正电容器211-215的数量和第一级的负电容器311-315的数量可以基于要在第一级的正电容器阵列210和第一级的负电容器阵列310中提取的高比特位的数量来确定。在此实施例中，分别地产生与包括MSB的高六比特位相对应的第一输入信号和第二输入信号。在这种情况下，第一级的正电容器的数量和第一级的负电容器的数量分别为五。因此，第一级的正电容器阵列210和第一级的负电容器阵列310各自分别包括比高比特位的比特位数少一的正电容器和比高比特位的比特位数少一的负电容器。然而，这仅为一个示例，要通过第一级的正电容器阵列210和第一级的负电容器阵列310提取的高比特位的数量可以小于或大于六。在这种情况下，第一级的正电容器的数量和第一级的负电容器的数量可以改变。在任一情况下，如果要通过第一级的正电容器阵列210和第一级的负电容器阵列310提取的高比特位的数量为“M”，则第一级的正电容器的数量和第一级的负电容器的数量分别变成(M-1)。
第一级的正电容器211-215中的各个正电容器的第一端子可以耦接到比较器100的第一输入端子110。第一级的正电容器211-215中的各个正电容器的第二端子可以耦接到第一级的正开关SW11-SW15中的各个正开关的一端。第一级的正开关SW11-SW15中的各个正开关的另一端可以响应于第一开关控制信号而耦接到第一电压施加线251、第二电压施加线252和第三电压施加线253之一。相应地，第一级的正电容器211-215中的各个正电容器的第二端子可以经由第一级的正开关SW11-SW15耦接到第一电压施加线251、第二电压施加线252、第三电压施加线253之一。第一级的负电容器311-315中的各个负电容器的第一端子可以耦接到比较器100的第二输入端子120。第一级的负电容器311-315中的各个负电容器的第二端子可以耦接到第一级的负开关SW21-SW25中的各个负开关的一端。第一级的负开关SW21-SW25中的各个负开关的另一端可以响应于第二开关控制信号而耦接到第一电压施加线251、第二电压施加线252和第三电压施加线253之一。相应地，第一级的负电容器311-315中的各个负电容器的第二端子可以经由第一级的负开关SW21-SW25耦接到第一电压施加线251、第二电压施加线252和第三电压施加线253之一。
第一参考电压Vrefp、第二参考电压Vrefn和共模电压Vcm分别施加给第一电压施加线251、第二电压施加线252和第三电压施加线253。在一个实施例中，第一参考电压Vrefp可以被配置成等于或小于电源电压VDD的电压。第二参考电压Vrefn可以被配置成等于或大于接地电压的电压。在任一情况下，第一参考电压Vrefp可以大于第二参考电压Vrefn。共模电压Vcm可以为固定在第一参考电压Vrefp与第二参考电压Vrefn之间的电压。在一个实施例中，共模电压Vcm可以具有第一参考电压Vrefp与第二参考电压Vrefn之间的中间大小(Vrefp-Vrefn)/2。
基于单位电容C，第一级的正电容器211-215之中的第一级的第一正电容器211可以具有第一级的第二正电容器212的电容8C两倍大的电容16C。第一级的第二正电容器212可以具有第一级的第三正电容器213的电容4C两倍大的电容。第一级的第三正电容器213可以具有第一级的第四正电容器214的电容2C两倍大的电容4C。第一级的第四正电容器214可以具有第一级的第五正电容器215的电容C两倍大的电容2C。第一级的第一正电容器211和第一级的第一负电容器311可以具有相同的电容16C。第一级的第二正电容器212和第一级的第二负电容器312可以具有相同的电容8C。第一级的第三正电容器213和第一级的第三负电容器313可以具有相同的电容4C。第一级的第四正电容器214和第一级的第四负电容器314可以具有相同的电容2C。第一级的第五正电容器215和第一级的第五负电容器315可以具有相同的电容C。
第一输入电压Vinp可以通过第一输入开关SW01的开关操作而提供给第一级的正电容器211-215之中的具有最大电容16C的第一级的第一正电容器211的第一端子。第二输入电压Vinn可以通过第二输入开关SW02的开关操作而提供给第一级的负电容器311-315之中的具有最大电容16C的第一级的第一负电容器311的第一端子。第一输入开关SW01和第二输入开关SW02仅在产生用于MSB转换的第一输入信号和第二输入信号时闭合，然后在用于剩余比特位的转换过程期间保持断开。也就是说，为了产生用于MSB转换的第一输入信号和第二输入信号，第一输入电压Vinp和第二输入电压Vinn分别提供给第一级的第一正电容器211的第一端子和第一级的第一负电容器311的第一端子。在产生用于MSB转换的第一输入信号和第二输入信号之后，断开第一输入开关SW01和第二输入开关SW02二者。
第二级的正电容器阵列220和第二级的负电容器阵列320可以分别产生与中间比特位相对应的第一输入信号和第二输入信号。第二级的正电容器阵列220可以包括第二级的第一正电容器221至第四正电容器224，而第二级的负电容器阵列320可以包括第二级的第一负电容器321至第四负电容器324。第二级的第一正电容器221至第四正电容器224的数量与第二级的第一负电容器321至第四负电容器324的数量相同，且该数量可以与要在第二级的正电容器阵列220和第二级的负电容器阵列320中提取的中间比特位的数量匹配。在此实施例中，可以分别产生用于转换中间四比特位的第一输入信号和第二输入信号，以及在此情况下，第二级的正电容器的数量和第二级的负电容器的数量可以为四。然而，这仅为一个示例，要通过第二级的正电容器阵列220和第二级的负电容器阵列320提取的中间比特位的数量可以小于或大于四。在此情况下，可以类似地改变第二级的正电容器的数量和第二级的负电容器的数量。
第二级的正电容器阵列220可以经由正衰减电容器201耦接到第一级的正电容器阵列210。具体地，第二级的正电容器221-224中的各个正电容器的第一端子可以经由正衰减电容器201耦接到比较器100的第一输入端子110。正电容器221-224中的各个正电容器的第二端子可以分别耦接到第二级的正开关SW31-SW34中的各个正开关的一端。第二级的正开关SW31-SW34中的各个正开关的另一端可以响应于第一开关控制信号而分别耦接到第一电压施加线251、第二电压施加线252和第三电压施加线253之一。相应地，正电容器221-224中的各个正电容器的第二端子可以经由第二级的正开关SW31-SW34耦接到第一电压施加线251、第二电压施加线252和第三电压施加线253之一。第二级的负电容器阵列320可以经由负衰减电容器301耦接到第一级的负电容器阵列310。具体地，第二级的负电容器321-324中的各个负电容器的第一端子可以经由负衰减电容器301耦接到比较器100的第二输入端子120。负电容器321-324中的各个负电容器的第二端子可以分别耦接到第二级的负开关SW41-SW44中的各个负开关的一端。第二级的负开关SW41-44中的各个负开关的另一端可以响应于第二开关控制信号而耦接到第一电压施加线251、第二电压施加线252和第三电压施加线253之一。相应地，第二级的负电容器321-324中的各个电容器的第二端子可以经由第二级的负开关SW41-SW44耦接到第一电压施加线251、第二电压施加线252和第三电压施加线253之一。
正衰减电容器201可以具有与第一级的正电容器之中的具有最小电容的第一级的第五正电容器215的电容C相同的电容C。负衰减电容器301可以具有与正衰减电容器201的电容C相同的电容C。第二级的正电容器221-224之中的第二级的第一正电容器221可以具有第二级的第二正电容器222的电容4C两倍大的电容8C。第二级的第二正电容器222可以具有第二级的第三正电容器223的电容2C两倍大的电容4C。第二级的第三正电容器223可以具有第二级的第四正电容器224的电容C两倍大的电容2C。第二级的第一正电容器221和第二级的第一负电容器321可以具有相同的电容8C。第二级的第二正电容器222和第二级的第二负电容器322可以具有相同的电容4C。第二级的第三正电容器223和第二级的第三负电容器323可以具有相同的电容2C。第二级的第四正电容器224和第二级的第四负电容器324可以具有相同的电容C。
第三级的正电容器阵列230和第三级的负电容器阵列330可以分别产生用于转换低比特位(即，最低有效位(LSB)和次低于LSB的比特位)的第一输入信号和第二输入信号。第三级的正电容器阵列230可以包括第三级的第一正电容器231和第三级的第二正电容器232，而第三级的负电容器阵列330可以包括第三级的第一负电容器331和第三级的第二负电容器332。第三级的第一正电容器231和第三级的第一负电容器331可以产生用于转换次低于LSB的比特位的第一输入信号和第二输入信号。第三级的第二正电容器232和第三级的第二负电容器332可以产生用于转换LSB的第一输入信号和第二输入信号。
第三级的正电容器阵列230和第三级的负电容器阵列330可以分别串联耦接到第二级的正电容器阵列220和第二级的负电容器阵列320。第三级的第一正电容器231的第一端子可以耦接到第二级的第四正电容器224的第二端子。第三级的第一正电容器231的第二端子可以耦接到第三级的第二正电容器232的第一端子和第三级的第一正开关SW51的一端。第三级的第二正电容器232的第二端子可以耦接到第三级的第二正开关SW52的一端。第三级的第一正开关SW51的另一端和第三级的第二正开关SW52的另一端可以响应于第一开关控制信号而分别耦接到第一电压施加线251、第二电压施加线252和第三电压施加线253之一。相应地，第三级的第一正电容器231的第二端子可以经由第三级的第一正开关SW51耦接到第一电压施加线251、第二电压施加线252和第三电压施加线253之一。此外，第三级的第二正电容器232的第二端子可以经由第三级的第二正开关SW52耦接到第一电压施加线251、第二电压施加线252和第三电压施加线253之一。以与第三级的正电容器阵列230所描述的几乎相同的方式，第三级的第一负电容器331的第二端子可以经由第三级的第一负开关SW61耦接到第一电压施加线251、第二电压施加线252和第三电压施加线253之一。此外，第三级的第二负电容器332的第二端子可以经由第三级的第二负开关SW62耦接到第一电压施加线251、第二电压施加线252和第三电压施加线253之一。
第三级的第一正电容器231可以具有与第二级的正电容器之中的具有最小电容的第二级的第四正电容器224的电容C相同的电容C。第三级的第二正电容器232可以具有第三级的第一正电容器231的电容C一半的电容C/2。第三级的第一负电容器331可以具有与第三级的第一正电容器231的电容C相同的电容C。第三级的第二负电容器332可以具有与第三级的第二正电容器232的电容C/2相同的电容C/2。
SAR逻辑电路400可以接收从比较器100的输出端子130输出的输出信号，并分别经由第一反馈控制线401和第二反馈控制线402来产生第一开关控制信号和第二开关控制信号。相应地，逐次逼近寄存器逻辑电路400可以响应于比较器100的输出信号DOUT而改变来自正电容器组200的第一输入信号和来自负电容器组300的第二输入信号。通过第一开关控制信号，可以控制第一级的正开关SW11-SW15的开关操作、第二级的正开关SW31-SW34的开关操作以及第三级的正开关SW51、SW52的开关操作。此外，通过第二开关控制信号，可以控制第一级的负开关SW21-SW25的开关操作、第二级的负开关SW41-SW44的开关操作以及第三级的负开关SW61、SW62的开关操作。利用此开关控制操作，从比较器100输出以用于任意一比特位的转换的输出信号可以在下一比特位的转换过程中确定基于***电容器的DAC 200和300的操作。
基于根据此实施例的具有基于***电容器的DAC的SAR ADC 10，10比特位的ADC操作可以通过第一级的正电容器阵列210和负电容器阵列310以及第二级的正电容器阵列220和负电容器阵列320来实施。此外，用于LSB和次低于LSB的低比特位的ADC操作可以通过第三级的正电容器阵列230和负电容器阵列330来实施。一般而言，在具有基于***电容器的DAC的SAR ADC结构中，实施用于10比特位的ADC操作所需的总电容为94C。为了在该结构中实施用于12比特位的ADC操作，需要376C(为94C的22倍)的总电容。然而，在根据此实施例的具有基于***电容器的DAC的SAR ADC 10中，添加仅3C的电容来配置第三级的正电容器阵列230和第三级的负电容器阵列330，使得12比特位的ADC操作可以利用仅97C的总电容来实施。
图2至图13是图示根据本公开的一个实施例的用于具有基于***电容器DAC的SARADC的12比特位的转换操作之中的用于高比特位的转换操作的视图。特别地，图3、图5、图7、图9、图11和图13是图示图2、图4、图6、图8、图10和图12的用于高比特位的转换操作中的确定比较器输出信号的过程。在图2至图13中，与图1的附图标记相同的附图标记表示相同的元件。
参见图2和图3，为了获得用于输入信号的MSB，可以闭合第一输入开关(图1的SW01)和第二输入开关(图1的SW02)。然后，第一输入电压Vinp可以施加给第一级的第一正电容器211的第一端子，以及第二输入电压Vinn可以施加给第一级的第一负电容器311的第一端子。第一级的正开关(图1的SW11-SW15)、第一级的负开关(图1的SW21-SW25)、第二级的正开关(图1的SW31-SW34)、第二级的负开关(图1的SW41-SW44)、第三级的正开关(图1的SW51、SW52)以及第三级的负开关(图1的SW61、SW62)的开关操作可以控制共模电压Vcm施加给全部剩余电容器的第二端子。在此实施例中，共模电压Vcm可以被配置成第一参考电压Vrefp与第二参考电压Vrefn之间的中间水平电压。
与充电给第一级的正电容器211-215的电荷量相对应的第一输入信号可以输入给比较器100的第一输入端子110，而与充电给负电容器311-315的电荷量相对应的第二输入信号可以输入给比较器100的第二输入端子120。与第一输入电压Vinp与共模电压Vcm之差相等的电势可以施加给第一级的正电容器211-215的两端。另一方面，与第二输入电压Vinn与共模电压Vcm之差相等的电势可以施加给第一级的负电容器311-315的两端。相应地，分别输入给比较器100的第一输入端子110和第二输入端子120的第一输入信号和第二输入信号之差可以与第一输入电压Vinp和第二输入电压Vinn之差Vinp-Vinn(在下文中称作“模拟输入电压Vin”)成比例。
用于模拟输入电压Vin的MSB值可以通过将输入给比较器100的模拟输入电压Vin与共模电压Vcm相比较来确定。共模电压Vcm可以等于第一参考电压与第二参考电压之差(Vrefp-Vrefn)(在下文中称作“参考电压Vref”)的一半((Vrefp-Vrefn)/2)，即参考电压的一半Vref/2。相应地，如图3中所示，在模拟输入电压Vin大于参考电压的一半Vref/2(即，由虚线502表示的模拟输入电压Vin位于由实线501表示的参考电压的一半Vref/2上方)的情况下，比较器100可以输出“1”作为模拟输入电压Vin的MSB值。另一方面，在模拟输入电压Vin小于参考电压的一半Vref/2(即，由虚线503表示的模拟输入电压Vin位于由实线501表示的参考电压的一半Vref/2下方)的情况下，比较器100可以输出“0”作为模拟输入电压Vin的MSB值。在下文中，将描述模拟输入电压Vin大于参考电压的一半1/2Vref(即，MSB值为“1”)的情况作为参考。
参见图4和图5，为了获得用于模拟输入电压Vin的第一MSB值(MSB-1比特位值)，从比较器100输出的MSB值可以输入给SAR逻辑电路400。根据输入的比较器100的输出值，SAR逻辑电路400可以分别提供第一开关控制信号和第二开关控制信号给正电容器组200和负电容器组300。如在以上示例中，在从比较器100输出的MSB值为“1”的情况下，即，当模拟输入电压Vin大于参考电压的一半Vref/2时，可以产生第一开关控制信号和第二开关控制信号使得参考电压可以增大。为了增大参考电压，第一开关控制信号可以控制开关操作来施加第一参考电压Vrefp给第一级的第一正电容器211的第二端子。此外，第二开关控制信号可以控制开关操作来施加第二参考电压Vrefn给第一级的第一负电容器311的第二端子。
当第一参考电压Vrefp施加给第一级的第一正电容器211的第二端子而第二参考电压Vrefn施加给第一级的第一负电容器311的第二端子时，(MSB-1)比特位值可以通过将模拟输入电压Vin与新配置的参考电压(在下文中称作“(MSB-1)比特位参考电压”)相比较来确定。(MSB-1)比特位参考电压可以具有第一参考电压Vrefp与共模电压Vcm之间的中间值的大小(3/22)*Vref。如图5中所示，在(MSB-1)比特位参考电压(3/22)*Vref大于模拟输入电压Vin的情况下，即，当由实线511表示的(MSB-1)比特位参考电压(3/22)*Vref在由虚线502表示的模拟输入电压Vin上方时，比较器100可以输出“0”作为用于模拟输入电压Vin的(MSB-1)比特位值。虽然未示出，但是在(MSB-1)比特位参考电压(3/22)*Vref小于模拟输入电压的情况下，即，当(MSB-1)比特位参考电压(3/22)*Vref位于模拟输入电压Vin下方时，比较器100可以输出“1”作为用于模拟输入电压Vin的(MSB-1)比特位值。
参见图6和图7，为了获得用于模拟输入电压Vin的(MSB-2)比特位值，从比较器100输出的(MSB-1)比特位值“0”可以输入给SAR逻辑电路400。SAR逻辑电路400可以响应于输入的比较器100的输出值“0”而分别提供第一开关控制信号和第二开关控制信号给正电容器组200和负电容器组300。如在以上示例中，在从比较器100输出的(MSB-1)比特位值为“0”的情况下，即，当模拟输入电压Vin大于(MSB-1)比特位的参考电压(3/22)*Vref的一半时，可以产生第一开关控制信号和第二开关控制信号使得参考电压减小。为了减小参考电压，第一开关控制信号可以控制开关操作来施加第二参考电压Vrefn给第一级的第二正电容器212的第二端子。此外，第二开关控制信号可以控制开关操作来施加第一参考电压Vrefp给第一级的第二负电容器312的第二端子。
当第二参考电压Vrefn施加给第一级的第二正电容器212的第二端子而第一参考电压Vrefp施加给第一级的第二负电容器312的第二端子时，(MSB-2)比特位值可以通过将模拟输入电压Vin与(MSB-2)比特位参考电压相比较来确定。(MSB-2)比特位参考电压可以具有(MSB-1)比特位参考电压(3/22)*Vref与共模电压Vcm之间的中间值的大小(5/22)*Vref。如图7中所示，在模拟输入电压Vin大于(MSB-2)比特位参考电压(5/22)*Vref的情况下，即，当由虚线502表示的模拟输入电压Vin位于由实线521表示的(MSB-2)比特位参考电压(5/22)*Vref上方时，比较器100可以输出“1”作为模拟输入电压Vin的(MSB-2)比特位值。
参见图8和图9，为了获得用于模拟输入电压Vin的(MSB-3)比特位值，从比较器100输出的(MSB-2)比特位值“1”可以输入给SAR逻辑电路400。SAR逻辑电路400可以响应于输入的比较器100的输出值“1”而分别提供第一开关控制信号和第二开关控制信号给正电容器组200和负电容器组300。如在以上示例中，在从比较器100输出的(MSB-2)比特位值为“1”的情况下，即，当模拟输入电压Vin大于(MSB-2)比特位参考电压(5/23)*Vref时，可以产生第一开关控制信号和第二开关控制信号使得参考电压增大。为了增大参考电压，第一开关控制信号可以控制开关操作来施加第一参考电压Vrefp给第一级的第三正电容器213的第二端子。此外，第二开关控制信号可以控制开关操作来施加第二参考电压Vrefn给第一级的第三负电容器313的第二端子。
当第一参考电压Vrefp施加给第一级的第三正电容器213的第二端子而第二参考电压Vrefn施加给第一级的第三负电容器313的第二端子时，(MSB-3)比特位值可以通过将模拟输入电压Vin与(MSB-3)比特位参考电压相比较来确定。(MSB-3)比特位参考电压可以具有(MSB-1)比特位参考电压(3/22)*Vref与(MSB-2)比特位参考电压(5/23)*Vref之间的中间值的大小(11/24)*Vref。如图9中所示，在模拟输入电压Vin大于(MSB-3)比特位参考电压(11/24)*Vref的情况下，即，当由虚线502表示的模拟输入电压Vin位于由实线531表示的(MSB-3)比特位参考电压(11/24)*Vref上方时，比较器100可以输出“0”作为用于模拟输入电压Vin的(MSB-3)比特位值。
参见图10和图11，为了获得用于模拟输入电压Vin的(MSB-4)比特位值，从比较器100输出的(MSB-3)比特位值“0”可以输入给SAR逻辑电路400。SAR逻辑电路400可以响应于输入的比较器100的输出值“0”而分别提供第一开关控制信号和第二开关控制信号给正电容器组200和负电容器组300。如在以上示例中，在从比较器100输出的(MSB-3)比特位值为“0”的情况下，即，当模拟输入电压Vin小于(MSB-3)比特位参考电压(11/24)*Vref时，可以产生第一开关控制信号和第二开关控制信号使得参考电压减小。为了减小参考电压，第一开关控制信号可以控制开关操作来施加第二参考电压Vrefn给第一级的第四正电容器214的第二端子。此外，第二开关控制信号可以控制开关操作来施加第一参考电压Vrefp给第一级的第四负电容器314的第二端子。
当第二参考电压Vrefn施加给第一级的第四正电容器214的第二端子而第一参考电压Vrefp施加给第一级的第四负电容器314的第二端子时，(MSB-4)比特位值可以通过将模拟输入电压Vin与(MSB-4)比特位参考电压相比较来确定。(MSB-4)比特位参考电压可以具有(MSB-2)比特位参考电压(5/23)*Vref与(MSB-3)比特位参考电压(11/24)*Vref之间的中间值的大小(21/25)*Vref。如图11中所示，在模拟输入电压Vin小于(MSB-4)比特位参考电压(21/25)*Vref的情况下，即，当由虚线502表示的模拟输入电压Vin位于由实线541表示的(MSB-4)比特位参考电压(21/25)*Vref下方时，比较器100可以输出“0”作为模拟输入电压Vin的(MSB-4)比特位值。
参见图12和图13，为了获得用于模拟输入电压Vin的(MSB-5)比特位值，从比较器100输出的(MSB-4)比特位值“0”可以输入给SAR逻辑电路400。SAR逻辑电路400可以响应于输入的比较器100的输出值“0”而分别提供第一开关控制信号和第二开关控制信号给正电容器组200和负电容器组300。如在以上示例中，在从比较器100输出的(MSB-4)比特位值为“0”的情况下，即，当模拟输入电压Vin小于(MSB-4)比特位参考电压(21/25)*Vref时，产生第一开关控制信号和第二开关控制信号使得参考电压减小。为了减小参考电压，第一开关控制信号可以控制开关操作来施加第二参考电压Vrefn给第一级的第五正电容器215的第二端子。此外，第二开关控制信号可以控制开关操作来施加第一参考电压Vrefp给第一级的第五负电容器315的第二端子。
当第二参考电压Vrefn施加给第一级的第五正电容器215的第二端子而第一参考电压Vrefp施加给第一级的第五负电容器315的第二端子时，(MSB-5)比特位值可以通过将模拟输入电压Vin与(MSB-5)比特位参考电压相比较来确定。(MSB-5)比特位参考电压可以具有从(MSB-4)比特位参考电压(21/25)*Vref减去(MSB-3)比特位参考电压(11/24)*Vref与(MSB-4)比特位参考电压(21/25)*Vref之偏差的一半而得到的大小(41/26)*Vref。如图13中所示，在模拟输入电压Vin大于(MSB-5)比特位参考电压(41/26)*Vref的情况下，即，当由虚线502表示的模拟输入电压Vin位于由实线551表示的(MSB-5)比特位参考电压(41/26)*Vref上方时，比较器100可以输出“1”作为用于模拟输入电压Vin的(MSB-5)比特位值。
到现在为止，已经通过使用第一级的正电容器阵列210和第一级的负电容器阵列310的二分搜索方法获得了值“101001”作为包括MSB的高6比特位的二进制值。接下来，可以通过使用第二级的正电容器阵列220和第二级的负电容器阵列320的二分搜索方法来获得中间4比特位二进制值。类似于获得高比特位值的过程，获得中间比特位值的方法可以通过使用第二级的正电容器阵列220和第二级的负电容器阵列320的二分搜索方法来执行。
图14至图21是图示根据本公开的一个实施例的用于具有基于***电容器的DAC的SAR ADC的12比特位的转换操作之中的用于中间比特位的转换操作的视图。特别地，图15、图17、图19和图21是图示图14、图16、图18和图20的用于中间比特位的转换操作中的确定比较器输出信号的过程。在图14至图21中，与图1中的附图标记相同的附图标记表示相同的元件。
参见图14和图15，为了获得用于模拟输入电压Vin的(MSB-6)比特位值，从比较器100输出的(MSB-5)比特位值“1”可以输入给SAR逻辑电路400。SAR逻辑电路400可以响应于输入的比较器100的输出值“1”而分别提供第一开关控制信号和第二开关控制信号给正电容器组200和负电容器组300。如在以上示例中，在从比较器100输出的(MSB-5)比特位值为“1”的情况下，即，当模拟输入电压Vin大于(MSB-5)比特位参考电压(41/26)*Vref时，产生第一开关控制信号和第二开关控制信号使得(MSB-6)比特位参考电压增大。为了增大(MSB-6)比特位参考电压，第一开关控制信号可以控制第一参考电压Vrefp施加给第二级的第一正电容器221的第二端子。此外，第二开关控制信号可以控制第二参考电压Vrefn施加给第二级的第一负电容器321的第二端子。
当第一参考电压Vrefp施加给第二级的第一正电容器221的第二端子而第二参考电压Vrefn施加给第二级的第一负电容器321的第二端子时，(MSB-6)比特位值可以通过将模拟输入电压Vin与(MSB-6)比特位参考电压相比较来确定。(MSB-6)比特位参考电压可以具有(MSB-4)比特位参考电压(21/25)*Vref与(MSB-5)比特位参考电压(41/26)*Vref之间的中间值的大小(83/27)*Vref。如图15中所示，在模拟输入电压Vin小于(MSB-6)比特位参考电压(83/27)*Vref的情况下，即，当由虚线502表示的模拟输入电压Vin位于由实线611表示的(MSB-6)比特位参考电压(83/27*Vref)下方时，比较器100可以输出“0”作为用于模拟输入电压Vin的(MSB-6)比特位值。
参见图16和图17，为了获得用于模拟输入电压Vin的(MSB-7)比特位值，从比较器100输出的(MSB-6)比特位值“0”可以输入给SAR逻辑电路400。SAR逻辑电路400可以响应于输入的比较器100的输出值“0”而分别提供第一开关控制信号和第二开关控制信号给正电容器组200和负电容器组300。如在以上示例中，在从比较器100输出的(MSB-6)比特位值为“0”的情况下，即，当模拟输入电压Vin小于(MSB-6)比特位参考电压(83/27)*Vref时，产生第一开关控制信号和第二开关控制信号使得(MSB-7)比特位参考电压减小。为了减小(MSB-7)比特位参考电压，第一开关控制信号可以控制第二参考电压Vrefn施加给第二级的第二正电容器222的第二端子。此外，第二开关控制信号可以控制第一参考电压Vrefp施加给第二级的第二负电容器322的第二端子。
当第二参考电压Vrefn施加给第二级的第二正电容器222的第二端子而第一参考电压Vrefp施加给第二级的第二负电容器322的第二端子时，(MSB-7)比特位值可以通过将模拟输入电压Vin与(MSB-7)比特位参考电压相比较来确定。(MSB-7)比特位参考电压可以具有(MSB-5)比特位参考电压(41/26)*Vref与(MSB-6)比特位参考电压(83/27)*Vref之间的中间值的大小(165/28)*Vref。如图17中所示，在模拟输入电压Vin大于(MSB-7)比特位参考电压(165/28)*Vref的情况下，即，当由虚线502表示的模拟输入电压Vin位于由实线621表示的(MSB-7)比特位参考电压(165/28)*Vref上方时，比较器100可以输出“1”作为用于模拟输入电压Vin的(MSB-7)比特位值。
参见图18和图19，为了获得用于模拟输入电压Vin的(MSB-8)比特位值，从比较器100输出的(MSB-7)比特位值“1”可以输入给SAR逻辑电路400。SAR逻辑电路400可以响应于输入的比较器100的输出值“1”而分别提供第一开关控制信号和第二开关控制信号给正电容器组200和负电容器组300。如在以上示例中，在从比较器100输出的(MSB-7)比特位值为“1”的情况下，即，当模拟输入电压Vin大于(MSB-7)比特位参考电压(165/28)*Vref时，产生第一开关控制信号和第二开关控制信号使得(MSB-8)比特位参考电压减小。为了减小(MSB-8)比特位参考电压，第一开关控制信号可以控制第一参考电压Vrefp输入到第二级的第三正电容器223的第二端子。此外，第二开关控制信号可以控制第二参考电压Vrefn输入到第二级的第三负电容器323的第二端子。
当第一参考电压Vrefp施加给第二级的第三正电容器223的第二端子而第二参考电压Vrefn施加给第二级的第三负电容器323的第二端子时，(MSB-8)比特位值可以通过将模拟输入电压Vin与(MSB-8)比特位参考电压相比较来确定。(MSB-8)比特位参考电压可以具有(MSB-6)比特位参考电压(83/27)*Vref与(MSB-7)比特位参考电压(165/28)*Vref之间的中间值的大小(231/29)*Vref。如图19中所示，在模拟输入电压Vin小于(MSB-8)比特位参考电压(231/29)*Vref的情况下，即，当由虚线502表示的模拟输入电压Vin位于由实线631表示的(MSB-8)比特位参考电压(231/29)*Vref下方时，比较器100可以输出“0”作为用于模拟输入电压Vin的(MSB-8)比特位值。
参见图20和图21，为了获得用于模拟输入电压Vin的(MSB-9)比特位值，从比较器100输出的(MSB-8)比特位值“0”可以输入给SAR逻辑电路400。SAR逻辑电路400可以响应于输入的比较器100的输出值“0”而分别提供第一开关控制信号和第二开关控制信号给正电容器组200和负电容器组300。如在以上示例中，在从比较器100输出的(MSB-8)比特位值为“0”的情况下，即，当模拟输入电压Vin小于(MSB-8)比特位参考电压(231/29)*Vref时，产生第一开关控制信号和第二开关控制信号使得(MSB-9)比特位参考电压减小。为了减小(MSB-9)比特位参考电压，第一开关控制信号可以控制第二参考电压Vrefn施加给第二级的第四正电容器224的第二端子。此外，第二开关控制信号可以控制第一参考电压Vrefp施加给第二级的第四负电容器324的第二端子。
当第二参考电压Vrefn施加给第二级的第四正电容器224的第二端子而第一参考电压Vrefp施加给第二级的第四负电容器324的第二端子时，(MSB-9)比特位值可以通过将模拟输入电压Vin与(MSB-9)比特位参考电压相比较来确定。(MSB-9)比特位参考电压可以具有(MSB-7)比特位参考电压(165/28)*Vref与(MSB-8)比特位参考电压(231/29)*Vref之间的中间值的大小(461/210)*Vref。如图21中所示，在模拟输入电压Vin大于(MSB-9)比特位参考电压(461/210)*Vref的情况下，即，当由虚线502表示的模拟输入电压Vin位于由实线641表示的(MSB-9)比特位参考电压(461/210)*Vref上方时，比较器100可以输出“1”作为用于模拟输入电压Vin的(MSB-9)比特位值。
到现在为止，在获得值“101001”作为包括MSB的高6比特位的二进制值之后，通过使用第二级的正电容器阵列220和第二级的负电容器阵列320的二分搜索方法获得了“0101”作为用于中间4比特位的二进制值。接下来，可以通过使用第三级的正电容器阵列230和第三级的负电容器阵列330的二分搜索方法来获得包括LSB和LSB前比特位的低比特位的二进制值。
图22至图25是图示根据本公开的一个实施例的用于具有基于***电容器的DAC的SAR ADC的12比特位的转换操作之中的用于低比特位的转换操作的视图。特别地，图23和图25是图示图22和图24的用于低比特位的转换操作中的确定比较器输出信号的过程。在图22至图25中，与图1中的附图标记相同的附图标记表示相同的元件。
参见图22和图23，为了获得用于模拟输入电压Vin的(MSB-10)比特位值，从比较器100输出的(MSB-9)比特位值“1”可以输入给SAR逻辑电路400。SAR逻辑电路400可以响应于输入的比较器100的输出值“1”而分别提供第一开关控制信号和第二开关控制信号给正电容器组200和负电容器组300。如在以上示例中，在从比较器100输出的(MSB-9)比特位值为“1”的情况下，即，当模拟输入电压Vin大于(MSB-9)比特位参考电压(461/210)*Vref时，产生第一开关控制信号和第二开关控制信号使得(MSB-10)比特位参考电压增大。为了增大(MSB-10)比特位参考电压，第一开关控制信号可以控制第一参考电压Vrefp施加给第三级的第一正电容器231的第二端子。此外，第二开关控制信号可以控制第二参考电压Vrefn施加给第三级的第一负电容器331的第二端子。
当第一参考电压Vrefp施加给第三级的第一正电容器231的第二端子而第二参考电压Vrefn施加给第三级的第一负电容器331的第二端子时，(MSB-10)比特位值可以通过将模拟输入电压Vin与(MSB-10)比特位参考电压相比较来确定。(MSB-10)比特位参考电压可以具有(MSB-8)比特位参考电压(231/29)*Vref与(MSB-9)比特位参考电压(461/210)*Vref之间的中间值的大小(923/211)*Vref。如图23中所示，在模拟输入电压Vin小于(MSB-10)比特位参考电压(923/211)*Vref的情况下，即，当由虚线502表示的模拟输入电压Vin位于由实线711表示的(MSB-10)比特位参考电压(923/211)*Vref下方时，比较器100可以输出“0”作为用于模拟输入电压Vin的(MSB-10)比特位值。
参见图24和图25，为了获得用于模拟输入电压Vin的(MSB-11)比特位值，从比较器100输出的(MSB-10)比特位值“0”可以输入给SAR逻辑电路400。SAR逻辑电路400可以响应于输入的比较器100的输出值“0”而分别提供第一开关控制信号和第二开关控制信号给正电容器组200和负电容器组300。如在以上示例中，在从比较器100输出的(MSB-10)比特位值为“0”的情况下，即，当模拟输入电压Vin小于(MSB-10)比特位参考电压(923/211)*Vref时，产生第一开关控制信号和第二开关控制信号使得LSB参考电压减小。为了减小LSB参考电压，第一开关控制信号可以控制第二参考电压Vrefn施加给第三级的第二正电容器232的第二端子。此外，第二开关控制信号可以控制第一参考电压Vrefp施加给第三级的第二负电容器332的第二端子。
当第二参考电压Vrefn施加给第三级的第二正电容器232的第二端子而第一参考电压Vrefp施加给第三级的第二负电容器332的第二端子时，LSB值可以通过将模拟输入电压Vin与LSB参考电压相比较来确定。LSB参考电压可以具有(MSB-9)比特位参考电压(461/210)*Vref与(MSB-10)比特位参考电压(923/211)*Vref之间的中间值的大小(1845/212)*Vref。如图25中所示，在模拟输入电压Vin小于LSB参考电压(1845/212)*Vref的情况下，即，当由虚线502表示的模拟输入电压Vin位于由实线721表示的LSB参考电压(1845/212)*Vref下方时，比较器100可以输出“0”作为用于模拟输入电压Vin的LSB值。
相应地，通过使用第三级的正电容器阵列230和第三级的负电容器阵列330，获得了“00”作为用于包括LSB的两个低比特位的二进制值。因此，关于模拟输入电压Vin的从MSB到LSB的12比特位数字输出数据表示值“101001010100”。因此，基于根据此实施例的基于***电容器DAC的SAR ADC 10，10比特位ADC操作可以通过第一级的正电容器阵列210和第一级的负电容器阵列310以及第二级的正电容器阵列220和第二级的负电容器阵列320来实施，而用于两个低比特位(即，LSB和LSB次比特位)的ADC操作可以通过添加第三级的正电容器阵列230和第三级的负电容器阵列330来额外地实施。换言之，可以通过第三级的正电容器阵列230和第三级的负电容器阵列330来给10比特位额外增加2比特位(这通过总电容仅3C的电容器来实施)，使得可以有效地增加ENOB。
以上已经出于说明的目的公开了本发明构思的实施例。本领域技术人员将认识到，在不脱离所附权利要求所限定的本发明构思的范围和精神的情况下，可以作出各种修改、添加和删减。

Claims (18)

1.一种包括基于***电容器的数模转换器的逐次逼近寄存器模数转换器，所述逐次逼近寄存器模数转换器包括：
比较器，包括分别接收第一输入信号和第二输入信号的第一输入端子和第二输入端子以及产生输出信号的输出端子；
基于***电容器的数模转换器，包括产生第一输入信号的正电容器组和产生第二输入信号的负电容器组；以及
逐次逼近寄存器逻辑电路，响应于比较器的输出信号而改变来自正电容器组的第一输入信号和来自负电容器组的第二输入信号，
其中，正电容器组包括第一级的正电容器阵列、第二级的正电容器阵列和第三级的正电容器阵列；以及负电容器组包括第一级的负电容器阵列、第二级的负电容器阵列和第三级的负电容器阵列；
第一级的正电容器阵列和第一级的负电容器阵列分别产生用于转换包括最高有效位MSB的高比特位的第一输入信号和用于转换包括最高有效位MSB的高比特位的第二输入信号；
第二级的正电容器阵列和第二级的负电容器阵列，分别经由第一衰减电容器和第二衰减电容器而耦接到第一级的正电容器阵列和第一级的负电容器阵列，以及分别产生用于转换中间比特位的第一输入信号和用于转换中间比特位的第二输入信号；以及
第三级的正电容器阵列和第三级的负电容器阵列分别与第二级的正电容器阵列和第二级的负电容器阵列串联耦接，以及分别产生用于转换最低有效位LSB和次低于LSB的比特位的第一输入信号和用于转换最低有效位LSB和次低于LSB的比特位的第二输入信号；
其中，第一级的正电容器阵列包括比高比特位的比特位数少一的正电容器以及第一级的负电容器阵列包括比高比特位的比特位数少一的负电容器。
2.如权利要求1所述的逐次逼近寄存器模数转换器，其中，比较器包括运算放大器，所述运算放大器将第一输入信号与第二输入信号相比较并根据比较的结果来输出二进制值“1”或“0”。
3.如权利要求1所述的逐次逼近寄存器模数转换器，
其中，第一级的正电容器中的各个正电容器的第一端子耦接到比较器的第一输入端子，
第一级的正电容器中的各个正电容器的第二端子经由第一级的正开关耦接到第一电压施加线、第二电压施加线和第三电压施加线之一，
第一级的负电容器中的各个负电容器的第一端子耦接到比较器的第二输入端子，以及
第一级的负电容器中的各个负电容器的第二端子经由第一级的负开关耦接到第一电压施加线、第二电压施加线和第三电压施加线之一。
4.如权利要求3所述的逐次逼近寄存器模数转换器，其中，第一参考电压、第二参考电压和共模电压分别施加给第一电压施加线、第二电压施加线和第三电压施加线。
5.如权利要求4所述的逐次逼近寄存器模数转换器，
其中，第一参考电压比第二参考电压大，以及
共模电压为第一参考电压与第二参考电压之间的中间电压。
6.如权利要求3所述的逐次逼近寄存器模数转换器，
其中，第一级的正电容器被布置成使得其电容从具有单位电容的正电容器到具有最大电容的正电容器依次增大，在相邻两个第一级的正电容器中在后的正电容器的电容是在前的正电容器的电容的两倍，以及
第一级的负电容器被布置成使得其电容从具有单位电容的负电容器到具有最大电容的负电容器依次增大，在相邻两个第一级的负电容器中在后的负电容器的电容是在前的负电容器的电容的两倍。
7.如权利要求6所述的逐次逼近寄存器模数转换器，
其中，第一级的正电容器阵列被配置成使得第一输入电压经由第一输入开关的开关操作而提供给第一级的正电容器之中的具有最大电容的正电容器的第一端子，以及
第一级的负电容器阵列被配置成使得第二输入电压经由第二输入开关的开关操作而提供给第一级的负电容器之中的具有最大电容的负电容器的第一端子。
8.如权利要求7所述的逐次逼近寄存器模数转换器，其中，第一输入开关和第二输入开关仅在MSB转换过程期间闭合，而在用于剩余比特位的转换过程期间维持断开状态。
9.如权利要求1所述的逐次逼近寄存器模数转换器，其中，第二级的正电容器阵列和第二级的负电容器阵列各自分别包括与中间比特位的比特位数相同的数量的第二级的正电容器和与中间比特位的比特位数相同的数量的第二级的负电容器。
10.如权利要求9所述的逐次逼近寄存器模数转换器，
其中，第二级的正电容器中的各个正电容器的第一端子耦接到比较器的第一输入端子，
第二级的正电容器中的各个正电容器的第二端子经由第二级的正开关耦接到第一电压施加线、第二电压施加线和第三电压施加线之一，
第二级的负电容器中的各个负电容器的第一端子耦接到比较器的第二输入端子，以及
第二级的负电容器中的各个负电容器的第二端子经由第二级的负开关耦接到第一电压施加线、第二电压施加线和第三电压施加线之一。
11.如权利要求10所述的逐次逼近寄存器模数转换器，
其中，第二级的正电容器中的各个正电容器的第一端子经由正衰减电容器耦接到比较器的第一输入端子，以及
第二级的负电容器中的各个负电容器的第一端子经由负衰减电容器耦接到比较器的第二输入端子。
12.如权利要求11所述的逐次逼近寄存器模数转换器，
其中，正衰减电容器、负衰减电容器、第一级的正电容器之中的具有最小电容的正电容器以及第二级的正电容器之中的具有最小电容的正电容器各自具有单位电容。
13.如权利要求10所述的逐次逼近寄存器模数转换器，
其中，第一参考电压、第二参考电压和共模电压分别施加给第一电压施加线、第二电压施加线和第三电压施加线，第一参考电压比第二参考电压大，以及共模电压为第一参考电压与第二参考电压之间的中间电压。
14.如权利要求10所述的逐次逼近寄存器模数转换器，
其中，第二级的正电容器被布置成使得其电容从具有单位电容的正电容器到具有最大电容的正电容器依次增大，在相邻两个第二级的正电容器中在后的正电容器的电容是在前的正电容器的电容的两倍，以及
第二级的负电容器被布置成使得其电容从具有单位电容的负电容器到具有最大电容的负电容器依次增大，在相邻两个第二级的负电容器中在后的负电容器的电容是在前的负电容器的电容的两倍。
15.如权利要求1所述的逐次逼近寄存器模数转换器，
其中，第三级的正电容器阵列包括产生用于转换次低于LSB的比特位的第一输入信号的第三级的第一正电容器和产生用于转换LSB的第一输入信号的第三级的第二正电容器，以及
第三级的负电容器阵列包括产生用于转换次低于LSB的比特位的第二输入信号的第三级的第一负电容器和产生用于转换LSB的第二输入信号的第三级的第二负电容器。
16.如权利要求15所述的逐次逼近寄存器模数转换器，
其中，第三级的第一正电容器的第一端子耦接到第二级的正电容器之中的具有单位电容的正电容器的第二端子，
第三级的第一正电容器的第二端子经由第三级的第一正开关耦接到第一电压施加线、第二电压施加线和第三电压施加线之一，
第三级的第二正电容器的第一端子耦接到第三级的第一正电容器的第二端子，
第三级的第二正电容器的第二端子经由第三级的第二正开关耦接到第一电压施加线、第二电压施加线和第三电压施加线之一，
第三级的第一负电容器的第一端子耦接到第二级的负电容器之中的具有单位电容的负电容器的第二端子，
第三级的第一负电容器的第二端子经由第三级的第一负开关耦接到第一电压施加线、第二电压施加线和第三电压施加线之一，
第三级的第二负电容器的第一端子耦接到第三级的第一负电容器的第二端子，以及
第三级的第二负电容器的第二端子经由第三级的第二负开关耦接到第一电压施加线、第二电压施加线和第三电压施加线之一。
17.如权利要求16所述的逐次逼近寄存器模数转换器，
其中，第三级的第一正电容器和第三级的第一负电容器各自具有单位电容，以及
第三级的第二正电容器和第三级的第二负电容器各自具有单位电容的一半的电容。
18.如权利要求16所述的逐次逼近寄存器模数转换器，
其中，第一参考电压、第二参考电压和共模电压分别施加给第一电压施加线、第二电压施加线和第三电压施加线，第一参考电压比第二参考电压大，以及共模电压为第一参考电压与第二参考电压之间的中间电压。
CN201711327473.2A 2017-03-14 2017-12-13 逐次逼近寄存器模数转换器 Active CN108574487B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0032078 2017-03-14
KR1020170032078A KR20180105027A (ko) 2017-03-14 2017-03-14 분할-커패시터 기반의 디지털-아날로그 변환기를 갖는 축차 근사형 아날로그-디지털 컨버터

Publications (2)

Publication Number Publication Date
CN108574487A CN108574487A (zh) 2018-09-25
CN108574487B true CN108574487B (zh) 2021-09-24

Family

ID=63519654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711327473.2A Active CN108574487B (zh) 2017-03-14 2017-12-13 逐次逼近寄存器模数转换器

Country Status (3)

Country Link
US (1) US10135457B2 (zh)
KR (1) KR20180105027A (zh)
CN (1) CN108574487B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109937536A (zh) * 2016-08-30 2019-06-25 华为技术有限公司 模数转换器
JP2018088648A (ja) * 2016-11-29 2018-06-07 ルネサスエレクトロニクス株式会社 固体撮像装置
US11206038B2 (en) * 2018-01-12 2021-12-21 Sony Semiconductor Solutions Corporation Successive approximation register analog-to-digital converter
US10574249B2 (en) * 2018-05-02 2020-02-25 Apple Inc. Capacitor structure with correlated error mitigation and improved systematic mismatch in technologies with multiple patterning
US10491233B1 (en) * 2018-05-31 2019-11-26 Shenzhen GOODIX Technology Co., Ltd. SAR ADC having accurate split capacitor
US10498352B1 (en) * 2018-06-27 2019-12-03 Silicon Laboratories Inc. Capacitative digital-to-analog converter with reduced data-dependent loading of voltage reference
CN110912558B (zh) * 2019-11-29 2021-11-19 西安交通大学 两步非对称交替单调切换的逐次逼近型模数转换器
US10868558B1 (en) * 2019-12-13 2020-12-15 Texas Instruments Incorporated Successive approximation register analog-to-digital converter
KR20220032682A (ko) * 2020-09-08 2022-03-15 삼성전자주식회사 아날로그 디지털 변환기 및 아날로그 디지털 변환기의 아날로그 디지털 변환 방법
CN113612480B (zh) * 2021-06-23 2024-02-06 西安电子科技大学 基于分段式差分电容阵列的逐次逼近型模数转换器
CN116170021A (zh) * 2021-11-24 2023-05-26 深圳市中兴微电子技术有限公司 流水线逐次逼近型模数转换器、集成电路和电子设备
CN114826259A (zh) * 2022-04-13 2022-07-29 中国电子科技集团公司第三十八研究所 一种高速低功耗逐次逼近型模数转换器及模数转换方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103475373A (zh) * 2013-09-02 2013-12-25 深圳市汇顶科技股份有限公司 一种分段电容阵列结构数模转换器
WO2014204294A1 (en) * 2013-06-19 2014-12-24 Mimos Berhad An analogue to digital converter
CN104506195A (zh) * 2014-12-25 2015-04-08 北京兆易创新科技股份有限公司 一种分辨率可配置逐次逼近型模数转换器
CN104579348A (zh) * 2015-01-15 2015-04-29 北京华强智连微电子有限责任公司 一种逐次逼近型adc结构与算法
CN105322966A (zh) * 2015-11-12 2016-02-10 电子科技大学 提高逐次逼近模数转换器线性度的电容交换与平均方法
US9319059B1 (en) * 2015-06-06 2016-04-19 Texas Instruments Incorporated Calibrated SAR ADC having a reduced size
CN105553479A (zh) * 2016-01-27 2016-05-04 东南大学 一种应用于近阈值sar adc的二进制电容阵列及其低功耗开关方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101201892B1 (ko) * 2009-08-07 2012-11-16 한국전자통신연구원 의사 차동 병합 커패시터 스위칭 디지털-아날로그 변환기
US8031099B2 (en) * 2009-12-23 2011-10-04 Integrated Device Technology, Inc. Analog/digital or digital/analog conversion system having improved linearity
JP5447011B2 (ja) * 2010-03-05 2014-03-19 富士通株式会社 Ａ／ｄ変換装置およびａ／ｄ変換方法
US8223044B2 (en) * 2010-04-22 2012-07-17 Texas Instruments Incorporated INL correction circuitry and method for SAR ADC
WO2011149428A1 (en) * 2010-05-26 2011-12-01 Agency For Science, Technology And Research An analogue to digital converter, an integrated circuit and a medical device
US8638248B2 (en) * 2011-10-07 2014-01-28 Nxp, B.V. Input-independent self-calibration method and apparatus for successive approximation analog-to-digital converter with charge-redistribution digital to analog converter
CN103095300B (zh) * 2011-11-04 2015-12-02 奇景光电股份有限公司 逐次逼近模拟至数字转换器及转换方法
WO2013099114A1 (ja) 2011-12-28 2013-07-04 パナソニック株式会社 逐次比較型ａｄ変換器およびノイズ生成器
TWI497918B (zh) * 2012-12-28 2015-08-21 Ind Tech Res Inst 類比數位轉換器及其數位類比轉換器的電容權重估算方法
KR101422963B1 (ko) * 2012-12-28 2014-07-28 중앙대학교 산학협력단 다채널 생체 신호 검출을 위한 연속 근사 레지스터 아날로그-디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법
CN103178855B (zh) * 2013-03-26 2016-04-13 天津大学 应用于高精度逐次逼近模数转换器的三段式电容阵列结构
US9154152B1 (en) * 2014-03-14 2015-10-06 Mediatek Inc. Calibration and noise reduction of analog to digital converters
US9432037B2 (en) * 2014-11-05 2016-08-30 Samsung Electronics Co., Ltd Apparatus and method for analog-digital converting
CN105119603B (zh) * 2015-09-06 2018-04-06 西北工业大学 流水线逐次逼近模数转换器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014204294A1 (en) * 2013-06-19 2014-12-24 Mimos Berhad An analogue to digital converter
CN103475373A (zh) * 2013-09-02 2013-12-25 深圳市汇顶科技股份有限公司 一种分段电容阵列结构数模转换器
CN104506195A (zh) * 2014-12-25 2015-04-08 北京兆易创新科技股份有限公司 一种分辨率可配置逐次逼近型模数转换器
CN104579348A (zh) * 2015-01-15 2015-04-29 北京华强智连微电子有限责任公司 一种逐次逼近型adc结构与算法
US9319059B1 (en) * 2015-06-06 2016-04-19 Texas Instruments Incorporated Calibrated SAR ADC having a reduced size
CN105322966A (zh) * 2015-11-12 2016-02-10 电子科技大学 提高逐次逼近模数转换器线性度的电容交换与平均方法
CN105553479A (zh) * 2016-01-27 2016-05-04 东南大学 一种应用于近阈值sar adc的二进制电容阵列及其低功耗开关方法

Also Published As

Publication number Publication date
US10135457B2 (en) 2018-11-20
CN108574487A (zh) 2018-09-25
US20180269893A1 (en) 2018-09-20
KR20180105027A (ko) 2018-09-27

Similar Documents

Publication Publication Date Title
CN108574487B (zh) 逐次逼近寄存器模数转换器
US8310388B2 (en) Subrange analog-to-digital converter and method thereof
Cho et al. A 9-bit 80 MS/s successive approximation register analog-to-digital converter with a capacitor reduction technique
US8059022B2 (en) Digital-to-analog converter
CN109120268B (zh) 一种动态比较器失调电压校准方法
EP3090488B1 (en) Combining a coarse adc and a sar adc
KR102001762B1 (ko) Dac 커패시턴스 어레이, sar형 아날로그-디지털 컨버터 및 전력 소비의 감소 방법
US11418209B2 (en) Signal conversion circuit utilizing switched capacitors
CN111446964B (zh) 一种新型十四比特流水线-逐次逼近型模数转换器
US6229472B1 (en) A/D converter
US8159383B2 (en) Switched capacitor circuit and pipelined analog-to-digital conversion circuit with the switched capacitor circuit
CN113839673A (zh) 一种新型数字域自校准逐次逼近模数转换器
KR20190071536A (ko) 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법
CN112039528B (zh) 一种逐次逼近模数转换器中的电容阵列逻辑控制方法
CN113839672A (zh) 一种利用冗余电容模拟域自校准逐次逼近模数转换器
US10547321B2 (en) Method and apparatus for enabling wide input common-mode range in SAR ADCS with no additional active circuitry
US10476513B1 (en) SAR ADC with high linearity
CN109039338B (zh) 差分电容阵列及其开关切换方法
Lee et al. A 10-bit 50-MS/s SAR ADC with split-capacitor array using unity-gain amplifiers applied in FOG systems
TWI751958B (zh) 連續漸進式類比數位轉換器
Liu et al. A fully differential SAR/single-slope ADC for CMOS imager sensor
US11637558B2 (en) Analog-to-digital converter capable of reducing nonlinearity and method of operating the same
KR101228827B1 (ko) 축차근사형 아날로그/디지탈 변환기
CN111294050B (zh) 高线性度的循续渐近式模拟至数字转换器
CN115499012A (zh) 模拟数字转换器及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240613

Address after: American Texas

Patentee after: Mimi IP Co.,Ltd.

Country or region after: U.S.A.

Address before: Gyeonggi Do, South Korea

Patentee before: Sk Hynix Inc.

Country or region before: Republic of Korea