JP2017157258A - セルフリフレッシュ制御装置及び揮発性半導体記憶装置 - Google Patents
セルフリフレッシュ制御装置及び揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP2017157258A JP2017157258A JP2016039340A JP2016039340A JP2017157258A JP 2017157258 A JP2017157258 A JP 2017157258A JP 2016039340 A JP2016039340 A JP 2016039340A JP 2016039340 A JP2016039340 A JP 2016039340A JP 2017157258 A JP2017157258 A JP 2017157258A
- Authority
- JP
- Japan
- Prior art keywords
- self
- refresh
- test
- timer
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
【課題】従来例に比較してウェハテストのトリミング前にセルフリフレッシュテストを実施ことで、ウェハテストにおける歩留まりを大幅に改善する。【解決手段】セルフリフレッシュタイマからの第1の制御信号に基づいて、揮発性半導体記憶装置のセルフリフレッシュを制御するためのセルフリフレッシュ制御回路を備えた揮発性半導体記憶装置のためのセルフリフレッシュ制御装置であって、テストモードにおいて、外部セルフリフレッシュ要求信号を上記セルフリフレッシュ制御回路に入力させる論理回路を備える。ここで、上記論理回路は、テストモードにおいて、上記第1の制御信号に代えて、上記外部セルフリフレッシュ要求信号を上記セルフリフレッシュ制御回路に入力させる。また、上記論理回路は、上記第1の制御信号に代えて、上記外部セルフリフレッシュ要求信号を上記セルフリフレッシュ制御回路に入力させることで上記セルフリフレッシュタイマの動作を無効にする。【選択図】図5
Description
本発明は、例えばダイナミックアクセスメモリ(以下、DRAMという)などの揮発性半導体記憶装置のためのセルフリフレッシュ制御装置と、当該セルフリフレッシュ制御回路を用いた揮発性半導体記憶装置とに関する。
最近、携帯電話などのパーソナル電子機器が普及しており、これらの電子機器は一般的にバッテリで動作させている。パーソナル電子機器内のDRAMは、上記バッテリによってセルフリフレッシュを用いて格納されたデータを保持する必要がある。従って、セルフリフレッシュ機能を、より低減された電力消費量で実行できる電子機器を提供する必要がある。
一般的に、DRAMにおいて冗長メモリによるリペアをする前にセルフリフレッシュのテストを行うことができない。なぜならば、セルフリフレッシュタイマはオンチップのタイマ回路を対してヒューズ回路のリペアを行うことにより最適化する必要があるからである。従って、セルフリフレッシュを保証する唯一の方法は、ポーズテストによりテストを行うことであった。
図1は従来例にかかるウェハテストの処理フローを示すフローチャートである。図1において、ウェハテストは、低温時テスト(S1)と、高温時テスト(S2)と、冗長メモリによるリペア処理(S3)と、高温時テスト(S4)とを含む。
セルフリフレッシュにおいては、ステップS2の高温時テストにおいてデフォルトのタイマサイクルを測定し、ステップS3のリペア処理において測定されたタイマサイクルに基づいて予想タイマサイクル(期待値)を調整することによりセルフリフレッシュタイマをリペアする。そして、ステップS4において高温時テストを行った後、フェイルチップを廃棄する。また、ポーズテスト及び他の機能においては、低温時テスト(S1)及び高温時テスト(S2)を行って冗長データに基づいてフェイルビットをリペアする。そして、ステップS4において高温時テストを行った後、フェイルチップを廃棄する。
しかし、セルフリフレッシュタイマのヒューズ回路が最適化されてリペアされていないために、従来例のウェハテストではセルフリフレッシュを行うことができず、図1のようにセルフリフレッシュの代わりにポーズテストを行っている。
図2は図1のウェハテストにおいてセルフリフレッシュタイマを最適化する場合のフローチャートである。図2に示すように、高温時テスト(S2)においてデフォルトのセルフリフレッシュタイマサイクルを測定し、測定されたセルフリフレッシュタイマサイクルに基づいて予想タイマサイクル(期待値)を調整するためのヒューズリペア情報を計算して、ステップS3においてヒューズのリペア処理を行う。そして、ステップS4では、高温時テストを行い、タイマサイクルを最適化した後、セルフリフレッシュをテストできる。図2において、デフォルトのタイマサイクルがタイマサイクルの期待値よりも速くなるように設定され、各半導体チップのデフォルトのタイマサイクルはバラツキを有しており、セルフリフレッシュテストではデフォルトのタイマサイクルを使用することができない。
図3は従来例においてセルフリフレッシュタイマがリペアされた後のセルフリフレッシュ動作を示すタイミングチャートである。図3において、クロックCK,/CK及びクロックイネーブル信号CKEに基づいて、内部信号として、最適化後のセルフリフレッシュタイマ出力指示信号SEKFR及びセルフリフレッシュ要求信号SELFAを発生してセルフリフレッシュを制御する。セルフリフレッシュ期間の最初においてセルフリフレッシュタイマが開始され(t11)、その最後においてセルフリフレッシュタイマが停止される(t15)。このセルフリフレッシュ期間内において、最適化後のセルフリフレッシュタイマ出力指示信号SEKFR毎にセルフリフレッシュの開始がトリガーされ(t21,t22,t23)、セルフリフレッシュのXアドレスは順次インクリメントされる。
図4は従来例においてセルフリフレッシュとポーズテストとの間の相違点について説明するタイミングチャートである。セルフリフレッシュ(SR)モードでは、セルフリフレッシュ期間中に複数のリフレッシュを活性化させるが、ポーズテストでは、機能動作を何も実行しない。セルフリフレッシュの間では、セルフリフレッシュ時の電力消費量を低減するために、いくつかの内部電圧発生器はスタンバイモードにされる。ポーズテストとセルフリフレッシュテストの異なる動作ノイズと内部電圧供給状態からポーズテストだけではなく、セルフリフレッシュテストもテストすることが望ましい。
なお、例えば特許文献1〜5では、ウェハテストのトリミング前ではセルフリフレッシュをしない、もしくは、ウェハテストにおいてセルフリフレッシュをしないことが開示されている。
本発明の目的は以上の問題点を解決し、従来例に比較してウェハテストのトリミング前にセルフリフレッシュテストを実施するため、ウェハテストにおける歩留まりを大幅に改善することができるセルフリフレッシュ制御装置及び、当該セルフリフレッシュ制御装置を用いた揮発性半導体記憶装置を提供することにある。
第1の発明に係る揮発性半導体記憶装置のためのセルフリフレッシュ制御装置は、セルフリフレッシュタイマからの第1の制御信号に基づいて、揮発性半導体記憶装置のセルフリフレッシュを制御するためのセルフリフレッシュ制御回路を備えた揮発性半導体記憶装置のためのセルフリフレッシュ制御装置であって、
テストモードにおいて、外部セルフリフレッシュ要求信号を上記セルフリフレッシュ制御回路に入力させる論理回路を備えたことを特徴とする。
テストモードにおいて、外部セルフリフレッシュ要求信号を上記セルフリフレッシュ制御回路に入力させる論理回路を備えたことを特徴とする。
上記セルフリフレッシュ制御装置において、上記論理回路は、テストモードにおいて、上記第1の制御信号に代えて、上記外部セルフリフレッシュ要求信号を上記セルフリフレッシュ制御回路に入力させることを特徴とする。
また、上記論理回路は、上記第1の制御信号に代えて、上記外部セルフリフレッシュ要求信号を上記セルフリフレッシュ制御回路に入力させることで上記セルフリフレッシュタイマの動作を無効にすることを特徴とする。
さらに、上記セルフリフレッシュ制御装置において、上記セルフリフレッシュ制御回路は周期的にセルフリフレッシュを実行することを特徴とする。
またさらに、上記セルフリフレッシュ制御装置において、所定の外部信号に基づいて、上記セルフリフレッシュタイマを制御する第2の制御信号を発生して上記セルフリフレッシュタイマに出力するコマンド制御及びテストモード設定回路をさらに備えたことを特徴とする。
第2の発明に係る揮発性半導体記憶装置は、上記セルフリフレッシュ制御装置を備えたことを特徴とする。
従って、本発明によれば、従来例に比較してウェハテストのトリミング前にセルフリフレッシュテストを実施するため、ウェハテストにおける歩留まりを大幅に改善することができる。
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
図5は本発明の一実施形態にかかる、DRAMのためのセルフリフレッシュ制御装置の回路構成例を示す回路図である。DRAMは複数のワード線及び複数のビット線を有し、各ワード線と各ビット線の交差するところにそれぞれ揮発性メモリ素子が接続される。DRAMの複数の揮発性メモリ素子は周期的にセルフリフレッシュされるが、本実施形態では、テストモードの設定からオンチップのセルフリフレッシュタイマ12を使用せずに、冗長ヒューズのリペア前に、例えばメモリテスタなどの外部回路から外部セルフリフレッシュ要求信号EXSELFを発行し、当該外部セルフリフレッシュ要求信号EXSELFに基づいてセルフリフレッシュをテストすることを特徴としている。
図5において、本実施形態に係るセルフリフレッシュ制御装置は、コマンド制御及びテストモード設定回路10と、タイマサイクル調整用ヒューズ回路11と、セルフリフレッシュタイマ12と、入力バッファ13と、DRAMのセルフリフレッシュを実行するセルフリフレッシュ制御回路14と、ナンドゲート21〜23と、ノアゲート24と、インバータ25とを備えて構成される。
コマンド制御及びテストモード設定回路10には、クロックCK,/CKと、クロックイネーブル信号CKEと、チップセレクト信号/CSと、ロウアドレスストローブ信号・RASと、カラムアドレスストローブ信号/CASと、ライトイネーブル信号/WEと、バンクアドレスBAと、アドレスAddとが入力される。コマンド制御及びテストモード設定回路10は入力される信号に基づいて、セルフリフレッシュタイマの動作開始時にセルフリフレッシュ開始信号SELFTを発生した後、セルフリフレッシュタイマの動作終了時にセルフリフレッシュ停止信号SELFSを発生する。
セルフリフレッシュ開始信号SELFT及びセルフリフレッシュ停止信号SELFSはナンドゲート21に入力され、セルフリフレッシュ停止信号SELFSはまたナンドゲート22及びノアゲート24に入力される。ナンドゲート21の出力信号はセルフリフレッシュタイマ12に入力され、その動作を制御する。セルフリフレッシュタイマ12の周期は、リペア前は所定のデフォルト値に設定され、リペア後はタイマサイクル調整用ヒューズ回路11からの設定値に設定される。セルフリフレッシュタイマ12は上記設定された周期でセルフリフレッシュ信号を発生してナンドゲート22に出力する。ナンドゲート22の出力信号はナンドゲート23に入力される。
一方、例えばメモリテスタなどの外部回路からの外部セルフリフレッシュ要求信号EXSELFは入力バッファ13を介してノアゲート24及びインバータ25を介してナンドゲート23に出力する。ナンドゲート23は入力される2つの信号に基づいてセルフリフレッシュ要求信号SELFAを発生してセルフリフレッシュ制御回路14に出力して当該セルフリフレッシュ制御回路14のセルフリフレッシュ動作を制御する。
以上のように構成されたセルフリフレッシュ制御装置において、テストモードに入った後、セルフリフレッシュタイマ12はセルフリフレッシュ停止信号SELFSによりその動作が停止される。テストモードでは、セルフリフレッシュは、外部セルフリフレッシュ指示信号EXSELFによって発生されたセルフリフレッシュ要求信号SELFAが入力バッファ13、ナンドゲート24、インバータ25及びナンドゲート23を介してセルフリフレッシュ制御回路14に入力されるので、セルフリフレッシュをテストすることが可能になる。このとき、従来のセルフリフレッシュに係る信号(セルフリフレッシュタイマ12からの出力信号)はナンドゲート23(論理回路)によりセルフリフレッシュ制御回路14への入力が阻止される。これにより、セルフリフレッシュタイマ12を使用せず、その動作が無効になる。
図6は図5のセルフリフレッシュ制御装置の動作例を示すタイミングチャートである。図6において、以下の時刻は下記のことを示す。
(1)t0:テストモードの開始、
(2)t1:セルフリフレッシュの開始、
(3)t2,t4:外部セルフリフレッシュ要求信号EXSELFの入力、
(4)t3,t5:セルフリフレッシュ動作の開始。
(1)t0:テストモードの開始、
(2)t1:セルフリフレッシュの開始、
(3)t2,t4:外部セルフリフレッシュ要求信号EXSELFの入力、
(4)t3,t5:セルフリフレッシュ動作の開始。
図6から明らかなように、テストモードでは、セルフリフレッシュは、外部セルフリフレッシュ指示信号EXSELFに基づいてセルフリフレッシュをテストすることができる。
以上のように構成された本実施形態の作用効果について以下に説明する。
従来例にかかるウェハテストにおいて、セルフリフレッシュタイマ12の最適化の前にセルフリフレッシュ動作条件の下でセルフリフレッシュをテストすることはできなかった。しかし、本実施形態のセルフリフレッシュ制御装置を用いることで、以下の効果を有する。
(1)ウェハテスト歩留まりを大幅に向上できる。セルフリフレッシュをテストすることができ、セルフリフレッシュによるフェイルビットを冗長セルに置き換えることができる。
(2)メモリチップの出荷前に実行されるファイナルテストの歩留まりを大幅に向上できる。外部セルフリフレッシュ指示信号EXSELFによって容易に外部回路からセルフリフレッシュ期間を変更することができる。プロセスのばらつきに起因する、セルフリフレッシュタイマ12及びメモリセルのホールド時間のバラツキを考慮したマージンを有するセルフリフレッシュタイマ12のタイマ値を設定することができる。
(1)ウェハテスト歩留まりを大幅に向上できる。セルフリフレッシュをテストすることができ、セルフリフレッシュによるフェイルビットを冗長セルに置き換えることができる。
(2)メモリチップの出荷前に実行されるファイナルテストの歩留まりを大幅に向上できる。外部セルフリフレッシュ指示信号EXSELFによって容易に外部回路からセルフリフレッシュ期間を変更することができる。プロセスのばらつきに起因する、セルフリフレッシュタイマ12及びメモリセルのホールド時間のバラツキを考慮したマージンを有するセルフリフレッシュタイマ12のタイマ値を設定することができる。
以上説明したように本実施形態によれば、ファイナルテストとウェハテストの歩留まりを考慮すれば、適切なセルフリフレッシュ期間を適切に設定することができる。本実施形態では、従来例に比較して小さなゲート素子23,24,25の論理回路、入力バッファ13及びその入力パッドを追加するのみでこれらはチップサイズに対してほとんど影響を与えない、また、例えば200ミリ秒程度の追加のウェハテスト時間を必要とするが、テストモードによるセルフリフレッシュは、もともとセルフリフレッシュ機能を保証するためにテストすべきことであると考えられる。
本発明と特許文献1〜5との相違点.
(1)特許文献1
特許文献1では、ヒューズのトリミング手順においてセルフリフレッシュタイマに対して予想されるタイマサイクルを設定する。ファイナルテストの結果に基づいて電気的なヒューズ回路を用いてセルフリフレッシュサイクルを再設定する。従って、特許文献1に係る発明は、ウェハテストでトリミングタイマ前に自己リフレッシュをテストするものではない。
(1)特許文献1
特許文献1では、ヒューズのトリミング手順においてセルフリフレッシュタイマに対して予想されるタイマサイクルを設定する。ファイナルテストの結果に基づいて電気的なヒューズ回路を用いてセルフリフレッシュサイクルを再設定する。従って、特許文献1に係る発明は、ウェハテストでトリミングタイマ前に自己リフレッシュをテストするものではない。
(2)特許文献2
特許文献2では、ポーズテストを行うことでセルフリフレッシュのためのホールド時間を補償するものである。セルフリフレッシュタイマのヒューズはポーズテストの結果に基づいて設定される。従って、特許文献2に係る発明は、ウェハテストでセルフリフレッシュをテストするものではない。
特許文献2では、ポーズテストを行うことでセルフリフレッシュのためのホールド時間を補償するものである。セルフリフレッシュタイマのヒューズはポーズテストの結果に基づいて設定される。従って、特許文献2に係る発明は、ウェハテストでセルフリフレッシュをテストするものではない。
(3)特許文献3
特許文献3では、システム側からセルフリフレッシュタイマをセットする。このことは、セルフリフレッシュタイマが半導体記憶装置のアッセンブリの後に設定されることを意味する。ここで、セルフリフレッシュタイマは、テストモードを使用してアドレス端子で設定されたモードレジスタを有する。従って、特許文献3に係る特許は、セルフリフレッシュをテストせず、ウェハテストでセルフリフレッシュタイマを設定しない。
特許文献3では、システム側からセルフリフレッシュタイマをセットする。このことは、セルフリフレッシュタイマが半導体記憶装置のアッセンブリの後に設定されることを意味する。ここで、セルフリフレッシュタイマは、テストモードを使用してアドレス端子で設定されたモードレジスタを有する。従って、特許文献3に係る特許は、セルフリフレッシュをテストせず、ウェハテストでセルフリフレッシュタイマを設定しない。
(4)特許文献4
特許文献4では、ヒューズトリミング手順においてセルフリフレッシュタイマを予想されるタイマサイクルに設定する。ファイナルテストでは、テストモードで電気的なヒューズ回路を使用してセルフリフレッシュ期間を再設定する。このことは、ウェハ出荷業務を利用することができない。従って、特許文献4に係る発明は、ウェハテストでセルフリフレッシュをテストするものではない。
特許文献4では、ヒューズトリミング手順においてセルフリフレッシュタイマを予想されるタイマサイクルに設定する。ファイナルテストでは、テストモードで電気的なヒューズ回路を使用してセルフリフレッシュ期間を再設定する。このことは、ウェハ出荷業務を利用することができない。従って、特許文献4に係る発明は、ウェハテストでセルフリフレッシュをテストするものではない。
(5)特許文献5
特許文献5に係る回路は、内部セルフリフレッシュサイクルを外部パッドに出力する回路を有し、ウェハテスタのメモリテスタはセルフリフレッシュサイクルを測定する。その測定値は期待値よりも速い、もしくは遅いときに、セルフリフレッシュタイマのトリミングヒューズをカットする。特許文献5に係る発明では、ウェハテストでセルフリフレッシュをテストするものではない。
特許文献5に係る回路は、内部セルフリフレッシュサイクルを外部パッドに出力する回路を有し、ウェハテスタのメモリテスタはセルフリフレッシュサイクルを測定する。その測定値は期待値よりも速い、もしくは遅いときに、セルフリフレッシュタイマのトリミングヒューズをカットする。特許文献5に係る発明では、ウェハテストでセルフリフレッシュをテストするものではない。
以上説明したように、本発明に係る実施形態によれば、以下の点でユニークである。
(1)ウェハテストの歩留まりを向上させるために、最適化されていないセルフリフレッシュタイマを使用しない状態でセルフリフレッシュテストをすることができる。
(2)ファイナルテストの歩留まりを向上するために、テストモードを用いたセルフリフレッシュタイマサイクルは、ファイナルテスト及びウェハテストの歩留まりを考慮して変更することができる。
(1)ウェハテストの歩留まりを向上させるために、最適化されていないセルフリフレッシュタイマを使用しない状態でセルフリフレッシュテストをすることができる。
(2)ファイナルテストの歩留まりを向上するために、テストモードを用いたセルフリフレッシュタイマサイクルは、ファイナルテスト及びウェハテストの歩留まりを考慮して変更することができる。
以上詳述したように本発明によれば、従来例に比較してウェハテストのトリミング前にセルフリフレッシュテストを実施するため、ウェハテストにおける歩留まりを大幅に改善することができるセルフリフレッシュ制御装置及び、当該セルフリフレッシュ制御装置を用いた揮発性半導体記憶装置を提供することができる。
10…コマンド制御及びテストモード設定回路、
11…タイマサイクル調整用ヒューズ回路、
12…セルフリフレッシュタイマ、
13…入力バッファ、
14…セルフリフレッシュ制御回路、
21,22,23…ナンドゲート、
24…ノアゲート、
25…インバータ、
S1…低温時テスト、
S2…高温時テスト、
S3…冗長メモリによるリペア処理、
S4…高温時テスト。
11…タイマサイクル調整用ヒューズ回路、
12…セルフリフレッシュタイマ、
13…入力バッファ、
14…セルフリフレッシュ制御回路、
21,22,23…ナンドゲート、
24…ノアゲート、
25…インバータ、
S1…低温時テスト、
S2…高温時テスト、
S3…冗長メモリによるリペア処理、
S4…高温時テスト。
Claims (6)
- セルフリフレッシュタイマからの第1の制御信号に基づいて、揮発性半導体記憶装置のセルフリフレッシュを制御するためのセルフリフレッシュ制御回路を備えた揮発性半導体記憶装置のためのセルフリフレッシュ制御装置であって、
テストモードにおいて、外部セルフリフレッシュ要求信号を上記セルフリフレッシュ制御回路に入力させる論理回路を備えたことを特徴とするセルフリフレッシュ制御装置。 - 上記論理回路は、テストモードにおいて、上記第1の制御信号に代えて、上記外部セルフリフレッシュ要求信号を上記セルフリフレッシュ制御回路に入力させることを特徴とする請求項1記載のセルフリフレッシュ制御装置。
- 上記論理回路は、上記第1の制御信号に代えて、上記外部セルフリフレッシュ要求信号を上記セルフリフレッシュ制御回路に入力させることで上記セルフリフレッシュタイマの動作を無効にすることを特徴とする請求項2記載のセルフリフレッシュ制御装置。
- 上記セルフリフレッシュ制御回路は周期的にセルフリフレッシュを実行することを特徴とする請求項1〜3のうちのいずれか1つに記載のセルフリフレッシュ制御装置。
- 所定の外部信号に基づいて、上記セルフリフレッシュタイマを制御する第2の制御信号を発生して上記セルフリフレッシュタイマに出力するコマンド制御及びテストモード設定回路をさらに備えたことを特徴とする請求項1〜4のうちのいずれか1つに記載のセルフリフレッシュ制御装置。
- 請求項1〜5のうちのいずれか1つに記載のセルフリフレッシュ制御装置を備えたことを特徴とする揮発性半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016039340A JP2017157258A (ja) | 2016-03-01 | 2016-03-01 | セルフリフレッシュ制御装置及び揮発性半導体記憶装置 |
TW105128010A TWI608479B (zh) | 2016-03-01 | 2016-08-31 | 自刷新控制裝置以及揮發性半導體記憶裝置 |
CN201610809589.9A CN107146637B (zh) | 2016-03-01 | 2016-09-08 | 自刷新控制装置以及易失性半导体存储器装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016039340A JP2017157258A (ja) | 2016-03-01 | 2016-03-01 | セルフリフレッシュ制御装置及び揮発性半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017157258A true JP2017157258A (ja) | 2017-09-07 |
Family
ID=59783159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016039340A Pending JP2017157258A (ja) | 2016-03-01 | 2016-03-01 | セルフリフレッシュ制御装置及び揮発性半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2017157258A (ja) |
CN (1) | CN107146637B (ja) |
TW (1) | TWI608479B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114121074B (zh) | 2020-08-31 | 2023-09-01 | 长鑫存储技术有限公司 | 存储阵列自刷新频率测试方法与存储阵列测试设备 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05189960A (ja) * | 1992-01-10 | 1993-07-30 | Sharp Corp | 半導体記憶装置 |
JPH06180985A (ja) * | 1992-12-09 | 1994-06-28 | Nec Corp | ダイナミックram装置 |
JPH08315569A (ja) * | 1995-05-16 | 1996-11-29 | Hitachi Ltd | 半導体記憶装置、及びデータ処理装置 |
JPH10269797A (ja) * | 1997-03-25 | 1998-10-09 | Mitsubishi Electric Corp | 半導体記憶装置及び半導体記憶装置の欠陥救済方法 |
JP2001143465A (ja) * | 1999-11-18 | 2001-05-25 | Oki Micro Design Co Ltd | ダイナミック・ランダムアクセスメモリ |
JP2001184860A (ja) * | 1999-12-24 | 2001-07-06 | Nec Ic Microcomput Syst Ltd | 半導体記憶装置 |
US20090003099A1 (en) * | 2007-06-28 | 2009-01-01 | Safvi Anwar | Memory test mode for charge retention testing |
US20110103165A1 (en) * | 2009-10-29 | 2011-05-05 | Hynix Semiconductor Inc. | Self-refresh test circuit of semiconductor memory apparatus |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050068829A1 (en) * | 2003-09-25 | 2005-03-31 | Infineon Technologies North America Corp. | Refresh rate adjustment |
KR100641953B1 (ko) * | 2004-06-29 | 2006-11-02 | 주식회사 하이닉스반도체 | 내부신호 측정장치 및 그 방법 |
US7484140B2 (en) * | 2004-07-07 | 2009-01-27 | Freescale Semiconductor, Inc. | Memory having variable refresh control and method therefor |
JP2008065971A (ja) * | 2006-08-10 | 2008-03-21 | Fujitsu Ltd | 半導体メモリおよびメモリシステム |
US20080239852A1 (en) * | 2007-03-28 | 2008-10-02 | Reza Jazayeri | Test feature to improve DRAM charge retention yield |
KR100845810B1 (ko) * | 2007-08-14 | 2008-07-14 | 주식회사 하이닉스반도체 | 웨이퍼 번인 테스트 회로 |
KR101798920B1 (ko) * | 2010-11-30 | 2017-11-17 | 삼성전자주식회사 | 다중 주기 셀프 리프레쉬를 수행하는 반도체 메모리 장치 및이의 검증 방법 |
JP5337273B2 (ja) * | 2012-04-18 | 2013-11-06 | 力晶科技股▲ふん▼有限公司 | 半導体記憶装置とそのidコード及び上位アドレスの書き込み方法、並びにテスタ装置、テスタ装置のためのテスト方法 |
CN105280220B (zh) * | 2015-11-16 | 2019-03-15 | 西安紫光国芯半导体有限公司 | 改善dram存储器自刷新退出的dll锁定过程电路和锁定方法 |
-
2016
- 2016-03-01 JP JP2016039340A patent/JP2017157258A/ja active Pending
- 2016-08-31 TW TW105128010A patent/TWI608479B/zh active
- 2016-09-08 CN CN201610809589.9A patent/CN107146637B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05189960A (ja) * | 1992-01-10 | 1993-07-30 | Sharp Corp | 半導体記憶装置 |
JPH06180985A (ja) * | 1992-12-09 | 1994-06-28 | Nec Corp | ダイナミックram装置 |
JPH08315569A (ja) * | 1995-05-16 | 1996-11-29 | Hitachi Ltd | 半導体記憶装置、及びデータ処理装置 |
JPH10269797A (ja) * | 1997-03-25 | 1998-10-09 | Mitsubishi Electric Corp | 半導体記憶装置及び半導体記憶装置の欠陥救済方法 |
JP2001143465A (ja) * | 1999-11-18 | 2001-05-25 | Oki Micro Design Co Ltd | ダイナミック・ランダムアクセスメモリ |
JP2001184860A (ja) * | 1999-12-24 | 2001-07-06 | Nec Ic Microcomput Syst Ltd | 半導体記憶装置 |
US20090003099A1 (en) * | 2007-06-28 | 2009-01-01 | Safvi Anwar | Memory test mode for charge retention testing |
US20110103165A1 (en) * | 2009-10-29 | 2011-05-05 | Hynix Semiconductor Inc. | Self-refresh test circuit of semiconductor memory apparatus |
Also Published As
Publication number | Publication date |
---|---|
CN107146637B (zh) | 2021-01-12 |
CN107146637A (zh) | 2017-09-08 |
TW201732804A (zh) | 2017-09-16 |
TWI608479B (zh) | 2017-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4237109B2 (ja) | 半導体記憶装置及びリフレッシュ周期制御方法 | |
KR100608370B1 (ko) | 메모리 장치의 리프레쉬 수행 방법 | |
US9520169B2 (en) | Semiconductor device | |
US8902682B2 (en) | Semiconductor memory device | |
JP2007510254A (ja) | 弱保持期間のセルを有するダイナミックメモリ用リフレッシュ方法 | |
JP2008065971A (ja) | 半導体メモリおよびメモリシステム | |
JP5115090B2 (ja) | 半導体メモリ、半導体メモリのテスト方法およびシステム | |
JP2006004559A (ja) | 半導体記憶装置 | |
US7263021B2 (en) | Refresh circuit for use in semiconductor memory device and operation method thereof | |
KR100700331B1 (ko) | 셀프 리프레쉬 전류 제어 장치 | |
US20160254043A1 (en) | Semiconductor memory device and method of operating the same | |
TWI608479B (zh) | 自刷新控制裝置以及揮發性半導體記憶裝置 | |
JP2013097853A (ja) | セルフリフレッシュパルス生成回路 | |
JP2012108982A (ja) | 半導体装置及びその制御方法 | |
US7545687B2 (en) | Semiconductor memory device | |
JP2008226384A (ja) | 半導体記憶装置及びその試験方法 | |
KR102221417B1 (ko) | 반도체 장치의 빌트 인 테스트 회로 | |
KR100437607B1 (ko) | 반도체 메모리 장치의 리프레쉬 발생회로 | |
US20080159016A1 (en) | Voltage generating circuit of semiconductor memory apparatus capable of reducing power consumption | |
KR100924017B1 (ko) | 오토 프리차지 회로 및 오토 프리차지 방법 | |
KR100858881B1 (ko) | 파일드 리프레쉬와 부분 리프레쉬 동작을 수행하는 반도체메모리장치. | |
KR20080030361A (ko) | 반도체 메모리 장치의 오토리프레쉬 제어회로 | |
JP4100403B2 (ja) | 半導体メモリ装置におけるリフレッシュ制御および内部電圧の生成 | |
JP4207905B2 (ja) | 半導体メモリ装置におけるリフレッシュ制御および内部電圧の生成 | |
KR101020289B1 (ko) | 셀프리프레쉬 테스트회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170822 |