KR20080030361A - 반도체 메모리 장치의 오토리프레쉬 제어회로 - Google Patents
반도체 메모리 장치의 오토리프레쉬 제어회로 Download PDFInfo
- Publication number
- KR20080030361A KR20080030361A KR1020060096608A KR20060096608A KR20080030361A KR 20080030361 A KR20080030361 A KR 20080030361A KR 1020060096608 A KR1020060096608 A KR 1020060096608A KR 20060096608 A KR20060096608 A KR 20060096608A KR 20080030361 A KR20080030361 A KR 20080030361A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- auto refresh
- semiconductor memory
- memory device
- refresh
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4061—Calibration or ate or cycle tuning
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 상세하게는 클럭 주기에 관계 없이 정상적인 오토리프레쉬 동작을 수행하도록 제어신호를 발생하는 오토리프레쉬 제어회로에 관하여 개시한다. 개시된 본 발명의 반도체 메모리 장치의 오토리프레쉬 제어회로는 디코딩부와 제어부 및 리프레쉬 모드 출력부를 구비하고 테스트 장비에서 출력되는 클럭 주기에 관계 없이 프리차지 명령 이전에 디스에이블되는 오토리프레쉬 제어신호를 생성함으로써 테스트 성능을 향상시키는 효과가 있다.
Description
도 1은 종래의 반도체 메모리 장치의 오토리프레쉬 제어회로의 동작 타이밍도.
도 2는 본 발명의 실시예에 따른 반도체 메모리 장치의 오토리프레쉬 제어회로를 나타내는 회로도.
도 3은 도 2의 오토리프레쉬 제어회로의 동작 타이밍도.
본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 상세하게는 클럭 주기에 관계없이 정상적인 오토리프레쉬 동작을 수행하도록 제어신호를 발생하는 오토리프레쉬 제어회로에 관한 것이다.
일반적으로 반도체 메모리 장치는 제조된 후 제품의 신뢰성을 확보하기 위하여 각종 테스트를 실시한다. 번인 테스트(Burn-In Test)는 상기 테스트중의 하나로 반도체 메모리 장치의 입출력 단자들을 테스트 신호 발생 회로와 연결하여 정상 동작 조건 보다 높은 온도, 전압 및 전류 등으로 스트레스를 인가하여 반도체 메모리 장치의 수명 및 결함 발생 여부를 체크하는 테스트이다. 이와 같은 테스트에서 결함이 발생된 반도체 메모리 장치를 제거하므로써 제품의 신뢰성을 보장한다.
한편, 기술의 발전으로 반도체 메모리 장치의 동작 속도는 빠른게 개선되고 있는 반면, 반도체 메모리 장치의 동작을 테스트하는 테스트 장비의 클럭 발생 속도는 이에 미치지 못하므로 테스트 상의 어려움이 증가되고 있다.
특히, 테스트 장비로부터 발생되는 클럭 주기 tCK가 오토리프레쉬 명령 주기 tRFC 보다 긴 경우, 오토리프레쉬(Autorefresh) 동작을 보장하지 못하는 문제가 있다.
주지된 바와같이, 오토리프레쉬 동작은 오토리프레쉬 명령 AREF에 의해 오토리프레쉬 액티브신호 AFACT가 인에이블되고, 이에 따라, 리프레쉬 모드신호 REF가 인에이블되어 내부 카운터로부터 출력되는 어드레스 신호를 이용하여 해당 워드라인을 액티브시킨 후 감지증폭기를 동작시켜 데이터를 리스토어(restore) 한다. 그후, 프리차지 명령 PCG에 의해 아이디엘신호 IDL이 인에이블되면 오토리프레쉬 액티브신호 AFACT가 디스에이블되고 이어서 리프레쉬 모드신호 REF가 디스에이블되어 내부 카운터를 업데이트하고 다음 워드라인을 인에이블시키는 과정으로 구성된다.
도 1은 종래 반도체 메모리 장치의 오토리프레쉬 제어회로의 동작 타이밍도이다.
도 1을 참조하면, 클럭 주기 tCK가 200n이고 오토리프레쉬 명령 주기 tRFC가 이보다 짧아서 프리차지 명령 PCG가 100n 이내로 인가되는 경우, 프리차지 명령 PCG에 의해 아이디엘신호 IDL은 인에이블되지만, 오토리프레쉬 액티브신호 AFACT가 디스에이블되지 않아 리프레쉬 모드신호 REF가 토클되지 못한다. 따라서, 내부 카운터가 업데이트되지 않아 다음 워드라인이 인에이블되지 않으므로 정상적인 오토리프레쉬 동작을 수행하지 못한다.
이는, 오토리프레쉬 액티브신호 AFACT의 하이 펄스 폭(high pulse width)이 클럭 주기 tCK의 하이 펄스 폭에 의존하여 결정되기 때문이다. 즉, 클럭 주기 tCK가 200n인 경우, 오토리프레쉬 액티브신호 AFACT는 클럭 CLK의 하이 펄스 구간인 100n 동안 아이디엘신호 IDL에 관계없이 하이 레벨을 유지한다.
이와 같이, 테스트 장비에서 발생되는 클럭 속도에 따른 문제를 해결하기 위해 테스트 장비를 교체하는 방법이 제안될 수 있으나 이는 반도체 메모리 장치의 생산단가를 올리는 주요한 원인이 된다.
따라서, 본 발명의 목적은, 클럭 주기에 관계없이 일정한 펄스 폭을 갖는 오토리프레쉬 제어신호를 생성함으로써 테스트 성능을 향상시킨 반도체 메모리 장치의 오토리프레쉬 제어회로를 제공하는 데 있다.
상기한 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 오토리프레쉬 제어회로는, 외부로부터 인가되는 클럭 신호의 주기보다 오토리프레쉬 명령 주기가 짧은 반도체 메모리 장치에 있어서, 외부로부터 인가되는 명령들이 디코딩되어 오토리프레쉬 명령이 입력되면 클럭 신호의 하이 펄스 폭에 상응하는 오토리프레쉬 액티브신호를 생성하여 출력하는 디코딩부; 상기 오토리프레쉬 액티브신호와 상기 오토리프레쉬 액티브신호를 소정시간 지연 및 반전시킨 신호를 논리결합하여 인에이블 구간이 상기 클럭 신호의 하이 펄스 폭보다 작은 제어신호를 출력하는 제어부; 및 상기 제어신호와 프리차지 명령에 의해 인에이블되는 신호에 제어되는 리프레쉬 모드신호를 출력하는 리프레쉬 모드신호 출력부;를 포함하여 구성됨을 특징으로 한다.
상기 제어부는 상기 오토리프레쉬 액티브신호를 지연시키는 지연부; 상기 지연부의 출력신호을 반전시키는 제1 인버터; 상기 오토리프레쉬 액티브신호와 상기 제1 인버터의 출력신호를 낸드결합하는 낸드게이트; 및 상기 낸드게이트의 출력신호를 반전하여 상기 제어신호를 출력하는 제2 인버터;를 포함하여 구성됨이 바람직하다.
상기 지연부는 상기 프리차지 명령이 인가되는 시점보다 적어도 짧은 상기 지연시간을 갖도록 설정됨이 바람직하다.
상기 리프레쉬 모드신호 출력부는 RS플립플롭으로 구성됨이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세한 설명한다.
도 2는 본 발명의 실시예에 따른 반도체 메모리 장치의 오토리프레쉬 제어회로를 나타내는 회로도이다.
도 2를 참조하면, 반도체 메모리 장치의 오토리프레쉬 제어회로는, 디코딩부(10)와 제어부(20) 및 리프레쉬 모드신호 출력부(30)를 포함하여 구성된다.
디코딩부(10)는 라이트 인에이블신호 WE(Write Enable)를 반전하는 인버터(12)와, 인버터(12)의 출력신호와 컬럼 어드레스 스토로브 신호 CAS(Column Address Strobe)를 낸드결합하는 낸드게이트(14)와, 칩 선택 신호 CS(Chip Select)와 로우 어드레스 스토로브 신호 RAS(Row Address Strobe) 및 클럭 신호 CLK를 낸드결합하는 낸드게이트(16)와, 낸드게이트(14, 16)의 출력을 노아결합하는 노아게이트(18)를 포함하여 구성된다.
제어부(20)는 오토리프레쉬 액티브신호 AFACT를 지연시키는 지연부(22)와 지연부(22)의 출력을 반전시키는 인버터(24)와 인버터(24)의 출력신호 A와 오토리프레쉬 액티브신호 AFACT를 낸드결합하는 낸드게이트(26) 및 이를 반전시켜 제어신호 AFACT_N을 출력하는 인버터(26)를 포함하여 구성된다.
리프레쉬 모드신호 출력부(30)는 제어신호 AFACF_N와 프리차지 명령에 의해 활성화되는 아이디엘신호 IDL에 의해 리프레쉬 모드신호 REF를 출력하는 RS플리플롭으로 구성된다.
도 3은 도 2의 오토리프레쉬 제어회로의 동작 타이밍도이다.
도 3을 참조하여 오토리프레쉬 제어회로의 동작을 살펴보면 다음과 같다.
디코딩부(10)는 디램의 외부에서 인가되는 명령어들(예를 들면, CAS, WE, CS, RAS)과 클럭 CLK를 입력받아 논리결합하여 오토리프레쉬 액티브신호 AFACT를 출력한다.
즉, WE가 로우 레벨로 인가되고, CAS, CS, RAS 하이 레벨로 인가될때 오토리프레쉬 명령 AREF가 입력된 것으로 판단하여 클럭 CLK의 라이징에서 오토리프레쉬 액티브신호 AFACT를 인에이블시킨다. 그리고, 클럭 CLK의 폴링에서 오토리프레쉬 액티브신호 AFACT를 디스에이블시킨다. 따라서, 오토리프레쉬 액티브신호 AFACT의 하이 펄스 폭은 클럭 CLK의 하이 펄스 구간에 상응하여 정해진다.
제어부(20)는 오토리프레쉬 액티브신호 AFACT와 이를 지연 및 반전시킨 신호 A를 낸드조합함으로써 오토리프레쉬 액티브신호 AFACT의 하이 펄스 폭이 지연부(22)의 지연시간(D)에 의해 조절되는 제어신호 AFACT_N을 출력한다.
여기서, 지연부(22)의 지연시간(D)은 적어도 프리차지 명령 PCG가 인가되는 시점보다 적도록 설계됨이 바람직하다.
리프레쉬 모드신호 출력부(30)는 RS플립플롭의 R단자로 제어신호 AFACF_N를 입력받고 S단자로 아이디엘신호 IDL를 입력받아 제어신호 AFACF_N가 하이로 인에이블될 때 인에이블되고 제어신호 AFACF_N가 로우로 디스에이블되고 아이디엘신호 IDL가 하이로 인에이블될 때 디스에이블되는 리프레쉬 모드신호 REF를 출력한다.
따라서, 리프레쉬 모드신호 REF는 오토리프레쉬 명령 주기 tRFC 내에 토클되어 오토리프레쉬 동작을 정상적으로 수행하게 된다.
이와 같이, 본 발명의 반도체 메모리 장치의 오토리프레쉬 제어회로를 통해 외부 클럭 주기 tCK에 관계없이 프리차지 명령 PCG가 인가되기 이전에 디스에이블되는 일정한 하이 펄스 구간을 갖는 제어신호 AFACT_N를 생성하고, 오토리프레쉬 액티브신호 AFACT가 디스에이블되지 않더라도 아이디엘신호 IDL이 인에이블될 때 제어신호 AFACT_N에 의해 리프레쉬 모드신호 REF를 토클되게 하므로써 정상적인 오토리프레쉬 동작을 보장한다.
따라서, 본 발명에 의하면, 테스트 장비에서 출력되는 클럭 주기에 관계없이 프리차지 명령 이전에 디스에이블되는 일정한 펄스 폭을 갖는 오토리프레쉬 제어신호를 생성하는 반도체 메모리의 오토리프레쉬 제어회로를 제공함으로써 테스트 성능을 향상시키는 효과가 있다.
Claims (4)
- 외부로부터 인가되는 클럭 신호의 주기보다 오토리프레쉬 명령 주기가 짧은 반도체 메모리 장치에 있어서,외부로부터 인가되는 명령들이 디코딩되어 오토리프레쉬 명령이 입력되면 클럭 신호의 하이 펄스 폭에 상응하는 오토리프레쉬 액티브신호를 생성하여 출력하는 디코딩부;상기 오토리프레쉬 액티브신호와 상기 오토리프레쉬 액티브신호를 소정시간 지연 및 반전시킨 신호를 논리결합하여 인에이블 구간이 상기 클럭 신호의 하이 펄스 폭보다 작은 제어신호를 출력하는 제어부; 및상기 제어신호와 프리차지 명령에 의해 인에이블되는 신호에 제어되는 리프레쉬 모드신호를 출력하는 리프레쉬 모드신호 출력부;를 포함하여 구성됨을 특징으로 하는 반도체 메모리 장치의 오토리프레쉬 제어회로.
- 제 1 항에 있어서,상기 제어부는상기 오토리프레쉬 액티브신호를 지연시키는 지연부;상기 지연부의 출력신호을 반전시키는 제1 인버터;상기 오토리프레쉬 액티브신호와 상기 제1 인버터의 출력신호를 낸드결합하 는 낸드게이트; 및상기 낸드게이트의 출력신호를 반전하여 상기 제어신호를 출력하는 제2 인버터;를 포함하여 구성됨을 특징으로 하는 반도체 메모리 장치의 오토리프레쉬 제어회로.
- 제 2 항에 있어서,상기 지연부는 상기 프리차지 명령이 인가되는 시점보다 적어도 짧은 상기 지연시간을 갖도록 설정됨을 특징으로 하는 반도체 메모리 장치의 오토리프레쉬 제어회로.
- 제 1 항에 있어서,상기 리프레쉬 모드신호 출력부는 RS플립플롭으로 구성됨을 특징으로 하는 반도체 메모리 장치의 오토리프레쉬 제어회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060096608A KR20080030361A (ko) | 2006-09-29 | 2006-09-29 | 반도체 메모리 장치의 오토리프레쉬 제어회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060096608A KR20080030361A (ko) | 2006-09-29 | 2006-09-29 | 반도체 메모리 장치의 오토리프레쉬 제어회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080030361A true KR20080030361A (ko) | 2008-04-04 |
Family
ID=39532504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060096608A KR20080030361A (ko) | 2006-09-29 | 2006-09-29 | 반도체 메모리 장치의 오토리프레쉬 제어회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080030361A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100920843B1 (ko) * | 2008-05-09 | 2009-10-08 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 오토리프레쉬 동작 제어회로 |
-
2006
- 2006-09-29 KR KR1020060096608A patent/KR20080030361A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100920843B1 (ko) * | 2008-05-09 | 2009-10-08 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 오토리프레쉬 동작 제어회로 |
| US8194488B2 (en) | 2008-05-09 | 2012-06-05 | Hynix Semiconductor Inc. | Auto-refresh operation control circuit for reducing current consumption of semiconductor memory apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8149641B2 (en) | Active cycle control circuit for semiconductor memory apparatus | |
| US8902682B2 (en) | Semiconductor memory device | |
| JP3792602B2 (ja) | 半導体記憶装置 | |
| US8194488B2 (en) | Auto-refresh operation control circuit for reducing current consumption of semiconductor memory apparatus | |
| US7053686B2 (en) | Data strobe circuit using clock signal | |
| US20060209610A1 (en) | Semiconductor memory and method for analyzing failure of semiconductor memory | |
| US5790468A (en) | Refresh counter for synchronous dynamic random access memory and method of testing the same | |
| US20080239842A1 (en) | Semiconductor memory device | |
| US7800964B2 (en) | Wafer burn-in test circuit | |
| US20160254043A1 (en) | Semiconductor memory device and method of operating the same | |
| KR20060135227A (ko) | 메모리 장치의 커맨드 버퍼 제어 방법 | |
| KR20080030361A (ko) | 반도체 메모리 장치의 오토리프레쉬 제어회로 | |
| US20180166146A1 (en) | Semiconductor device and semiconductor system including the same | |
| CN107146637B (zh) | 自刷新控制装置以及易失性半导体存储器装置 | |
| KR101039859B1 (ko) | 반도체 메모리 장치 | |
| KR100646204B1 (ko) | 입력 어드레스 제어 회로 | |
| KR100695512B1 (ko) | 반도체 메모리 장치 | |
| KR100437607B1 (ko) | 반도체 메모리 장치의 리프레쉬 발생회로 | |
| KR100286346B1 (ko) | 에스디램의 리프레쉬 회로 | |
| KR100397901B1 (ko) | 반도체 기억 장치 | |
| KR19980083772A (ko) | 반도체 메모리 | |
| KR20050118417A (ko) | 반도체 메모리소자 및 그 반도체 메모리소자의 번인테스트 방법 | |
| US6201748B1 (en) | Semiconductor memory device having test mode | |
| KR100386615B1 (ko) | 번인 테스트 회로 | |
| KR20140081349A (ko) | 리프레쉬 주기 테스트 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |