JP2017147835A - 電源装置及びそれを用いたモータ制御装置 - Google Patents
電源装置及びそれを用いたモータ制御装置 Download PDFInfo
- Publication number
- JP2017147835A JP2017147835A JP2016027519A JP2016027519A JP2017147835A JP 2017147835 A JP2017147835 A JP 2017147835A JP 2016027519 A JP2016027519 A JP 2016027519A JP 2016027519 A JP2016027519 A JP 2016027519A JP 2017147835 A JP2017147835 A JP 2017147835A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- power supply
- voltage
- semiconductor switch
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier
Landscapes
- Rectifiers (AREA)
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Abstract
【課題】 交流電圧を所望の直流電圧に変換する電源装置において、システム全体の効率を改善するため、出力電圧を0Vから可変制御すると共に、低コスト化を図ることが可能な電源装置を提供する。【解決手段】 交流電源1から発生する交流電圧を整流・平滑して得られる直流電圧を出力する正極側出力端子6および負極側出力端子7を含んで成る倍電圧整流回路8を備え、整流回路2と出力コンデンサ5との間に、第1半導体スイッチ9と第3コンデンサ10とから成る第1要素回路11と、第2半導体スイッチ12と第4コンデンサ13とから成る第2要素回路14とを含んで構成されるスイッチトキャパシタ回路15が直列に接続された電源装置とする。第1半導体スイッチ9および第2半導体スイッチ12の動作が制御されることに伴い、正極側出力端子6および負極側出力端子7から出力される直流電圧が制御される。【選択図】 図1
Description
本発明は、交流電圧を所望の直流電圧に変換する電源装置、及びそれを用いたモータ制御装置に関する。
従来、整流回路と出力コンデンサとの間にリアクトルを設けることなく出力電圧を制御できる電源装置があった(例えば、特許文献1参照)。
また、従来、複数のキャパシタとスイッチ素子とから成るスイッチトキャパシタ回路が2組、整流器を介して交流電源と並列に接続され、それぞれのスイッチトキャパシタ回路の出力端が負荷に接続された電源装置があった(例えば、特許文献2参照)。
従来、交流電源を整流して直流電源に変換する交流-直流変換で、入力された交流電圧の最大値の2倍を出力できる倍電圧整流回路があった。その構成例を図20に示す。
倍電圧整流回路は交流電源1とリアクトル17、整流回路2と出力コンデンサ5から構成される。整流回路2は互いに直列接続された第1ダイオード34と第2ダイオード35から構成され、第1ダイオード34と第2ダイオード35の間の端子と交流電源1の帰還入力端子とが接続される。出力コンデンサ5は互いに直列接続された第1コンデンサ3と第2コンデンサ4から構成され、第1コンデンサ3と第2コンデンサ4の間の端子と交流電源1の他方の帰還入力端子とが接続される。整流回路2が出力する脈流電圧を平滑する構成で出力コンデンサが接続されており、平滑した直流電圧を出力する正極側出力端子6と負極側出力端子7とを含んで構成される。
交流電源1から出力された正極性の電流は、リアクトル17、第1ダイオード34、第1コンデンサ3を経由して交流電源1へ流れる。この時、第1コンデンサ3には交流電源1の最大電圧(100Vacの場合、141V)が保持される。交流電源1から負極性の電流が出力された場合、電流は第2出力コンデンサ4、第2ダイオード35、リアクトル17を経由して交流電源1へ流れる。第1コンデンサ3と同様、第2コンデンサ4には交流電源の最大電圧が保持される。正極側出力端子6と負極側出力端子7の電位差は第1コンデンサ3の電圧と第2コンデンサ4の電圧との合計となり、交流電源1の最大電圧の2倍となる。
このため、図20に示した倍電圧整流回路は単一の直流電圧値しか出力できないため、正極側出力端子6と負極側出力端子7に接続された負荷の変動に応じて出力電圧を可変制御できず、高効率化が難しいという課題がある。
図21は、よく知られている典型的な昇降圧回路の一例を示す図である。本回路は図20に相当する直流電源401と、昇降圧された電圧を保持するコンデンサ402と、直流電源401の正極側端子とコンデンサ402との間に互いに直列接続されたスイッチング素子405およびダイオード406と、直流電源401と並列に接続され、且つスイッチング素子405とダイオード406との間の端子と正極側出力端子との間に設けられたリアクトル407から構成される。
スイッチング素子405をオンした場合、直流電源401からスイッチング素子405を経由してリアクトル407へエネルギーが蓄積される。次にスイッチング素子405のオフした場合、リアクトル407に蓄積されたエネルギーがダイオード406を介してコンデンサ402へチャージされる。直流電源401から負荷への電力供給はリアクトル407を介して行われるため、出力電圧の範囲が電源電圧により制約されず、0Vから無限大まで(厳密に言えばスイッチング素子405または回路を構成する受動素子の破壊電圧まで)可変であるという特徴がある。また、正極出力端子403と負極出力端子404との間の電位差はリアクトル407に蓄積されたエネルギーに依存し、スイッチング素子405を駆動する制御信号のデューティ比により調整される。
しかしながら、図21に示した昇降圧回路においては、リアクトル407を用いるため、回路が大型化してしまうという問題がある。更にリアクトルは他の受動素子と比較して高コストであるという課題がある。
整流回路と出力コンデンサの間にリアクトルを構成せずに出力電圧を制御できる電源装置に関連して、特許文献1には図18に示すような電源装置が開示されている。図18に示すように、交流電源201はリアクトル203を介して2組のダイオードハーフブリッジからなる整流回路202の入力端(各ハーフブリッジの中点)に接続され、さらに直列に接続された倍電圧整流用のコンデンサ204およびコンデンサ205は、整流回路202の出力端に接続される。スイッチ209、210は、整流回路202の各入力端とコンデンサ204およびコンデンサ205の間の接続点との間にそれぞれ接続される。206はスイッチ209のパルス幅の制御及び、スイッチ210のオン・オフを制御する制御装置、207は電源投入後一定時間、スイッチ209および210のオンを禁止する様に制御信号を制御装置6へ出力するスイッチオン禁止手段である。
以上のように構成される電源装置は、制御装置6によりスイッチ209とスイッチ210のオン・オフを制御することで、出力電圧を制御できる。
例えば、スイッチ210を常時オフに制御した状態で、スイッチ209をパルス幅制御した場合、スイッチ209のデューティが0%の場合は電源電圧の√2倍、デューティが100%の場合は倍電圧整流回路と等価となり電源電圧の約2√2倍の出力電圧となり、スイッチ209をパルス幅制御することにより、電源電圧の√2倍から約2√2倍の範囲の出力電圧が得られる。
一方、スイッチ210を常時オンに制御した状態では、倍電圧整流回路ベースの回路構成となる。
この状態でスイッチ209をパルス幅制御した場合、スイッチ209がオン状態では交流電源201−リアクトル203−スイッチ209−スイッチ210の経路で短絡電流が流れ、リアクトル203に電流エネルギーが蓄積される。
スイッチ209がオフ状態になるとリアクトル203に蓄積された電流エネルギーが倍電圧整流用コンデンサ204と205へ供給され、出力電圧が上昇し、電源電圧の2√2倍以上の出力電圧を得ることができる。
つまり、図18に示した電源装置は、スイッチ209とスイッチ210のオン・オフ制御を組合せることにより、交流電源201からコンデンサ204とコンデンサ205へ供給されるエネルギーを調節し、出力電圧を交流電源201の√2倍から2√2倍、リアクトル203を介した昇圧制御をした場合、それ以上の電圧を出力できる。
また、特許文献2には図19に示すような電源装置が開示されている。図19に示す電源装置は、整流器DB302を介して交流電源301と並列に、複数のキャパシタCi1(i=1,2,…,n)とスイッチ素子Si11,Si12,Si13,Si14(i=1,2,…,n)から成る第1のスイッチトキャパシタ回路303と、複数のキャパシタCi2(i=1,2,…,n)とスイッチ素子Si21,Si22,Si23,Si24(i=1,2,…,n)から成る第2のスイッチトキャパシタ回路304を接続し、それぞれのスイッチトキャパシタ回路303、304の出力端を負荷305にスイッチ素子S1、S2を介して接続してある。
ここで、スイッチトキャパシタ回路303は、交流電源301と並列に、スイッチ素子Si13(i=1,2,…,n)、キャパシタCi1(i=1,2,…,n)、スイッチ素子Si12(i=1,2,…,n)からなるn個の直列回路を接続し、スイッチ素子Si13(i=1,2,…,n)とキャパシタCi1(i=1,2,…,n)の直列回路と並列にスイッチ素子Si11(i=1,2,…,n)を接続し、スイッチ素子Si13(i=1,2,…,n)とキャパシタCi1(i=1,2,…,n)の接続点とスイッチ素子S1との間にスイッチ素子Si14(i=1,2,…,n)を接続して構成されている。また、スイッチトキャパシタ回路304も同様に構成されている。
負荷305の両端には出力電圧平滑用コンデンサ306が接続され、第1及び第2スイッチトキャパシタ回路303、304の出力と交流電源301の電圧の和を一時保留できる構成となっている。
以上のように構成される電源装置は、スイッチ素子Si11,Si12,Si13,Si14(i=1,2,…,n)のオン・オフを制御することで、交流電源301の電圧にキャパシタCi1(i=1,2,…,n)が保持する電圧を重畳させた電圧を出力することができる。
図19に示す回路の動作を説明する。まず、第1のスイッチトキャパシタ回路303において、スイッチ素子Si13(i=1,2,…,n)とスイッチ素子Si12(i=1,2,…,n)がオンすると、各キャパシタCi1(i=1,2,…,n)は交流電源301の電圧まで充電される。次にスイッチ素子Si13(i=1,2,…,n)とスイッチ素子Si12(i=1,2,…,n)をオフし、スイッチ素子Si11(i=1,2,…,n)、スイッチ素子Si12(i=1,2,…,n)、スイッチ素子S1をオンすると、交流電源301の電圧にキャパシタCi1(i=1,2,…,n)の両端電圧が重畳され、負荷305の両端に印加される。
ここで、各々のキャパシタCi1(i=1,2,…,n)を充電する時刻を交流電源301の電圧変化に応じて順々に変えることにより、交流電源301とキャパシタCi1(i=1,2,…,n)の両端電圧の和(出力電圧)を交流電源301の√2倍から2√2倍まで制御することができる。
しかしながら、図18および図19に示した電源装置は、出力電圧を0Vから制御できないため、負荷の低損失化が難しいという課題がある。
さらに図18で示した電源装置は、出力電圧を交流電源201の√2倍から2√2倍の範囲で制御する場合、スイッチ209のオン・オフで倍電圧整流と全波整流を切り替えるため、整流回路202を4つのダイオードから構成されるブリッジ回路にする必要がある。図20で示した倍電圧整流回路の整流回路2と比較して、ダイオードの点数が2倍となるため、素子コストが増大するという課題がある。また、図18で示した電源装置は、出力電圧を昇圧するためリアクトル203の使用が必須となり、更にコストの増大を招く。
図19で示した電源装置は、整流器DB302にブリッジ回路を採用しているため素子コストが高いことに加え、負荷305に電圧印加するために3つのスイッチ素子をオンしなければならないため、導通損失やスイッチング損失が大きいという課題がある。システム全体の効率を上げるためにはスイッチトキャパシタ回路の損失は無視できず、その点について十分憂慮する必要がある。
したがって、交流電圧を所望の直流電圧に変換する電源装置において、システム全体の効率を改善するため、出力電圧を0Vから可変制御すると共に、低コスト化を図ることが可能な電源装置を提供することが課題となる。また、それを用いたモータ制御装置を提供することも課題となる。
上記課題を解決するために、本発明の電源装置は、交流電源から発生する交流電圧を整流して脈流電圧に変換する整流回路と、互いに直列接続された第1コンデンサと第2コンデンサとの間の端子が前記交流電源の帰還入力端子に電気的に接続された構成を有し、前記整流回路が出力した前記脈流電圧を平滑する構成を有する出力コンデンサと、前記第1コンデンサの入出力端子および前記第2コンデンサの入出力端子にそれぞれ接続され、前記出力コンデンサが前記脈流電圧を平滑して得られる直流電圧を出力する正極側出力端子および負極側出力端子とを含んで構成される倍電圧整流回路を備えた電源装置であって、前記整流回路と前記出力コンデンサとの間に、第1半導体スイッチと第3コンデンサとから成る第1要素回路と、第2半導体スイッチと第4コンデンサとから成る第2要素回路とを含んで構成されるスイッチトキャパシタ回路が直列に接続され、前記第1半導体スイッチおよび前記第2半導体スイッチの動作が制御されることに伴い、前記正極側出力端子および前記負極側出力端子から出力される前記直流電圧が制御されることを特徴とする。
また、本発明のモータ制御装置は、電源装置と、複数の半導体スイッチを含んで構成され且つ出力端子に外部からモータが接続されるように構成されたインバータ回路とを備えたモータ制御装置であって、前記電源装置は、例えば、本発明の上記電源装置であり、前記モータ制御装置は、前記電源装置の前記正極側出力端子と前記負極側出力端子とを入力とする構成を有すると共に、前記倍電圧整流回路と前記インバータ回路との間に並列接続され且つ互いに直列接続された第1抵抗と第2抵抗とを更に備えることを特徴とする。
本発明によれば、交流電圧を所望の直流電圧に変換する電源装置の出力電圧を0Vから交流電源の2√2倍の範囲で制御できるため、システム全体の効率を改善でき、また、電源装置のコスト増大を抑制できる。
以下、図示した実施例に基づき本発明の電源装置を詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態1の電源装置は、交流電源1から発生する交流電圧を整流して脈流電圧に変換する整流回路2と、互いに直列接続された第1コンデンサ3と第2コンデンサ4との間の端子が交流電源1の帰還入力端子に電気的に接続された構成を有し、整流回路2が出力した脈流電圧を平滑する構成を有する出力コンデンサ5と、第1コンデンサ3の入出力端子および第2コンデンサ4の入出力端子にそれぞれ接続され、出力コンデンサ5が脈流電圧を平滑して得られる直流電圧を出力する正極側出力端子6および負極側出力端子7とを含んで構成される倍電圧整流回路8を備えた電源装置である。
本実施の形態1の電源装置は、交流電源1から発生する交流電圧を整流して脈流電圧に変換する整流回路2と、互いに直列接続された第1コンデンサ3と第2コンデンサ4との間の端子が交流電源1の帰還入力端子に電気的に接続された構成を有し、整流回路2が出力した脈流電圧を平滑する構成を有する出力コンデンサ5と、第1コンデンサ3の入出力端子および第2コンデンサ4の入出力端子にそれぞれ接続され、出力コンデンサ5が脈流電圧を平滑して得られる直流電圧を出力する正極側出力端子6および負極側出力端子7とを含んで構成される倍電圧整流回路8を備えた電源装置である。
この電源装置は、整流回路2と出力コンデンサ5との間に、第1半導体スイッチ9と第3コンデンサ10とから成る第1要素回路11と、第2半導体スイッチ12と第4コンデンサ13とから成る第2要素回路14とを含んで構成されるスイッチトキャパシタ回路15が直列に接続され、第1半導体スイッチ9および第2半導体スイッチ12の動作が制御されることに伴い、正極側出力端子6および負極側出力端子7から出力される直流電圧が制御されることを特徴としている。
実施の形態1の電源装置は、例えば図1に示した通り、第1半導体スイッチ9を整流回路2と出力コンデンサ5との間の正極側バスライン上に接続し、第2半導体スイッチ12を整流回路2と出力コンデンサ5との間の負極側バスライン上に接続する構成としても良い。また、第1半導体スイッチ9にパワーMOSFETを適用しても良く、この場合、図1に示す通りソース端子を第1コンデンサ3の正極側端子と接続し、内蔵ダイオードを介して電流が第3コンデンサ10から第1コンデンサ3へ電流が流れることを防止する必要がある。第2半導体スイッチ12にパワーMOSFETを適用する場合も同じで、ソース端子を第2コンデンサ4の負極側端子に接続し、第4コンデンサ13から第2コンデンサ4へ電流が流れることを防止する必要がある。
図1に示す実施の形態1の電源装置は、整流回路2を倍電圧整流とすることで、正極側出力端子6と負極側出力端子7との電位差(出力電圧)の最大値を交流電源1の2√2倍としている。さらに第1半導体スイッチ9と第2半導体スイッチ12のオン・オフ制御により第1コンデンサ3および第2コンデンサ4に蓄積される電荷量を調整できるため、第1コンデンサ3の両端電圧と第2コンデンサ4の両端電圧の合計(出力電圧)を0Vから制御することができる。
交流電源1の電圧波形がプラスである場合を例に、図1に示した回路の動作を説明する。第1半導体スイッチ9をオフしている場合、交流電源1から出力された電流は整流回路2−第3コンデンサ10を経由して交流電源1へ流れる。この時、第3コンデンサ10には交流電源1のピーク電圧が保持される。次に第1半導体スイッチ9をオンした場合、第3コンデンサ10から第1半導体スイッチ9を経由して第1コンデンサ3へ電流が流れる。この時、第3コンデンサ10の電荷は第1コンデンサ3へ移動するため、第1コンデンサ3の電圧は第3コンデンサ10の電圧と平衡状態となる値まで増大する。交流電源1の電圧が第1コンデンサ3および第3コンデンサ10に印加される両端電圧より高い場合には、交流電源1から第1コンデンサ3および第3コンデンサ10へ更に充電電流を流し、第1コンデンサ3の両端電圧を更に増大させる。第1半導体スイッチ9は第1コンデンサ3の両端電圧が所望の値に到達したタイミングでオフし、第1コンデンサ3の保持電圧を制御する。
図2は第1半導体スイッチ9と第2半導体スイッチ12のデューティ比と出力電圧の関係で、交流電源を100Vacとした時の計算結果である。半導体スイッチのデューティ比を0%から40%へ可変制御することにより、出力電圧を0Vから約270Vの範囲で制御できることが確認できる。
図3はモータ効率と回転数の関係で、図1で示した電源装置の出力端子に負荷としてインバータとモータを接続した時の結果である。また、図3に示したモータ効率は、図1で示した電源装置の出力電圧(正極側出力端子6と負極側出力端子7との電位差)Voutを小さい方からV1,V2,V3,V4と可変制御した。出力電圧を最も低いV1とした場合、1000rpmを超えた辺りで効率のピークを迎えるが、出力電圧を最も大きいV4へ増大した時には2750rpm辺りで効率のピークを迎える。つまり、出力電圧をモータの回転数に合わせて制御することで、回転数に依らずモータを常に高効率で、すなわち、図3に実線で示した効率カーブに沿って駆動できるため、モータ損失低減に効果がある。また、実施の形態1に示した電源装置の出力電圧の範囲は0Vから交流電源1の2√2倍と広いため、高効率で駆動できる回転数の範囲が広いという利点もある。
図4は年間消費電力量の比較である。出力電圧を0Vから可変制御できない従来回路と比較して、図1で示した電源装置の年間消費電力量は40%低減できる。これは、モータの高効率化に加えて、インバータへの入力電圧を低減することでスイッチング損失を低減したためである。ここで、PAM制御によりインバータの電流流通率を100%とすることで、スイッチング損失を極限まで低減することも可能であるが、上記の見積りではこの点は含まれていない。
図5はコスト比較である。図1で示した電源装置は、整流回路2と出力コンデンサ5との間にスイッチトキャパシタ回路15から成る降圧チョッパ回路を直列に接続しており、チョッパ回路にリアクトルを使用した図21と比較してコストの増大を抑えている。このため、図21で示した回路と比較して、図1の電源装置のコストは46%低減できる。
実施の形態1では、図1を例として説明してきたが、図6に示す通り、第1半導体スイッチ9および第2半導体スイッチ12は第1コンデンサ3と第2コンデンサ4との間の端子と交流電源1の帰還入力端子とを接続するバスライン上に接続する構成とし、それ以外の部分の構成を図1と共通としても良い。
このような回路構成とすることで、第1半導体スイッチ9と第2半導体スイッチ12のゲート駆動用のドライバ16が共通化でき、回路を小型化できる。
(実施の形態2)
図7に本発明の実施の形態2に係る電源装置を示す。
図7に本発明の実施の形態2に係る電源装置を示す。
本実施の形態2の電源装置は、整流回路2をそれぞれ直列接続したパワーMOSFET18から構成し、パワーMOSFET18を駆動するドライバ19はソース端子の電位がドレイン端子の電位と比較して高い場合にパワーMOSFET18をオンさせることを特徴としている。それ以外の事項については、図1または図6と共通である。
上述した回路構成とすることで、整流回路2をダイオードで構成していたときと比較して同期整流により導通損失が低減できるため、電源装置の効率を更に改善することができる。
(実施の形態3)
図8に本発明の実施の形態3に係る電源装置を示す。
図8に本発明の実施の形態3に係る電源装置を示す。
本実施の形態3の電源装置は、交流電源1と整流回路2との間にコモンモードフィルタ回路20およびノーマルモードフィルタ回路21を直列に接続することを特徴としている。それ以外の事項については、図1、図6、および図7のいずれかと共通である。
上述した回路構成とすることで、電源ラインとグラウンド間で発生するコモンモードノイズ及び電源ライン間や信号ライン間に発生するノーマルモードノイズに対する耐性を向上させることができる。
また、交流電源1と整流回路2との間に接続する回路は、必要に応じてコモンモードフィルタ回路20のみでも、ノーマルモードフィルタ回路21のみでもよく、力率を改善するために設けた力率用リアクタ17のみを設ける構成としても良い。
(実施の形態4)
図9に本発明の実施の形態4に係る電源装置を示す。
図9に本発明の実施の形態4に係る電源装置を示す。
本実施の形態3の電源装置は、整流回路2とスイッチトキャパシタ回路15との間の端子とグラウンド端子との間にリニアレギュレータ23を電気的に接続し、リニアレギュレータ23の出力端子24より任意の一定電圧を出力することを特徴としている。それ以外の事項については、図1、図6、図7、および図8のいずれかと共通である。
上述した回路構成とすることで、半導体スイッチの駆動信号を出力するマイクロコンピュータなどに動作に必要な電圧(例えば3Vや5V、15V)を供給することができる。このため、外部からの電源が不要となり、低コスト化が図れる。
(実施の形態5)
本発明の実施の形態5の電源装置は、図1で示した倍電圧整流回路8を1つのパッケージに搭載した高耐圧ICであることを特徴としている。それ以外の事項については、図1、図6、図7、図8、および図9のいずれかと共通である。
本発明の実施の形態5の電源装置は、図1で示した倍電圧整流回路8を1つのパッケージに搭載した高耐圧ICであることを特徴としている。それ以外の事項については、図1、図6、図7、図8、および図9のいずれかと共通である。
上述した実装形態を採用することで主回路のインダクタンス値を低減でき、第1半導体スイッチ9および第2半導体スイッチ12のオン・オフ制御に伴う、整流回路2の出力端子と正極側出力端子6および負極側出力端子7とを結ぶバスライン上の跳ね上り電圧を抑制することができる。また、跳ね上り電圧低減により第1半導体スイッチ9と第2半導体スイッチ12の耐電圧をも低減でき、電源装置の導通損失を低減でき、更に高効率化が図れる。
実施の形態5では図1を例として説明してきたが、図9に示したリニアレギュレータ23を1つのパッケージに搭載しても良く、これにより回路の実装面積を削減することができる。
(実施の形態6)
本発明の実施の形態6の電源装置は、図1で示した第3コンデンサ10の容量を第1コンデンサ3の容量より小さく、また、第4コンデンサ13の容量を第2コンデンサ4の容量より小さくすることを特徴としている。それ以外の事項については、図1、図6、図7、図8、および図9のいずれかと共通である。
本発明の実施の形態6の電源装置は、図1で示した第3コンデンサ10の容量を第1コンデンサ3の容量より小さく、また、第4コンデンサ13の容量を第2コンデンサ4の容量より小さくすることを特徴としている。それ以外の事項については、図1、図6、図7、図8、および図9のいずれかと共通である。
上述した構成とすることで、図1で示した正極側出力端子6と負極側出力端子7の電位差(出力電圧)の制御性を向上させることができる。
図10は第3コンデンサ10の容量と第1コンデンサ3の容量の比を変化させた時の出力電圧とデューティ比の関係で、入力として100Vacを使用した。また、第4コンデンサ13の容量と第2コンデンサの容量4の比は、第3コンデンサ10の容量と第1コンデンサ3の容量の比と同じとした。図10に示した通り、容量比を0.1より大きくすると、デューティ比を5%まで低減しても出力電圧が150V以上と高く、電圧の制御性が悪化していることがわかる。これに対して容量比を0.01以下とした場合、デューティ比に対して出力電圧がなだらかに変化しており、電圧の制御性が改善していることが分かる。
(実施の形態7)
図11に本発明の実施の形態7に係るモータ制御装置を示す。
図11に本発明の実施の形態7に係るモータ制御装置を示す。
本実施の形態7のモータ制御装置は、図1、図6、図7、図8、および図9に示した電源装置のいずれかと、当該電源装置における正極側出力端子6と負極側出力端子7とを入力とし且つ半導体スイッチ25から構成されるインバータ回路26と、倍電圧整流回路8とインバータ回路26との間に並列接続され且つ互いに直列接続された第1抵抗28と第2抵抗29とを備えて構成される。インバータ回路26の出力端子は、外部からモータ27が接続されるように構成される。この構成において、以下の構成を有するマイクロコンピュータ30を更に備える構成にしてもよい。例えば、マイクロコンピュータ30は、正極側出力端子6と負極側出力端子7の電位差を入力する電位差入力部31と、インバータ回路26の出力電流値を入力する電流値入力部32と、モータの回転数を入力する回転数入力部33とを備え、且つモータ27を高効率で駆動するため、これらの入力手段31、32、33から得た情報を基に少なくとも第1半導体スイッチ9と第2半導体スイッチ12のゲートパルス信号を制御するゲートパルス信号制御部(図示せず)を有する構成としてもよい。
上述したモータ制御装置とすることで、モータの効率を回転数に依らず常に高効率で駆動することができる。更にインバータ回路26のゲートパルス信号をドライバIC36を介してマイクロコンピュータ30より出力させることで、インバータ回路26の入力電圧に合わせた最適駆動が可能となり、更なる高効率化が可能となる。
図11ではマイクロコンピュータ30に正極側出力端子6と負極側出力端子7の電位差を入力する電位差入力部31と、インバータ回路26の出力電流を入力する電流値入力部32と、モータ27の回転数を入力する回転数入力部33とを備えた構成としたが、これら入力部の一部をマイクロコンピュータ30の外部に設ける構成としても良い。
また、図12は、図11において整流回路2の部分をその具体的構成の一例に置き換えて示したモータ制御装置の全体図である。同図に示す通り、整流回路2はパワーMOSFET18から構成された回路でも良く、インバータ回路26と同様、ドライバIC36を介してマイクロコンピュータ30によって制御される構成が望ましい。このような構成とすることで、図11で示したモータ制御装置と比較して、更に高効率化が図れる。
(実施の形態8)
図13に本発明の実施の形態8に係るコンバータ・インバータ一体ICタイプのモータ制御装置を示す。
図13に本発明の実施の形態8に係るコンバータ・インバータ一体ICタイプのモータ制御装置を示す。
本発明の実施の形態8のコンバータ・インバータ一体ICタイプのモータ制御装置は、少なくとも倍電圧整流回路8とインバータ回路26、倍電圧整流回路8とインバータ回路に搭載された半導体スイッチを駆動するドライバIC36とを1つのパッケージに搭載することを特徴としている。それ以外の事項については、図11または図12のモータ制御装置と共通である。
上述した実装形態を採用することで、実施の形態5と比較して更に回路を小型化できるという利点がある。また、インダクタンス値が低減できるため、跳ね上り電圧低減が可能となり、パッケージ内に搭載した半導体スイッチの低耐圧化に伴う導通損失の低減が図れる。
また、図14は、図13から派生させた形態に係るコンバータ・インバータ一体ICタイプのモータ制御装置の全体図である。同図に示す通り、コンバータ・インバータ一体ICにはリニアレギュレータ23を搭載した構成としても良い。
(実施の形態9)
図15は、本発明の実施の形態9に係る電源装置を示す図であって、図1、図6、図7、図8、および図9のいずれかにおけるドライバ16を具体的なゲート駆動回路の一例として示した電源装置の要素部分構成図である。ドライバ16以外の部分については、当該図1、図6、図7、図8、および図9のいずれかと共通である。
図15は、本発明の実施の形態9に係る電源装置を示す図であって、図1、図6、図7、図8、および図9のいずれかにおけるドライバ16を具体的なゲート駆動回路の一例として示した電源装置の要素部分構成図である。ドライバ16以外の部分については、当該図1、図6、図7、図8、および図9のいずれかと共通である。
本実施の形態9のゲート駆動回路は、図1に示した第1コンデンサ3と第2コンデンサ4との間の端子と電気的に接続された直流電源101と、直流電源101の正極側端子と直列接続されたダイオード105と、ダイオード105のカソード端子と直列接続されたコンデンサ104と、コンデンサ104の他方の端子と図1で示した正極側出力端子6との間に設けられた制限抵抗102と、コンデンサ104と制限抵抗102との間の端子と第1コンデンサ3と第2コンデンサ4との間の端子とを結ぶ配線上に設けられた第3半導体スイッチ103とを備え、図1で示した第1半導体スイッチ9のゲート端子はゲートパルス信号に応じてダイオード105とコンデンサ104との間の電位を出力する第1ドライバ回路107の出力端子と接続され、第3半導体スイッチ103のゲート端子には第1ドライバ回路107がオフ信号を出力している期間の一部または全てにおいてオン信号を出力する第2ドライバ回路108の出力端子と接続されることを特徴としている。
上述したゲート駆動回路とすることで、ソース端子の電位が変動する第1半導体スイッチ9のオン・オフを制御することが可能となる。
図15に示すゲート駆動回路の動作を説明する。弟1半導体スイッチ9はソース(またはエミッタ)端子を正極側出力端子6に接続している。第1半導体スイッチ9をオンさせるためには、ゲート−ソース端子間にゲート駆動に必要な電圧(例えば15Vなど)を入力しなければならず、正極側出力端子6の電圧と前記駆動電圧とを加えた電圧を第1半導体スイッチ9のゲート端子に入力しなければならない。しかし、正極側出力端子6の電圧は負荷に応じて変化するため、ゲート端子に入力する電圧をその都度制御する必要がある。
第1半導体スイッチ9をオフ、第3半導体スイッチ103をオンさせる場合を考える。直流電源101から流れる電流は、ダイオード105−コンデンサ104−第3半導体スイッチ103を経由する。この時、コンデンサ104の両端には直流電源101の電圧からダイオード105の電圧降下分を差し引いた電圧が印加される。
次に第3半導体スイッチ103をオフした場合を考える。第3半導体スイッチ103をオフすると、ダイオード105とコンデンサ104との間の端子には、正極側出力端子6の電圧とコンデンサ104の両端電圧とを重畳させた値が保持される。さらに、第1ドライバ回路107にオン信号を入力すると、第1ドライバ回路107の出力端子から第1半導体スイッチ9のゲート端子へ、正極側出力端子6の電圧とコンデンサ104の両端電圧とを重畳した値が入力される。これにより、第1半導体スイッチ9をオンさせることができる。
制限抵抗102は、第1半導体スイッチ9の駆動に影響を与えない値となる抵抗値とすることが望ましい。具体的には、第3半導体スイッチ103をオフしたときに制限抵抗102の両端にかかる電圧を5V以下とする抵抗値(数十kΩ〜数十MΩ程度)である。このような抵抗を選択することで、ダイオード105とコンデンサ104との間の端子に第1半導体スイッチ9を駆動するのに必要な電圧を確保することができる。さらに第3半導体スイッチ103をオンしたときに、正極側出力端子6から制限抵抗102を介して流れる電流を抑制することができ、ゲート駆動回路で発生する損失を抑えることができる。
図15ではコンデンサ104に電圧を供給するため直流電源101を使用したが、図9で示したリニアレギュレータ23から出力される電圧を入力しても良い。また、図15で示した第1ドライバ回路107へ入力するゲートパルス信号106は、図11で示したマイクロコンピュータ30から出力されたゲートパルス信号としても良い。
(実施の形態10)
図16(a)は、本発明の実施の形態10に係る電源装置のドライバのゲート駆動方法(ゲート駆動シーケンス)の一例を示す図であって、図1、図6、図7、図8、および図9のいずれかにおけるドライバ16のゲート駆動回路の動作に係るシーケンス図である。
図16(a)は、本発明の実施の形態10に係る電源装置のドライバのゲート駆動方法(ゲート駆動シーケンス)の一例を示す図であって、図1、図6、図7、図8、および図9のいずれかにおけるドライバ16のゲート駆動回路の動作に係るシーケンス図である。
本実施の形態10のゲート駆動シーケンスは、図1に示した第1半導体スイッチ9を少なくとも図1に示した交流電源1の電圧がマイナスからプラスへ切り替わるタイミングでオンし、図1に示した第2半導体スイッチ12を少なくとも交流電源の電圧がプラスからマイナスへ切り替わるタイミングでオンすることを特徴としている。
上述したゲート駆動シーケンスを採用することで、スイッチング損失を低減しつつ、第1コンデンサ3の両端電圧および第2コンデンサ4の両端電圧を制御することができる。
図16に交流電源1の電圧波形および第1半導体スイッチ9と第2半導体スイッチのゲートパルス信号を示す。交流電源1の電圧がマイナスからプラスへ切り替わるタイミング(t=0ms,20ms)で第1半導体スイッチ9のゲート信号を0(オフ)から1(オン)へ切り替える。交流電源1の電圧は0Vであるため、第1半導体スイッチ9のスイッチング損失は発生しない。第1半導体スイッチ9のオン期間Tonが第1コンデンサ3の充電期間となり、周期Tに対するオン期間Tonの比率(デューティ比)により、第1コンデンサ3の両端電圧が制御される。
同様に交流電源1の電圧がプラスからマイナスへ切り替わるタイミング(t=10ms,30ms)で第2半導体スイッチ12のゲート信号を0(オフ)から1(オン)へ切り替えることで、第2コンデンサ4の両端電圧を制御しつつ損失を低減することができる。
図16(a)では単発の矩形波としたが、高調波を低減するため、図16(b)に示す通りオン期間中のオン信号を複数の矩形波から構成しても良く、パルス幅は任意に変更しても良い。また、図16(c)に示すように、第1半導体スイッチ9のオン期間中に達した交流電源1の最高電圧を超えない期間T2の何れかのタイミングで、第1半導体スイッチ9をオンするゲート駆動シーケンスとしても良い。また、第2半導体スイッチ12においては、第2半導体スイッチ12のオン期間中に達した交流電源1の最低電圧を上回る期間の何れかのタイミングで、第2半導体スイッチ12をオンするゲート駆動シーケンスとしても良い。これにより、オン期間Ton以外においても、第3コンデンサ10(もしくは第4コンデンサ13)に蓄積された電荷を第1コンデンサ3(もしくは第2コンデンサ4)に移すことができるため、出力電圧のリップルを低減することができる。ちなみに図16(c)では第1半導体スイッチ9のオフのタイミングを、交流電源1が0Vとなるt=10msとしたが、このタイミングでオンする制御としても良い。
図6に示す電源装置の場合は、図16(d)に示す通り、第1半導体スイッチ9および第2半導体スイッチ12を、少なくとも交流電源1の電圧波形がマイナスからプラスへ切り替わるタイミングと、交流電源1の電圧波形がプラスからマイナスへ切り替わるタイミングでオフからオンへ切り替えるゲート駆動シーケンスにしても良い。図16(d)では第1半導体スイッチ9と第2半導体スイッチ12のオン・オフのタイミングを同時としているが、第1半導体スイッチ9と第2半導体スイッチ12のオンするタイミングをズラし、第1半導体スイッチ9と第2半導体スイッチ12のオンが重なる期間で出力電圧を制御するゲート駆動シーケンスとしても良い。また、内蔵ダイオードを介して電流を流す期間を制御することで、出力電圧を制御するゲート駆動シーケンスとしても良い。
図17(a)および図17(b)に、図16(a)で示したゲート駆動シーケンスを用いて図1に示す電源装置を動作させた時の計算波形を示す。図1に示す第1半導体スイッチ9と第2半導体スイッチ12のオン・オフの切り替えはt=0.04sより開始した。出力電圧はデューティ比により制御できており、図17(a)に示すように、デューティ比を5%とした時には約30V、また、図17(b)に示すように、デューティ比を100%とした時には約270Vの電圧を出力できていることが確認できる。
以上、本発明者によってなされた発明を、発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、実施の形態1の第1半導体スイッチ9と第2半導体スイッチ12は電流駆動のデバイスでも良いし、半導体材料としてはシリコンでもシリコンカーバイトでも良い。
実施の形態8ではコンバータ・インバータ一体ICのピンの数を20としているが、これに制限されるものではない。
実施の形態9で示したゲート駆動回路の入力信号は、マイクロコンピュータからのゲートパルス信号でも、フォトカプラなどの発光デバイスを利用した入力手段を用いても良い。
本発明では整流回路を倍電圧整流として説明したが、2倍以上の電圧を出力できる整流回路を適用した場合でも同様の効果が得られる。
1:交流電源
2:整流回路
3:第1コンデンサ
4:第2コンデンサ
5:出力コンデンサ
6:正極側出力端子
7:負極側出力端子
8:倍電圧整流回路
9:第1半導体スイッチ
10:第3コンデンサ
11:第1要素回路
12:第2半導体スイッチ
13:第4コンデンサ
14:第2要素回路
15:スイッチトキャパシタ回路
16:ドライバ
17:力率用リアクタ(ノーマルモードフィルタ回路のリアクタ)
18:パワーMOSFET
19:自律制御型ゲートドライバ
20:コモンモードフィルタ回路
21:ノーマルモードフィルタ回路
22:ノーマルモードフィルタ回路のコンデンサ
23:リニアレギュレータ
24:リニアレギュレータの出力端子
25:半導体スイッチ
26:インバータ回路
27:モータ
28:第1抵抗
29:第2抵抗
30:マイクロコンピュータ
31:電圧入力手段
32:電流入力手段
33:モータの回転数入力手段
34:第1ダイオード
35:第2ダイオード
36:ドライバIC
37:コンバータ・インバータ一体IC
101:直流電源
102:制限抵抗
103:第3半導体スイッチ
104:コンデンサ
105:ダイオード
106:ゲートパルス信号
107:第1ドライバ回路
108:第2ドライバ回路
201:交流電源
202:整流回路
203:リアクトル
204:コンデンサ
205:コンデンサ
206:制御装置
207:スイッチオン禁止手段
208:負荷
209:スイッチ
210:スイッチ
301:交流電源
302:整流器DB
303:スイッチトキャパシタ回路
304:スイッチトキャパシタ回路
305:負荷
306:キャパシタ
Si11(i=1…n):スイッチ素子
Si12(i=1…n):スイッチ素子
Si13(i=1…n):スイッチ素子
Si14(i=1…n):スイッチ素子
Si21(i=1…n):スイッチ素子
Si22(i=1…n):スイッチ素子
Si23(i=1…n):スイッチ素子
Si24(i=1…n):スイッチ素子
S1:スイッチ素子
S2:スイッチ素子
Ci1(i=1…n):キャパシタ
Ci2(i=1…n):キャパシタ
401:直流電源
402:コンデンサ
403:正極側出力端子
404:負極側出力端子
405:スイッチング素子
406:ダイオード
407:リアクトル
2:整流回路
3:第1コンデンサ
4:第2コンデンサ
5:出力コンデンサ
6:正極側出力端子
7:負極側出力端子
8:倍電圧整流回路
9:第1半導体スイッチ
10:第3コンデンサ
11:第1要素回路
12:第2半導体スイッチ
13:第4コンデンサ
14:第2要素回路
15:スイッチトキャパシタ回路
16:ドライバ
17:力率用リアクタ(ノーマルモードフィルタ回路のリアクタ)
18:パワーMOSFET
19:自律制御型ゲートドライバ
20:コモンモードフィルタ回路
21:ノーマルモードフィルタ回路
22:ノーマルモードフィルタ回路のコンデンサ
23:リニアレギュレータ
24:リニアレギュレータの出力端子
25:半導体スイッチ
26:インバータ回路
27:モータ
28:第1抵抗
29:第2抵抗
30:マイクロコンピュータ
31:電圧入力手段
32:電流入力手段
33:モータの回転数入力手段
34:第1ダイオード
35:第2ダイオード
36:ドライバIC
37:コンバータ・インバータ一体IC
101:直流電源
102:制限抵抗
103:第3半導体スイッチ
104:コンデンサ
105:ダイオード
106:ゲートパルス信号
107:第1ドライバ回路
108:第2ドライバ回路
201:交流電源
202:整流回路
203:リアクトル
204:コンデンサ
205:コンデンサ
206:制御装置
207:スイッチオン禁止手段
208:負荷
209:スイッチ
210:スイッチ
301:交流電源
302:整流器DB
303:スイッチトキャパシタ回路
304:スイッチトキャパシタ回路
305:負荷
306:キャパシタ
Si11(i=1…n):スイッチ素子
Si12(i=1…n):スイッチ素子
Si13(i=1…n):スイッチ素子
Si14(i=1…n):スイッチ素子
Si21(i=1…n):スイッチ素子
Si22(i=1…n):スイッチ素子
Si23(i=1…n):スイッチ素子
Si24(i=1…n):スイッチ素子
S1:スイッチ素子
S2:スイッチ素子
Ci1(i=1…n):キャパシタ
Ci2(i=1…n):キャパシタ
401:直流電源
402:コンデンサ
403:正極側出力端子
404:負極側出力端子
405:スイッチング素子
406:ダイオード
407:リアクトル
Claims (12)
- 交流電源から発生する交流電圧を整流して脈流電圧に変換する整流回路と、
互いに直列接続された第1コンデンサと第2コンデンサとの間の端子が前記交流電源の帰還入力端子に電気的に接続された構成を有し、前記整流回路が出力した前記脈流電圧を平滑する構成を有する出力コンデンサと、
前記第1コンデンサの入出力端子および前記第2コンデンサの入出力端子にそれぞれ接続され、前記出力コンデンサが前記脈流電圧を平滑して得られる直流電圧を出力する正極側出力端子および負極側出力端子と
を含んで構成される倍電圧整流回路を備えた電源装置であって、
前記整流回路と前記出力コンデンサとの間に、第1半導体スイッチと第3コンデンサとから成る第1要素回路と、第2半導体スイッチと第4コンデンサとから成る第2要素回路とを含んで構成されるスイッチトキャパシタ回路が直列に接続され、
前記第1半導体スイッチおよび前記第2半導体スイッチの動作が制御されることに伴い、前記正極側出力端子および前記負極側出力端子から出力される前記直流電圧が制御される
ことを特徴とする電源装置。 - 請求項1に記載の電源装置において、
前記第1要素回路は前記整流回路と前記出力コンデンサとの間の正極側バスライン上に接続された第1半導体スイッチと第3コンデンサとから成り、
前記第2要素回路は前記整流回路と前記出力コンデンサとの間の負極側バスライン上に接続された第2半導体スイッチと第4コンデンサとから成る
ことを特徴とする電源装置。 - 請求項1に記載の電源装置において、
前記第1要素回路は前記第1コンデンサと前記第2コンデンサとの間の端子と前記交流電源の帰還入力端子とを接続するバスライン上に設けられた第1半導体スイッチと第3コンデンサとから成り、
前記第2要素回路は前記第1コンデンサと前記第2コンデンサとの間の端子と前記交流電源の帰還入力端子とを接続するバスライン上に設けられた第2半導体スイッチと第4コンデンサとから成る
ことを特徴とする電源装置。 - 請求項1乃至3のいずれか1項に記載の電源装置において、
前記整流回路はパワーMOSFETを含んで構成され、
前記パワーMOSFETのドライバはソース端子の電位がドレイン端子の電位よりも高い場合に前記パワーMOSFETをオンさせる
ことを特徴とする電源装置。 - 請求項1乃至4のいずれか1項に記載の電源装置において、
前記交流電源と前記整流回路との間にコモンモードフィルタ回路およびノーマルモードフィルタ回路が直列に接続されて成る
ことを特徴とする電源装置。 - 請求項1乃至5のいずれか1項に記載の電源装置において、
前記整流回路と前記スイッチトキャパシタ回路との間の端子と電気的に接続されたリニアレギュレータが一定電圧を出力する
ことを特徴とする電源装置。 - 請求項1乃至6のいずれか1項に記載の電源装置において、
少なくとも前記倍電圧整流回路の半導体デバイス、受動素子、および前記半導体スイッチを駆動するドライバICが1つの共通のパッケージに一体的に搭載されて成る
ことを特徴とする電源装置。 - 請求項1乃至7のいずれか1項に記載の電源装置において、
前記第3コンデンサの容量は前記第1コンデンサの容量より小さく、また、前記第4コンデンサの容量は前記第2コンデンサの容量より小さい
ことを特徴とする電源装置。 - 電源装置と、
複数の半導体スイッチを含んで構成され且つ出力端子に外部からモータが接続されるように構成されたインバータ回路と
を備えたモータ制御装置であって、
前記電源装置は請求項1乃至8のいずれか1項に記載の電源装置であり、
前記モータ制御装置は、前記電源装置の前記正極側出力端子と前記負極側出力端子とを入力とする構成を有すると共に、前記倍電圧整流回路と前記インバータ回路との間に並列接続され且つ互いに直列接続された第1抵抗と第2抵抗とを更に備える
ことを特徴とするモータ制御装置。 - 請求項9に記載のモータ制御装置において、
前記正極側出力端子と前記負極側出力端子の電位差を入力する電位差入力部と、前記インバータ回路の出力電流値を入力する電流値入力部と、前記モータの回転数を入力する回転数入力部とを有するマイクロコンピュータを更に備え、
前記マイクロコンピュータは、前記電位差入力部、前記電流値入力部、および前記回転数入力部から得た情報に基づいて少なくとも前記第1半導体スイッチおよび前記第2半導体スイッチのゲートパルス信号を制御するゲートパルス信号制御部を更に有する
ことを特徴とするモータ制御装置。 - 請求項10に記載のモータ制御装置において、
前記マイクロコンピュータは、前記モータ制御装置を構成する一部または全部の半導体スイッチのゲートパルス信号を制御する
ことを特徴とするモータ制御装置。 - 請求項9乃至11のいずれか1項に記載のモータ制御装置において、
少なくとも前記倍電圧整流回路、前記インバータ回路、および前記倍電圧整流回路と前記インバータ回路とに搭載された半導体スイッチを駆動するドライバICが1つの共通のパッケージに一体的に搭載されて成る
ことを特徴とするモータ制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016027519A JP2017147835A (ja) | 2016-02-17 | 2016-02-17 | 電源装置及びそれを用いたモータ制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016027519A JP2017147835A (ja) | 2016-02-17 | 2016-02-17 | 電源装置及びそれを用いたモータ制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017147835A true JP2017147835A (ja) | 2017-08-24 |
Family
ID=59681637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016027519A Pending JP2017147835A (ja) | 2016-02-17 | 2016-02-17 | 電源装置及びそれを用いたモータ制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017147835A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019119037A (ja) * | 2017-12-28 | 2019-07-22 | 株式会社マキタ | 連動アダプタ |
-
2016
- 2016-02-17 JP JP2016027519A patent/JP2017147835A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019119037A (ja) * | 2017-12-28 | 2019-07-22 | 株式会社マキタ | 連動アダプタ |
JP7043301B2 (ja) | 2017-12-28 | 2022-03-29 | 株式会社マキタ | 連動アダプタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20170324326A1 (en) | Two-phase three-level converter and controller therefor | |
JP5621193B2 (ja) | 電力変換装置 | |
US8036008B2 (en) | DC/DC power converting apparatus | |
CN103731047B (zh) | 电源设备 | |
US10104732B2 (en) | LED drive method and LED drive device | |
US20070086222A1 (en) | Bidirectional DC/AC inverter | |
JP4241852B2 (ja) | 電力変換回路及びその駆動方法並びに駆動装置 | |
KR20090132497A (ko) | Dc-dc 컨버터 | |
EP3758209A1 (en) | Semiconductor device | |
JP2016123258A (ja) | スイッチング電源、および、充電装置 | |
JP2014079168A (ja) | 電源装置 | |
JP5471384B2 (ja) | 電動機駆動用インバータ装置 | |
JP5185752B2 (ja) | 電力変換器 | |
JP2008072856A (ja) | Dc/dc電力変換装置 | |
JP2006136125A (ja) | 電荷蓄積素子の電力制御回路 | |
JP2004096816A (ja) | 多出力dc−dcコンバータ | |
CN112713790B (zh) | 电力切换器以及电力整流器 | |
US11258441B2 (en) | Drive circuit | |
KR20140034065A (ko) | 이오나이저 | |
JP2017147835A (ja) | 電源装置及びそれを用いたモータ制御装置 | |
JP4753826B2 (ja) | 多出力電源装置 | |
JP2007037219A (ja) | 分散化電源装置 | |
CN113809910A (zh) | 开关控制电路及电源电路 | |
JP6409171B2 (ja) | スイッチング電源装置、電子機器及び双方向dcdcコンバータ | |
JP2007236141A (ja) | 多出力dc−dcコンバータ及び電源装置 |