JP2017147835A - Power supply device and motor control device using the same - Google Patents

Power supply device and motor control device using the same Download PDF

Info

Publication number
JP2017147835A
JP2017147835A JP2016027519A JP2016027519A JP2017147835A JP 2017147835 A JP2017147835 A JP 2017147835A JP 2016027519 A JP2016027519 A JP 2016027519A JP 2016027519 A JP2016027519 A JP 2016027519A JP 2017147835 A JP2017147835 A JP 2017147835A
Authority
JP
Japan
Prior art keywords
capacitor
power supply
voltage
semiconductor switch
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016027519A
Other languages
Japanese (ja)
Inventor
昌弘 増永
Masahiro Masunaga
昌弘 増永
森　睦宏
Mutsuhiro Mori
森　　睦宏
賢志 原
Kenji Hara
賢志 原
悟士 隅田
Satoshi Sumida
悟士 隅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2016027519A priority Critical patent/JP2017147835A/en
Publication of JP2017147835A publication Critical patent/JP2017147835A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier

Landscapes

  • Rectifiers (AREA)
  • Control Of Ac Motors In General (AREA)
  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a power supply device for converting AC voltage to desired DC voltage, the power supply device being capable of performing variable control of output voltage from 0 V in order to improve efficiency of the whole system and reducing a cost.SOLUTION: A power supply device comprises a voltage doubler rectification circuit 8 including a positive electrode side output terminal 6 and negative electrode side output terminal 7 that output DC voltage obtained by rectifying/smoothing AC voltage generated from an AC power supply 1. In the power supply device, a switched-capacitor circuit 15 is connected in series between a rectification circuit 2 and an output capacitor 5, the switched-capacitor circuit being configured while including: a first element circuit 11 constituted of a first semiconductor switch 9 and a third capacitor 10; and a second element circuit 14 constituted of a second semiconductor switch 12 and a fourth capacitor 13. Accompanied with control of operation of the first semiconductor switch 9 and the second semiconductor switch 12, the DC voltage output from the positive electrode side output terminal 6 and negative electrode side output terminal 7 is controlled.SELECTED DRAWING: Figure 1

Description

本発明は、交流電圧を所望の直流電圧に変換する電源装置、及びそれを用いたモータ制御装置に関する。   The present invention relates to a power supply device that converts an AC voltage into a desired DC voltage, and a motor control device using the same.

従来、整流回路と出力コンデンサとの間にリアクトルを設けることなく出力電圧を制御できる電源装置があった（例えば、特許文献１参照）。   Conventionally, there has been a power supply device that can control an output voltage without providing a reactor between a rectifier circuit and an output capacitor (see, for example, Patent Document 1).

また、従来、複数のキャパシタとスイッチ素子とから成るスイッチトキャパシタ回路が２組、整流器を介して交流電源と並列に接続され、それぞれのスイッチトキャパシタ回路の出力端が負荷に接続された電源装置があった（例えば、特許文献２参照）。   In addition, there has conventionally been a power supply device in which two sets of switched capacitor circuits composed of a plurality of capacitors and switch elements are connected in parallel to an AC power supply via a rectifier, and the output ends of the respective switched capacitor circuits are connected to a load. (For example, see Patent Document 2).

特開２００４−１２９３８７号公報JP 2004-129387 A 特開平７−４６８４４号公報Japanese Unexamined Patent Publication No. 7-46844

従来、交流電源を整流して直流電源に変換する交流-直流変換で、入力された交流電圧の最大値の２倍を出力できる倍電圧整流回路があった。その構成例を図２０に示す。   Conventionally, there has been a voltage doubler rectifier circuit capable of outputting twice the maximum value of the input AC voltage by AC-DC conversion in which AC power is rectified and converted to DC power. An example of the configuration is shown in FIG.

倍電圧整流回路は交流電源１とリアクトル１７、整流回路２と出力コンデンサ５から構成される。整流回路２は互いに直列接続された第１ダイオード３４と第２ダイオード３５から構成され、第１ダイオード３４と第２ダイオード３５の間の端子と交流電源１の帰還入力端子とが接続される。出力コンデンサ５は互いに直列接続された第１コンデンサ３と第２コンデンサ４から構成され、第１コンデンサ３と第２コンデンサ４の間の端子と交流電源１の他方の帰還入力端子とが接続される。整流回路２が出力する脈流電圧を平滑する構成で出力コンデンサが接続されており、平滑した直流電圧を出力する正極側出力端子６と負極側出力端子７とを含んで構成される。   The voltage doubler rectifier circuit includes an AC power source 1, a reactor 17, a rectifier circuit 2 and an output capacitor 5. The rectifier circuit 2 includes a first diode 34 and a second diode 35 connected in series, and a terminal between the first diode 34 and the second diode 35 and a feedback input terminal of the AC power supply 1 are connected. The output capacitor 5 includes a first capacitor 3 and a second capacitor 4 connected in series with each other, and a terminal between the first capacitor 3 and the second capacitor 4 and the other feedback input terminal of the AC power supply 1 are connected. . An output capacitor is connected so as to smooth the pulsating voltage output from the rectifier circuit 2, and includes a positive output terminal 6 and a negative output terminal 7 that output a smoothed DC voltage.

交流電源１から出力された正極性の電流は、リアクトル１７、第１ダイオード３４、第１コンデンサ３を経由して交流電源１へ流れる。この時、第１コンデンサ３には交流電源１の最大電圧（１００Ｖａｃの場合、１４１Ｖ）が保持される。交流電源１から負極性の電流が出力された場合、電流は第２出力コンデンサ４、第２ダイオード３５、リアクトル１７を経由して交流電源１へ流れる。第１コンデンサ３と同様、第２コンデンサ４には交流電源の最大電圧が保持される。正極側出力端子６と負極側出力端子７の電位差は第１コンデンサ３の電圧と第２コンデンサ４の電圧との合計となり、交流電源１の最大電圧の２倍となる。   The positive current output from the AC power supply 1 flows to the AC power supply 1 via the reactor 17, the first diode 34, and the first capacitor 3. At this time, the first capacitor 3 holds the maximum voltage of the AC power supply 1 (141 V in the case of 100 Vac). When a negative current is output from the AC power supply 1, the current flows to the AC power supply 1 via the second output capacitor 4, the second diode 35, and the reactor 17. Similar to the first capacitor 3, the second capacitor 4 holds the maximum voltage of the AC power supply. The potential difference between the positive output terminal 6 and the negative output terminal 7 is the sum of the voltage of the first capacitor 3 and the voltage of the second capacitor 4, and is twice the maximum voltage of the AC power supply 1.

このため、図２０に示した倍電圧整流回路は単一の直流電圧値しか出力できないため、正極側出力端子６と負極側出力端子７に接続された負荷の変動に応じて出力電圧を可変制御できず、高効率化が難しいという課題がある。   Therefore, since the voltage doubler rectifier circuit shown in FIG. 20 can output only a single DC voltage value, the output voltage is variably controlled according to fluctuations in the load connected to the positive output terminal 6 and the negative output terminal 7. There is a problem that it is difficult to achieve high efficiency.

図２１は、よく知られている典型的な昇降圧回路の一例を示す図である。本回路は図２０に相当する直流電源４０１と、昇降圧された電圧を保持するコンデンサ４０２と、直流電源４０１の正極側端子とコンデンサ４０２との間に互いに直列接続されたスイッチング素子４０５およびダイオード４０６と、直流電源４０１と並列に接続され、且つスイッチング素子４０５とダイオード４０６との間の端子と正極側出力端子との間に設けられたリアクトル４０７から構成される。   FIG. 21 is a diagram illustrating an example of a typical well-known step-up / step-down circuit. This circuit includes a DC power supply 401 corresponding to FIG. 20, a capacitor 402 that holds a stepped-up / down voltage, a switching element 405 and a diode 406 that are connected in series between a positive terminal of the DC power supply 401 and the capacitor 402. And a reactor 407 provided in parallel with the DC power supply 401 and provided between the terminal between the switching element 405 and the diode 406 and the positive output terminal.

スイッチング素子４０５をオンした場合、直流電源４０１からスイッチング素子４０５を経由してリアクトル４０７へエネルギーが蓄積される。次にスイッチング素子４０５のオフした場合、リアクトル４０７に蓄積されたエネルギーがダイオード４０６を介してコンデンサ４０２へチャージされる。直流電源４０１から負荷への電力供給はリアクトル４０７を介して行われるため、出力電圧の範囲が電源電圧により制約されず、０Ｖから無限大まで（厳密に言えばスイッチング素子４０５または回路を構成する受動素子の破壊電圧まで）可変であるという特徴がある。また、正極出力端子４０３と負極出力端子４０４との間の電位差はリアクトル４０７に蓄積されたエネルギーに依存し、スイッチング素子４０５を駆動する制御信号のデューティ比により調整される。   When the switching element 405 is turned on, energy is accumulated in the reactor 407 from the DC power supply 401 via the switching element 405. Next, when the switching element 405 is turned off, the energy stored in the reactor 407 is charged to the capacitor 402 via the diode 406. Since power supply from the DC power supply 401 to the load is performed via the reactor 407, the range of the output voltage is not limited by the power supply voltage, and is from 0 V to infinity (strictly speaking, the passive elements constituting the switching element 405 or the circuit) It is characterized by being variable (up to the breakdown voltage of the device). Further, the potential difference between the positive output terminal 403 and the negative output terminal 404 depends on the energy accumulated in the reactor 407 and is adjusted by the duty ratio of the control signal that drives the switching element 405.

しかしながら、図２１に示した昇降圧回路においては、リアクトル４０７を用いるため、回路が大型化してしまうという問題がある。更にリアクトルは他の受動素子と比較して高コストであるという課題がある。   However, since the step-up / step-down circuit shown in FIG. 21 uses the reactor 407, there is a problem that the circuit becomes large. Furthermore, there is a problem that the reactor is more expensive than other passive elements.

整流回路と出力コンデンサの間にリアクトルを構成せずに出力電圧を制御できる電源装置に関連して、特許文献１には図１８に示すような電源装置が開示されている。図１８に示すように、交流電源２０１はリアクトル２０３を介して２組のダイオードハーフブリッジからなる整流回路２０２の入力端（各ハーフブリッジの中点）に接続され、さらに直列に接続された倍電圧整流用のコンデンサ２０４およびコンデンサ２０５は、整流回路２０２の出力端に接続される。スイッチ２０９、２１０は、整流回路２０２の各入力端とコンデンサ２０４およびコンデンサ２０５の間の接続点との間にそれぞれ接続される。２０６はスイッチ２０９のパルス幅の制御及び、スイッチ２１０のオン・オフを制御する制御装置、２０７は電源投入後一定時間、スイッチ２０９および２１０のオンを禁止する様に制御信号を制御装置６へ出力するスイッチオン禁止手段である。   In connection with a power supply device that can control the output voltage without forming a reactor between the rectifier circuit and the output capacitor, Patent Document 1 discloses a power supply device as shown in FIG. As shown in FIG. 18, the AC power source 201 is connected to the input terminal (the midpoint of each half bridge) of the rectifier circuit 202 composed of two sets of diode half bridges via a reactor 203, and is further connected in series. The rectifying capacitor 204 and the capacitor 205 are connected to the output terminal of the rectifying circuit 202. The switches 209 and 210 are connected between each input terminal of the rectifier circuit 202 and a connection point between the capacitor 204 and the capacitor 205, respectively. 206 is a control device that controls the pulse width of the switch 209 and ON / OFF of the switch 210, and 207 outputs a control signal to the control device 6 so as to prohibit the switches 209 and 210 from being turned on for a certain time after the power is turned on. This is a switch-on prohibition means.

以上のように構成される電源装置は、制御装置６によりスイッチ２０９とスイッチ２１０のオン・オフを制御することで、出力電圧を制御できる。   The power supply device configured as described above can control the output voltage by controlling on / off of the switch 209 and the switch 210 by the control device 6.

例えば、スイッチ２１０を常時オフに制御した状態で、スイッチ２０９をパルス幅制御した場合、スイッチ２０９のデューティが０％の場合は電源電圧の√２倍、デューティが１００％の場合は倍電圧整流回路と等価となり電源電圧の約２√２倍の出力電圧となり、スイッチ２０９をパルス幅制御することにより、電源電圧の√２倍から約２√２倍の範囲の出力電圧が得られる。   For example, when the switch 209 is controlled to be in the off state and the switch 209 is subjected to pulse width control, when the duty of the switch 209 is 0%, the power supply voltage is √2 times, and when the duty is 100%, the voltage doubler rectifier circuit The output voltage is approximately 2√2 times the power supply voltage, and by controlling the pulse width of the switch 209, an output voltage in the range of √2 times to about 2√2 times the power supply voltage can be obtained.

一方、スイッチ２１０を常時オンに制御した状態では、倍電圧整流回路ベースの回路構成となる。   On the other hand, when the switch 210 is always turned on, the circuit configuration is based on the voltage doubler rectifier circuit.

この状態でスイッチ２０９をパルス幅制御した場合、スイッチ２０９がオン状態では交流電源２０１−リアクトル２０３−スイッチ２０９−スイッチ２１０の経路で短絡電流が流れ、リアクトル２０３に電流エネルギーが蓄積される。   When the pulse width of the switch 209 is controlled in this state, a short-circuit current flows through the path of the AC power supply 201 -reactor 203 -switch 209 -switch 210 when the switch 209 is on, and current energy is accumulated in the reactor 203.

スイッチ２０９がオフ状態になるとリアクトル２０３に蓄積された電流エネルギーが倍電圧整流用コンデンサ２０４と２０５へ供給され、出力電圧が上昇し、電源電圧の２√２倍以上の出力電圧を得ることができる。   When the switch 209 is turned off, the current energy accumulated in the reactor 203 is supplied to the voltage doubler rectifying capacitors 204 and 205, the output voltage rises, and an output voltage of 2√2 times or more of the power supply voltage can be obtained. .

つまり、図１８に示した電源装置は、スイッチ２０９とスイッチ２１０のオン・オフ制御を組合せることにより、交流電源２０１からコンデンサ２０４とコンデンサ２０５へ供給されるエネルギーを調節し、出力電圧を交流電源２０１の√２倍から２√２倍、リアクトル２０３を介した昇圧制御をした場合、それ以上の電圧を出力できる。   That is, the power supply device shown in FIG. 18 adjusts the energy supplied from the AC power supply 201 to the capacitor 204 and the capacitor 205 by combining the on / off control of the switch 209 and the switch 210, and outputs the output voltage to the AC power supply. When boost control is performed through the reactor 203 from √2 times to 2√2 times of 201, a voltage higher than that can be output.

また、特許文献２には図１９に示すような電源装置が開示されている。図１９に示す電源装置は、整流器ＤＢ３０２を介して交流電源３０１と並列に、複数のキャパシタＣｉ１（ｉ＝１，２，…，ｎ）とスイッチ素子Ｓｉ１１，Ｓｉ１２，Ｓｉ１３，Ｓｉ１４（ｉ＝１，２，…，ｎ）から成る第１のスイッチトキャパシタ回路３０３と、複数のキャパシタＣｉ２（ｉ＝１，２，…，ｎ）とスイッチ素子Ｓｉ２１，Ｓｉ２２，Ｓｉ２３，Ｓｉ２４（ｉ＝１，２，…，ｎ）から成る第２のスイッチトキャパシタ回路３０４を接続し、それぞれのスイッチトキャパシタ回路３０３、３０４の出力端を負荷３０５にスイッチ素子Ｓ１、Ｓ２を介して接続してある。 Patent Document 2 discloses a power supply device as shown in FIG. The power supply device shown in FIG. 19 includes a plurality of capacitors C i1 (i = 1, 2,..., N) and switch elements S i11 , S i12 , S i13 , S i14 in parallel with the AC power supply 301 via the rectifier DB302. A first switched capacitor circuit 303 comprising (i = 1, 2,..., N), a plurality of capacitors C i2 (i = 1, 2,..., N) and switch elements S i21 , S i22 , S i23 , A second switched capacitor circuit 304 consisting of S i24 (i = 1, 2,..., N) is connected, and the output terminals of the respective switched capacitor circuits 303 and 304 are connected to a load 305 via switch elements S 1 and S 2 . Connected.

ここで、スイッチトキャパシタ回路３０３は、交流電源３０１と並列に、スイッチ素子Ｓｉ１３（ｉ＝１，２，…，ｎ）、キャパシタＣｉ１（ｉ＝１，２，…，ｎ）、スイッチ素子Ｓｉ１２（ｉ＝１，２，…，ｎ）からなるｎ個の直列回路を接続し、スイッチ素子Ｓｉ１３（ｉ＝１，２，…，ｎ）とキャパシタＣｉ１（ｉ＝１，２，…，ｎ）の直列回路と並列にスイッチ素子Ｓｉ１１（ｉ＝１，２，…，ｎ）を接続し、スイッチ素子Ｓｉ１３（ｉ＝１，２，…，ｎ）とキャパシタＣｉ１（ｉ＝１，２，…，ｎ）の接続点とスイッチ素子Ｓ１との間にスイッチ素子Ｓｉ１４（ｉ＝１，２，…，ｎ）を接続して構成されている。また、スイッチトキャパシタ回路３０４も同様に構成されている。 Here, the switched capacitor circuit 303 includes a switch element S i13 (i = 1, 2,..., N), a capacitor C i1 (i = 1, 2,..., N), and a switch element S in parallel with the AC power supply 301. n series circuits composed of i12 (i = 1, 2,..., n) are connected, and a switch element S i13 (i = 1, 2,..., n) and a capacitor C i1 (i = 1, 2,..., n). , N) is connected in parallel with the switch element S i11 (i = 1, 2,..., N), the switch element S i13 (i = 1, 2,..., N) and the capacitor C i1 (i = 1,2, ..., switching element S i14 between the connection point and the switching element S 1 of n) (i = 1, 2, ..., which are connected to n). The switched capacitor circuit 304 is configured in the same manner.

負荷３０５の両端には出力電圧平滑用コンデンサ３０６が接続され、第１及び第２スイッチトキャパシタ回路３０３、３０４の出力と交流電源３０１の電圧の和を一時保留できる構成となっている。   An output voltage smoothing capacitor 306 is connected to both ends of the load 305 so that the sum of the output of the first and second switched capacitor circuits 303 and 304 and the voltage of the AC power supply 301 can be temporarily held.

以上のように構成される電源装置は、スイッチ素子Ｓｉ１１，Ｓｉ１２，Ｓｉ１３，Ｓｉ１４（ｉ＝１，２，…，ｎ）のオン・オフを制御することで、交流電源３０１の電圧にキャパシタＣｉ１（ｉ＝１，２，…，ｎ）が保持する電圧を重畳させた電圧を出力することができる。 The power supply apparatus configured as described above controls the on / off of the switch elements S i11 , S i12 , S i13 , S i14 (i = 1, 2 ,. Can be output by superimposing the voltage held by the capacitor C i1 (i = 1, 2,..., N).

図１９に示す回路の動作を説明する。まず、第１のスイッチトキャパシタ回路３０３において、スイッチ素子Ｓｉ１３（ｉ＝１，２，…，ｎ）とスイッチ素子Ｓｉ１２（ｉ＝１，２，…，ｎ）がオンすると、各キャパシタＣｉ１（ｉ＝１，２，…，ｎ）は交流電源３０１の電圧まで充電される。次にスイッチ素子Ｓｉ１３（ｉ＝１，２，…，ｎ）とスイッチ素子Ｓｉ１２（ｉ＝１，２，…，ｎ）をオフし、スイッチ素子Ｓｉ１１（ｉ＝１，２，…，ｎ）、スイッチ素子Ｓｉ１２（ｉ＝１，２，…，ｎ）、スイッチ素子Ｓ１をオンすると、交流電源３０１の電圧にキャパシタＣｉ１（ｉ＝１，２，…，ｎ）の両端電圧が重畳され、負荷３０５の両端に印加される。 The operation of the circuit shown in FIG. 19 will be described. First, in the first switched capacitor circuit 303, when the switch element S i13 (i = 1, 2,..., N) and the switch element S i12 (i = 1, 2,..., N) are turned on, each capacitor C i1. (I = 1, 2,..., N) is charged up to the voltage of the AC power supply 301. Next, the switch element S i13 (i = 1, 2,..., N) and the switch element S i12 (i = 1, 2,..., N) are turned off, and the switch element S i11 (i = 1, 2,..., N). n), when the switching element S i12 (i = 1, 2,..., n) and the switching element S 1 are turned on, the voltage across the capacitor C i1 (i = 1, 2 ,. Are superimposed and applied to both ends of the load 305.

ここで、各々のキャパシタＣｉ１（ｉ＝１，２，…，ｎ）を充電する時刻を交流電源３０１の電圧変化に応じて順々に変えることにより、交流電源３０１とキャパシタＣｉ１（ｉ＝１，２，…，ｎ）の両端電圧の和（出力電圧）を交流電源３０１の√２倍から２√２倍まで制御することができる。 Here, the time of charging each capacitor C i1 (i = 1, 2,..., N) is sequentially changed according to the voltage change of the AC power supply 301, whereby the AC power supply 301 and the capacitor C i1 (i = , N) can be controlled from √2 times to 2√2 times that of the AC power supply 301 (output voltage).

しかしながら、図１８および図１９に示した電源装置は、出力電圧を０Ｖから制御できないため、負荷の低損失化が難しいという課題がある。   However, since the power supply apparatus shown in FIGS. 18 and 19 cannot control the output voltage from 0 V, there is a problem that it is difficult to reduce the load loss.

さらに図１８で示した電源装置は、出力電圧を交流電源２０１の√２倍から２√２倍の範囲で制御する場合、スイッチ２０９のオン・オフで倍電圧整流と全波整流を切り替えるため、整流回路２０２を４つのダイオードから構成されるブリッジ回路にする必要がある。図２０で示した倍電圧整流回路の整流回路２と比較して、ダイオードの点数が２倍となるため、素子コストが増大するという課題がある。また、図１８で示した電源装置は、出力電圧を昇圧するためリアクトル２０３の使用が必須となり、更にコストの増大を招く。   Further, when the output voltage is controlled in a range of √2 to 2√2 times that of the AC power supply 201, the power supply device shown in FIG. 18 switches between double voltage rectification and full wave rectification by turning on / off the switch 209. The rectifier circuit 202 needs to be a bridge circuit composed of four diodes. Compared with the rectifier circuit 2 of the voltage doubler rectifier circuit shown in FIG. 20, since the number of diodes is doubled, there is a problem that the device cost increases. Further, in the power supply device shown in FIG. 18, it is essential to use the reactor 203 in order to boost the output voltage, which further increases the cost.

図１９で示した電源装置は、整流器ＤＢ３０２にブリッジ回路を採用しているため素子コストが高いことに加え、負荷３０５に電圧印加するために３つのスイッチ素子をオンしなければならないため、導通損失やスイッチング損失が大きいという課題がある。システム全体の効率を上げるためにはスイッチトキャパシタ回路の損失は無視できず、その点について十分憂慮する必要がある。   Since the power supply device shown in FIG. 19 employs a bridge circuit for the rectifier DB 302, the element cost is high, and in addition, since three switch elements must be turned on to apply a voltage to the load 305, conduction loss There is a problem that switching loss is large. In order to increase the efficiency of the entire system, the loss of the switched capacitor circuit is not negligible.

したがって、交流電圧を所望の直流電圧に変換する電源装置において、システム全体の効率を改善するため、出力電圧を０Ｖから可変制御すると共に、低コスト化を図ることが可能な電源装置を提供することが課題となる。また、それを用いたモータ制御装置を提供することも課題となる。   Accordingly, in a power supply device that converts an AC voltage into a desired DC voltage, a power supply device that can variably control the output voltage from 0 V and can reduce costs in order to improve the efficiency of the entire system. Is an issue. It is also a problem to provide a motor control device using the same.

上記課題を解決するために、本発明の電源装置は、交流電源から発生する交流電圧を整流して脈流電圧に変換する整流回路と、互いに直列接続された第１コンデンサと第２コンデンサとの間の端子が前記交流電源の帰還入力端子に電気的に接続された構成を有し、前記整流回路が出力した前記脈流電圧を平滑する構成を有する出力コンデンサと、前記第１コンデンサの入出力端子および前記第２コンデンサの入出力端子にそれぞれ接続され、前記出力コンデンサが前記脈流電圧を平滑して得られる直流電圧を出力する正極側出力端子および負極側出力端子とを含んで構成される倍電圧整流回路を備えた電源装置であって、前記整流回路と前記出力コンデンサとの間に、第１半導体スイッチと第３コンデンサとから成る第１要素回路と、第２半導体スイッチと第４コンデンサとから成る第２要素回路とを含んで構成されるスイッチトキャパシタ回路が直列に接続され、前記第１半導体スイッチおよび前記第２半導体スイッチの動作が制御されることに伴い、前記正極側出力端子および前記負極側出力端子から出力される前記直流電圧が制御されることを特徴とする。   In order to solve the above-described problems, a power supply device according to the present invention includes a rectifier circuit that rectifies an AC voltage generated from an AC power source and converts it into a pulsating voltage, and a first capacitor and a second capacitor that are connected in series. An output capacitor having a configuration in which a terminal between them is electrically connected to a feedback input terminal of the AC power supply, and smoothing the pulsating voltage output from the rectifier circuit; and an input / output of the first capacitor And a positive output terminal and a negative output terminal for outputting a DC voltage obtained by smoothing the pulsating voltage, respectively, connected to the terminal and the input / output terminal of the second capacitor. A power supply device including a voltage doubler rectifier circuit, the first element circuit including a first semiconductor switch and a third capacitor between the rectifier circuit and the output capacitor, and a second half A switched capacitor circuit including a body switch and a second element circuit including a fourth capacitor is connected in series, and the operations of the first semiconductor switch and the second semiconductor switch are controlled. The DC voltage output from the positive electrode side output terminal and the negative electrode side output terminal is controlled.

また、本発明のモータ制御装置は、電源装置と、複数の半導体スイッチを含んで構成され且つ出力端子に外部からモータが接続されるように構成されたインバータ回路とを備えたモータ制御装置であって、前記電源装置は、例えば、本発明の上記電源装置であり、前記モータ制御装置は、前記電源装置の前記正極側出力端子と前記負極側出力端子とを入力とする構成を有すると共に、前記倍電圧整流回路と前記インバータ回路との間に並列接続され且つ互いに直列接続された第１抵抗と第２抵抗とを更に備えることを特徴とする。   The motor control device according to the present invention is a motor control device including a power supply device and an inverter circuit configured to include a plurality of semiconductor switches and connected to an output terminal from the outside. The power supply device is, for example, the power supply device of the present invention, and the motor control device has a configuration in which the positive electrode side output terminal and the negative electrode side output terminal of the power supply device are input, and It further comprises a first resistor and a second resistor connected in parallel between the voltage doubler rectifier circuit and the inverter circuit and connected in series to each other.

本発明によれば、交流電圧を所望の直流電圧に変換する電源装置の出力電圧を０Ｖから交流電源の２√２倍の範囲で制御できるため、システム全体の効率を改善でき、また、電源装置のコスト増大を抑制できる。   According to the present invention, since the output voltage of a power supply device that converts an AC voltage into a desired DC voltage can be controlled in the range of 0V to 2√2 times the AC power supply, the efficiency of the entire system can be improved, and the power supply device The increase in cost can be suppressed.

本発明の実施の形態１に係る電源装置の一例を示す図である。It is a figure which shows an example of the power supply device which concerns on Embodiment 1 of this invention. 本発明の実施の形態１に係る電源装置の出力電圧の計算結果を示す図である。It is a figure which shows the calculation result of the output voltage of the power supply device which concerns on Embodiment 1 of this invention. 本発明の実施の形態１に係る電源装置の負荷にインバータ及びモータを接続したときのモータ効率で、実施の形態１の出力電圧を可変制御したときの実測結果を示す図である。It is a figure which shows the measurement result when the output voltage of Embodiment 1 is variably controlled with the motor efficiency when the inverter and the motor are connected to the load of the power supply device according to Embodiment 1 of the present invention. 本発明の実施の形態１に係る電源装置の年間消費電力と図２０で示した従来回路の年間消費電力との比較で、計算により求めた結果を示す図である。It is a figure which shows the result calculated | required by calculation by the comparison with the annual power consumption of the power supply device which concerns on Embodiment 1 of this invention, and the annual power consumption of the conventional circuit shown in FIG. 本発明を実施した場合のコストと図２１で示した従来回路を実施した場合のコストとの比較のため、それぞれのコストを計算により求めた結果を示す図である。It is a figure which shows the result of having calculated | required each cost by calculation for the comparison with the cost at the time of implementing this invention and the cost at the time of implementing the conventional circuit shown in FIG. 本発明の実施の形態１に係る電源装置の一例を示す図である。It is a figure which shows an example of the power supply device which concerns on Embodiment 1 of this invention. 本発明の実施の形態２に係る電源装置の一例を示す図である。It is a figure which shows an example of the power supply device which concerns on Embodiment 2 of this invention. 本発明の実施の形態３に係る電源装置の一例を示す図である。It is a figure which shows an example of the power supply device which concerns on Embodiment 3 of this invention. 本発明の実施の形態４に係る電源装置の一例を示す図である。It is a figure which shows an example of the power supply device which concerns on Embodiment 4 of this invention. 本発明の実施の形態６に係る電源装置を説明するための、出力電圧と半導体スイッチのデューティ比の関係の計算結果を示す図である。It is a figure which shows the calculation result of the relationship between an output voltage and the duty ratio of a semiconductor switch for demonstrating the power supply device which concerns on Embodiment 6 of this invention. 本発明の実施の形態７に係るモータ制御装置の一例を示す図である。It is a figure which shows an example of the motor control apparatus which concerns on Embodiment 7 of this invention. 本発明の実施の形態７の一変形例に係るモータ制御装置を示す図である。It is a figure which shows the motor control apparatus which concerns on the modification of Embodiment 7 of this invention. 本発明の実施の形態８に係るコンバータ・インバータ一体ＩＣタイプのモータ制御装置の一例を示す図である。It is a figure which shows an example of the motor control apparatus of converter-inverter integrated IC type which concerns on Embodiment 8 of this invention. 本発明の実施の形態８の一変形例に係るコンバータ・インバータ一体ＩＣタイプのモータ制御装置を示す図である。It is a figure which shows the converter / inverter integrated IC type motor control apparatus which concerns on the modification of Embodiment 8 of this invention. 本発明の実施の形態９に係る電源装置のドライバを具体的なゲート駆動回路の一例として示した電源装置の要素部分構成図である。It is the element partial block diagram of the power supply device which showed the driver of the power supply device which concerns on Embodiment 9 of this invention as an example of a specific gate drive circuit. 本発明の実施の形態１０に係る電源装置のドライバのゲート駆動方法（ゲート駆動シーケンス）の一例を示す図である。It is a figure which shows an example of the gate drive method (gate drive sequence) of the driver of the power supply device which concerns on Embodiment 10 of this invention. 本発明の実施の形態１０に係る電源装置のドライバのゲート駆動方法（ゲート駆動シーケンス）の一変形例を示す図である。It is a figure which shows the modification of the gate drive method (gate drive sequence) of the driver of the power supply device which concerns on Embodiment 10 of this invention. 本発明の実施の形態１０に係る電源装置のドライバのゲート駆動方法（ゲート駆動シーケンス）の、他の一変形例を示す図である。It is a figure which shows another modification of the gate drive method (gate drive sequence) of the driver of the power supply device which concerns on Embodiment 10 of this invention. 本発明の実施の形態１０に係る電源装置のドライバのゲート駆動方法（ゲート駆動シーケンス）の、更に他の一変形例を示す図である。It is a figure which shows another modification of the gate drive method (gate drive sequence) of the driver of the power supply device which concerns on Embodiment 10 of this invention. 図１６（ａ）に示すゲート駆動シーケンスを用いて図１の電源装置をデューティ比５％で動作させた時の計算波形を示す図である。FIG. 17 is a diagram showing a calculation waveform when the power supply device of FIG. 1 is operated at a duty ratio of 5% using the gate drive sequence shown in FIG. 図１６（ａ）に示すゲート駆動シーケンスを用いて図１の電源装置をデューティ比１００％で動作させた時の計算波形を示す図である。It is a figure which shows a calculation waveform when operating the power supply device of FIG. 1 by 100% of duty ratio using the gate drive sequence shown to Fig.16 (a). 特許文献１に開示されている従来の電源装置の一例を示す回路図である。It is a circuit diagram which shows an example of the conventional power supply device currently disclosed by patent document 1. FIG. 特許文献２に開示されている従来の電源装置の一例を示す回路図である。It is a circuit diagram which shows an example of the conventional power supply device currently disclosed by patent document 2. FIG. 従来の倍電圧整流回路の一例を示す回路図である。It is a circuit diagram which shows an example of the conventional voltage doubler rectifier circuit. 従来の典型的な昇降圧回路の一例を示す回路図である。It is a circuit diagram which shows an example of the conventional typical buck-boost circuit.

以下、図示した実施例に基づき本発明の電源装置を詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。   Hereinafter, the power supply device of the present invention will be described in detail based on the illustrated embodiments. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.

（実施の形態１）
本実施の形態１の電源装置は、交流電源１から発生する交流電圧を整流して脈流電圧に変換する整流回路２と、互いに直列接続された第１コンデンサ３と第２コンデンサ４との間の端子が交流電源１の帰還入力端子に電気的に接続された構成を有し、整流回路２が出力した脈流電圧を平滑する構成を有する出力コンデンサ５と、第１コンデンサ３の入出力端子および第２コンデンサ４の入出力端子にそれぞれ接続され、出力コンデンサ５が脈流電圧を平滑して得られる直流電圧を出力する正極側出力端子６および負極側出力端子７とを含んで構成される倍電圧整流回路８を備えた電源装置である。 (Embodiment 1)
The power supply device according to the first embodiment includes a rectifier circuit 2 that rectifies an AC voltage generated from an AC power supply 1 and converts it into a pulsating voltage, and a first capacitor 3 and a second capacitor 4 that are connected in series. The output capacitor 5 is configured to be electrically connected to the feedback input terminal of the AC power supply 1, and the output capacitor 5 is configured to smooth the pulsating voltage output from the rectifier circuit 2, and the input / output terminal of the first capacitor 3. The output capacitor 5 includes a positive output terminal 6 and a negative output terminal 7 that output a DC voltage obtained by smoothing the pulsating voltage. A power supply device including a voltage doubler rectifier circuit 8.

この電源装置は、整流回路２と出力コンデンサ５との間に、第１半導体スイッチ９と第３コンデンサ１０とから成る第１要素回路１１と、第２半導体スイッチ１２と第４コンデンサ１３とから成る第２要素回路１４とを含んで構成されるスイッチトキャパシタ回路１５が直列に接続され、第１半導体スイッチ９および第２半導体スイッチ１２の動作が制御されることに伴い、正極側出力端子６および負極側出力端子７から出力される直流電圧が制御されることを特徴としている。   This power supply device includes a first element circuit 11 including a first semiconductor switch 9 and a third capacitor 10, a second semiconductor switch 12, and a fourth capacitor 13 between the rectifier circuit 2 and the output capacitor 5. As the switched capacitor circuit 15 including the second element circuit 14 is connected in series and the operations of the first semiconductor switch 9 and the second semiconductor switch 12 are controlled, the positive output terminal 6 and the negative electrode The DC voltage output from the side output terminal 7 is controlled.

実施の形態１の電源装置は、例えば図１に示した通り、第１半導体スイッチ９を整流回路２と出力コンデンサ５との間の正極側バスライン上に接続し、第２半導体スイッチ１２を整流回路２と出力コンデンサ５との間の負極側バスライン上に接続する構成としても良い。また、第１半導体スイッチ９にパワーＭＯＳＦＥＴを適用しても良く、この場合、図１に示す通りソース端子を第１コンデンサ３の正極側端子と接続し、内蔵ダイオードを介して電流が第３コンデンサ１０から第１コンデンサ３へ電流が流れることを防止する必要がある。第２半導体スイッチ１２にパワーＭＯＳＦＥＴを適用する場合も同じで、ソース端子を第２コンデンサ４の負極側端子に接続し、第４コンデンサ１３から第２コンデンサ４へ電流が流れることを防止する必要がある。   In the power supply device according to the first embodiment, for example, as shown in FIG. 1, the first semiconductor switch 9 is connected to the positive bus line between the rectifier circuit 2 and the output capacitor 5, and the second semiconductor switch 12 is rectified. It is good also as a structure connected on the negative electrode side bus line between the circuit 2 and the output capacitor | condenser 5. FIG. Further, a power MOSFET may be applied to the first semiconductor switch 9, in which case the source terminal is connected to the positive terminal of the first capacitor 3 as shown in FIG. It is necessary to prevent current from flowing from 10 to the first capacitor 3. The same applies when a power MOSFET is applied to the second semiconductor switch 12, and it is necessary to prevent the current from flowing from the fourth capacitor 13 to the second capacitor 4 by connecting the source terminal to the negative terminal of the second capacitor 4. is there.

図１に示す実施の形態１の電源装置は、整流回路２を倍電圧整流とすることで、正極側出力端子６と負極側出力端子７との電位差（出力電圧）の最大値を交流電源１の２√２倍としている。さらに第１半導体スイッチ９と第２半導体スイッチ１２のオン・オフ制御により第１コンデンサ３および第２コンデンサ４に蓄積される電荷量を調整できるため、第１コンデンサ３の両端電圧と第２コンデンサ４の両端電圧の合計（出力電圧）を０Ｖから制御することができる。   The power supply device according to the first embodiment shown in FIG. 1 uses the rectifier circuit 2 as voltage doubler rectification, so that the maximum value of the potential difference (output voltage) between the positive output terminal 6 and the negative output terminal 7 can be increased. 2√2 times. Furthermore, since the amount of charge accumulated in the first capacitor 3 and the second capacitor 4 can be adjusted by the on / off control of the first semiconductor switch 9 and the second semiconductor switch 12, the voltage across the first capacitor 3 and the second capacitor 4 The total of the voltages at both ends (output voltage) can be controlled from 0V.

交流電源１の電圧波形がプラスである場合を例に、図１に示した回路の動作を説明する。第１半導体スイッチ９をオフしている場合、交流電源１から出力された電流は整流回路２−第３コンデンサ１０を経由して交流電源１へ流れる。この時、第３コンデンサ１０には交流電源１のピーク電圧が保持される。次に第１半導体スイッチ９をオンした場合、第３コンデンサ１０から第１半導体スイッチ９を経由して第１コンデンサ３へ電流が流れる。この時、第３コンデンサ１０の電荷は第１コンデンサ３へ移動するため、第１コンデンサ３の電圧は第３コンデンサ１０の電圧と平衡状態となる値まで増大する。交流電源１の電圧が第１コンデンサ３および第３コンデンサ１０に印加される両端電圧より高い場合には、交流電源１から第１コンデンサ３および第３コンデンサ１０へ更に充電電流を流し、第１コンデンサ３の両端電圧を更に増大させる。第１半導体スイッチ９は第１コンデンサ３の両端電圧が所望の値に到達したタイミングでオフし、第１コンデンサ３の保持電圧を制御する。   The operation of the circuit shown in FIG. 1 will be described by taking as an example a case where the voltage waveform of the AC power supply 1 is positive. When the first semiconductor switch 9 is turned off, the current output from the AC power source 1 flows to the AC power source 1 via the rectifier circuit 2 -the third capacitor 10. At this time, the peak voltage of the AC power supply 1 is held in the third capacitor 10. Next, when the first semiconductor switch 9 is turned on, a current flows from the third capacitor 10 to the first capacitor 3 via the first semiconductor switch 9. At this time, since the charge of the third capacitor 10 moves to the first capacitor 3, the voltage of the first capacitor 3 increases to a value that is in equilibrium with the voltage of the third capacitor 10. When the voltage of the AC power supply 1 is higher than the voltage across the first capacitor 3 and the third capacitor 10, a charging current is further supplied from the AC power supply 1 to the first capacitor 3 and the third capacitor 10, and the first capacitor 3 is further increased. The first semiconductor switch 9 is turned off when the voltage across the first capacitor 3 reaches a desired value, and controls the holding voltage of the first capacitor 3.

図２は第１半導体スイッチ９と第２半導体スイッチ１２のデューティ比と出力電圧の関係で、交流電源を１００Ｖａｃとした時の計算結果である。半導体スイッチのデューティ比を０％から４０％へ可変制御することにより、出力電圧を０Ｖから約２７０Ｖの範囲で制御できることが確認できる。   FIG. 2 shows a calculation result when the AC power supply is set to 100 Vac in relation to the duty ratio of the first semiconductor switch 9 and the second semiconductor switch 12 and the output voltage. It can be confirmed that the output voltage can be controlled in the range of 0V to about 270V by variably controlling the duty ratio of the semiconductor switch from 0% to 40%.

図３はモータ効率と回転数の関係で、図１で示した電源装置の出力端子に負荷としてインバータとモータを接続した時の結果である。また、図３に示したモータ効率は、図１で示した電源装置の出力電圧（正極側出力端子６と負極側出力端子７との電位差）Ｖｏｕｔを小さい方からＶ１，Ｖ２，Ｖ３，Ｖ４と可変制御した。出力電圧を最も低いＶ１とした場合、１０００ｒｐｍを超えた辺りで効率のピークを迎えるが、出力電圧を最も大きいＶ４へ増大した時には２７５０ｒｐｍ辺りで効率のピークを迎える。つまり、出力電圧をモータの回転数に合わせて制御することで、回転数に依らずモータを常に高効率で、すなわち、図３に実線で示した効率カーブに沿って駆動できるため、モータ損失低減に効果がある。また、実施の形態１に示した電源装置の出力電圧の範囲は０Ｖから交流電源１の２√２倍と広いため、高効率で駆動できる回転数の範囲が広いという利点もある。 FIG. 3 shows the relationship between the motor efficiency and the rotational speed, and shows the result when an inverter and a motor are connected to the output terminal of the power supply device shown in FIG. The motor efficiency shown in FIG. 3, V 1 from the smaller the V out (the potential difference between the positive side output terminal 6 and the negative side output terminal 7) the output voltage of the power supply shown in FIG. 1, V 2, V 3, and V 4 and variable control. When the output voltage is the lowest V 1 , the efficiency peak is reached around 1000 rpm, but when the output voltage is increased to the highest V 4 , the efficiency peak is reached around 2750 rpm. In other words, by controlling the output voltage according to the rotation speed of the motor, the motor can always be driven with high efficiency regardless of the rotation speed, that is, along the efficiency curve shown by the solid line in FIG. Is effective. Further, since the output voltage range of the power supply device shown in Embodiment 1 is as wide as 2√2 times that of the AC power supply 1 from 0 V, there is also an advantage that the range of the number of rotations that can be driven with high efficiency is wide.

図４は年間消費電力量の比較である。出力電圧を０Ｖから可変制御できない従来回路と比較して、図１で示した電源装置の年間消費電力量は４０％低減できる。これは、モータの高効率化に加えて、インバータへの入力電圧を低減することでスイッチング損失を低減したためである。ここで、ＰＡＭ制御によりインバータの電流流通率を１００％とすることで、スイッチング損失を極限まで低減することも可能であるが、上記の見積りではこの点は含まれていない。   FIG. 4 shows a comparison of annual power consumption. Compared with the conventional circuit in which the output voltage cannot be variably controlled from 0 V, the annual power consumption of the power supply device shown in FIG. 1 can be reduced by 40%. This is because the switching loss is reduced by reducing the input voltage to the inverter in addition to increasing the efficiency of the motor. Here, it is possible to reduce the switching loss to the limit by setting the current flow rate of the inverter to 100% by PAM control, but this point is not included in the above estimation.

図５はコスト比較である。図１で示した電源装置は、整流回路２と出力コンデンサ５との間にスイッチトキャパシタ回路１５から成る降圧チョッパ回路を直列に接続しており、チョッパ回路にリアクトルを使用した図２１と比較してコストの増大を抑えている。このため、図２１で示した回路と比較して、図１の電源装置のコストは４６％低減できる。   FIG. 5 is a cost comparison. The power supply device shown in FIG. 1 has a step-down chopper circuit composed of a switched capacitor circuit 15 connected in series between the rectifier circuit 2 and the output capacitor 5, and is compared with FIG. 21 in which a reactor is used for the chopper circuit. The increase in cost is suppressed. Therefore, compared with the circuit shown in FIG. 21, the cost of the power supply device of FIG. 1 can be reduced by 46%.

実施の形態１では、図１を例として説明してきたが、図６に示す通り、第１半導体スイッチ９および第２半導体スイッチ１２は第１コンデンサ３と第２コンデンサ４との間の端子と交流電源１の帰還入力端子とを接続するバスライン上に接続する構成とし、それ以外の部分の構成を図１と共通としても良い。   Although the first embodiment has been described with reference to FIG. 1 as an example, the first semiconductor switch 9 and the second semiconductor switch 12 are connected to the terminals between the first capacitor 3 and the second capacitor 4 and AC as shown in FIG. The configuration may be such that the connection is made on the bus line that connects the feedback input terminal of the power supply 1, and the configuration of the other parts may be the same as in FIG.

このような回路構成とすることで、第１半導体スイッチ９と第２半導体スイッチ１２のゲート駆動用のドライバ１６が共通化でき、回路を小型化できる。   By adopting such a circuit configuration, the driver 16 for driving the gates of the first semiconductor switch 9 and the second semiconductor switch 12 can be shared, and the circuit can be miniaturized.

（実施の形態２）
図７に本発明の実施の形態２に係る電源装置を示す。 (Embodiment 2)
FIG. 7 shows a power supply apparatus according to Embodiment 2 of the present invention.

本実施の形態２の電源装置は、整流回路２をそれぞれ直列接続したパワーＭＯＳＦＥＴ１８から構成し、パワーＭＯＳＦＥＴ１８を駆動するドライバ１９はソース端子の電位がドレイン端子の電位と比較して高い場合にパワーＭＯＳＦＥＴ１８をオンさせることを特徴としている。それ以外の事項については、図１または図６と共通である。   The power supply device according to the second embodiment is constituted by power MOSFETs 18 in which rectifier circuits 2 are connected in series, and a driver 19 for driving the power MOSFET 18 has a power MOSFET 18 when the potential at the source terminal is higher than the potential at the drain terminal. It is characterized by turning on. Other matters are the same as those in FIG. 1 or FIG.

上述した回路構成とすることで、整流回路２をダイオードで構成していたときと比較して同期整流により導通損失が低減できるため、電源装置の効率を更に改善することができる。   With the above-described circuit configuration, the conduction loss can be reduced by synchronous rectification as compared with the case where the rectifier circuit 2 is configured by a diode, so that the efficiency of the power supply device can be further improved.

（実施の形態３）
図８に本発明の実施の形態３に係る電源装置を示す。 (Embodiment 3)
FIG. 8 shows a power supply apparatus according to Embodiment 3 of the present invention.

本実施の形態３の電源装置は、交流電源１と整流回路２との間にコモンモードフィルタ回路２０およびノーマルモードフィルタ回路２１を直列に接続することを特徴としている。それ以外の事項については、図１、図６、および図７のいずれかと共通である。   The power supply device according to the third embodiment is characterized in that a common mode filter circuit 20 and a normal mode filter circuit 21 are connected in series between an AC power supply 1 and a rectifier circuit 2. The other matters are the same as those in FIG. 1, FIG. 6, and FIG.

上述した回路構成とすることで、電源ラインとグラウンド間で発生するコモンモードノイズ及び電源ライン間や信号ライン間に発生するノーマルモードノイズに対する耐性を向上させることができる。   With the circuit configuration described above, it is possible to improve resistance to common mode noise generated between the power supply line and the ground and normal mode noise generated between the power supply line and the signal line.

また、交流電源１と整流回路２との間に接続する回路は、必要に応じてコモンモードフィルタ回路２０のみでも、ノーマルモードフィルタ回路２１のみでもよく、力率を改善するために設けた力率用リアクタ１７のみを設ける構成としても良い。   Further, the circuit connected between the AC power source 1 and the rectifier circuit 2 may be only the common mode filter circuit 20 or only the normal mode filter circuit 21 as required, and the power factor provided to improve the power factor. A configuration may be provided in which only the reactor 17 is provided.

（実施の形態４）
図９に本発明の実施の形態４に係る電源装置を示す。 (Embodiment 4)
FIG. 9 shows a power supply apparatus according to Embodiment 4 of the present invention.

本実施の形態３の電源装置は、整流回路２とスイッチトキャパシタ回路１５との間の端子とグラウンド端子との間にリニアレギュレータ２３を電気的に接続し、リニアレギュレータ２３の出力端子２４より任意の一定電圧を出力することを特徴としている。それ以外の事項については、図１、図６、図７、および図８のいずれかと共通である。   In the power supply device according to the third embodiment, a linear regulator 23 is electrically connected between a terminal between the rectifier circuit 2 and the switched capacitor circuit 15 and a ground terminal, and an arbitrary terminal is connected to the output terminal 24 of the linear regulator 23. It is characterized by outputting a constant voltage. Other matters are the same as those in FIGS. 1, 6, 7, and 8.

上述した回路構成とすることで、半導体スイッチの駆動信号を出力するマイクロコンピュータなどに動作に必要な電圧（例えば３Ｖや５Ｖ、１５Ｖ）を供給することができる。このため、外部からの電源が不要となり、低コスト化が図れる。   With the circuit configuration described above, a voltage (for example, 3V, 5V, 15V) necessary for the operation can be supplied to a microcomputer that outputs a drive signal for the semiconductor switch. This eliminates the need for an external power supply, thereby reducing costs.

（実施の形態５）
本発明の実施の形態５の電源装置は、図１で示した倍電圧整流回路８を１つのパッケージに搭載した高耐圧ＩＣであることを特徴としている。それ以外の事項については、図１、図６、図７、図８、および図９のいずれかと共通である。 (Embodiment 5)
The power supply device according to the fifth embodiment of the present invention is a high voltage IC in which the voltage doubler rectifier circuit 8 shown in FIG. 1 is mounted in one package. Other matters are the same as those in FIGS. 1, 6, 7, 8, and 9.

上述した実装形態を採用することで主回路のインダクタンス値を低減でき、第１半導体スイッチ９および第２半導体スイッチ１２のオン・オフ制御に伴う、整流回路２の出力端子と正極側出力端子６および負極側出力端子７とを結ぶバスライン上の跳ね上り電圧を抑制することができる。また、跳ね上り電圧低減により第１半導体スイッチ９と第２半導体スイッチ１２の耐電圧をも低減でき、電源装置の導通損失を低減でき、更に高効率化が図れる。   By adopting the mounting form described above, the inductance value of the main circuit can be reduced, and the output terminal of the rectifier circuit 2 and the positive output terminal 6 associated with the on / off control of the first semiconductor switch 9 and the second semiconductor switch 12 and The jumping voltage on the bus line connecting to the negative output terminal 7 can be suppressed. Further, the withstand voltage of the first semiconductor switch 9 and the second semiconductor switch 12 can be reduced by reducing the jumping voltage, the conduction loss of the power supply device can be reduced, and higher efficiency can be achieved.

実施の形態５では図１を例として説明してきたが、図９に示したリニアレギュレータ２３を１つのパッケージに搭載しても良く、これにより回路の実装面積を削減することができる。   Although the fifth embodiment has been described with reference to FIG. 1 as an example, the linear regulator 23 shown in FIG. 9 may be mounted in one package, thereby reducing the circuit mounting area.

（実施の形態６）
本発明の実施の形態６の電源装置は、図１で示した第３コンデンサ１０の容量を第１コンデンサ３の容量より小さく、また、第４コンデンサ１３の容量を第２コンデンサ４の容量より小さくすることを特徴としている。それ以外の事項については、図１、図６、図７、図８、および図９のいずれかと共通である。 (Embodiment 6)
In the power supply device according to the sixth embodiment of the present invention, the capacity of the third capacitor 10 shown in FIG. 1 is smaller than the capacity of the first capacitor 3, and the capacity of the fourth capacitor 13 is smaller than the capacity of the second capacitor 4. It is characterized by doing. Other matters are the same as those in FIGS. 1, 6, 7, 8, and 9.

上述した構成とすることで、図１で示した正極側出力端子６と負極側出力端子７の電位差（出力電圧）の制御性を向上させることができる。   With the configuration described above, the controllability of the potential difference (output voltage) between the positive output terminal 6 and the negative output terminal 7 shown in FIG. 1 can be improved.

図１０は第３コンデンサ１０の容量と第１コンデンサ３の容量の比を変化させた時の出力電圧とデューティ比の関係で、入力として１００Ｖａｃを使用した。また、第４コンデンサ１３の容量と第２コンデンサの容量４の比は、第３コンデンサ１０の容量と第１コンデンサ３の容量の比と同じとした。図１０に示した通り、容量比を０．１より大きくすると、デューティ比を５％まで低減しても出力電圧が１５０Ｖ以上と高く、電圧の制御性が悪化していることがわかる。これに対して容量比を０．０１以下とした場合、デューティ比に対して出力電圧がなだらかに変化しており、電圧の制御性が改善していることが分かる。   FIG. 10 shows the relationship between the output voltage and the duty ratio when the ratio between the capacity of the third capacitor 10 and the capacity of the first capacitor 3 is changed, and 100 Vac is used as an input. Further, the ratio between the capacity of the fourth capacitor 13 and the capacity 4 of the second capacitor was the same as the ratio of the capacity of the third capacitor 10 and the capacity of the first capacitor 3. As shown in FIG. 10, it can be seen that when the capacitance ratio is greater than 0.1, the output voltage is as high as 150 V or more even when the duty ratio is reduced to 5%, and the controllability of the voltage is deteriorated. On the other hand, when the capacity ratio is 0.01 or less, it can be seen that the output voltage changes gently with respect to the duty ratio, and the controllability of the voltage is improved.

（実施の形態７）
図１１に本発明の実施の形態７に係るモータ制御装置を示す。 (Embodiment 7)
FIG. 11 shows a motor control apparatus according to Embodiment 7 of the present invention.

本実施の形態７のモータ制御装置は、図１、図６、図７、図８、および図９に示した電源装置のいずれかと、当該電源装置における正極側出力端子６と負極側出力端子７とを入力とし且つ半導体スイッチ２５から構成されるインバータ回路２６と、倍電圧整流回路８とインバータ回路２６との間に並列接続され且つ互いに直列接続された第１抵抗２８と第２抵抗２９とを備えて構成される。インバータ回路２６の出力端子は、外部からモータ２７が接続されるように構成される。この構成において、以下の構成を有するマイクロコンピュータ３０を更に備える構成にしてもよい。例えば、マイクロコンピュータ３０は、正極側出力端子６と負極側出力端子７の電位差を入力する電位差入力部３１と、インバータ回路２６の出力電流値を入力する電流値入力部３２と、モータの回転数を入力する回転数入力部３３とを備え、且つモータ２７を高効率で駆動するため、これらの入力手段３１、３２、３３から得た情報を基に少なくとも第１半導体スイッチ９と第２半導体スイッチ１２のゲートパルス信号を制御するゲートパルス信号制御部（図示せず）を有する構成としてもよい。   The motor control device of the seventh embodiment includes any one of the power supply devices shown in FIGS. 1, 6, 7, 8, and 9, and the positive output terminal 6 and the negative output terminal 7 of the power supply device. And a first resistor 28 and a second resistor 29 connected in parallel between the voltage doubler rectifier circuit 8 and the inverter circuit 26 and connected in series to each other. It is prepared for. The output terminal of the inverter circuit 26 is configured such that a motor 27 is connected from the outside. In this configuration, a microcomputer 30 having the following configuration may be further provided. For example, the microcomputer 30 includes a potential difference input unit 31 that inputs a potential difference between the positive output terminal 6 and the negative output terminal 7, a current value input unit 32 that inputs an output current value of the inverter circuit 26, and a motor rotation speed. , And at least the first semiconductor switch 9 and the second semiconductor switch based on the information obtained from these input means 31, 32, 33 in order to drive the motor 27 with high efficiency. It is good also as a structure which has the gate pulse signal control part (not shown) which controls 12 gate pulse signals.

上述したモータ制御装置とすることで、モータの効率を回転数に依らず常に高効率で駆動することができる。更にインバータ回路２６のゲートパルス信号をドライバＩＣ３６を介してマイクロコンピュータ３０より出力させることで、インバータ回路２６の入力電圧に合わせた最適駆動が可能となり、更なる高効率化が可能となる。   By using the motor control device described above, the motor efficiency can always be driven with high efficiency regardless of the rotational speed. Further, by outputting the gate pulse signal of the inverter circuit 26 from the microcomputer 30 via the driver IC 36, it is possible to perform optimum driving in accordance with the input voltage of the inverter circuit 26 and further increase the efficiency.

図１１ではマイクロコンピュータ３０に正極側出力端子６と負極側出力端子７の電位差を入力する電位差入力部３１と、インバータ回路２６の出力電流を入力する電流値入力部３２と、モータ２７の回転数を入力する回転数入力部３３とを備えた構成としたが、これら入力部の一部をマイクロコンピュータ３０の外部に設ける構成としても良い。   In FIG. 11, a potential difference input unit 31 for inputting the potential difference between the positive output terminal 6 and the negative output terminal 7 to the microcomputer 30, a current value input unit 32 for inputting the output current of the inverter circuit 26, and the rotational speed of the motor 27. However, a configuration in which a part of these input units is provided outside the microcomputer 30 is also possible.

また、図１２は、図１１において整流回路２の部分をその具体的構成の一例に置き換えて示したモータ制御装置の全体図である。同図に示す通り、整流回路２はパワーＭＯＳＦＥＴ１８から構成された回路でも良く、インバータ回路２６と同様、ドライバＩＣ３６を介してマイクロコンピュータ３０によって制御される構成が望ましい。このような構成とすることで、図１１で示したモータ制御装置と比較して、更に高効率化が図れる。   FIG. 12 is an overall view of the motor control device in which the rectifier circuit 2 in FIG. 11 is replaced with an example of its specific configuration. As shown in the figure, the rectifier circuit 2 may be a circuit constituted by a power MOSFET 18 and, like the inverter circuit 26, is preferably controlled by a microcomputer 30 via a driver IC 36. By adopting such a configuration, the efficiency can be further improved as compared with the motor control device shown in FIG.

（実施の形態８）
図１３に本発明の実施の形態８に係るコンバータ・インバータ一体ＩＣタイプのモータ制御装置を示す。 (Embodiment 8)
FIG. 13 shows a converter / inverter integrated IC type motor control apparatus according to Embodiment 8 of the present invention.

本発明の実施の形態８のコンバータ・インバータ一体ＩＣタイプのモータ制御装置は、少なくとも倍電圧整流回路８とインバータ回路２６、倍電圧整流回路８とインバータ回路に搭載された半導体スイッチを駆動するドライバＩＣ３６とを１つのパッケージに搭載することを特徴としている。それ以外の事項については、図１１または図１２のモータ制御装置と共通である。   The converter / inverter integrated IC type motor control device according to the eighth embodiment of the present invention includes at least a voltage doubler rectifier circuit 8 and an inverter circuit 26, and a driver IC 36 for driving a semiconductor switch mounted in the voltage doubler rectifier circuit 8 and the inverter circuit. Is mounted in one package. Other matters are common to the motor control device of FIG. 11 or FIG.

上述した実装形態を採用することで、実施の形態５と比較して更に回路を小型化できるという利点がある。また、インダクタンス値が低減できるため、跳ね上り電圧低減が可能となり、パッケージ内に搭載した半導体スイッチの低耐圧化に伴う導通損失の低減が図れる。   By adopting the mounting form described above, there is an advantage that the circuit can be further downsized as compared with the fifth embodiment. In addition, since the inductance value can be reduced, it is possible to reduce the jumping voltage, and it is possible to reduce the conduction loss due to the low breakdown voltage of the semiconductor switch mounted in the package.

また、図１４は、図１３から派生させた形態に係るコンバータ・インバータ一体ＩＣタイプのモータ制御装置の全体図である。同図に示す通り、コンバータ・インバータ一体ＩＣにはリニアレギュレータ２３を搭載した構成としても良い。   FIG. 14 is an overall view of a converter / inverter integrated IC type motor control device according to an embodiment derived from FIG. As shown in the figure, the converter / inverter integrated IC may have a linear regulator 23 mounted thereon.

（実施の形態９）
図１５は、本発明の実施の形態９に係る電源装置を示す図であって、図１、図６、図７、図８、および図９のいずれかにおけるドライバ１６を具体的なゲート駆動回路の一例として示した電源装置の要素部分構成図である。ドライバ１６以外の部分については、当該図１、図６、図７、図８、および図９のいずれかと共通である。 (Embodiment 9)
FIG. 15 is a diagram showing a power supply device according to Embodiment 9 of the present invention, in which the driver 16 in any of FIGS. 1, 6, 7, 8, and 9 is used as a specific gate drive circuit. It is an element part block diagram of the power supply device shown as an example. The parts other than the driver 16 are the same as those in FIGS. 1, 6, 7, 8, and 9.

本実施の形態９のゲート駆動回路は、図１に示した第１コンデンサ３と第２コンデンサ４との間の端子と電気的に接続された直流電源１０１と、直流電源１０１の正極側端子と直列接続されたダイオード１０５と、ダイオード１０５のカソード端子と直列接続されたコンデンサ１０４と、コンデンサ１０４の他方の端子と図１で示した正極側出力端子６との間に設けられた制限抵抗１０２と、コンデンサ１０４と制限抵抗１０２との間の端子と第１コンデンサ３と第２コンデンサ４との間の端子とを結ぶ配線上に設けられた第３半導体スイッチ１０３とを備え、図１で示した第１半導体スイッチ９のゲート端子はゲートパルス信号に応じてダイオード１０５とコンデンサ１０４との間の電位を出力する第１ドライバ回路１０７の出力端子と接続され、第３半導体スイッチ１０３のゲート端子には第１ドライバ回路１０７がオフ信号を出力している期間の一部または全てにおいてオン信号を出力する第２ドライバ回路１０８の出力端子と接続されることを特徴としている。   The gate drive circuit according to the ninth embodiment includes a DC power supply 101 electrically connected to a terminal between the first capacitor 3 and the second capacitor 4 shown in FIG. A diode 105 connected in series, a capacitor 104 connected in series with the cathode terminal of the diode 105, a limiting resistor 102 provided between the other terminal of the capacitor 104 and the positive output terminal 6 shown in FIG. And a third semiconductor switch 103 provided on the wiring connecting the terminal between the capacitor 104 and the limiting resistor 102 and the terminal between the first capacitor 3 and the second capacitor 4, as shown in FIG. The gate terminal of the first semiconductor switch 9 is connected to the output terminal of the first driver circuit 107 that outputs a potential between the diode 105 and the capacitor 104 according to the gate pulse signal. The gate terminal of the third semiconductor switch 103 is connected to the output terminal of the second driver circuit 108 that outputs the ON signal during part or all of the period during which the first driver circuit 107 outputs the OFF signal. It is characterized by.

上述したゲート駆動回路とすることで、ソース端子の電位が変動する第１半導体スイッチ９のオン・オフを制御することが可能となる。   By using the gate drive circuit described above, it is possible to control on / off of the first semiconductor switch 9 in which the potential of the source terminal varies.

図１５に示すゲート駆動回路の動作を説明する。弟１半導体スイッチ９はソース（またはエミッタ）端子を正極側出力端子６に接続している。第１半導体スイッチ９をオンさせるためには、ゲート−ソース端子間にゲート駆動に必要な電圧（例えば１５Ｖなど）を入力しなければならず、正極側出力端子６の電圧と前記駆動電圧とを加えた電圧を第１半導体スイッチ９のゲート端子に入力しなければならない。しかし、正極側出力端子６の電圧は負荷に応じて変化するため、ゲート端子に入力する電圧をその都度制御する必要がある。   The operation of the gate drive circuit shown in FIG. 15 will be described. The brother 1 semiconductor switch 9 has a source (or emitter) terminal connected to the positive output terminal 6. In order to turn on the first semiconductor switch 9, it is necessary to input a voltage (for example, 15V) necessary for gate driving between the gate and source terminals, and the voltage of the positive output terminal 6 and the driving voltage are set. The applied voltage must be input to the gate terminal of the first semiconductor switch 9. However, since the voltage at the positive output terminal 6 changes according to the load, it is necessary to control the voltage input to the gate terminal each time.

第１半導体スイッチ９をオフ、第３半導体スイッチ１０３をオンさせる場合を考える。直流電源１０１から流れる電流は、ダイオード１０５−コンデンサ１０４−第３半導体スイッチ１０３を経由する。この時、コンデンサ１０４の両端には直流電源１０１の電圧からダイオード１０５の電圧降下分を差し引いた電圧が印加される。   Consider a case where the first semiconductor switch 9 is turned off and the third semiconductor switch 103 is turned on. The current flowing from the DC power supply 101 passes through the diode 105, the capacitor 104, and the third semiconductor switch 103. At this time, a voltage obtained by subtracting the voltage drop of the diode 105 from the voltage of the DC power supply 101 is applied to both ends of the capacitor 104.

次に第３半導体スイッチ１０３をオフした場合を考える。第３半導体スイッチ１０３をオフすると、ダイオード１０５とコンデンサ１０４との間の端子には、正極側出力端子６の電圧とコンデンサ１０４の両端電圧とを重畳させた値が保持される。さらに、第１ドライバ回路１０７にオン信号を入力すると、第１ドライバ回路１０７の出力端子から第１半導体スイッチ９のゲート端子へ、正極側出力端子６の電圧とコンデンサ１０４の両端電圧とを重畳した値が入力される。これにより、第１半導体スイッチ９をオンさせることができる。   Next, consider a case where the third semiconductor switch 103 is turned off. When the third semiconductor switch 103 is turned off, a value obtained by superimposing the voltage at the positive output terminal 6 and the voltage across the capacitor 104 is held at the terminal between the diode 105 and the capacitor 104. Further, when an ON signal is input to the first driver circuit 107, the voltage of the positive output terminal 6 and the voltage across the capacitor 104 are superimposed from the output terminal of the first driver circuit 107 to the gate terminal of the first semiconductor switch 9. A value is entered. Thereby, the first semiconductor switch 9 can be turned on.

制限抵抗１０２は、第１半導体スイッチ９の駆動に影響を与えない値となる抵抗値とすることが望ましい。具体的には、第３半導体スイッチ１０３をオフしたときに制限抵抗１０２の両端にかかる電圧を５Ｖ以下とする抵抗値（数十ｋΩ〜数十ＭΩ程度）である。このような抵抗を選択することで、ダイオード１０５とコンデンサ１０４との間の端子に第１半導体スイッチ９を駆動するのに必要な電圧を確保することができる。さらに第３半導体スイッチ１０３をオンしたときに、正極側出力端子６から制限抵抗１０２を介して流れる電流を抑制することができ、ゲート駆動回路で発生する損失を抑えることができる。   It is desirable that the limiting resistor 102 has a resistance value that does not affect the driving of the first semiconductor switch 9. Specifically, it is a resistance value (several tens of kΩ to several tens of MΩ) that makes the voltage applied to both ends of the limiting resistor 102 5 V or less when the third semiconductor switch 103 is turned off. By selecting such a resistor, it is possible to secure a voltage necessary for driving the first semiconductor switch 9 at the terminal between the diode 105 and the capacitor 104. Further, when the third semiconductor switch 103 is turned on, the current flowing from the positive output terminal 6 via the limiting resistor 102 can be suppressed, and the loss generated in the gate drive circuit can be suppressed.

図１５ではコンデンサ１０４に電圧を供給するため直流電源１０１を使用したが、図９で示したリニアレギュレータ２３から出力される電圧を入力しても良い。また、図１５で示した第１ドライバ回路１０７へ入力するゲートパルス信号１０６は、図１１で示したマイクロコンピュータ３０から出力されたゲートパルス信号としても良い。   In FIG. 15, the DC power supply 101 is used to supply a voltage to the capacitor 104, but the voltage output from the linear regulator 23 shown in FIG. 9 may be input. Further, the gate pulse signal 106 input to the first driver circuit 107 shown in FIG. 15 may be a gate pulse signal output from the microcomputer 30 shown in FIG.

（実施の形態１０）
図１６（ａ）は、本発明の実施の形態１０に係る電源装置のドライバのゲート駆動方法（ゲート駆動シーケンス）の一例を示す図であって、図１、図６、図７、図８、および図９のいずれかにおけるドライバ１６のゲート駆動回路の動作に係るシーケンス図である。 (Embodiment 10)
FIG. 16A is a diagram showing an example of a gate drive method (gate drive sequence) of the driver of the power supply device according to the tenth embodiment of the present invention, and FIG. 1, FIG. 6, FIG. 7, FIG. FIG. 10 is a sequence diagram relating to the operation of the gate drive circuit of the driver 16 in any of FIGS.

本実施の形態１０のゲート駆動シーケンスは、図１に示した第１半導体スイッチ９を少なくとも図１に示した交流電源１の電圧がマイナスからプラスへ切り替わるタイミングでオンし、図１に示した第２半導体スイッチ１２を少なくとも交流電源の電圧がプラスからマイナスへ切り替わるタイミングでオンすることを特徴としている。   In the gate drive sequence of the tenth embodiment, the first semiconductor switch 9 shown in FIG. 1 is turned on at least at the timing when the voltage of the AC power supply 1 shown in FIG. 1 switches from minus to plus, and the first semiconductor switch 9 shown in FIG. (2) The semiconductor switch 12 is turned on at least at the timing when the voltage of the AC power source is switched from plus to minus.

上述したゲート駆動シーケンスを採用することで、スイッチング損失を低減しつつ、第１コンデンサ３の両端電圧および第２コンデンサ４の両端電圧を制御することができる。   By adopting the gate drive sequence described above, the voltage across the first capacitor 3 and the voltage across the second capacitor 4 can be controlled while reducing the switching loss.

図１６に交流電源１の電圧波形および第１半導体スイッチ９と第２半導体スイッチのゲートパルス信号を示す。交流電源１の電圧がマイナスからプラスへ切り替わるタイミング（ｔ＝０ｍｓ，２０ｍｓ）で第１半導体スイッチ９のゲート信号を０（オフ）から１（オン）へ切り替える。交流電源１の電圧は０Ｖであるため、第１半導体スイッチ９のスイッチング損失は発生しない。第１半導体スイッチ９のオン期間Ｔｏｎが第１コンデンサ３の充電期間となり、周期Ｔに対するオン期間Ｔｏｎの比率（デューティ比）により、第１コンデンサ３の両端電圧が制御される。   FIG. 16 shows the voltage waveform of the AC power supply 1 and the gate pulse signals of the first semiconductor switch 9 and the second semiconductor switch. The gate signal of the first semiconductor switch 9 is switched from 0 (off) to 1 (on) at the timing (t = 0 ms, 20 ms) when the voltage of the AC power supply 1 switches from minus to plus. Since the voltage of the AC power supply 1 is 0V, the switching loss of the first semiconductor switch 9 does not occur. The on-period Ton of the first semiconductor switch 9 becomes the charging period of the first capacitor 3, and the voltage across the first capacitor 3 is controlled by the ratio (duty ratio) of the on-period Ton with respect to the period T.

同様に交流電源１の電圧がプラスからマイナスへ切り替わるタイミング（ｔ＝１０ｍｓ，３０ｍｓ）で第２半導体スイッチ１２のゲート信号を０（オフ）から１（オン）へ切り替えることで、第２コンデンサ４の両端電圧を制御しつつ損失を低減することができる。   Similarly, by switching the gate signal of the second semiconductor switch 12 from 0 (off) to 1 (on) at the timing (t = 10 ms, 30 ms) when the voltage of the AC power supply 1 switches from plus to minus, the second capacitor 4 Loss can be reduced while controlling both-end voltage.

図１６（ａ）では単発の矩形波としたが、高調波を低減するため、図１６（ｂ）に示す通りオン期間中のオン信号を複数の矩形波から構成しても良く、パルス幅は任意に変更しても良い。また、図１６（ｃ）に示すように、第１半導体スイッチ９のオン期間中に達した交流電源１の最高電圧を超えない期間Ｔ２の何れかのタイミングで、第１半導体スイッチ９をオンするゲート駆動シーケンスとしても良い。また、第２半導体スイッチ１２においては、第２半導体スイッチ１２のオン期間中に達した交流電源１の最低電圧を上回る期間の何れかのタイミングで、第２半導体スイッチ１２をオンするゲート駆動シーケンスとしても良い。これにより、オン期間Ｔｏｎ以外においても、第３コンデンサ１０（もしくは第４コンデンサ１３）に蓄積された電荷を第１コンデンサ３（もしくは第２コンデンサ４）に移すことができるため、出力電圧のリップルを低減することができる。ちなみに図１６（ｃ）では第１半導体スイッチ９のオフのタイミングを、交流電源１が０Ｖとなるｔ＝１０ｍｓとしたが、このタイミングでオンする制御としても良い。 In FIG. 16A, a single rectangular wave is used. However, in order to reduce harmonics, the ON signal during the ON period may be composed of a plurality of rectangular waves as shown in FIG. You may change arbitrarily. Further, as shown in FIG. 16C, the first semiconductor switch 9 is turned on at any timing in the period T 2 that does not exceed the maximum voltage of the AC power supply 1 reached during the on-period of the first semiconductor switch 9. A gate drive sequence may be used. In the second semiconductor switch 12, as a gate drive sequence for turning on the second semiconductor switch 12 at any timing in a period exceeding the minimum voltage of the AC power supply 1 reached during the ON period of the second semiconductor switch 12. Also good. As a result, the charge accumulated in the third capacitor 10 (or the fourth capacitor 13) can be transferred to the first capacitor 3 (or the second capacitor 4) even outside the on-period Ton. Can be reduced. Incidentally, in FIG. 16C, the timing of turning off the first semiconductor switch 9 is t = 10 ms at which the AC power supply 1 becomes 0 V, but it may be controlled to turn on at this timing.

図６に示す電源装置の場合は、図１６（ｄ）に示す通り、第１半導体スイッチ９および第２半導体スイッチ１２を、少なくとも交流電源１の電圧波形がマイナスからプラスへ切り替わるタイミングと、交流電源１の電圧波形がプラスからマイナスへ切り替わるタイミングでオフからオンへ切り替えるゲート駆動シーケンスにしても良い。図１６（ｄ）では第１半導体スイッチ９と第２半導体スイッチ１２のオン・オフのタイミングを同時としているが、第１半導体スイッチ９と第２半導体スイッチ１２のオンするタイミングをズラし、第１半導体スイッチ９と第２半導体スイッチ１２のオンが重なる期間で出力電圧を制御するゲート駆動シーケンスとしても良い。また、内蔵ダイオードを介して電流を流す期間を制御することで、出力電圧を制御するゲート駆動シーケンスとしても良い。   In the case of the power supply device shown in FIG. 6, as shown in FIG. 16D, the first semiconductor switch 9 and the second semiconductor switch 12 are switched at least at the timing when the voltage waveform of the AC power supply 1 switches from negative to positive, and the AC power supply. The gate drive sequence may be switched from off to on at the timing when the voltage waveform of 1 is switched from plus to minus. In FIG. 16D, the first semiconductor switch 9 and the second semiconductor switch 12 are turned on and off at the same time. However, the first semiconductor switch 9 and the second semiconductor switch 12 are turned on and the first semiconductor switch 9 and the second semiconductor switch 12 are turned on. A gate drive sequence for controlling the output voltage in a period in which the semiconductor switch 9 and the second semiconductor switch 12 are turned on may be used. Alternatively, a gate driving sequence for controlling the output voltage may be performed by controlling a period during which a current flows through the built-in diode.

図１７（ａ）および図１７（ｂ）に、図１６（ａ）で示したゲート駆動シーケンスを用いて図１に示す電源装置を動作させた時の計算波形を示す。図１に示す第１半導体スイッチ９と第２半導体スイッチ１２のオン・オフの切り替えはｔ＝０．０４ｓより開始した。出力電圧はデューティ比により制御できており、図１７（ａ）に示すように、デューティ比を５％とした時には約３０Ｖ、また、図１７（ｂ）に示すように、デューティ比を１００％とした時には約２７０Ｖの電圧を出力できていることが確認できる。   FIGS. 17A and 17B show calculation waveforms when the power supply device shown in FIG. 1 is operated using the gate drive sequence shown in FIG. The on / off switching of the first semiconductor switch 9 and the second semiconductor switch 12 shown in FIG. 1 started at t = 0.04 s. The output voltage can be controlled by the duty ratio. As shown in FIG. 17A, the duty ratio is about 30 V when the duty ratio is 5%, and the duty ratio is 100% as shown in FIG. It can be confirmed that a voltage of about 270V can be output.

以上、本発明者によってなされた発明を、発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiments of the invention. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say.

例えば、実施の形態１の第１半導体スイッチ９と第２半導体スイッチ１２は電流駆動のデバイスでも良いし、半導体材料としてはシリコンでもシリコンカーバイトでも良い。   For example, the first semiconductor switch 9 and the second semiconductor switch 12 of the first embodiment may be current-driven devices, and the semiconductor material may be silicon or silicon carbide.

実施の形態８ではコンバータ・インバータ一体ＩＣのピンの数を２０としているが、これに制限されるものではない。   Although the number of pins of the converter / inverter integrated IC is 20 in the eighth embodiment, the present invention is not limited to this.

実施の形態９で示したゲート駆動回路の入力信号は、マイクロコンピュータからのゲートパルス信号でも、フォトカプラなどの発光デバイスを利用した入力手段を用いても良い。   The input signal of the gate driving circuit described in Embodiment 9 may be a gate pulse signal from a microcomputer or input means using a light emitting device such as a photocoupler.

本発明では整流回路を倍電圧整流として説明したが、２倍以上の電圧を出力できる整流回路を適用した場合でも同様の効果が得られる。   In the present invention, the rectifier circuit is described as voltage doubler rectification, but the same effect can be obtained even when a rectifier circuit capable of outputting a voltage twice or more is applied.

1：交流電源
2：整流回路
3：第１コンデンサ
4：第２コンデンサ
5：出力コンデンサ
6：正極側出力端子
7：負極側出力端子
8：倍電圧整流回路
9：第１半導体スイッチ
10：第３コンデンサ
11：第１要素回路
12：第２半導体スイッチ
13：第４コンデンサ
14：第２要素回路
15：スイッチトキャパシタ回路
16：ドライバ
17：力率用リアクタ（ノーマルモードフィルタ回路のリアクタ）
18：パワーＭＯＳＦＥＴ
19：自律制御型ゲートドライバ
20：コモンモードフィルタ回路
21：ノーマルモードフィルタ回路
22：ノーマルモードフィルタ回路のコンデンサ
23：リニアレギュレータ
24：リニアレギュレータの出力端子
25：半導体スイッチ
26：インバータ回路
27：モータ
28：第１抵抗
29：第２抵抗
30：マイクロコンピュータ
31：電圧入力手段
32：電流入力手段
33：モータの回転数入力手段
34：第１ダイオード
35：第２ダイオード
36：ドライバＩＣ
37：コンバータ・インバータ一体ＩＣ
101：直流電源
102：制限抵抗
103：第３半導体スイッチ
104：コンデンサ
105：ダイオード
106：ゲートパルス信号
107：第１ドライバ回路
108：第２ドライバ回路
201：交流電源
202：整流回路
203：リアクトル
204：コンデンサ
205：コンデンサ
206：制御装置
207：スイッチオン禁止手段
208：負荷
209：スイッチ
210：スイッチ
301：交流電源
302：整流器ＤＢ
303：スイッチトキャパシタ回路
304：スイッチトキャパシタ回路
305：負荷
306：キャパシタ
Si11(i=1…n)：スイッチ素子
Si12(i=1…n)：スイッチ素子
Si13(i=1…n)：スイッチ素子
Si14(i=1…n)：スイッチ素子
Si21(i=1…n)：スイッチ素子
Si22(i=1…n)：スイッチ素子
Si23(i=1…n)：スイッチ素子
Si24(i=1…n)：スイッチ素子
S1：スイッチ素子
S2：スイッチ素子
Ci1(i=1…n)：キャパシタ
Ci2(i=1…n)：キャパシタ
401：直流電源
402：コンデンサ
403：正極側出力端子
404：負極側出力端子
405：スイッチング素子
406：ダイオード
407：リアクトル 1: AC power supply
2: Rectifier circuit
3: First capacitor
4: Second capacitor
5: Output capacitor
6: Positive output terminal
7: Negative side output terminal
8: Voltage doubler rectifier circuit
9: First semiconductor switch
10: Third capacitor
11: First element circuit
12: Second semiconductor switch
13: Fourth capacitor
14: Second element circuit
15: Switched capacitor circuit
16: Driver
17: Reactor for power factor (reactor of normal mode filter circuit)
18: Power MOSFET
19: Autonomous gate driver
20: Common mode filter circuit
21: Normal mode filter circuit
22: Capacitor for normal mode filter circuit
23: Linear regulator
24: Output terminal of linear regulator
25: Semiconductor switch
26: Inverter circuit
27: Motor
28: First resistance
29: Second resistance
30: Microcomputer
31: Voltage input method
32: Current input means
33: Motor rotation speed input means
34: First diode
35: Second diode
36: Driver IC
37: Converter / inverter integrated IC
101: DC power supply
102: Limiting resistor
103: Third semiconductor switch
104: Capacitor
105: Diode
106: Gate pulse signal
107: First driver circuit
108: Second driver circuit
201: AC power supply
202: Rectifier circuit
203: Reactor
204: Capacitor
205: Capacitor
206: Control device
207: Switch-on prohibition means
208: Load
209: Switch
210: Switch
301: AC power supply
302: Rectifier DB
303: Switched capacitor circuit
304: Switched capacitor circuit
305: Load
306: Capacitor
S i11 (i = 1 ... n): Switch element
S i12 (i = 1 ... n): Switch element
S i13 (i = 1 ... n): Switch element
S i14 (i = 1 ... n): Switch element
S i21 (i = 1 ... n): Switch element
S i22 (i = 1 ... n): Switch element
S i23 (i = 1 ... n): Switch element
S i24 (i = 1 ... n): Switch element
S 1 : Switch element
S 2: switch element
C i1 (i = 1 ... n): Capacitor
C i2 (i = 1 ... n): Capacitor
401: DC power supply
402: Capacitor
403: Positive output terminal
404: Negative output terminal
405: Switching element
406: Diode
407: Reactor

Claims (12)

交流電源から発生する交流電圧を整流して脈流電圧に変換する整流回路と、
互いに直列接続された第１コンデンサと第２コンデンサとの間の端子が前記交流電源の帰還入力端子に電気的に接続された構成を有し、前記整流回路が出力した前記脈流電圧を平滑する構成を有する出力コンデンサと、
前記第１コンデンサの入出力端子および前記第２コンデンサの入出力端子にそれぞれ接続され、前記出力コンデンサが前記脈流電圧を平滑して得られる直流電圧を出力する正極側出力端子および負極側出力端子と
を含んで構成される倍電圧整流回路を備えた電源装置であって、
前記整流回路と前記出力コンデンサとの間に、第１半導体スイッチと第３コンデンサとから成る第１要素回路と、第２半導体スイッチと第４コンデンサとから成る第２要素回路とを含んで構成されるスイッチトキャパシタ回路が直列に接続され、
前記第１半導体スイッチおよび前記第２半導体スイッチの動作が制御されることに伴い、前記正極側出力端子および前記負極側出力端子から出力される前記直流電圧が制御される
ことを特徴とする電源装置。 A rectifier circuit that rectifies an AC voltage generated from an AC power source and converts it into a pulsating voltage;
A terminal between the first capacitor and the second capacitor connected in series with each other is electrically connected to a feedback input terminal of the AC power supply, and smoothes the pulsating voltage output from the rectifier circuit. An output capacitor having a configuration;
A positive output terminal and a negative output terminal connected to the input / output terminal of the first capacitor and the input / output terminal of the second capacitor, respectively, for outputting a DC voltage obtained by the output capacitor smoothing the pulsating voltage. A power supply device comprising a voltage doubler rectifier circuit comprising:
A first element circuit composed of a first semiconductor switch and a third capacitor and a second element circuit composed of a second semiconductor switch and a fourth capacitor are disposed between the rectifier circuit and the output capacitor. Switched capacitor circuits connected in series,
The DC voltage output from the positive output terminal and the negative output terminal is controlled as the operations of the first semiconductor switch and the second semiconductor switch are controlled. . 請求項１に記載の電源装置において、
前記第１要素回路は前記整流回路と前記出力コンデンサとの間の正極側バスライン上に接続された第１半導体スイッチと第３コンデンサとから成り、
前記第２要素回路は前記整流回路と前記出力コンデンサとの間の負極側バスライン上に接続された第２半導体スイッチと第４コンデンサとから成る
ことを特徴とする電源装置。 The power supply device according to claim 1,
The first element circuit includes a first semiconductor switch and a third capacitor connected on a positive bus line between the rectifier circuit and the output capacitor,
The power supply device, wherein the second element circuit includes a second semiconductor switch and a fourth capacitor connected on a negative bus line between the rectifier circuit and the output capacitor. 請求項１に記載の電源装置において、
前記第１要素回路は前記第１コンデンサと前記第２コンデンサとの間の端子と前記交流電源の帰還入力端子とを接続するバスライン上に設けられた第１半導体スイッチと第３コンデンサとから成り、
前記第２要素回路は前記第１コンデンサと前記第２コンデンサとの間の端子と前記交流電源の帰還入力端子とを接続するバスライン上に設けられた第２半導体スイッチと第４コンデンサとから成る
ことを特徴とする電源装置。 The power supply device according to claim 1,
The first element circuit includes a first semiconductor switch and a third capacitor provided on a bus line connecting a terminal between the first capacitor and the second capacitor and a feedback input terminal of the AC power supply. ,
The second element circuit includes a second semiconductor switch and a fourth capacitor provided on a bus line connecting a terminal between the first capacitor and the second capacitor and a feedback input terminal of the AC power supply. A power supply device characterized by that. 請求項１乃至３のいずれか１項に記載の電源装置において、
前記整流回路はパワーＭＯＳＦＥＴを含んで構成され、
前記パワーＭＯＳＦＥＴのドライバはソース端子の電位がドレイン端子の電位よりも高い場合に前記パワーＭＯＳＦＥＴをオンさせる
ことを特徴とする電源装置。 The power supply device according to any one of claims 1 to 3,
The rectifier circuit includes a power MOSFET,
The power MOSFET driver turns on the power MOSFET when the potential of the source terminal is higher than the potential of the drain terminal. 請求項１乃至４のいずれか１項に記載の電源装置において、
前記交流電源と前記整流回路との間にコモンモードフィルタ回路およびノーマルモードフィルタ回路が直列に接続されて成る
ことを特徴とする電源装置。 The power supply device according to any one of claims 1 to 4,
A power supply apparatus comprising a common mode filter circuit and a normal mode filter circuit connected in series between the AC power supply and the rectifier circuit. 請求項１乃至５のいずれか１項に記載の電源装置において、
前記整流回路と前記スイッチトキャパシタ回路との間の端子と電気的に接続されたリニアレギュレータが一定電圧を出力する
ことを特徴とする電源装置。 The power supply device according to any one of claims 1 to 5,
A power supply apparatus, wherein a linear regulator electrically connected to a terminal between the rectifier circuit and the switched capacitor circuit outputs a constant voltage. 請求項１乃至６のいずれか１項に記載の電源装置において、
少なくとも前記倍電圧整流回路の半導体デバイス、受動素子、および前記半導体スイッチを駆動するドライバＩＣが１つの共通のパッケージに一体的に搭載されて成る
ことを特徴とする電源装置。 The power supply device according to any one of claims 1 to 6,
At least a semiconductor device of the voltage doubler rectifier circuit, a passive element, and a driver IC for driving the semiconductor switch are integrally mounted in one common package. 請求項１乃至７のいずれか１項に記載の電源装置において、
前記第３コンデンサの容量は前記第１コンデンサの容量より小さく、また、前記第４コンデンサの容量は前記第２コンデンサの容量より小さい
ことを特徴とする電源装置。 The power supply device according to any one of claims 1 to 7,
The capacity of the third capacitor is smaller than the capacity of the first capacitor, and the capacity of the fourth capacitor is smaller than the capacity of the second capacitor. 電源装置と、
複数の半導体スイッチを含んで構成され且つ出力端子に外部からモータが接続されるように構成されたインバータ回路と
を備えたモータ制御装置であって、
前記電源装置は請求項１乃至８のいずれか１項に記載の電源装置であり、
前記モータ制御装置は、前記電源装置の前記正極側出力端子と前記負極側出力端子とを入力とする構成を有すると共に、前記倍電圧整流回路と前記インバータ回路との間に並列接続され且つ互いに直列接続された第１抵抗と第２抵抗とを更に備える
ことを特徴とするモータ制御装置。 A power supply;
A motor control device including an inverter circuit configured to include a plurality of semiconductor switches and connected to an output terminal from the outside;
The power supply device is the power supply device according to any one of claims 1 to 8,
The motor control device has a configuration in which the positive output terminal and the negative output terminal of the power supply device are input, and is connected in parallel between the voltage doubler rectifier circuit and the inverter circuit and in series with each other. A motor control device further comprising a first resistor and a second resistor connected. 請求項９に記載のモータ制御装置において、
前記正極側出力端子と前記負極側出力端子の電位差を入力する電位差入力部と、前記インバータ回路の出力電流値を入力する電流値入力部と、前記モータの回転数を入力する回転数入力部とを有するマイクロコンピュータを更に備え、
前記マイクロコンピュータは、前記電位差入力部、前記電流値入力部、および前記回転数入力部から得た情報に基づいて少なくとも前記第１半導体スイッチおよび前記第２半導体スイッチのゲートパルス信号を制御するゲートパルス信号制御部を更に有する
ことを特徴とするモータ制御装置。 The motor control device according to claim 9,
A potential difference input unit that inputs a potential difference between the positive output terminal and the negative output terminal; a current value input unit that inputs an output current value of the inverter circuit; and a rotational speed input unit that inputs the rotational speed of the motor; Further comprising a microcomputer having
The microcomputer controls at least gate pulse signals of the first semiconductor switch and the second semiconductor switch based on information obtained from the potential difference input unit, the current value input unit, and the rotation speed input unit. A motor control device further comprising a signal control unit. 請求項１０に記載のモータ制御装置において、
前記マイクロコンピュータは、前記モータ制御装置を構成する一部または全部の半導体スイッチのゲートパルス信号を制御する
ことを特徴とするモータ制御装置。 The motor control device according to claim 10,
The microcomputer controls a gate pulse signal of a part or all of semiconductor switches constituting the motor control device. 請求項９乃至１１のいずれか１項に記載のモータ制御装置において、
少なくとも前記倍電圧整流回路、前記インバータ回路、および前記倍電圧整流回路と前記インバータ回路とに搭載された半導体スイッチを駆動するドライバＩＣが１つの共通のパッケージに一体的に搭載されて成る
ことを特徴とするモータ制御装置。 The motor control device according to any one of claims 9 to 11,
At least the voltage doubler rectifier circuit, the inverter circuit, and a driver IC for driving a semiconductor switch mounted on the voltage doubler rectifier circuit and the inverter circuit are integrally mounted in one common package. A motor control device.
JP2016027519A 2016-02-17 2016-02-17 Power supply device and motor control device using the same Pending JP2017147835A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016027519A JP2017147835A (en) 2016-02-17 2016-02-17 Power supply device and motor control device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016027519A JP2017147835A (en) 2016-02-17 2016-02-17 Power supply device and motor control device using the same

Publications (1)

Publication Number Publication Date
JP2017147835A true JP2017147835A (en) 2017-08-24

Family

ID=59681637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016027519A Pending JP2017147835A (en) 2016-02-17 2016-02-17 Power supply device and motor control device using the same

Country Status (1)

Country Link
JP (1) JP2017147835A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019119037A (en) * 2017-12-28 2019-07-22 株式会社マキタ Linkage adaptor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019119037A (en) * 2017-12-28 2019-07-22 株式会社マキタ Linkage adaptor
JP7043301B2 (en) 2017-12-28 2022-03-29 株式会社マキタ Interlocking adapter

Similar Documents

Publication Publication Date Title
US20170324326A1 (en) Two-phase three-level converter and controller therefor
JP5621193B2 (en) Power converter
US8036008B2 (en) DC/DC power converting apparatus
CN103731047B (en) Power-supply device
US10104732B2 (en) LED drive method and LED drive device
US20070086222A1 (en) Bidirectional DC/AC inverter
JP4241852B2 (en) Power conversion circuit, driving method thereof, and driving apparatus
KR20090132497A (en) Dc-dc converter
EP3758209A1 (en) Semiconductor device
JP2016123258A (en) Switching power source and charging device
JP2014079168A (en) Power supply unit
JP5471384B2 (en) Inverter device for motor drive
JP5185752B2 (en) Power converter
JP2008072856A (en) Dc/dc power conversion system
JP2006136125A (en) Power control circuit for charge storage device
JP2004096816A (en) Multi-output dc-dc converter
CN112713790B (en) Power switcher and power rectifier
US11258441B2 (en) Drive circuit
KR20140034065A (en) Ionizer
JP2017147835A (en) Power supply device and motor control device using the same
JP4753826B2 (en) Multi-output power supply
JP2007037219A (en) Decentralized power unit
CN113809910A (en) Switch control circuit and power supply circuit
JP6409171B2 (en) Switching power supply device, electronic device, and bidirectional DCDC converter
JP2007236141A (en) Multiple output dc-dc converter and power supply device