JP2017069474A - 回路基板及びその製造方法 - Google Patents

Abstract

【課題】伝熱性ブロックとビア導体との接続の信頼性を向上することが可能な回路基板及びその製造方法の提供を目的とする。【解決手段】本発明の回路基板１０では、コア基板１１と、コア基板１１を貫通するキャビティ１６と、キャビティ１６に収容される伝熱性ブロック１７と、コア基板１１の表裏に積層されて、キャビティ１６及び伝熱性ブロック１７の表裏の両面を覆うビルドアップ層２０，２０と、ビルドアップ層２０，２０の最内部の絶縁樹脂層２１に設けられ、伝熱性ブロック１７と接続するビア導体２１Ｄと、を有する回路基板であって、伝熱性ブロック１７は、伝熱性素材により構成される伝熱箔１７Ｍと、伝熱箔１７Ｍの表裏の両面のうち少なくとも一方の面に形成される金属メッキ層１７Ｎと、を有する。【選択図】図４

Description

本発明は、コア基板に形成されているキャビティに伝熱性ブロックが収容されている回路基板及びその製造方法に関する。

従来、この種の回路基板として、伝熱性ブロックがビルドアップ層のビア導体と接続し、放熱に用いられているものが知られている（例えば、特許文献１参照）。

特開２０１３−１３５１６８号（段落［０００９］、［００１０］）

上記した従来の回路基板では、伝熱性ブロックとビア導体との接続が弱くなると、放熱機能が低下することが考えられる。

本発明は、上記事情に鑑みてなされたもので、伝熱性ブロックとビア導体との接続の信頼性を向上することが可能な回路基板及びその製造方法の提供を目的とする。

上記目的を達成するためなされた請求項１に係る発明は、コア基板と、前記コア基板を貫通するキャビティと、前記キャビティに収容される伝熱性ブロックと、前記コア基板の表裏に積層されて、前記キャビティ及び前記伝熱性ブロックの表裏の両面を覆うビルドアップ層と、前記ビルドアップ層の最内部の絶縁樹脂層に設けられ、前記伝熱性ブロックと接続するビア導体と、を有する回路基板であって、前記伝熱性ブロックは、伝熱性素材により構成される伝熱箔と、前記伝熱箔の表裏の両面のうち少なくとも一方の面に形成され、前記ビア導体が接続される金属メッキ層と、を有する。

本発明の第１実施形態に係る回路基板の平面図 回路基板における製品領域の平面図 図２のＡ−Ａ切断面における回路基板の側断面図 金属ブロックの拡大側断面図 回路基板の製造工程を示す側断面図 回路基板の製造工程を示す側断面図 回路基板の製造工程を示す側断面図 回路基板の製造工程を示す側断面図 回路基板の製造工程を示す側断面図 回路基板の製造工程を示す側断面図 金属ブロックの製造工程を示す側断面図 回路基板を含むＰｏＰの側断面図 第２実施形態の回路基板の側断面図 第３実施形態の回路基板の側断面図 第３実施形態に係る金属ブロックの製造工程を示す側断面図 変形例に係る回路基板における製品領域の平面図 変形例に係る回路基板の側断面図

［第１実施形態］
以下、本発明の第１実施形態を図１〜図１２に基づいて説明する。本実施形態の回路基板１０は、図１の平面図に示されているように、例えば、外縁部に沿った枠状の捨て領域Ｒ１を有し、その捨て領域Ｒ１の内側が正方形の複数の製品領域Ｒ２に区画されている。図２には、１つの製品領域Ｒ２が拡大して示され、その製品領域Ｒ２を対角線に沿って切断した回路基板１０の断面構造が図３に拡大して示されている。

図３に示すように、回路基板１０は、コア基板１１の表裏の両面にビルドアップ層２０，２０を有する構造になっている。コア基板１１は、絶縁性部材で構成されている。コア基板１１の表側の面であるＦ面１１Ｆと、コア基板１１の裏側の面であるＢ面１１Ｂとには、導体回路層１２がそれぞれ形成されている。また、コア基板１１には、キャビティ１６と複数の導電用貫通孔１４が形成されている。

導電用貫通孔１４は、コア基板１１のＦ面１１Ｆ及びＢ面１１Ｂの両面からそれぞれ穿孔しかつ奥側に向かって徐々に縮径したテーパー孔１４Ａ，１４Ａの小径側端部を互いに連通させた中間括れ形状をなしている。これに対し、キャビティ１６は、直方体状の空間を有する形状になっている。

各導電用貫通孔１４内にはメッキが充填されて複数のスルーホール導電導体１５がそれぞれ形成され、それらスルーホール導電導体１５によってＦ面１１Ｆの導体回路層１２とＢ面１１Ｂの導体回路層１２との間が接続されている。

キャビティ１６には、金属ブロック１７（本発明の「伝熱性ブロック」に相当する）が収容されている。金属ブロック１７は、例えば銅製の直方体であって、金属ブロック１７の平面形状はキャビティ１６の平面形状より一回り小さくなっている。また、金属ブロック１７の厚さ、即ち、金属ブロック１７の表裏の一方の面である第１主面１７Ｆと、金属ブロック１７の表裏の他方の面である第２主面１７Ｂとの間の距離は、コア基板１１の表裏の導体回路層１２，１２の最外面間の距離と略同一になっている。また、金属ブロック１７の第１主面１７Ｆがコア基板１１のＦ面１１Ｆにおける導体回路層１２の最外面と略面一になる一方、金属ブロック１７の第２主面１７Ｂがコア基板１１のＢ面１１Ｂにおける導体回路層１２の最外面と略面一になっている。なお、金属ブロック１７とキャビティ１６の内面との間の隙間には、充填樹脂１６Ｊが充填されている。

図３に示すように、コア基板１１のＦ面１１Ｆ側のビルドアップ層２０も、Ｂ面１１Ｂ側のビルドアップ層２０も共に、コア基板１１側から順番に、絶縁樹脂層２１、導体層２２を積層してなり、導体層２２上には、ソルダーレジスト層２３が積層されている。また、絶縁樹脂層２１には、複数のビアホール２１Ｈが形成され、それらビアホール２１Ｈは、コア基板１１側に向かって徐々に縮径したテーパー状になっている。さらに、これらビアホール２１Ｈ内にメッキが充填されて複数のビア導体２１Ｄが形成されている。そして、これらビア導体２１Ｄによって、導体回路層１２と導体層２２との間及び、金属ブロック１７と導体層２２との間が接続されている。なお、金属ブロック１７は、第１主面１７Ｆ側と第２主面１７Ｂ側との両方において、導体層２２，２２に対し、４つのビア導体２１Ｄを介して接続されている。ここで、導体回路層１２と導体層２２との間を接続するビア導体２１Ｄの径（トップ径）と、金属ブロック１７と導体層２２との間を接続するビア導体２１Ｄの径（トップ径）とは略同じでも良いが、異なっていても良い。

図３に示すように、ソルダーレジスト層２３には、複数のパッド用孔が形成され、導体層２２の一部がパッド用孔内に位置してパッド２６になっている。コア基板１１のＦ面１１Ｆ上のビルドアップ層２０の最外面である回路基板１０のＦ面１０Ｆにおいては、複数のパッド２６が、製品領域Ｒ２の外縁部に沿って２列に並べられた中パッド２６Ａ群と、それら中パッド２６Ａ群に囲まれた内側の領域に縦横複数列に並べられた小パッド２６Ｃ群とから構成されている。また、小パッド２６Ｃ群から電子部品実装部２６Ｊが構成されている。さらに、例えば、図２に示すように、小パッド２６Ｃ群の中央で製品領域Ｒ２の対角線上に並んだ４つの小パッド２６Ｃと、それら４つの小パッド２６Ｃの列の隣で前記対角線と平行に並んだ３つの小パッド２６Ｃとの計７つの小パッド２６Ｃの真下となる位置に金属ブロック１７が配置されている。そして、それら７つの小パッド２６Ｃのうち、図３に示すように、例えば４つの小パッド２６Ｃが４つのビア導体２１Ｄを介して金属ブロック１７に接続されている。

また、コア基板１１のＢ面１１Ｂ上のビルドアップ層２０の最外面である回路基板１０のＢ面１０Ｂでは、中パッド２６Ａより大きな大パッド２６Ｂが基板接続部を構成し、４つのビア導体２１Ｄを介して金属ブロック１７に接続されている。

次に、金属ブロック１７について、図４に示される拡大図に基づいて詳細を説明する。本実施形態の金属ブロック１７は、圧延銅箔１７Ｍ（本発明の「伝熱箔」に相当する）の表裏の両面に銅メッキ層１７Ｎ（本発明の「金属メッキ層」に相当する）を有してなる。圧延銅箔１７Ｍと銅メッキ層１７Ｎとの接触面は、算術平均粗さＲａが０．１［μｍ］〜３．０［μｍ］の粗面になっている（ＪＩＳ Ｂ ０６０１−１９９４の定義による）。また、金属ブロック１７の第１主面１７Ｆ及び第２主面１７Ｂ（即ち、金属ブロック１７の表裏の銅メッキ層１７Ｎ，１７Ｎの最外面）も、算術平均粗さＲａが０．１［μｍ］〜３．０［μｍ］の粗面になっている。なお、金属ブロック１７の第１主面１７Ｆと第２主面１７Ｂとは略同じ面積をなし、互いに平行になっている。また、金属ブロック１７の側面は、第１主面１７Ｆ及び第２主面１７Ｂと直交し、略平坦となっている。

本実施形態の回路基板１０は、以下のようにして製造される。
（１）図５（Ａ）に示すように、エポキシ樹脂又はＢＴ（ビスマレイミドトリアジン）樹脂とガラスクロスなどの補強材からなり、表裏の両面に銅箔１１Ｃがラミネートされている絶縁性基材１１Ｋが用意される。

（２）図５（Ｂ）に示すように、絶縁性基材１１ＫにＦ面１１Ｆ側から例えばＣＯ２レーザが照射されて導電用貫通孔１４（図３参照）を形成するためのテーパー孔１４Ａが穿孔される。

（３）図５（Ｃ）に示すように、絶縁性基材１１ＫのＢ面１１Ｂのうち前述したＦ面１１Ｆ側のテーパー孔１４Ａの真裏となる位置にＣＯ２レーザが照射されてテーパー孔１４Ａが穿孔され、それらテーパー孔１４Ａ，１４Ａから導電用貫通孔１４が形成される。

（４）無電解メッキ処理が行われ、銅箔１１Ｃ上と導電用貫通孔１４の内面に無電解メッキ膜（図示せず）が形成される。

（５）図５（Ｄ）に示すように、銅箔１１Ｃ上の無電解メッキ膜上に、所定パターンのメッキレジスト３３が形成される。

（６）電解メッキ処理が行われ、図６（Ａ）に示すように、電解メッキが導電用貫通孔１４内に充填されてスルーホール導電導体１５が形成されると共に、銅箔１１Ｃ上の無電解メッキ膜（図示せず）のうちメッキレジスト３３から露出している部分に電解メッキ膜３４が形成される。

（７）メッキレジスト３３が剥離されると共に、メッキレジスト３３の下方の無電解メッキ膜（図示せず）及び銅箔１１Ｃが除去され、図６（Ｂ）に示すように、残された電解メッキ膜３４、無電解メッキ膜及び銅箔１１Ｃにより、コア基板１１のＦ面１１Ｆ上に導体回路層１２が形成されると共に、コア基板１１のＢ面１１Ｂ上に導体回路層１２が形成される。そして、Ｆ面１１Ｆの導体回路層１２とＢ面１１Ｂの導体回路層１２とがスルーホール導電導体１５によって接続された状態になる。

（８）図６（Ｃ）に示すように、コア基板１１に、ルーター又はＣＯ２レーザによってキャビティ１６が形成される。

（９）図６（Ｄ）に示すように、キャビティ１６が塞がれるように、ＰＥＴフィルムからなるテープ９０がコア基板１１のＦ面１１Ｆ上に張り付けられる。

（１０）後述する方法により製造される金属ブロック１７が用意される。

（１１）図７（Ａ）に示すように、金属ブロック１７がマウンター（図示せず）によってキャビティ１６に第１主面１７Ｆを下にして収められる。

（１２）図７（Ｂ）に示すように、コア基板１１のＢ面１１Ｂ上の導体回路層１２上に、絶縁樹脂層２１としてのプリプレグ（心材を樹脂含浸してなるＢステージの樹脂シート）と銅箔３７が積層されてから、加熱プレスされる。その際、コア基板１１のＢ面１１Ｂの導体回路層１２，１２同士の間がプリプレグにて埋められ、プリプレグから染み出た熱硬化性樹脂がキャビティ１６の内面と金属ブロック１７との隙間に充填される。

（１３）図７（Ｃ）に示すように、テープ９０が除去される。

（１４）図７（Ｄ）に示すように、コア基板１１のＦ面１１Ｆ上の導体回路層１２上に絶縁樹脂層２１としてのプリプレグと銅箔３７が積層されてから、加熱プレスされる。その際、コア基板１１のＦ面１１Ｆの導体回路層１２，１２同士の間がプリプレグにて埋められ、プリプレグから染み出た熱硬化性樹脂がキャビティ１６の内面と金属ブロック１７との隙間に充填される。また、コア基板１１のＦ面１１Ｆ及びＢ面１１Ｂのプリプレグから染み出てキャビティ１６の内面と金属ブロック１７との隙間に充填された熱硬化性樹脂によって前述の充填樹脂１６Ｊが形成される。

なお、絶縁樹脂層２１としてプリプレグの代わりに心材を含まない樹脂フィルムを用いてもよい。その場合は、銅箔を積層することなく、樹脂フィルムの表面に、直接、セミアディティブ法で導体回路層を形成することができる。

（１５）図８（Ａ）に示すように、上記したプリプレグによって形成されたコア基板１１の表裏の両側の絶縁樹脂層２１，２１にＣＯ２レーザが照射されて、複数のビアホール２１Ｈが形成される。それら複数のビアホール２１Ｈの一部のビアホール２１Ｈは、導体回路層１２上に配置され、他の一部のビアホール２１Ｈは金属ブロック１７上に配置される。なお、金属ブロック１７上にビアホール２１Ｈを形成する際に、ビアホール２１Ｈの奥側に位置する金属ブロック１７の粗面の凹凸はレーザ光照射または、照射後のデスミア処理で排除されてもよい。

（１６）無電解メッキ処理が行われ、絶縁樹脂層２１，２１上と、ビアホール２１Ｈ，２１Ｈ内とに無電解メッキ膜（図示せず）が形成される。

（１７）図８（Ｂ）に示すように、銅箔３７上の無電解メッキ膜上に、所定パターンのメッキレジスト４０が形成される。

（１８）電解メッキ処理が行われ、図８（Ｃ）に示すように、メッキがビアホール２１Ｈ，２１Ｈ内に充填されてビア導体２１Ｄ，２１Ｄが形成され、さらには、絶縁樹脂層２１，２１上の無電解メッキ膜（図示せず）のうちメッキレジスト４０から露出している部分に電解メッキ膜３９，３９が形成される。

（１９）メッキレジスト４０が剥離されると共に、メッキレジスト４０の下方の無電解メッキ膜（図示せず）及び銅箔３７が除去され、図９（Ａ）に示すように、残された電解メッキ膜３９、無電解メッキ膜及び銅箔３７により、コア基板１１の表裏の各絶縁樹脂層２１上に導体層２２が形成される。そして、コア基板１１の表裏の各導体層２２の一部と導体回路層１２とがビア導体２１Ｄによって接続されると共に、各導体層２２の他の一部と金属ブロック１７とがビア導体２１Ｄによって接続された状態になる。

（２０）図９（Ｂ）に示すように、コア基板１１の表裏の各導体層２２上にソルダーレジスト層２３，２３が積層される。

（２１）図１０に示すように、コア基板１１の表裏のソルダーレジスト層２３，２３の所定箇所にテーパー状のパッド用孔が形成され、コア基板１１の表裏の各導体層２２のうちパッド用孔から露出した部分がパッド２６になる。

（２２）パッド２６上に、ニッケル層、パラジウム層、金層の順に積層されて図３に示した金属膜４１が形成される。以上で回路基板１０が完成する。なお、金属膜４１として錫層を形成しても良い。また、金属膜４１の代わりに、ＯＳＰ（プリフラックス）による表面処理をおこなっても良い。

次に、図１１に基づいて金属ブロック１７の製造方法について説明する。

（１）圧延銅箔５０が用意される。

（２）圧延銅箔５０が貯留槽に貯留されている酸液（例えば、硫酸と過酸化水素を主成分とした酸）に所定時間浸された後、水洗される。これにより、図１１（Ａ）に示すように、圧延銅箔５０の表裏の両面が粗面となる。

（３）電解メッキ処理が行われて、図１１（Ｂ）に示すように、圧延銅箔５０上に銅メッキ層５１が形成され、金属板５２となる。

（４）金属板５２が貯留槽に貯留されている酸液（例えば、硫酸と過酸化水素を主成分とした酸）に所定時間浸された後、水洗される。これにより、図１１（Ｃ）に示すように、金属板５２の表裏の両面（即ち、銅メッキ層５１，５１の最外面）が粗面となる。

（５）金属板５２が金型やルーターによって機械的に分断されて、図１１（Ｄ）に示すように、金属ブロック１７が形成される。

本実施形態の回路基板１０の構造及び製造方法に関する説明は以上である。次に回路基板１０の作用効果を、回路基板１０の使用例と共に説明する。本実施形態の回路基板１０は、例えば、以下のようにして使用される。即ち、図１２に示すように、回路基板１０の有する前述の大、中、小のパッド２６Ｂ，２６Ａ，２６Ｃ上に、それら各パッドの大きさに合った大、中、小の半田バンプ２７Ｂ，２７Ａ，２７Ｃが形成される。そして、例えば、回路基板１０のＦ面１０Ｆの小パッド群と同様に配置されたパッド群を下面に有するＣＰＵ８０が、各製品領域Ｒ２の小半田バンプ２７Ｃ群上に搭載されて半田付けされて、第１パッケージ基板１０Ｐが形成される。このときＣＰＵ８０が有する例えばグランド用の４
つのパッドが、ビア導体２１Ｄを介して回路基板１０の金属ブロック１７に接続される。

次いで、メモリ８１を回路基板８２のＦ面８２Ｆに実装してなる第２パッケージ基板８２Ｐが、ＣＰＵ８０の上方から第１パッケージ基板１０Ｐ上に配されて、その第２パッケージ基板８２Ｐにおける回路基板８２のＢ面８２Ｂに備えるパッドに第１パッケージ基板１０Ｐにおける回路基板１０の中半田バンプ２７Ａが半田付けされてＰｏＰ８３（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ８３）が形成される。なお、ＰｏＰ８３における回路基板１０，８２の間には図示しない樹脂が充填される。

次いで、ＰｏＰ８３がマザーボード８４上に配されて、そのマザーボード８４が有するパッド群にＰｏＰ８３における回路基板１０の大半田バンプ２７Ｂが半田付けされる。このとき、マザーボード８４が有する例えばグランド用のパッドが回路基板１０のうち金属ブロック１７に接続されているパッド２６と半田付けされる。なお、ＣＰＵ８０及びマザーボード８４が放熱専用のパッドを有している場合には、それら放熱専用のパッドと回路基板１０の金属ブロック１７とが、ビア導体２１Ｄで接続されてもよい。

ＣＰＵ８０が発熱すると、その熱は、ＣＰＵ８０が実装されている回路基板１０のＦ面１０Ｆ側のビルドアップ層２０に含まれるビア導体２１Ｄを介して金属ブロック１７に伝わり、回路基板１０のＢ面１０Ｂ側のビルドアップ層２０に含まれるビア導体２１Ｄを介して金属ブロック１７からマザーボード８４へと放熱される。

ここで、仮に、コア基板１１の表裏の導体回路層１２，１２の最外面間の距離と金属ブロック１７の厚さとの差が大きいと、ビアホール２１Ｈ内へメッキが十分に充填されず、金属ブロック１７とビア導体２１Ｄとの接続が弱くなって断線してしまい、金属ブロック１７を介した放熱が妨げられることが考えられる。また、ビア導体２１Ｄが長くなることにより金属ブロック１７とビア導体２１Ｄとの接続面が小さくなるので、熱伝導が十分に行われなかったり、接続の信頼性が低下したりすることも考えられる。

これに対して、本実施形態の回路基板１０では、金属ブロック１７が、圧延銅箔１７Ｍの表裏の両面に銅メッキ層１７Ｎが形成されて構成されているので、金属ブロック１７の厚さを調整しやすくなっている。これにより、コア基板１１の表裏の導体回路層１２，１２の最外面間の距離と、金属ブロック１７の厚さと、の差を小さくすることができ、上記した問題の発生が防がれる。さらに、本実施形態の回路基板１０では、金属ブロック１７の厚さが、コア基板１１の表裏の導体回路層１２，１２の最外面間の距離と略同一となっているので、ビア導体２１Ｄと金属ブロック１７との接続性がより向上する。また、ビア導体２１Ｄと、金属ブロック１７の銅メッキ層１７Ｎとが共に銅メッキからなり、両者の間の接続が強固となる。また、圧延銅箔１７Ｍと銅メッキ層１７Ｎとの接触面が粗面となっているので、圧延銅箔１７Ｍと銅メッキ層１７Ｎとの密着度が高まり、銅メッキ層１７Ｎの剥離が防がれる。

また、本実施形態の金属ブロック１７では、本発明の「伝熱箔」として圧延銅箔１７Ｍが用いられているが電解銅箔が用いられてもよい。この場合、電解銅箔の製造時にその電解銅箔を必要な厚さとすることも考えられるが、銅箔の厚みが増すほど電解法により得ることが難しくなるため、ある程度の厚さの電解銅箔を得た後、金属メッキにより調整することが好ましい。なお、一般的に電解銅箔よりも圧延銅箔の方が安価であるため、本実施形態のように圧延銅箔５０を用いることでコストが削減される。

ところで、回路基板１０は、ＣＰＵ８０の使用、不使用により熱伸縮を繰り返す。そして、金属ブロック１７と、絶縁樹脂層２１及び充填樹脂１６Ｊとの熱伸縮率の相違から、絶縁樹脂層２１と共にビア導体２１Ｄが金属ブロック１７から剥離することが懸念される。しかしながら、本実施形態の回路基板１０では、金属ブロック１７の表裏の両面（第１主面１７Ｆ及び第２主面１７Ｂ）が粗面になっているので、金属ブロック１７と絶縁樹脂層２１，２１及びキャビティ１６内の充填樹脂１６Ｊとの固定をより強めることができる。

［第２実施形態］
本実施形態の回路基板１０Ｖは、図１３に示されている。この回路基板１０Ｖには、金属ブロック１７を収容したキャビティ１６の近傍に、積層セラミックコンデンサ３０を収容した複数のキャビティ３２が備えられている。積層セラミックコンデンサ３０は、例えば、セラミックス製の角柱体の両端部を１対の電極３１，３１で覆った構造になっている。また、各積層セラミックコンデンサ３０は、金属ブロック１７と同様に、積層セラミックコンデンサ３０の各電極３１の第１平面３１Ｆがコア基板１１のＦ面１１Ｆ側の導体回路層１２における最外面と面一になると共に、積層セラミックコンデンサ３０の各電極３１の第２平面３１Ｂがコア基板１１のＢ面１１Ｂ側の導体回路層１２における最外面と面一になっていて、電子部品実装部２６Ｊの下方に配されている。そして、それら各積層セラミックコンデンサ３０の電極３１に、コア基板１１の表裏両面のビルドアップ層２０，２０に含まれるビア導体２１Ｄが接続されている。また、この回路基板１０Ｖを製造する際には、金属ブロック１７と積層セラミックコンデンサ３０とが同じ工程でキャビティ１６，３２に収容される。

［第３実施形態］
本実施形態の回路基板１０Ｗにおいては、図１４に示されるように、金属ブロック１７Ｗの側面が、中央に向かって深くなるように湾曲した溝形側面１７Ａとなっている。これにより、金属ブロック１７の側面が平坦面のものよりも充填樹脂１６Ｊとの接触面積を大きくすることができ、固定強度を従来よりも高くすることができる。

なお、この金属ブロック１７Ｗは、例えば、以下のようにして製造される。

（１）上記第１実施形態に示した方法により、金属板５２が用意される。

（２）図１５（Ａ）に示すように、金属板５２の表裏の面に所定パターンのエッチングレジスト６０が形成される。

（３）図１５（Ｂ）に示すように、エッチング処理により金属板５２のエッチングレジスト６０から露出している部分がハーフエッチングされる。

（４）図１５（Ｃ）に示すように、金属板５２が支持部材６１に貼られる。

（５）図１５（Ｄ）に示すように、金属板５２のエッチングレジスト６０から露出している部分がエッチング処理により切断される。これにより金属ブロック１７Ｗが形成される。また、エッチング処理は、金属ブロック１７Ｗの側面が溝形側面１７Ａとなるまで行われる。つまり、一度のエッチング処理で分断と溝形側面１７Ａの形成との両方が行われる。

（６）図１５（Ｅ）に示すように、支持部材６１が除去された後、エッチングレジスト６０が剥離される。

（７）金属ブロック１７Ｗが乾燥される。

ここで、金属板５２から金属ブロック１７Ｗへの加工をプレス加工等により行うと、金属ブロック１７の外縁部がダレて、第１主面１７Ｆ又は第２主面１７Ｂから突出した部分が導体層２２と接触し、ショートが発生する虞がある。これに対し、本実施形態の回路基板１０では、金属板５２から金属ブロック１７Ｗへの加工をエッチング処理により行っているため、金属ブロック１７Ｗの外縁部が第１主面１７Ｆ又は第２主面１７Ｂより突出することを防ぐことができ、ショートの発生を防ぐことができる。
［他の実施形態］

本発明は、上記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。

（１）上記実施形態では、圧延銅箔５０に銅メッキ層５１が形成された後に、金属ブロック１７へ分断されていたが、圧延銅箔５０を分断した後に銅メッキ層を形成する構成であってもよい。その場合は、金属ブロック１７の表面すべてが銅メッキ層１７Ｎにより覆われている状態になる。

（２）上記実施形態では、金属ブロック１７の表裏の粗面の形成が、金属板５２を分断する前に行われていたが、分断後に行われてもよい。その場合は、金属ブロック１７の表面すべて（即ち、第１主面１７Ｆ、第２主面１７Ｂ及び側面）が粗化されている状態になる。

（３）上記実施形態では、酸により表面の粗化を行っていたが、例えば、粒子の吹き付けや、凹凸面の押し付けにより粗化を行ってもよい。

（４）上記第２実施形態では、キャビティ３２に収容されているのが積層セラミックコンデンサ３０であったが、積層セラミックコンデンサ３０ではなく、他の電子部品、例えば、コンデンサ、抵抗、サーミスタ、コイル等の受動部品のほか、ＩＣ回路等の能動部品など、であってもよい。

（５）上記実施形態の金属ブロック１７は、その平面形状が長方形であったが、他の多角形状であってもよいし、図１６に示すように円形であってもよいし、楕円形又は長円形であってもよい。

（６）上記実施形態では、本発明の「伝熱性ブロック」が銅製の金属ブロック１７であったが、例えば、銅にモリブデンやタングステンを混ぜたものや、アルミニウム等から構成されていてもよいし、金属ではなく、グラファイト等の伝熱性素材から構成されていてもよい。

（７）上記実施形態では、金属ブロック１７の厚さが、コア基板１１の表裏の導体回路層１２，１２の最外面間の距離と略同一であったが、コア基板１１の表裏の導体回路層１２，１２の最外面間の距離より大きくてもよいし、図１７に示すように、小さくてもよい。図１７に示される回路基板１０では、金属ブロック１７の第１主面１７Ｆがコア基板１１のＦ面１１Ｆにおける導体回路層１２の最外面と略面一になる一方、金属ブロック１７の第２主面１７Ｂがコア基板１１のＢ面１１Ｂにおける導体回路層１２の最外面よりも上方に位置している。この場合であっても、金属ブロック１７が圧延銅箔１７Ｍのみで構成されるものよりも、金属ブロック１７の厚さとコア基板１１の表裏の導体回路層１２，１２の最外面間の距離との差を小さくすることができ、接続の信頼性を向上することができる。

（８）上記実施形態の金属ブロック１７では、銅メッキ層１７Ｎが圧延銅箔１７Ｍの表裏の両面に形成されていたが、圧延銅箔１７Ｍの表面又は裏面のみに形成されていてもよい。

１０，１０Ｖ，１０Ｗ 回路基板
１２ 導体回路層
１６，３２ キャビティ
１７，１７Ｗ 金属ブロック（伝熱性ブロック）
１７Ｍ 圧延銅箔（伝熱箔）
１７Ｎ 銅メッキ層（金属メッキ層）
２０ ビルドアップ層
２１ 絶縁樹脂層
２１Ｄ ビア導体
２２ 導体層
３０ 積層セラミックコンデンサ（電子部品）
５０ 圧延銅箔
５１ 銅メッキ層（金属メッキ層）
５２ 金属板

Claims (17)

1. コア基板と、
   前記コア基板を貫通するキャビティと、
   前記キャビティに収容される伝熱性ブロックと、
   前記コア基板の表裏に積層されて、前記キャビティ及び前記伝熱性ブロックの表裏の両面を覆うビルドアップ層と、
   前記ビルドアップ層の最内部の絶縁樹脂層に設けられ、前記伝熱性ブロックと接続するビア導体と、を有する回路基板であって、
   前記伝熱性ブロックは、伝熱性素材により構成される伝熱箔と、前記伝熱箔の表裏の両面のうち少なくとも一方の面に形成され、前記ビア導体が接続される金属メッキ層と、を有する。
2. 請求項１に記載の回路基板であって、
   前記ビア導体と前記金属メッキ層とが銅メッキからなる。
3. 請求項１又は２に記載の回路基板であって、
   前記伝熱性ブロックのうち前記ビルドアップ層で覆われる表裏の両面が粗面になっている。
4. 請求項３に記載の回路基板であって、
   前記伝熱性ブロックのうち表面の外縁部と裏面の外縁部との間を接続する側面が粗面になっている。
5. 請求項１乃至４の何れか１の請求項に記載の回路基板であって、
   前記伝熱箔と前記金属メッキ層との接触面が粗面になっている。
6. 請求項１乃至５の何れか１の請求項に記載の回路基板であって、
   前記伝熱箔は、圧延銅箔からなる。
7. 請求項１乃至６の何れか１の請求項に記載の回路基板であって、
   前記伝熱箔の表裏の両面に前記金属メッキ層が設けられている。
8. 請求項７に記載の回路基板であって、
   前記ビア導体が、前記伝熱性ブロックの表裏の両面に接続されている。
9. 請求項７又は８に記載の回路基板であって、
   前記伝熱箔のうち表面の外縁部と裏面の外縁部との間を接続する側面に前記金属メッキ層が設けられている。
10. 請求項１乃至９の何れか１の請求項に記載の回路基板であって、
    前記コア基板の表裏の両面上に積層される導体回路層を有し、
    前記コア基板の表裏の前記導体回路層の最外面間の距離と前記伝熱性ブロックの厚さとの差は、前記コア基板の表裏の前記導体回路層の最外面間の距離と前記伝熱箔の厚さとの差よりも小さい。
11. 請求項１０に記載の回路基板であって、
    前記伝熱性ブロックの厚さは、前記コア基板の表裏の前記導体回路層の最外面間の距離と略同一である。
12. 請求項１０に記載の回路基板であって、
    前記伝熱性ブロックの厚さは、前記コア基板の表裏の前記導体回路層の最外面間の距離よりも小さい。
13. 請求項１乃至１２の何れか１の請求項に記載の回路基板であって、
    前記コア基板を貫通する複数の前記キャビティと、
    何れかの前記キャビティに収容される前記伝熱性ブロックと、
    何れかの他の前記キャビティに収容される電子部品と、を有する。
14. コア基板にキャビティを形成することと、
    伝熱性ブロックを準備することと、
    前記キャビティに、前記伝熱性ブロックを収容することと、
    前記コア基板の表裏にビルドアップ層を積層して、前記キャビティ及び前記伝熱性ブロックを覆うことと、
    前記ビルドアップ層の最内部の絶縁樹脂層に、前記伝熱性ブロックと接続するビア導体を設けることと、を行う回路基板の製造方法であって、
    前記伝熱性ブロックを、伝熱性素材により構成される伝熱箔と、前記伝熱箔の表裏の両面のうち少なくとも一方の面に形成され、前記ビア導体が接続される金属メッキ層と、から構成する。
15. 請求項１４に記載の回路基板の製造方法であって、
    前記伝熱性ブロックの準備は、
    圧延銅箔を準備することと、
    前記圧延銅箔の表裏の両面に金属メッキ層を形成することと、
    前記金属メッキ層を表裏の両面に有する前記圧延銅箔を切断することと、を含む。
16. 請求項１５に記載の回路基板の製造方法であって、
    前記圧延銅箔に前記金属メッキ層を形成する前に、前記圧延銅箔の表裏の両面を粗化することを含む。
17. 請求項１５又は１６に記載の回路基板の製造方法であって、
    前記金属メッキ層を表裏の両面に有する前記圧延銅箔を切断する前に、前記圧延銅箔の表裏の両面の前記金属メッキ層を粗化することを含む。

Images