JP2016096297A - 金属塊内蔵配線板及びその製造方法 - Google Patents
金属塊内蔵配線板及びその製造方法 Download PDFInfo
- Publication number
- JP2016096297A JP2016096297A JP2014232628A JP2014232628A JP2016096297A JP 2016096297 A JP2016096297 A JP 2016096297A JP 2014232628 A JP2014232628 A JP 2014232628A JP 2014232628 A JP2014232628 A JP 2014232628A JP 2016096297 A JP2016096297 A JP 2016096297A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- built
- wiring board
- metal lump
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
- H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10515—Stacked components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】金属塊の基板に対する固定強度を従来より高くすることが可能な金属塊内蔵配線板及びその製造方法の提供を目的とする。【解決手段】本実施形態の金属塊内蔵配線板10では、コア基板11のキャビティ16に内蔵されている金属塊17の側面が、中央に向かって深くなるように湾曲した溝形側面17Aとなっている。これにより、金属塊17の側面が平坦面のものよりも充填樹脂16Jとの接触面積を大きくすることができ、固定強度を従来よりも高くすることができる。【選択図】図3
Description
本発明は、基板に形成されるキャビティに金属塊を収容している金属塊内蔵配線板及びその製造方法に関する。
従来、この種の金属塊内蔵配線板として、キャビティの内側面と金属塊の側面との隙間に充填される充填樹脂によって金属塊が基板に固定されているものが知られている(例えば、特許文献1参照)。
しかしながら、上記した従来の金属塊内蔵配線板では、金属塊の基板に対する固定強度が低いと考えられる。
本発明は、上記事情に鑑みてなされたもので、金属塊の基板に対する固定強度を従来より高くすることが可能な金属塊内蔵配線板及びその製造方法の提供を目的とする。
上記目的を達成するためなされた請求項1に係る発明は、基板と、基板を貫通するキャビティと、キャビティに収容され、表面である第1主面と、裏面である第2主面と、第1主面の外縁部と第2主面の外縁部との間を接続する側面とを有する金属塊と、キャビティの内側面と金属塊の側面との隙間に充填される充填樹脂と、基板の表裏に積層されて、キャビティ及び金属塊の表裏の両面を覆う絶縁樹脂層を含むビルドアップ層と、を有する金属塊内蔵配線板であって、金属塊の側面が溝状に窪んでいる。
[第1実施形態]
以下、本発明の第1実施形態を図1〜図11に基づいて説明する。本実施形態の金属塊内蔵配線板10は、図1の平面図に示されているように、例えば、外縁部に沿った枠状の捨て領域R1を有し、その捨て領域R1の内側が正方形の複数の製品領域R2に区画されている。図2には、1つの製品領域R2が拡大して示され、その製品領域R2を対角線に沿って切断した金属塊内蔵配線板10の断面構造が図3に拡大して示されている。
以下、本発明の第1実施形態を図1〜図11に基づいて説明する。本実施形態の金属塊内蔵配線板10は、図1の平面図に示されているように、例えば、外縁部に沿った枠状の捨て領域R1を有し、その捨て領域R1の内側が正方形の複数の製品領域R2に区画されている。図2には、1つの製品領域R2が拡大して示され、その製品領域R2を対角線に沿って切断した金属塊内蔵配線板10の断面構造が図3に拡大して示されている。
図3に示すように、金属塊内蔵配線板10は、コア基板11の表裏の両面にビルドアップ層20,20を有する構造になっている。コア基板11は、絶縁性部材で構成されている。コア基板11の表側の面であるF面11Fと、コア基板11の裏側の面であるS面11Sとには、導体回路層12がそれぞれ形成されている。また、コア基板11には、キャビティ16と複数の導電用貫通孔14が形成されている。
導電用貫通孔14は、コア基板11のF面11F及びS面11Sの両面からそれぞれ穿孔しかつ奥側に向かって徐々に縮径したテーパー孔14A,14Aの小径側端部を互いに連通させた中間括れ形状をなしている。これに対し、キャビティ16は、直方体状の空間を有する形状になっている。
各導電用貫通孔14内にはめっきが充填されて複数のスルーホール導電導体15がそれぞれ形成され、それらスルーホール導電導体15によってF面11Fの導体回路層12とS面11Sの導体回路層12との間が接続されている。
キャビティ16には、金属塊17が収容されている。金属塊17は、例えば銅製の直方体であって、金属塊17の平面形状はキャビティ16の平面形状より一回り小さくなっている。また、金属塊17の厚さ、即ち、金属塊17の表裏の一方の面である第1主面17Fと、金属塊17の表裏の他方の面である第2主面17Sとの間の距離は、コア基板11の板厚より僅かに大きくなっている。そして、金属塊17は、コア基板11のF面11F及びS面11Sからそれぞれ僅かに突出し、金属塊17の第1主面17Fがコア基板11のF面11Fにおける導体回路層12の最外面と略面一になる一方、金属塊17の第2主面17Sがコア基板11のS面11Sにおける導体回路層12の最外面と略面一になっている。また、金属塊17とキャビティ16の内面との間の隙間には、本発明に係る充填樹脂16Jが充填されている。ここで、金属塊17、充填樹脂16J、コア基板11の熱膨張係数は、それぞれ、例えば、17ppm/℃、23ppm/℃、10ppm/℃(コア基板11の表裏の面と平行な方向の熱膨張係数)となっていて、金属塊17の熱膨張係数と充填樹脂16Jの熱膨張係数との差は、金属塊17の熱膨張係数とコア基板11の表裏の面と平行な方向の熱膨張係数との差よりも小さくなっている。
金属塊17の第1主面17Fと第2主面17Sとは略同じ面積をなし、互いに平行になっている。また、金属塊17における第1主面17Fの外縁部と第2主面17Sの外縁部との間の4側面は、第1主面17F及び第2主面17Sの間の中央に向かって深くなるように湾曲した溝形側面17A(本発明の「側面」に相当する)となっている。この溝形側面17Aと第1主面17F又は第2主面17Sとの各角部は、30度以上、90度未満の鋭角になっている。また、溝形側面17Aの最大深さは、金属塊17の厚さ(第1主面17Fと第2主面17Sとの間の距離)の10〜20%になっていて、例えば、10〜20μmになっている。
また、金属塊17の第1主面17F、第2主面17S及び溝形側面17A(即ち、金属塊17の全ての外面)は、粗面になっている。具体的には、金属塊17を、酸液(例えば、硫酸と過酸化水素を主成分とした酸)に所定時間、漬けて表面を浸食させることで、金属塊17の表面の算術平均粗さRaは、0.1[μm]〜3.0[μm]になっている(JIS B 0601−1994の定義による)。
コア基板11のF面11F側のビルドアップ層20も、S面11S側のビルドアップ層20も共に、コア基板11側から順番に、第1絶縁樹脂層21、第1導体層22、第2絶縁樹脂層23、第2導体層24とを積層してなり、第2導体層24上には、ソルダーレジスト層25が積層されている。また、第1絶縁樹脂層21及び第2絶縁樹脂層23には、それぞれ複数のビアホール21H,23Hが形成され、それらビアホール21H,23Hは、共にコア基板11側に向かって徐々に縮径したテーパー状になっている。さらに、これらビアホール21H,23H内にめっきが充填されて複数のビア導体21D,23Dが形成されている。そして、第1絶縁樹脂層21のビア導体21Dによって、導体回路層12と第1導体層22との間及び、金属塊17と第1導体層22との間が接続され、第2絶縁樹脂層23のビア導体23Dによって、第1導体層22と第2導体層24の間が接続されている。また、ソルダーレジスト層25には、複数のパッド用孔が形成され、第2導体層24の一部がパッド用孔内に位置してパッド26になっている。
コア基板11のF面11F上のビルドアップ層20の最外面である金属塊内蔵配線板10のF面10Fにおいては、複数のパッド26が、製品領域R2の外縁部に沿って2列に並べられた大パッド26A群と、それら大パッド26A群に囲まれた内側の領域に縦横複数列に並べられた小パッド26C群とから構成されている。さらに、例えば、図2に示すように、小パッド26C群の中央で製品領域R2の対角線上に並んだ4つの小パッド26Cと、それら4つの小パッド26Cの列の隣で前記対角線と平行に並んだ3つの小パッド26Cとの計7つの小パッド26Cの真下となる位置に金属ブロック17が配置されている。そして、それら7つの小パッド26Cのうち、図3に示すように、例えば2つの小パッド26Cが4つのビア導体21D,23Dを介して金属ブロック17に接続されている。これに対し、コア基板11のS面11S上のビルドアップ層20の最外面である金属塊内蔵配線板10のS面10Sでは、小パッド26Cより大きな3つの中パッド26Bが、6つのビア導体21D,23Dを介して金属塊17に接続されている。即ち、本実施形態の金属塊内蔵配線板10では、金属塊17に接続されているビア導体21Dの数が、コア基板11のF面11F側のビルドアップ層20より、S面11S側のビルドアップ層20の方が多くなっている。
本実施形態の金属塊内蔵配線板10は、以下のようにして製造される。
(1)図4(A)に示すように、コア基板11としてエポキシ樹脂又はBT(ビスマレイミドトリアジン)樹脂とガラスクロスなどの補強材からなる絶縁性基材11Kの表裏の両面に、銅箔11Cがラミネートされているものが用意される。
(1)図4(A)に示すように、コア基板11としてエポキシ樹脂又はBT(ビスマレイミドトリアジン)樹脂とガラスクロスなどの補強材からなる絶縁性基材11Kの表裏の両面に、銅箔11Cがラミネートされているものが用意される。
(2)図4(B)に示すように、コア基板11にF面11F側から例えばCO2レーザが照射されて導電用貫通孔14(図3参照)を形成するためのテーパー孔14Aが穿孔される。
(3)図4(C)に示すように、コア基板11のS面11Sのうち前述したF面11F側のテーパー孔14Aの真裏となる位置にCO2レーザが照射されてテーパー孔14Aが穿孔され、それらテーパー孔14A,14Aから導電用貫通孔14が形成される。
(4)無電解めっき処理が行われ、銅箔11C上と導電用貫通孔14の内面に無電解めっき膜(図示せず)が形成される。
(5)図4(D)に示すように、銅箔11C上の無電解めっき膜上に、所定パターンのめっきレジスト33が形成される。
(6)電解めっき処理が行われ、図5(A)に示すように、電解めっきが導電用貫通孔14内に充填されてスルーホール導電導体15が形成されると共に、銅箔11C上の無電解めっき膜(図示せず)のうちめっきレジスト33から露出している部分に電解めっき膜34が形成される。
(7)めっきレジスト33が剥離されると共に、めっきレジスト33の下方の無電解めっき膜(図示せず)及び銅箔11Cが除去され、図5(B)に示すように、残された電解めっき膜34、無電解めっき膜及び銅箔11Cにより、コア基板11のF面11F上に導体回路層12が形成されると共に、コア基板11のS面11S上に導体回路層12が形成される。そして、F面11Fの導体回路層12とS面11Sの導体回路層12とがスルーホール導電導体15によって接続された状態になる。
(8)図5(C)に示すように、コア基板11に、ルーター又はCO2レーザによってキャビティ16が形成される。
(9)図5(D)に示すように、キャビティ16が塞がれるように、PETフィルムからなるテープ90がコア基板11のF面11F上に張り付けられる。
(10)後述する方法により製造された金属塊17が用意される。
(11)図6(A)に示すように、金属塊17がマウンター(図示せず)によってキャビティ16に収められる。
(12)図6(B)に示すように、コア基板11のS面11S上の導体回路層12上に、第1絶縁樹脂層21としてのプリプレグ(心材を樹脂含浸してなるBステージの樹脂シート)と銅箔37が積層されてから、加熱プレスされる。その際、コア基板11のS面11Sの導体回路層12,12同士の間がプリプレグにて埋められ、プリプレグから染み出た熱硬化性樹脂がキャビティ16の内面と金属塊17との隙間に充填される。
(13)図6(C)に示すように、テープ90を除去する。
(14)図6(D)に示すように、コア基板11のF面11F上の導体回路層12上に第1絶縁樹脂層21としてのプリプレグと銅箔37が積層されてから、加熱プレスされる。その際、コア基板11のF面11Fの導体回路層12,12同士の間がプリプレグにて埋められ、プリプレグから染み出た熱硬化性樹脂がキャビティ16の内面と金属塊17との隙間に充填される。また、コア基板11のF面11F及びS面11Sのプリプレグから染み出てキャビティ16の内面と金属塊17との隙間に充填された熱硬化性樹脂によって前述の充填樹脂16Jが形成される。
なお、第1絶縁樹脂層21としてプリプレグの代わりに心材を含まない樹脂フィルムを用いてもよい。その場合は、銅箔を積層することなく、樹脂フィルムの表面に、直接、セミアディティブ法で導体回路層を形成することができる。
(15)図7(A)に示すように、上記したプリプレグによって形成されたコア基板11の表裏の両側の第1絶縁樹脂層21,21にCO2レーザが照射されて、複数のビアホール21Hが形成される。それら複数のビアホール21Hの一部のビアホール21Hは、導体回路層12上に配置され、他の一部のビアホール21Hは金属塊17上に配置される。なお、金属塊17上にビアホール21Hを形成する際に、ビアホール21Hの奥側に位置する金属塊17の粗面の凹凸はレーザ光照射または、照射後のデスミア処理で排除されてもよい。
(16)無電解めっき処理が行われ、第1絶縁樹脂層21,21上と、ビアホール21H,21H内とに無電解めっき膜(図示せず)が形成される。
(17)図7(B)に示すように、銅箔37上の無電解めっき膜上に、所定パターンのめっきレジスト40が形成される。
(18)電解めっき処理が行われ、図7(C)に示すように、めっきがビアホール21H,21H内に充填されてビア導体21D,21Dが形成され、さらには、第1絶縁樹脂層21,21上の無電解めっき膜(図示せず)のうちめっきレジスト40から露出している部分に電解めっき膜39,39が形成される。
(19)めっきレジスト40が剥離されると共に、めっきレジスト40の下方の無電解めっき膜(図示せず)及び銅箔37が除去され、図8(A)に示すように、残された電解めっき膜39、無電解めっき膜及び銅箔37により、コア基板11の表裏の各第1絶縁樹脂層21上に第1導体層22が形成される。そして、コア基板11の表裏の各第1導体層22の一部と導体回路層12とがビア導体21Dによって接続されると共に、各第1導体層22の他の一部と金属塊17とがビア導体21Dによって接続された状態になる。
(20)上記した(12)〜(19)と同様の処理により、図8(B)に示すように、コア基板11の表裏の各第1導体層22上に第2絶縁樹脂層23と第2導体層24とが形成されて、各第2導体層24の一部と第1導体層22とがビア導体23Dによって接続された状態になる。
(21)図8(C)に示すように、コア基板11の表裏の各第2導体層24上にソルダーレジスト層25,25が積層される。
(22)図9に示すように、コア基板11の表裏のソルダーレジスト層25,25の所定箇所にテーパー状のパッド用孔が形成され、コア基板11の表裏の各第2導体層24のうちパッド用孔から露出した部分がパッド26になる。
(23)パッド26上に、ニッケル層、パラジウム層、金層の順に積層されて図3に示した金属膜41が形成される。以上で金属塊内蔵配線板10が完成する。
次に、図10に基づいて金属塊17の製造方法について説明する。
(1)銅板50が用意される。
(1)銅板50が用意される。
(2)図10(A)に示すように、銅板50の表裏の面に所定パターンのエッチングレジスト51が形成される。
(3)図10(B)に示すように、エッチング処理により銅板50のエッチングレジスト51から露出している部分がハーフエッチングされる。
(4)図10(C)に示すように、銅板50が支持部材52に貼られる。
(5)図10(D)に示すように、銅板50のエッチングレジスト51から露出している部分がエッチング処理により切断される。これにより金属塊17が形成される。また、エッチング処理は、金属塊17の側面が溝形側面17Aとなるまで行われる。つまり、一度のエッチング処理で切断と溝形側面17Aの形成との両方が行われる。なお、本発明における「エッチング面」とは、エッチングにより形成される面のことを指している。
(6)図10(E)に示すように、支持部材52が除去された後、エッチングレジスト51が剥離される。
(7)金属塊17が乾燥される。
(8)金属塊17が、耐酸性のメッシュ構造の容器に収容された状態で、貯留槽に貯留されている酸液(例えば、硫酸と過酸化水素を主成分とした酸)に所定時間浸された後、水洗される。これにより、金属塊17の表面全体が粗面になる。
本実施形態の金属塊内蔵配線板10の構造及び製造方法に関する説明は以上である。次に金属塊内蔵配線板10の作用効果を、金属塊内蔵配線板10の使用例と共に説明する。本実施形態の金属塊内蔵配線板10は、例えば、以下のようにして使用される。即ち、図11に示すように、金属塊内蔵配線板10の有する前述の大、中、小のパッド26A,26B,26C上に、それら各パッドの大きさに合った大、中、小の半田バンプ27A,27B,27Cが形成される。そして、例えば、金属塊内蔵配線板10のF面10Fの小パッド群と同様に配置されたパッド群を下面に有するCPU80が、各製品領域R2の小半田バンプ27C群上に搭載されて半田付けされて、第1パッケージ基板10Pが形成される。このときCPU80が有する例えばグランド用の2つのパッドが、ビア導体21D,23Dを介して金属塊内蔵配線板10の金属塊17に接続される。
次いで、メモリ81を金属塊内蔵配線板82のF面82Fに実装してなる第2パッケージ基板82Pが、CPU80の上方から第1パッケージ基板10P上に配されて、その第2パッケージ基板82Pにおける金属塊内蔵配線板82のS面82Sに備えるパッドに第1パッケージ基板10Pにおける金属塊内蔵配線板10の大半田バンプ27Aが半田付けされてPoP83(Package on Package83)が形成される。なお、PoP83における金属塊内蔵配線板10,82の間には図示しない樹脂が充填される。
次いで、PoP83がマザーボード84上に配されて、そのマザーボード84が有するパッド群にPoP83における金属塊内蔵配線板10の中半田バンプ27Bが半田付けされる。このとき、マザーボード84が有する例えばグランド用のパッドが金属塊内蔵配線板10のうち金属塊17に接続されているパッド26と半田付けされる。なお、CPU80及びマザーボード84が放熱専用のパッドを有している場合には、それら放熱専用のパッドと金属塊内蔵配線板10の金属塊17とが、ビア導体21D,23Dで接続されてもよい。
CPU80が発熱すると、その熱は、CPU80が実装されている金属塊内蔵配線板10のF面10F側のビルドアップ層20に含まれるビア導体21D,23Dを介して金属塊17に伝わり、金属塊内蔵配線板10のS面10S側のビルドアップ層20に含まれるビア導体21D,23Dを介して金属塊17からマザーボード84へと放熱される。ここで、本実施形態の金属塊内蔵配線板10では、金属塊17に接続されているビア導体21Dの数が、CPU80が実装されるF面10F側のビルドアップ層20より、放熱先のマザーボード84が接続されるS面11S側のビルドアップ層20の方が多くなっているので、金属塊17における蓄熱が抑えられ、効率良く放熱を行うことができる。
ところで、金属塊内蔵配線板10は、CPU80の使用、不使用により熱伸縮を繰り返す。すると、金属塊17と充填樹脂16Jとの熱伸縮率の相違から、金属塊17と充填樹脂16Jとの間に隙間が生じ、排熱効率が低下することが懸念される。しかしながら、本実施形態の金属塊内蔵配線板10では、金属塊17の側面が、中央に向かって深くなるように湾曲した溝形側面17Aとなっているため、金属塊17の側面が平坦面のものよりも充填樹脂16Jとの接触面積を大きくすることができ、固定強度を従来よりも高くすることができる。さらに、金属塊17と充填樹脂16Jとの接触面積が大きくなることから、金属塊17から金属塊内蔵配線板10への排熱効率を向上させることもできる。しかも、金属塊17の表面全体が粗面となっているため、金属塊17と第1絶縁樹脂層21,21及びキャビティ16内の充填樹脂16Jとの固定をより強めることができる。
また、本実施形態では、金属塊17の熱膨張係数と充填樹脂16Jの熱膨張係数との差が、金属塊17の熱膨張係数とコア基板11の表裏の面と平行な方向の熱膨張係数との差よりも小さくなっているので、金属塊17と充填樹脂16Jとの間に隙間が生じにくくなっている。
また、銅板50から金属塊17への加工をプレス加工等により行うと、金属塊17の外縁部がダレて、F面11F又はS面11Sから突出した部分が第1導体層22と接触し、ショートが発生する虞がある。これに対し、本実施形態の金属塊内蔵配線板10では、銅板50から金属塊17への加工をエッチング処理により行っているため、金属塊17の外縁部がF面11F及びS面11Sより突出することを防ぐことができ、ショートの発生を防ぐことができる。
[第2実施形態]
本実施形態の金属塊内蔵配線板10Vは、図12に示されている。上記第1実施形態の金属塊内蔵配線板10では、キャビティ16の内側面が平坦面となっていたが(図3参照)、本実施形態の金属塊内蔵配線板10Vでは、キャビティ16の内側面が、溝形側面17Aに向かって膨出する膨出側面16Aとなっている。これにより、充填樹脂16Jの幅を均一に近づけることができ、充填樹脂16Jの熱伸縮により充填樹脂16Jと金属塊17との間等に隙間が生じることが規制されると考えられる。
本実施形態の金属塊内蔵配線板10Vは、図12に示されている。上記第1実施形態の金属塊内蔵配線板10では、キャビティ16の内側面が平坦面となっていたが(図3参照)、本実施形態の金属塊内蔵配線板10Vでは、キャビティ16の内側面が、溝形側面17Aに向かって膨出する膨出側面16Aとなっている。これにより、充填樹脂16Jの幅を均一に近づけることができ、充填樹脂16Jの熱伸縮により充填樹脂16Jと金属塊17との間等に隙間が生じることが規制されると考えられる。
[第3実施形態]
本実施形態の金属塊内蔵配線板10Wは、図13に示されている。この金属塊内蔵配線板10Wには、金属塊17を収容したキャビティ16の近傍に、例えば積層セラミックコンデンサ30を収容した複数のキャビティ32が備えられている。積層セラミックコンデンサ30は、例えば、セラミックス製の角柱体の両端部を1対の電極31,31で覆った構造になっている。また、各積層セラミックコンデンサ30は、金属塊17と同様に、コア基板11WのF面11F及びS面11Sから僅かに突出し、積層セラミックコンデンサ30の各電極31の第1平面31Fがコア基板11WのF面11F側の導体回路層12における最外面と面一になると共に、積層セラミックコンデンサ30の各電極31の第2平面31Sがコア基板11WのS面11S側の導体回路層12における最外面と面一になっている。そして、それら各積層セラミックコンデンサ30の電極31に、コア基板11Wの表裏両面のビルドアップ層20,20に含まれるビア導体21D,23Dが接続されている。また、この金属塊内蔵配線板10Wを製造する際には、金属塊17と積層セラミックコンデンサ30とが同じ工程でキャビティ16,32に収容される。
[他の実施形態]
本実施形態の金属塊内蔵配線板10Wは、図13に示されている。この金属塊内蔵配線板10Wには、金属塊17を収容したキャビティ16の近傍に、例えば積層セラミックコンデンサ30を収容した複数のキャビティ32が備えられている。積層セラミックコンデンサ30は、例えば、セラミックス製の角柱体の両端部を1対の電極31,31で覆った構造になっている。また、各積層セラミックコンデンサ30は、金属塊17と同様に、コア基板11WのF面11F及びS面11Sから僅かに突出し、積層セラミックコンデンサ30の各電極31の第1平面31Fがコア基板11WのF面11F側の導体回路層12における最外面と面一になると共に、積層セラミックコンデンサ30の各電極31の第2平面31Sがコア基板11WのS面11S側の導体回路層12における最外面と面一になっている。そして、それら各積層セラミックコンデンサ30の電極31に、コア基板11Wの表裏両面のビルドアップ層20,20に含まれるビア導体21D,23Dが接続されている。また、この金属塊内蔵配線板10Wを製造する際には、金属塊17と積層セラミックコンデンサ30とが同じ工程でキャビティ16,32に収容される。
[他の実施形態]
本発明は、前記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
(1)前記第1〜第3実施形態のビア導体21Dは、ビア導体23Dによって金属塊内蔵配線板10,10V,10Wの最外面に露出したパッド26まで接続された状態になっていたが、例えば、ビア導体23Dが接続されていない、パッド26が設けられていない、など、ビア導体21Dに接続された導体が金属塊内蔵配線板10,10V,10Wの最外面に露出した部分に接続されていない状態であってもよい。
(2)前記第1〜第3実施形態の金属塊17の溝形側面17Aでは、側面に形成された溝が一本のみであったが、図14に示すように、2本以上であってもよい。
(3)前記第1〜第3実施形態の金属塊17は、銅板50を切断した後に表面を粗化していたが、切断前(具体的には、エッチングレジスト51が形成される前)に粗化してもよい。その場合は、金属塊17の側面すべて、あるいは側面の一部の面は、粗化されていない状態になる。
(4)前記第1〜第3実施形態の金属塊17は、酸により表面の粗化を行っていたが、例えば、粒子の吹き付けや、凹凸面の押し付けにより粗化を行ってもよい。
(5)前記第1〜第3実施形態の金属塊17は、その平面形状が長方形であったが、他の多角形状であってもよいし、図15に示すように円形であってもよいし、楕円形又は長円形であってもよい。
(6)前記第1〜第3実施形態の金属塊17は銅製であったが、これに限られるものではなく、例えば、銅にモリブデンやタングステンを混ぜたものや、アルミニウム等であってもよい。
(7)前記実施形態では、金属塊17に接続されているビア導体21Dの数が、CPU80が実装されるF面10F側よりも、放熱先のマザーボード84が接続されるS面11S側の方が多くなっていたが、同数であってもよいし、S面11S側の方が多くなっていてもよい。S面11S側のビア導体21Dの数を多くする場合、CPU80の直下の領域に金属塊17を配置すると、CPU80で発生した熱を効率よく放熱することができる。
10,10V,10W 金属塊内蔵配線板
11,11V コア基板(基板)
16 キャビティ
16A 膨出側面
16J 充填樹脂
17 金属塊
17A 溝形側面
20 ビルドアップ層
21 第1絶縁樹脂層(絶縁樹脂層)
21D,23D ビア導体
22 第1導体層
23 第2絶縁樹脂層(絶縁樹脂層)
24 第2導体層
50 銅板
51 エッチングレジスト
52 支持部材
11,11V コア基板(基板)
16 キャビティ
16A 膨出側面
16J 充填樹脂
17 金属塊
17A 溝形側面
20 ビルドアップ層
21 第1絶縁樹脂層(絶縁樹脂層)
21D,23D ビア導体
22 第1導体層
23 第2絶縁樹脂層(絶縁樹脂層)
24 第2導体層
50 銅板
51 エッチングレジスト
52 支持部材
Claims (19)
- 基板と、
前記基板を貫通するキャビティと、
前記キャビティに収容され、表面である第1主面と、裏面である第2主面と、前記第1主面の外縁部と前記第2主面の外縁部との間を接続する側面とを有する金属塊と、
前記キャビティの内側面と前記金属塊の前記側面との隙間に充填される充填樹脂と、
前記基板の表裏に積層されて、前記キャビティ及び前記金属塊の表裏の両面を覆う絶縁樹脂層を含むビルドアップ層と、を有する金属塊内蔵配線板であって、
前記金属塊の前記側面が溝状に窪んでいる。 - 請求項1に記載の金属塊内蔵配線板であって、
前記側面は、前記第1主面と前記第2主面との間の中央に向かって深くなるように湾曲している。 - 請求項1又は2に記載の金属塊内蔵配線板であって、
前記側面と前記第1主面との角部及び前記側面と前記第2主面との角部が、30度以上、90度未満の鋭角になっている。 - 請求項1乃至3の何れか1の請求項に記載の金属塊内蔵配線板であって、
前記側面の最大深さが、前記第1主面と前記第2主面との間の間隔の10〜20%になっている。 - 請求項1乃至4の何れか1の請求項に記載の金属塊内蔵配線板であって、
前記側面の最大深さが、10〜20μmになっている。 - 請求項1乃至5の何れか1の請求項に記載の金属塊内蔵配線板であって、
前記金属塊の前記側面が前記金属塊の周方向全体で連続して窪んでいる。 - 請求項6に記載の金属塊内蔵配線板であって、
前記側面がエッチング面となっている。 - 請求項1乃至7の何れか1の請求項に記載の金属塊内蔵配線板であって、
前記キャビティの前記内側面が、前記金属塊の前記側面に向かって膨出している。 - 請求項1乃至8の何れか1の請求項に記載の金属塊内蔵配線板であって、
前記金属塊の熱膨張係数と前記充填樹脂の熱膨張係数との差が、前記金属塊の熱膨張係数と前記基板の表裏の面と平行な方向の熱膨張係数との差よりも小さい。 - 基板を貫通するキャビティを形成することと、
表側の第1主面と、裏側の第2主面と、前記第1主面の外縁部と前記第2主面の外縁部との間を接続する側面とを有する金属塊を前記キャビティに収容することと、
前記キャビティと前記金属塊との隙間に充填樹脂を充填することと、
前記基板の表裏に、前記キャビティ及び前記金属塊の表裏の両面を覆う絶縁樹脂層を含むビルドアップ層を積層することと、を行う金属塊内蔵配線板の製造方法であって、
前記金属塊の前記側面を、溝状に窪ませる。 - 請求項10に記載の金属塊内蔵配線板の製造方法であって、
前記側面を前記第1主面と前記第2主面との間の中央に向かって深くなるように湾曲させる。 - 請求項10又は11に記載の金属塊内蔵配線板の製造方法であって、
前記側面と前記第1主面との角部及び前記側面と前記第2主面との角部を、30度以上、90度未満の鋭角にする。 - 請求項10乃至12の何れか1の請求項に記載の金属塊内蔵配線板の製造方法であって、
前記側面の最大深さを前記第1主面と前記第2主面との間の間隔の10〜20%にする。 - 請求項10乃至13の何れか1の請求項に記載の金属塊内蔵配線板の製造方法であって、
前記側面の最大深さを10〜20μmにする。 - 請求項10乃至14の何れか1の請求項に記載の金属塊内蔵配線板の製造方法であって、
前記金属塊の前記側面を前記金属塊の周方向全体で連続して窪ませる。 - 請求項10乃至15の何れか1の請求項に記載の金属塊内蔵配線板の製造方法であって、
前記キャビティの前記内側面を、前記金属塊の前記側面に向かって膨出させる。 - 請求項10乃至16の何れか1の請求項に記載の金属塊内蔵配線板の製造方法であって、
金属板の表裏の両面に所定パターンのエッチングレジストを形成し、前記エッチングレジストから露出している部分をエッチングにより切断して前記金属塊を製造する。 - 請求項17に記載の金属塊内蔵配線板の製造方法であって、
前記エッチングレジストが形成された前記金属板を途中までエッチングすることと、
ハーフエッチングされた前記金属板を支持部材に貼ることと、
前記支持部材に貼られた状態の前記金属板をエッチングにより切断することとを行う。 - 請求項10乃至18の何れか1の請求項に記載の金属塊内蔵配線板の製造方法であって、
前記金属塊の熱膨張係数と前記充填樹脂の熱膨張係数との差を、前記金属塊の熱膨張係数と前記基板の表裏の面と平行な方向の熱膨張係数との差よりも小さくする。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014232628A JP2016096297A (ja) | 2014-11-17 | 2014-11-17 | 金属塊内蔵配線板及びその製造方法 |
US14/943,340 US20160143134A1 (en) | 2014-11-17 | 2015-11-17 | Wiring board with built-in metal block and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014232628A JP2016096297A (ja) | 2014-11-17 | 2014-11-17 | 金属塊内蔵配線板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016096297A true JP2016096297A (ja) | 2016-05-26 |
Family
ID=55963027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014232628A Pending JP2016096297A (ja) | 2014-11-17 | 2014-11-17 | 金属塊内蔵配線板及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20160143134A1 (ja) |
JP (1) | JP2016096297A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11330701B2 (en) | 2019-09-25 | 2022-05-10 | Kioxia Corporation | Module board and printed board |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10249561B2 (en) * | 2016-04-28 | 2019-04-02 | Ibiden Co., Ltd. | Printed wiring board having embedded pads and method for manufacturing the same |
CN109413836B (zh) * | 2017-08-15 | 2021-04-20 | 鹏鼎控股(深圳)股份有限公司 | 电路板及其制备方法 |
JP2019079902A (ja) * | 2017-10-24 | 2019-05-23 | イビデン株式会社 | プリント配線板 |
CN110876225A (zh) * | 2018-08-30 | 2020-03-10 | 苏州旭创科技有限公司 | 电路板、电路板的制备方法及具有该电路板的光模块 |
US11545435B2 (en) * | 2019-06-10 | 2023-01-03 | Qualcomm Incorporated | Double sided embedded trace substrate |
CN211045436U (zh) * | 2019-07-07 | 2020-07-17 | 深南电路股份有限公司 | 线路板 |
DE102019125449B4 (de) | 2019-09-20 | 2022-06-02 | KSG GmbH | Verfahren zum Herstellen einer Anordnung für eine Leiterplatte und Leiterplatte |
TWI754457B (zh) * | 2020-11-17 | 2022-02-01 | 欣興電子股份有限公司 | 具有散熱塊的線路基板及其封裝結構 |
CN114521041A (zh) * | 2020-11-18 | 2022-05-20 | 深南电路股份有限公司 | 一种线路板及其制造方法 |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4250534A (en) * | 1980-02-22 | 1981-02-10 | Western Electric Company, Inc. | Packaged electrical capacitor |
US5155206A (en) * | 1987-09-03 | 1992-10-13 | The Boeing Company | Crosslinkable polyamideimide oligomers and a method of preparation |
US5231751A (en) * | 1991-10-29 | 1993-08-03 | International Business Machines Corporation | Process for thin film interconnect |
US6229320B1 (en) * | 1994-11-18 | 2001-05-08 | Fujitsu Limited | IC socket, a test method using the same and an IC socket mounting mechanism |
JP3297269B2 (ja) * | 1995-11-20 | 2002-07-02 | 株式会社村田製作所 | 正特性サーミスタの実装構造 |
US5990261A (en) * | 1996-08-29 | 1999-11-23 | Mitsui Chemicals, Inc. | Organic optical component |
JP3130860B2 (ja) * | 1997-03-04 | 2001-01-31 | ティーディーケイ株式会社 | 磁気ヘッド装置及び該磁気ヘッド装置を備えた磁気ディスク装置 |
USH1839H (en) * | 1997-04-17 | 2000-02-01 | Xerox Corporation | Supercritical fluid processes |
US6441473B1 (en) * | 1997-09-12 | 2002-08-27 | Agere Systems Guardian Corp. | Flip chip semiconductor device |
JPH11307689A (ja) * | 1998-02-17 | 1999-11-05 | Seiko Epson Corp | 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器 |
JP3129288B2 (ja) * | 1998-05-28 | 2001-01-29 | 日本電気株式会社 | マイクロ波集積回路マルチチップモジュール、マイクロ波集積回路マルチチップモジュールの実装構造 |
JP3916823B2 (ja) * | 1999-04-07 | 2007-05-23 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法、並びにフラットパネル型イメージセンサ |
JP2001237512A (ja) * | 1999-12-14 | 2001-08-31 | Nitto Denko Corp | 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法 |
US6744135B2 (en) * | 2001-05-22 | 2004-06-01 | Hitachi, Ltd. | Electronic apparatus |
JP3646697B2 (ja) * | 2001-12-14 | 2005-05-11 | ノーリツ鋼機株式会社 | 写真フィルム現像処理装置 |
US20030168249A1 (en) * | 2002-02-14 | 2003-09-11 | Ngk Spark Plug Co., Ltd. | Wiring board and method for producing the same |
US7023084B2 (en) * | 2003-03-18 | 2006-04-04 | Sumitomo Metal (Smi) Electronics Devices Inc. | Plastic packaging with high heat dissipation and method for the same |
JP4242199B2 (ja) * | 2003-04-25 | 2009-03-18 | 株式会社ヨコオ | Icソケット |
JP2004325306A (ja) * | 2003-04-25 | 2004-11-18 | Yokowo Co Ltd | 検査用同軸プローブおよびそれを用いた検査ユニット |
US8063135B2 (en) * | 2003-07-31 | 2011-11-22 | Solvay (Societe Anonyme) | Water-based polymer composition and articles made therefrom |
JP4535828B2 (ja) * | 2004-09-30 | 2010-09-01 | 株式会社ヨコオ | 検査ユニットの製法 |
US8039168B2 (en) * | 2004-10-05 | 2011-10-18 | Dai Nippon Printing Co., Ltd. | Separator for flat-type polymer electrolyte fuel cells |
US7267044B1 (en) * | 2005-03-01 | 2007-09-11 | John Hamilton Klinger | Compact actuator with large thrust |
JP2008028376A (ja) * | 2006-06-20 | 2008-02-07 | Sanyo Electric Co Ltd | 回路基板、半導体モジュールおよび回路基板の製造方法 |
JP5067068B2 (ja) * | 2007-08-17 | 2012-11-07 | 東京エレクトロン株式会社 | 半導体装置の製造方法及び記憶媒体 |
TWI385738B (zh) * | 2007-11-09 | 2013-02-11 | Ableprint Technology Co Ltd | Method for Eliminating Bubble of Adhesive Adhesive Layer in Semiconductor Packaging |
US7843039B2 (en) * | 2008-02-14 | 2010-11-30 | International Business Machines Corporation | Stress-modified device structures, methods of fabricating such stress-modified device structures, and design structures for an integrated circuit |
US8159008B2 (en) * | 2009-09-18 | 2012-04-17 | International Business Machines Corporation | Method of fabricating a trench-generated transistor structure |
JP5375978B2 (ja) * | 2010-01-29 | 2013-12-25 | 日産自動車株式会社 | 双極型リチウムイオン二次電池用集電体 |
KR101128654B1 (ko) * | 2010-08-19 | 2012-03-26 | 삼성전기주식회사 | 전극의 리튬 이온 프리 도핑 방법 및 이를 이용한 전기 화학 커패시터의 제조 방법 |
US8772646B2 (en) * | 2011-03-29 | 2014-07-08 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing printed wiring board |
US9420708B2 (en) * | 2011-03-29 | 2016-08-16 | Ibiden Co., Ltd. | Method for manufacturing multilayer printed wiring board |
JP2013181206A (ja) * | 2012-03-01 | 2013-09-12 | Hitachi Cable Ltd | リチウムイオン二次電池用負極集電銅箔、リチウムイオン二次電池用負極集電銅箔の製造方法、リチウムイオン二次電池用負極、リチウムイオン二次電池用負極の製造方法、及びリチウムイオン二次電池 |
US20130337648A1 (en) * | 2012-06-14 | 2013-12-19 | Bridge Semiconductor Corporation | Method of making cavity substrate with built-in stiffener and cavity |
KR101443968B1 (ko) * | 2012-10-29 | 2014-09-23 | 삼성전기주식회사 | 전력 모듈 패키지 및 그 제조방법 |
US10433413B2 (en) * | 2014-08-15 | 2019-10-01 | Unimicron Technology Corp. | Manufacturing method of circuit structure embedded with heat-dissipation block |
-
2014
- 2014-11-17 JP JP2014232628A patent/JP2016096297A/ja active Pending
-
2015
- 2015-11-17 US US14/943,340 patent/US20160143134A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11330701B2 (en) | 2019-09-25 | 2022-05-10 | Kioxia Corporation | Module board and printed board |
Also Published As
Publication number | Publication date |
---|---|
US20160143134A1 (en) | 2016-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016096297A (ja) | 金属塊内蔵配線板及びその製造方法 | |
US9955591B2 (en) | Circuit substrate and method for manufacturing the same | |
JP2016015433A (ja) | 回路基板及びその製造方法 | |
US9893016B2 (en) | Multilayer wiring board having wiring structure for mounting multiple electronic components and method for manufacturing the same | |
JP5987314B2 (ja) | プリント配線板 | |
JP2016015432A (ja) | 回路基板及びその製造方法 | |
JP2016149475A (ja) | 回路基板及びその製造方法 | |
US9554462B2 (en) | Printed wiring board | |
JP2014127701A (ja) | 配線板及びその製造方法 | |
JP2014236187A (ja) | 配線板及びその製造方法 | |
US9831163B2 (en) | Circuit substrate and method for manufacturing the same | |
JP2013243227A (ja) | 配線板及びその製造方法 | |
JP2015211204A (ja) | 回路基板及びその製造方法 | |
JP2016171118A (ja) | 回路基板及びその製造方法 | |
JP2014049578A (ja) | 配線板、及び、配線板の製造方法 | |
JP2014150091A (ja) | 配線基板およびその製造方法 | |
JP2013115136A (ja) | 電子部品内蔵基板及びその製造方法 | |
JP2017069474A (ja) | 回路基板及びその製造方法 | |
JP2017084843A (ja) | 回路基板及びその製造方法 | |
JP2013080823A (ja) | プリント配線板及びその製造方法 | |
JP2017045846A (ja) | 回路基板及び回路基板の製造方法 | |
JP2016171121A (ja) | 回路基板及びその製造方法 | |
JP6215731B2 (ja) | 印刷配線板およびその製造方法 | |
JP2016149474A (ja) | 回路基板及びその製造方法 | |
JP2017045844A (ja) | 回路基板及び回路基板の製造方法 |