JP2016096297A - 金属塊内蔵配線板及びその製造方法 - Google Patents

金属塊内蔵配線板及びその製造方法 Download PDF

Info

Publication number
JP2016096297A
JP2016096297A JP2014232628A JP2014232628A JP2016096297A JP 2016096297 A JP2016096297 A JP 2016096297A JP 2014232628 A JP2014232628 A JP 2014232628A JP 2014232628 A JP2014232628 A JP 2014232628A JP 2016096297 A JP2016096297 A JP 2016096297A
Authority
JP
Japan
Prior art keywords
metal
built
wiring board
metal lump
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014232628A
Other languages
English (en)
Inventor
満広 冨川
Mitsuhiro Tomikawa
満広 冨川
浅野　浩二
Koji Asano
浩二 浅野
孔太郎 高木
Kotaro Takagi
孔太郎 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2014232628A priority Critical patent/JP2016096297A/ja
Priority to US14/943,340 priority patent/US20160143134A1/en
Publication of JP2016096297A publication Critical patent/JP2016096297A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】金属塊の基板に対する固定強度を従来より高くすることが可能な金属塊内蔵配線板及びその製造方法の提供を目的とする。【解決手段】本実施形態の金属塊内蔵配線板１０では、コア基板１１のキャビティ１６に内蔵されている金属塊１７の側面が、中央に向かって深くなるように湾曲した溝形側面１７Ａとなっている。これにより、金属塊１７の側面が平坦面のものよりも充填樹脂１６Ｊとの接触面積を大きくすることができ、固定強度を従来よりも高くすることができる。【選択図】図３

Description

本発明は、基板に形成されるキャビティに金属塊を収容している金属塊内蔵配線板及びその製造方法に関する。
従来、この種の金属塊内蔵配線板として、キャビティの内側面と金属塊の側面との隙間に充填される充填樹脂によって金属塊が基板に固定されているものが知られている（例えば、特許文献１参照）。
特開２０１３−１３５１６８号（段落［０００９］、［００１０］）
しかしながら、上記した従来の金属塊内蔵配線板では、金属塊の基板に対する固定強度が低いと考えられる。
本発明は、上記事情に鑑みてなされたもので、金属塊の基板に対する固定強度を従来より高くすることが可能な金属塊内蔵配線板及びその製造方法の提供を目的とする。
上記目的を達成するためなされた請求項１に係る発明は、基板と、基板を貫通するキャビティと、キャビティに収容され、表面である第１主面と、裏面である第２主面と、第１主面の外縁部と第２主面の外縁部との間を接続する側面とを有する金属塊と、キャビティの内側面と金属塊の側面との隙間に充填される充填樹脂と、基板の表裏に積層されて、キャビティ及び金属塊の表裏の両面を覆う絶縁樹脂層を含むビルドアップ層と、を有する金属塊内蔵配線板であって、金属塊の側面が溝状に窪んでいる。
本発明の第１実施形態に係る金属塊内蔵配線板の平面図 金属塊内蔵配線板における製品領域の平面図 図２のＡ−Ａ切断面における金属塊内蔵配線板の側断面図 金属塊内蔵配線板の製造工程を示す側断面図 金属塊内蔵配線板の製造工程を示す側断面図 金属塊内蔵配線板の製造工程を示す側断面図 金属塊内蔵配線板の製造工程を示す側断面図 金属塊内蔵配線板の製造工程を示す側断面図 金属塊内蔵配線板の製造工程を示す側断面図 金属塊の製造工程を示す側断面図 金属塊内蔵配線板を含むＰｏＰの側断面図 第２実施形態の金属塊内蔵配線板の側断面図 第３実施形態の金属塊内蔵配線板の側断面図 変形例に係る金属塊内蔵配線板の側断面図 変形例に係る金属塊内蔵配線板における製品領域の平面図
［第１実施形態］
以下、本発明の第１実施形態を図１〜図１１に基づいて説明する。本実施形態の金属塊内蔵配線板１０は、図１の平面図に示されているように、例えば、外縁部に沿った枠状の捨て領域Ｒ１を有し、その捨て領域Ｒ１の内側が正方形の複数の製品領域Ｒ２に区画されている。図２には、１つの製品領域Ｒ２が拡大して示され、その製品領域Ｒ２を対角線に沿って切断した金属塊内蔵配線板１０の断面構造が図３に拡大して示されている。
図３に示すように、金属塊内蔵配線板１０は、コア基板１１の表裏の両面にビルドアップ層２０，２０を有する構造になっている。コア基板１１は、絶縁性部材で構成されている。コア基板１１の表側の面であるＦ面１１Ｆと、コア基板１１の裏側の面であるＳ面１１Ｓとには、導体回路層１２がそれぞれ形成されている。また、コア基板１１には、キャビティ１６と複数の導電用貫通孔１４が形成されている。
導電用貫通孔１４は、コア基板１１のＦ面１１Ｆ及びＳ面１１Ｓの両面からそれぞれ穿孔しかつ奥側に向かって徐々に縮径したテーパー孔１４Ａ，１４Ａの小径側端部を互いに連通させた中間括れ形状をなしている。これに対し、キャビティ１６は、直方体状の空間を有する形状になっている。
各導電用貫通孔１４内にはめっきが充填されて複数のスルーホール導電導体１５がそれぞれ形成され、それらスルーホール導電導体１５によってＦ面１１Ｆの導体回路層１２とＳ面１１Ｓの導体回路層１２との間が接続されている。
キャビティ１６には、金属塊１７が収容されている。金属塊１７は、例えば銅製の直方体であって、金属塊１７の平面形状はキャビティ１６の平面形状より一回り小さくなっている。また、金属塊１７の厚さ、即ち、金属塊１７の表裏の一方の面である第１主面１７Ｆと、金属塊１７の表裏の他方の面である第２主面１７Ｓとの間の距離は、コア基板１１の板厚より僅かに大きくなっている。そして、金属塊１７は、コア基板１１のＦ面１１Ｆ及びＳ面１１Ｓからそれぞれ僅かに突出し、金属塊１７の第１主面１７Ｆがコア基板１１のＦ面１１Ｆにおける導体回路層１２の最外面と略面一になる一方、金属塊１７の第２主面１７Ｓがコア基板１１のＳ面１１Ｓにおける導体回路層１２の最外面と略面一になっている。また、金属塊１７とキャビティ１６の内面との間の隙間には、本発明に係る充填樹脂１６Ｊが充填されている。ここで、金属塊１７、充填樹脂１６Ｊ、コア基板１１の熱膨張係数は、それぞれ、例えば、１７ｐｐｍ／℃、２３ｐｐｍ／℃、１０ｐｐｍ／℃（コア基板１１の表裏の面と平行な方向の熱膨張係数）となっていて、金属塊１７の熱膨張係数と充填樹脂１６Ｊの熱膨張係数との差は、金属塊１７の熱膨張係数とコア基板１１の表裏の面と平行な方向の熱膨張係数との差よりも小さくなっている。
金属塊１７の第１主面１７Ｆと第２主面１７Ｓとは略同じ面積をなし、互いに平行になっている。また、金属塊１７における第１主面１７Ｆの外縁部と第２主面１７Ｓの外縁部との間の４側面は、第１主面１７Ｆ及び第２主面１７Ｓの間の中央に向かって深くなるように湾曲した溝形側面１７Ａ（本発明の「側面」に相当する）となっている。この溝形側面１７Ａと第１主面１７Ｆ又は第２主面１７Ｓとの各角部は、３０度以上、９０度未満の鋭角になっている。また、溝形側面１７Ａの最大深さは、金属塊１７の厚さ（第１主面１７Ｆと第２主面１７Ｓとの間の距離）の１０〜２０％になっていて、例えば、１０〜２０μｍになっている。
また、金属塊１７の第１主面１７Ｆ、第２主面１７Ｓ及び溝形側面１７Ａ（即ち、金属塊１７の全ての外面）は、粗面になっている。具体的には、金属塊１７を、酸液（例えば、硫酸と過酸化水素を主成分とした酸）に所定時間、漬けて表面を浸食させることで、金属塊１７の表面の算術平均粗さＲａは、０．１［μｍ］〜３．０［μｍ］になっている（ＪＩＳ Ｂ ０６０１−１９９４の定義による）。
コア基板１１のＦ面１１Ｆ側のビルドアップ層２０も、Ｓ面１１Ｓ側のビルドアップ層２０も共に、コア基板１１側から順番に、第１絶縁樹脂層２１、第１導体層２２、第２絶縁樹脂層２３、第２導体層２４とを積層してなり、第２導体層２４上には、ソルダーレジスト層２５が積層されている。また、第１絶縁樹脂層２１及び第２絶縁樹脂層２３には、それぞれ複数のビアホール２１Ｈ，２３Ｈが形成され、それらビアホール２１Ｈ，２３Ｈは、共にコア基板１１側に向かって徐々に縮径したテーパー状になっている。さらに、これらビアホール２１Ｈ，２３Ｈ内にめっきが充填されて複数のビア導体２１Ｄ，２３Ｄが形成されている。そして、第１絶縁樹脂層２１のビア導体２１Ｄによって、導体回路層１２と第１導体層２２との間及び、金属塊１７と第１導体層２２との間が接続され、第２絶縁樹脂層２３のビア導体２３Ｄによって、第１導体層２２と第２導体層２４の間が接続されている。また、ソルダーレジスト層２５には、複数のパッド用孔が形成され、第２導体層２４の一部がパッド用孔内に位置してパッド２６になっている。
コア基板１１のＦ面１１Ｆ上のビルドアップ層２０の最外面である金属塊内蔵配線板１０のＦ面１０Ｆにおいては、複数のパッド２６が、製品領域Ｒ２の外縁部に沿って２列に並べられた大パッド２６Ａ群と、それら大パッド２６Ａ群に囲まれた内側の領域に縦横複数列に並べられた小パッド２６Ｃ群とから構成されている。さらに、例えば、図２に示すように、小パッド２６Ｃ群の中央で製品領域Ｒ２の対角線上に並んだ４つの小パッド２６Ｃと、それら４つの小パッド２６Ｃの列の隣で前記対角線と平行に並んだ３つの小パッド２６Ｃとの計７つの小パッド２６Ｃの真下となる位置に金属ブロック１７が配置されている。そして、それら７つの小パッド２６Ｃのうち、図３に示すように、例えば２つの小パッド２６Ｃが４つのビア導体２１Ｄ，２３Ｄを介して金属ブロック１７に接続されている。これに対し、コア基板１１のＳ面１１Ｓ上のビルドアップ層２０の最外面である金属塊内蔵配線板１０のＳ面１０Ｓでは、小パッド２６Ｃより大きな３つの中パッド２６Ｂが、６つのビア導体２１Ｄ，２３Ｄを介して金属塊１７に接続されている。即ち、本実施形態の金属塊内蔵配線板１０では、金属塊１７に接続されているビア導体２１Ｄの数が、コア基板１１のＦ面１１Ｆ側のビルドアップ層２０より、Ｓ面１１Ｓ側のビルドアップ層２０の方が多くなっている。
本実施形態の金属塊内蔵配線板１０は、以下のようにして製造される。
（１）図４（Ａ）に示すように、コア基板１１としてエポキシ樹脂又はＢＴ（ビスマレイミドトリアジン）樹脂とガラスクロスなどの補強材からなる絶縁性基材１１Ｋの表裏の両面に、銅箔１１Ｃがラミネートされているものが用意される。
（２）図４（Ｂ）に示すように、コア基板１１にＦ面１１Ｆ側から例えばＣＯ２レーザが照射されて導電用貫通孔１４（図３参照）を形成するためのテーパー孔１４Ａが穿孔される。
（３）図４（Ｃ）に示すように、コア基板１１のＳ面１１Ｓのうち前述したＦ面１１Ｆ側のテーパー孔１４Ａの真裏となる位置にＣＯ２レーザが照射されてテーパー孔１４Ａが穿孔され、それらテーパー孔１４Ａ，１４Ａから導電用貫通孔１４が形成される。
（４）無電解めっき処理が行われ、銅箔１１Ｃ上と導電用貫通孔１４の内面に無電解めっき膜（図示せず）が形成される。
（５）図４（Ｄ）に示すように、銅箔１１Ｃ上の無電解めっき膜上に、所定パターンのめっきレジスト３３が形成される。
（６）電解めっき処理が行われ、図５（Ａ）に示すように、電解めっきが導電用貫通孔１４内に充填されてスルーホール導電導体１５が形成されると共に、銅箔１１Ｃ上の無電解めっき膜（図示せず）のうちめっきレジスト３３から露出している部分に電解めっき膜３４が形成される。
（７）めっきレジスト３３が剥離されると共に、めっきレジスト３３の下方の無電解めっき膜（図示せず）及び銅箔１１Ｃが除去され、図５（Ｂ）に示すように、残された電解めっき膜３４、無電解めっき膜及び銅箔１１Ｃにより、コア基板１１のＦ面１１Ｆ上に導体回路層１２が形成されると共に、コア基板１１のＳ面１１Ｓ上に導体回路層１２が形成される。そして、Ｆ面１１Ｆの導体回路層１２とＳ面１１Ｓの導体回路層１２とがスルーホール導電導体１５によって接続された状態になる。
（８）図５（Ｃ）に示すように、コア基板１１に、ルーター又はＣＯ２レーザによってキャビティ１６が形成される。
（９）図５（Ｄ）に示すように、キャビティ１６が塞がれるように、ＰＥＴフィルムからなるテープ９０がコア基板１１のＦ面１１Ｆ上に張り付けられる。
（１０）後述する方法により製造された金属塊１７が用意される。
（１１）図６（Ａ）に示すように、金属塊１７がマウンター（図示せず）によってキャビティ１６に収められる。
（１２）図６（Ｂ）に示すように、コア基板１１のＳ面１１Ｓ上の導体回路層１２上に、第１絶縁樹脂層２１としてのプリプレグ（心材を樹脂含浸してなるＢステージの樹脂シート）と銅箔３７が積層されてから、加熱プレスされる。その際、コア基板１１のＳ面１１Ｓの導体回路層１２，１２同士の間がプリプレグにて埋められ、プリプレグから染み出た熱硬化性樹脂がキャビティ１６の内面と金属塊１７との隙間に充填される。
（１３）図６（Ｃ）に示すように、テープ９０を除去する。
（１４）図６（Ｄ）に示すように、コア基板１１のＦ面１１Ｆ上の導体回路層１２上に第１絶縁樹脂層２１としてのプリプレグと銅箔３７が積層されてから、加熱プレスされる。その際、コア基板１１のＦ面１１Ｆの導体回路層１２，１２同士の間がプリプレグにて埋められ、プリプレグから染み出た熱硬化性樹脂がキャビティ１６の内面と金属塊１７との隙間に充填される。また、コア基板１１のＦ面１１Ｆ及びＳ面１１Ｓのプリプレグから染み出てキャビティ１６の内面と金属塊１７との隙間に充填された熱硬化性樹脂によって前述の充填樹脂１６Ｊが形成される。
なお、第１絶縁樹脂層２１としてプリプレグの代わりに心材を含まない樹脂フィルムを用いてもよい。その場合は、銅箔を積層することなく、樹脂フィルムの表面に、直接、セミアディティブ法で導体回路層を形成することができる。
（１５）図７（Ａ）に示すように、上記したプリプレグによって形成されたコア基板１１の表裏の両側の第１絶縁樹脂層２１，２１にＣＯ２レーザが照射されて、複数のビアホール２１Ｈが形成される。それら複数のビアホール２１Ｈの一部のビアホール２１Ｈは、導体回路層１２上に配置され、他の一部のビアホール２１Ｈは金属塊１７上に配置される。なお、金属塊１７上にビアホール２１Ｈを形成する際に、ビアホール２１Ｈの奥側に位置する金属塊１７の粗面の凹凸はレーザ光照射または、照射後のデスミア処理で排除されてもよい。
（１６）無電解めっき処理が行われ、第１絶縁樹脂層２１，２１上と、ビアホール２１Ｈ，２１Ｈ内とに無電解めっき膜（図示せず）が形成される。
（１７）図７（Ｂ）に示すように、銅箔３７上の無電解めっき膜上に、所定パターンのめっきレジスト４０が形成される。
（１８）電解めっき処理が行われ、図７（Ｃ）に示すように、めっきがビアホール２１Ｈ，２１Ｈ内に充填されてビア導体２１Ｄ，２１Ｄが形成され、さらには、第１絶縁樹脂層２１，２１上の無電解めっき膜（図示せず）のうちめっきレジスト４０から露出している部分に電解めっき膜３９，３９が形成される。
（１９）めっきレジスト４０が剥離されると共に、めっきレジスト４０の下方の無電解めっき膜（図示せず）及び銅箔３７が除去され、図８（Ａ）に示すように、残された電解めっき膜３９、無電解めっき膜及び銅箔３７により、コア基板１１の表裏の各第１絶縁樹脂層２１上に第１導体層２２が形成される。そして、コア基板１１の表裏の各第１導体層２２の一部と導体回路層１２とがビア導体２１Ｄによって接続されると共に、各第１導体層２２の他の一部と金属塊１７とがビア導体２１Ｄによって接続された状態になる。
（２０）上記した（１２）〜（１９）と同様の処理により、図８（Ｂ）に示すように、コア基板１１の表裏の各第１導体層２２上に第２絶縁樹脂層２３と第２導体層２４とが形成されて、各第２導体層２４の一部と第１導体層２２とがビア導体２３Ｄによって接続された状態になる。
（２１）図８（Ｃ）に示すように、コア基板１１の表裏の各第２導体層２４上にソルダーレジスト層２５，２５が積層される。
（２２）図９に示すように、コア基板１１の表裏のソルダーレジスト層２５，２５の所定箇所にテーパー状のパッド用孔が形成され、コア基板１１の表裏の各第２導体層２４のうちパッド用孔から露出した部分がパッド２６になる。
（２３）パッド２６上に、ニッケル層、パラジウム層、金層の順に積層されて図３に示した金属膜４１が形成される。以上で金属塊内蔵配線板１０が完成する。
次に、図１０に基づいて金属塊１７の製造方法について説明する。
（１）銅板５０が用意される。
（２）図１０（Ａ）に示すように、銅板５０の表裏の面に所定パターンのエッチングレジスト５１が形成される。
（３）図１０（Ｂ）に示すように、エッチング処理により銅板５０のエッチングレジスト５１から露出している部分がハーフエッチングされる。
（４）図１０（Ｃ）に示すように、銅板５０が支持部材５２に貼られる。
（５）図１０（Ｄ）に示すように、銅板５０のエッチングレジスト５１から露出している部分がエッチング処理により切断される。これにより金属塊１７が形成される。また、エッチング処理は、金属塊１７の側面が溝形側面１７Ａとなるまで行われる。つまり、一度のエッチング処理で切断と溝形側面１７Ａの形成との両方が行われる。なお、本発明における「エッチング面」とは、エッチングにより形成される面のことを指している。
（６）図１０（Ｅ）に示すように、支持部材５２が除去された後、エッチングレジスト５１が剥離される。
（７）金属塊１７が乾燥される。
（８）金属塊１７が、耐酸性のメッシュ構造の容器に収容された状態で、貯留槽に貯留されている酸液（例えば、硫酸と過酸化水素を主成分とした酸）に所定時間浸された後、水洗される。これにより、金属塊１７の表面全体が粗面になる。
本実施形態の金属塊内蔵配線板１０の構造及び製造方法に関する説明は以上である。次に金属塊内蔵配線板１０の作用効果を、金属塊内蔵配線板１０の使用例と共に説明する。本実施形態の金属塊内蔵配線板１０は、例えば、以下のようにして使用される。即ち、図１１に示すように、金属塊内蔵配線板１０の有する前述の大、中、小のパッド２６Ａ，２６Ｂ，２６Ｃ上に、それら各パッドの大きさに合った大、中、小の半田バンプ２７Ａ，２７Ｂ，２７Ｃが形成される。そして、例えば、金属塊内蔵配線板１０のＦ面１０Ｆの小パッド群と同様に配置されたパッド群を下面に有するＣＰＵ８０が、各製品領域Ｒ２の小半田バンプ２７Ｃ群上に搭載されて半田付けされて、第１パッケージ基板１０Ｐが形成される。このときＣＰＵ８０が有する例えばグランド用の２つのパッドが、ビア導体２１Ｄ，２３Ｄを介して金属塊内蔵配線板１０の金属塊１７に接続される。
次いで、メモリ８１を金属塊内蔵配線板８２のＦ面８２Ｆに実装してなる第２パッケージ基板８２Ｐが、ＣＰＵ８０の上方から第１パッケージ基板１０Ｐ上に配されて、その第２パッケージ基板８２Ｐにおける金属塊内蔵配線板８２のＳ面８２Ｓに備えるパッドに第１パッケージ基板１０Ｐにおける金属塊内蔵配線板１０の大半田バンプ２７Ａが半田付けされてＰｏＰ８３（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ８３）が形成される。なお、ＰｏＰ８３における金属塊内蔵配線板１０，８２の間には図示しない樹脂が充填される。
次いで、ＰｏＰ８３がマザーボード８４上に配されて、そのマザーボード８４が有するパッド群にＰｏＰ８３における金属塊内蔵配線板１０の中半田バンプ２７Ｂが半田付けされる。このとき、マザーボード８４が有する例えばグランド用のパッドが金属塊内蔵配線板１０のうち金属塊１７に接続されているパッド２６と半田付けされる。なお、ＣＰＵ８０及びマザーボード８４が放熱専用のパッドを有している場合には、それら放熱専用のパッドと金属塊内蔵配線板１０の金属塊１７とが、ビア導体２１Ｄ，２３Ｄで接続されてもよい。
ＣＰＵ８０が発熱すると、その熱は、ＣＰＵ８０が実装されている金属塊内蔵配線板１０のＦ面１０Ｆ側のビルドアップ層２０に含まれるビア導体２１Ｄ，２３Ｄを介して金属塊１７に伝わり、金属塊内蔵配線板１０のＳ面１０Ｓ側のビルドアップ層２０に含まれるビア導体２１Ｄ，２３Ｄを介して金属塊１７からマザーボード８４へと放熱される。ここで、本実施形態の金属塊内蔵配線板１０では、金属塊１７に接続されているビア導体２１Ｄの数が、ＣＰＵ８０が実装されるＦ面１０Ｆ側のビルドアップ層２０より、放熱先のマザーボード８４が接続されるＳ面１１Ｓ側のビルドアップ層２０の方が多くなっているので、金属塊１７における蓄熱が抑えられ、効率良く放熱を行うことができる。
ところで、金属塊内蔵配線板１０は、ＣＰＵ８０の使用、不使用により熱伸縮を繰り返す。すると、金属塊１７と充填樹脂１６Ｊとの熱伸縮率の相違から、金属塊１７と充填樹脂１６Ｊとの間に隙間が生じ、排熱効率が低下することが懸念される。しかしながら、本実施形態の金属塊内蔵配線板１０では、金属塊１７の側面が、中央に向かって深くなるように湾曲した溝形側面１７Ａとなっているため、金属塊１７の側面が平坦面のものよりも充填樹脂１６Ｊとの接触面積を大きくすることができ、固定強度を従来よりも高くすることができる。さらに、金属塊１７と充填樹脂１６Ｊとの接触面積が大きくなることから、金属塊１７から金属塊内蔵配線板１０への排熱効率を向上させることもできる。しかも、金属塊１７の表面全体が粗面となっているため、金属塊１７と第１絶縁樹脂層２１，２１及びキャビティ１６内の充填樹脂１６Ｊとの固定をより強めることができる。
また、本実施形態では、金属塊１７の熱膨張係数と充填樹脂１６Ｊの熱膨張係数との差が、金属塊１７の熱膨張係数とコア基板１１の表裏の面と平行な方向の熱膨張係数との差よりも小さくなっているので、金属塊１７と充填樹脂１６Ｊとの間に隙間が生じにくくなっている。
また、銅板５０から金属塊１７への加工をプレス加工等により行うと、金属塊１７の外縁部がダレて、Ｆ面１１Ｆ又はＳ面１１Ｓから突出した部分が第１導体層２２と接触し、ショートが発生する虞がある。これに対し、本実施形態の金属塊内蔵配線板１０では、銅板５０から金属塊１７への加工をエッチング処理により行っているため、金属塊１７の外縁部がＦ面１１Ｆ及びＳ面１１Ｓより突出することを防ぐことができ、ショートの発生を防ぐことができる。
［第２実施形態］
本実施形態の金属塊内蔵配線板１０Ｖは、図１２に示されている。上記第１実施形態の金属塊内蔵配線板１０では、キャビティ１６の内側面が平坦面となっていたが（図３参照）、本実施形態の金属塊内蔵配線板１０Ｖでは、キャビティ１６の内側面が、溝形側面１７Ａに向かって膨出する膨出側面１６Ａとなっている。これにより、充填樹脂１６Ｊの幅を均一に近づけることができ、充填樹脂１６Ｊの熱伸縮により充填樹脂１６Ｊと金属塊１７との間等に隙間が生じることが規制されると考えられる。
［第３実施形態］
本実施形態の金属塊内蔵配線板１０Ｗは、図１３に示されている。この金属塊内蔵配線板１０Ｗには、金属塊１７を収容したキャビティ１６の近傍に、例えば積層セラミックコンデンサ３０を収容した複数のキャビティ３２が備えられている。積層セラミックコンデンサ３０は、例えば、セラミックス製の角柱体の両端部を１対の電極３１，３１で覆った構造になっている。また、各積層セラミックコンデンサ３０は、金属塊１７と同様に、コア基板１１ＷのＦ面１１Ｆ及びＳ面１１Ｓから僅かに突出し、積層セラミックコンデンサ３０の各電極３１の第１平面３１Ｆがコア基板１１ＷのＦ面１１Ｆ側の導体回路層１２における最外面と面一になると共に、積層セラミックコンデンサ３０の各電極３１の第２平面３１Ｓがコア基板１１ＷのＳ面１１Ｓ側の導体回路層１２における最外面と面一になっている。そして、それら各積層セラミックコンデンサ３０の電極３１に、コア基板１１Ｗの表裏両面のビルドアップ層２０，２０に含まれるビア導体２１Ｄ，２３Ｄが接続されている。また、この金属塊内蔵配線板１０Ｗを製造する際には、金属塊１７と積層セラミックコンデンサ３０とが同じ工程でキャビティ１６，３２に収容される。
［他の実施形態］
本発明は、前記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
（１）前記第１〜第３実施形態のビア導体２１Ｄは、ビア導体２３Ｄによって金属塊内蔵配線板１０，１０Ｖ，１０Ｗの最外面に露出したパッド２６まで接続された状態になっていたが、例えば、ビア導体２３Ｄが接続されていない、パッド２６が設けられていない、など、ビア導体２１Ｄに接続された導体が金属塊内蔵配線板１０，１０Ｖ，１０Ｗの最外面に露出した部分に接続されていない状態であってもよい。
（２）前記第１〜第３実施形態の金属塊１７の溝形側面１７Ａでは、側面に形成された溝が一本のみであったが、図１４に示すように、２本以上であってもよい。
（３）前記第１〜第３実施形態の金属塊１７は、銅板５０を切断した後に表面を粗化していたが、切断前（具体的には、エッチングレジスト５１が形成される前）に粗化してもよい。その場合は、金属塊１７の側面すべて、あるいは側面の一部の面は、粗化されていない状態になる。
（４）前記第１〜第３実施形態の金属塊１７は、酸により表面の粗化を行っていたが、例えば、粒子の吹き付けや、凹凸面の押し付けにより粗化を行ってもよい。
（５）前記第１〜第３実施形態の金属塊１７は、その平面形状が長方形であったが、他の多角形状であってもよいし、図１５に示すように円形であってもよいし、楕円形又は長円形であってもよい。
（６）前記第１〜第３実施形態の金属塊１７は銅製であったが、これに限られるものではなく、例えば、銅にモリブデンやタングステンを混ぜたものや、アルミニウム等であってもよい。
（７）前記実施形態では、金属塊１７に接続されているビア導体２１Ｄの数が、ＣＰＵ８０が実装されるＦ面１０Ｆ側よりも、放熱先のマザーボード８４が接続されるＳ面１１Ｓ側の方が多くなっていたが、同数であってもよいし、Ｓ面１１Ｓ側の方が多くなっていてもよい。Ｓ面１１Ｓ側のビア導体２１Ｄの数を多くする場合、ＣＰＵ８０の直下の領域に金属塊１７を配置すると、ＣＰＵ８０で発生した熱を効率よく放熱することができる。
１０，１０Ｖ，１０Ｗ 金属塊内蔵配線板
１１，１１Ｖ コア基板（基板）
１６ キャビティ
１６Ａ 膨出側面
１６Ｊ 充填樹脂
１７ 金属塊
１７Ａ 溝形側面
２０ ビルドアップ層
２１ 第１絶縁樹脂層（絶縁樹脂層）
２１Ｄ，２３Ｄ ビア導体
２２ 第１導体層
２３ 第２絶縁樹脂層（絶縁樹脂層）
２４ 第２導体層
５０ 銅板
５１ エッチングレジスト
５２ 支持部材

Claims (19)

  1. 基板と、
    前記基板を貫通するキャビティと、
    前記キャビティに収容され、表面である第１主面と、裏面である第２主面と、前記第１主面の外縁部と前記第２主面の外縁部との間を接続する側面とを有する金属塊と、
    前記キャビティの内側面と前記金属塊の前記側面との隙間に充填される充填樹脂と、
    前記基板の表裏に積層されて、前記キャビティ及び前記金属塊の表裏の両面を覆う絶縁樹脂層を含むビルドアップ層と、を有する金属塊内蔵配線板であって、
    前記金属塊の前記側面が溝状に窪んでいる。
  2. 請求項１に記載の金属塊内蔵配線板であって、
    前記側面は、前記第１主面と前記第２主面との間の中央に向かって深くなるように湾曲している。
  3. 請求項１又は２に記載の金属塊内蔵配線板であって、
    前記側面と前記第１主面との角部及び前記側面と前記第２主面との角部が、３０度以上、９０度未満の鋭角になっている。
  4. 請求項１乃至３の何れか１の請求項に記載の金属塊内蔵配線板であって、
    前記側面の最大深さが、前記第１主面と前記第２主面との間の間隔の１０〜２０％になっている。
  5. 請求項１乃至４の何れか１の請求項に記載の金属塊内蔵配線板であって、
    前記側面の最大深さが、１０〜２０μｍになっている。
  6. 請求項１乃至５の何れか１の請求項に記載の金属塊内蔵配線板であって、
    前記金属塊の前記側面が前記金属塊の周方向全体で連続して窪んでいる。
  7. 請求項６に記載の金属塊内蔵配線板であって、
    前記側面がエッチング面となっている。
  8. 請求項１乃至７の何れか１の請求項に記載の金属塊内蔵配線板であって、
    前記キャビティの前記内側面が、前記金属塊の前記側面に向かって膨出している。
  9. 請求項１乃至８の何れか１の請求項に記載の金属塊内蔵配線板であって、
    前記金属塊の熱膨張係数と前記充填樹脂の熱膨張係数との差が、前記金属塊の熱膨張係数と前記基板の表裏の面と平行な方向の熱膨張係数との差よりも小さい。
  10. 基板を貫通するキャビティを形成することと、
    表側の第１主面と、裏側の第２主面と、前記第１主面の外縁部と前記第２主面の外縁部との間を接続する側面とを有する金属塊を前記キャビティに収容することと、
    前記キャビティと前記金属塊との隙間に充填樹脂を充填することと、
    前記基板の表裏に、前記キャビティ及び前記金属塊の表裏の両面を覆う絶縁樹脂層を含むビルドアップ層を積層することと、を行う金属塊内蔵配線板の製造方法であって、
    前記金属塊の前記側面を、溝状に窪ませる。
  11. 請求項１０に記載の金属塊内蔵配線板の製造方法であって、
    前記側面を前記第１主面と前記第２主面との間の中央に向かって深くなるように湾曲させる。
  12. 請求項１０又は１１に記載の金属塊内蔵配線板の製造方法であって、
    前記側面と前記第１主面との角部及び前記側面と前記第２主面との角部を、３０度以上、９０度未満の鋭角にする。
  13. 請求項１０乃至１２の何れか１の請求項に記載の金属塊内蔵配線板の製造方法であって、
    前記側面の最大深さを前記第１主面と前記第２主面との間の間隔の１０〜２０％にする。
  14. 請求項１０乃至１３の何れか１の請求項に記載の金属塊内蔵配線板の製造方法であって、
    前記側面の最大深さを１０〜２０μｍにする。
  15. 請求項１０乃至１４の何れか１の請求項に記載の金属塊内蔵配線板の製造方法であって、
    前記金属塊の前記側面を前記金属塊の周方向全体で連続して窪ませる。
  16. 請求項１０乃至１５の何れか１の請求項に記載の金属塊内蔵配線板の製造方法であって、
    前記キャビティの前記内側面を、前記金属塊の前記側面に向かって膨出させる。
  17. 請求項１０乃至１６の何れか１の請求項に記載の金属塊内蔵配線板の製造方法であって、
    金属板の表裏の両面に所定パターンのエッチングレジストを形成し、前記エッチングレジストから露出している部分をエッチングにより切断して前記金属塊を製造する。
  18. 請求項１７に記載の金属塊内蔵配線板の製造方法であって、
    前記エッチングレジストが形成された前記金属板を途中までエッチングすることと、
    ハーフエッチングされた前記金属板を支持部材に貼ることと、
    前記支持部材に貼られた状態の前記金属板をエッチングにより切断することとを行う。
  19. 請求項１０乃至１８の何れか１の請求項に記載の金属塊内蔵配線板の製造方法であって、
    前記金属塊の熱膨張係数と前記充填樹脂の熱膨張係数との差を、前記金属塊の熱膨張係数と前記基板の表裏の面と平行な方向の熱膨張係数との差よりも小さくする。
JP2014232628A 2014-11-17 2014-11-17 金属塊内蔵配線板及びその製造方法 Pending JP2016096297A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014232628A JP2016096297A (ja) 2014-11-17 2014-11-17 金属塊内蔵配線板及びその製造方法
US14/943,340 US20160143134A1 (en) 2014-11-17 2015-11-17 Wiring board with built-in metal block and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014232628A JP2016096297A (ja) 2014-11-17 2014-11-17 金属塊内蔵配線板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2016096297A true JP2016096297A (ja) 2016-05-26

Family

ID=55963027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014232628A Pending JP2016096297A (ja) 2014-11-17 2014-11-17 金属塊内蔵配線板及びその製造方法

Country Status (2)

Country Link
US (1) US20160143134A1 (ja)
JP (1) JP2016096297A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11330701B2 (en) 2019-09-25 2022-05-10 Kioxia Corporation Module board and printed board

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10249561B2 (en) * 2016-04-28 2019-04-02 Ibiden Co., Ltd. Printed wiring board having embedded pads and method for manufacturing the same
CN109413836B (zh) * 2017-08-15 2021-04-20 鹏鼎控股(深圳)股份有限公司 电路板及其制备方法
JP2019079902A (ja) * 2017-10-24 2019-05-23 イビデン株式会社 プリント配線板
CN110876225A (zh) * 2018-08-30 2020-03-10 苏州旭创科技有限公司 电路板、电路板的制备方法及具有该电路板的光模块
US11545435B2 (en) * 2019-06-10 2023-01-03 Qualcomm Incorporated Double sided embedded trace substrate
CN211045436U (zh) * 2019-07-07 2020-07-17 深南电路股份有限公司 线路板
DE102019125449B4 (de) 2019-09-20 2022-06-02 KSG GmbH Verfahren zum Herstellen einer Anordnung für eine Leiterplatte und Leiterplatte
TWI754457B (zh) * 2020-11-17 2022-02-01 欣興電子股份有限公司 具有散熱塊的線路基板及其封裝結構
CN114521041A (zh) * 2020-11-18 2022-05-20 深南电路股份有限公司 一种线路板及其制造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4250534A (en) * 1980-02-22 1981-02-10 Western Electric Company, Inc. Packaged electrical capacitor
US5155206A (en) * 1987-09-03 1992-10-13 The Boeing Company Crosslinkable polyamideimide oligomers and a method of preparation
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
US6229320B1 (en) * 1994-11-18 2001-05-08 Fujitsu Limited IC socket, a test method using the same and an IC socket mounting mechanism
JP3297269B2 (ja) * 1995-11-20 2002-07-02 株式会社村田製作所 正特性サーミスタの実装構造
US5990261A (en) * 1996-08-29 1999-11-23 Mitsui Chemicals, Inc. Organic optical component
JP3130860B2 (ja) * 1997-03-04 2001-01-31 ティーディーケイ株式会社 磁気ヘッド装置及び該磁気ヘッド装置を備えた磁気ディスク装置
USH1839H (en) * 1997-04-17 2000-02-01 Xerox Corporation Supercritical fluid processes
US6441473B1 (en) * 1997-09-12 2002-08-27 Agere Systems Guardian Corp. Flip chip semiconductor device
JPH11307689A (ja) * 1998-02-17 1999-11-05 Seiko Epson Corp 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器
JP3129288B2 (ja) * 1998-05-28 2001-01-29 日本電気株式会社 マイクロ波集積回路マルチチップモジュール、マイクロ波集積回路マルチチップモジュールの実装構造
JP3916823B2 (ja) * 1999-04-07 2007-05-23 シャープ株式会社 アクティブマトリクス基板およびその製造方法、並びにフラットパネル型イメージセンサ
JP2001237512A (ja) * 1999-12-14 2001-08-31 Nitto Denko Corp 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
JP3646697B2 (ja) * 2001-12-14 2005-05-11 ノーリツ鋼機株式会社 写真フィルム現像処理装置
US20030168249A1 (en) * 2002-02-14 2003-09-11 Ngk Spark Plug Co., Ltd. Wiring board and method for producing the same
US7023084B2 (en) * 2003-03-18 2006-04-04 Sumitomo Metal (Smi) Electronics Devices Inc. Plastic packaging with high heat dissipation and method for the same
JP4242199B2 (ja) * 2003-04-25 2009-03-18 株式会社ヨコオ Ｉｃソケット
JP2004325306A (ja) * 2003-04-25 2004-11-18 Yokowo Co Ltd 検査用同軸プローブおよびそれを用いた検査ユニット
US8063135B2 (en) * 2003-07-31 2011-11-22 Solvay (Societe Anonyme) Water-based polymer composition and articles made therefrom
JP4535828B2 (ja) * 2004-09-30 2010-09-01 株式会社ヨコオ 検査ユニットの製法
US8039168B2 (en) * 2004-10-05 2011-10-18 Dai Nippon Printing Co., Ltd. Separator for flat-type polymer electrolyte fuel cells
US7267044B1 (en) * 2005-03-01 2007-09-11 John Hamilton Klinger Compact actuator with large thrust
JP2008028376A (ja) * 2006-06-20 2008-02-07 Sanyo Electric Co Ltd 回路基板、半導体モジュールおよび回路基板の製造方法
JP5067068B2 (ja) * 2007-08-17 2012-11-07 東京エレクトロン株式会社 半導体装置の製造方法及び記憶媒体
TWI385738B (zh) * 2007-11-09 2013-02-11 Ableprint Technology Co Ltd Method for Eliminating Bubble of Adhesive Adhesive Layer in Semiconductor Packaging
US7843039B2 (en) * 2008-02-14 2010-11-30 International Business Machines Corporation Stress-modified device structures, methods of fabricating such stress-modified device structures, and design structures for an integrated circuit
US8159008B2 (en) * 2009-09-18 2012-04-17 International Business Machines Corporation Method of fabricating a trench-generated transistor structure
JP5375978B2 (ja) * 2010-01-29 2013-12-25 日産自動車株式会社 双極型リチウムイオン二次電池用集電体
KR101128654B1 (ko) * 2010-08-19 2012-03-26 삼성전기주식회사 전극의 리튬 이온 프리 도핑 방법 및 이를 이용한 전기 화학 커패시터의 제조 방법
US8772646B2 (en) * 2011-03-29 2014-07-08 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US9420708B2 (en) * 2011-03-29 2016-08-16 Ibiden Co., Ltd. Method for manufacturing multilayer printed wiring board
JP2013181206A (ja) * 2012-03-01 2013-09-12 Hitachi Cable Ltd リチウムイオン二次電池用負極集電銅箔、リチウムイオン二次電池用負極集電銅箔の製造方法、リチウムイオン二次電池用負極、リチウムイオン二次電池用負極の製造方法、及びリチウムイオン二次電池
US20130337648A1 (en) * 2012-06-14 2013-12-19 Bridge Semiconductor Corporation Method of making cavity substrate with built-in stiffener and cavity
KR101443968B1 (ko) * 2012-10-29 2014-09-23 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
US10433413B2 (en) * 2014-08-15 2019-10-01 Unimicron Technology Corp. Manufacturing method of circuit structure embedded with heat-dissipation block

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11330701B2 (en) 2019-09-25 2022-05-10 Kioxia Corporation Module board and printed board

Also Published As

Publication number Publication date
US20160143134A1 (en) 2016-05-19

Similar Documents

Publication Publication Date Title
JP2016096297A (ja) 金属塊内蔵配線板及びその製造方法
US9955591B2 (en) Circuit substrate and method for manufacturing the same
JP2016015433A (ja) 回路基板及びその製造方法
US9893016B2 (en) Multilayer wiring board having wiring structure for mounting multiple electronic components and method for manufacturing the same
JP5987314B2 (ja) プリント配線板
JP2016015432A (ja) 回路基板及びその製造方法
JP2016149475A (ja) 回路基板及びその製造方法
US9554462B2 (en) Printed wiring board
JP2014127701A (ja) 配線板及びその製造方法
JP2014236187A (ja) 配線板及びその製造方法
US9831163B2 (en) Circuit substrate and method for manufacturing the same
JP2013243227A (ja) 配線板及びその製造方法
JP2015211204A (ja) 回路基板及びその製造方法
JP2016171118A (ja) 回路基板及びその製造方法
JP2014049578A (ja) 配線板、及び、配線板の製造方法
JP2014150091A (ja) 配線基板およびその製造方法
JP2013115136A (ja) 電子部品内蔵基板及びその製造方法
JP2017069474A (ja) 回路基板及びその製造方法
JP2017084843A (ja) 回路基板及びその製造方法
JP2013080823A (ja) プリント配線板及びその製造方法
JP2017045846A (ja) 回路基板及び回路基板の製造方法
JP2016171121A (ja) 回路基板及びその製造方法
JP6215731B2 (ja) 印刷配線板およびその製造方法
JP2016149474A (ja) 回路基板及びその製造方法
JP2017045844A (ja) 回路基板及び回路基板の製造方法