JP2017055046A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2017055046A
JP2017055046A JP2015179534A JP2015179534A JP2017055046A JP 2017055046 A JP2017055046 A JP 2017055046A JP 2015179534 A JP2015179534 A JP 2015179534A JP 2015179534 A JP2015179534 A JP 2015179534A JP 2017055046 A JP2017055046 A JP 2017055046A
Authority
JP
Japan
Prior art keywords
region
type
depth
impurity concentration
type impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015179534A
Other languages
English (en)
Inventor
雄太 古村
Yuta Komura
雄太 古村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2015179534A priority Critical patent/JP2017055046A/ja
Priority to US15/255,615 priority patent/US20170077263A1/en
Publication of JP2017055046A publication Critical patent/JP2017055046A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】半導体基板の表面に露出するｎ型領域とｐ型領域を容易に形成することが可能な技術を提供する。【解決手段】不純物注入工程とレーザ照射工程を有する。不純物注入工程では、半導体基板の表面のＩＧＢＴ領域２０とダイオード領域４０を含む処理エリアに不純物を注入することによって、第１深さ範囲において第１不純物の総量が第２不純物の総量よりも多く、より深い第２深さ範囲において第２不純物の総量が第１不純物の総量よりも多いという関係を得る。レーザ照射工程では、ダイオード領域４０ではＩＢＧＴ領域２０よりもレーザのエネルギー密度が高くなるようにレーザを照射する。ＩＢＧＴ領域２０では第１深さ範囲にコレクタ領域３０を形成し、ダイオード領域４０では第２深さ範囲にカソード領域４８を形成する。【選択図】図１

Description

本明細書が開示する技術は、半導体装置の製造方法に関する。
特許文献１には、単一の半導体基板にＩＧＢＴとダイオードを備える半導体装置（いわゆる、ＲＣ−ＩＧＢＴ（Reverse Conducting Insulated Gate Bipolar Transistor））が開示されている。このＲＣ−ＩＧＢＴでは、半導体基板の下面に露出するように、ｎ型のカソード領域とｐ型のコレクタ領域（特許文献１ではドレイン領域と称されている）が配置されている。この半導体装置の製造工程では、半導体基板の下面に、第１のレジストマスクが形成される。第１のレジストマスクは、カソード領域を形成すべきエリアを覆っている。第１のレジストマスクには、コレクタ領域を形成すべきエリアに開口部が形成されている。次に、半導体基板に第１のレジストマスクを介してｐ型不純物が注入され、これによってｐ型のコレクタ領域が形成される。次に、第１のレジストマスクが除去され、新たに第２のレジストマスクが形成される。第２のレジストマスクは、コレクタ領域を覆っている。第２のレジストマスクには、カソード領域を形成すべきエリアに開口部が形成されている。次に、第２のレジストマスクを介して半導体基板にｎ型不純物が注入され、これによってｎ型のカソード領域が形成される。
特開２０１３−１９７１２２号公報
上述したように、特許文献１の技術では、第１及び第２のレジストマスクを介して半導体基板に不純物注入することで、ｎ型のカソード領域とｐ型のコレクタ領域を作り分けている。この方法では、各レジストマスクを形成するために、レジスト膜の形成、レジスト膜の露光、レジスト膜のエッチング（パターニング）、半導体基板の洗浄等の工程が必要である。また、使用済みのレジストマスクを除去するために、レジストマスクのエッチング、半導体基板の洗浄等の工程が必要である。このように、レジストマスクによってｎ型不純物の注入エリアとｐ型不純物の注入エリアを分ける場合には、多数の工程が必要となり、半導体装置を効率的に製造することが困難となる。なお、この問題は、ＲＣ−ＩＧＢＴの製造工程に限られず、半導体基板の表面に露出するｎ型領域とｐ型領域を形成する場合に共通して生じる問題である。したがって、本明細書は、半導体基板の表面に露出するｎ型領域とｐ型領域を容易に形成することが可能な技術を提供する。
本明細書が開示する半導体装置の製造方法は、不純物注入工程とレーザ照射工程を有する。不純物注入工程では、半導体基板の表面の第１エリアと第２エリアを含む処理エリアに第１導電型の第１不純物と第２導電型の第２不純物の少なくとも一方を注入する。これによって、深さ方向の不純物濃度分布を観測したときに、前記表面から第１深さにある第１位置と前記表面の間の第１深さ範囲において前記第１不純物の総量が前記第２不純物の総量よりも多く、前記表面から第１深さよりも深い第２深さにある第２位置と前記表面の間において前記第２不純物の総量が前記第１不純物の総量よりも多いという関係を得る。レーザ照射工程では、前記第２エリアでは前記第１エリアよりもレーザの照射エネルギー密度が高くなるように前記表面にレーザを照射する。ここでは、前記第１エリアでは前記第１深さ範囲に前記表面に露出するとともに前記第１不純物が前記第２不純物よりも高濃度に存在する第１導電型領域を形成し、前記第２エリアでは前記第２深さ範囲に前記表面に露出するとともに前記第２不純物が前記第１不純物よりも高濃度に存在する第２導電型領域を形成する。
なお、深さ方向の不純物濃度分布を観測したときにおける不純物の総量は、深さ方向に不純物濃度を積分した値に相当する。また、エネルギー密度は、半導体基板の表面に照射されるレーザの強度を時間で積分した値を意味する。例えば、Ａ１（Ｗ／ｃｍ２）の強度のレーザをｔ１秒間照射した場合には、その照射エリアにＡ１ｔ１（Ｊ／ｃｍ２）のエネルギー密度でレーザが照射されたことになる。
この製造方法では、レーザ照射工程で第１エリア内と第２エリア内の半導体基板の表面にレーザが照射される。第１エリアでは低いエネルギー密度でレーザが照射されるので、半導体基板の表面近傍の浅い部分（すなわち、第１深さ範囲の半導体領域）が加熱される。他方、第２エリアでは高いエネルギー密度でレーザが照射されるので、半導体基板の表面から深い部分の半導体領域まで加熱される。つまり、第２エリア内では、半導体基板の浅い部分から深い部分までの広い深さ範囲の半導体領域（すなわち、第２深さ範囲の半導体領域（以下、深さ方向に広い半導体領域という場合がある））が加熱される。加熱された半導体領域（第１エリアでは浅い部分の半導体領域、第２エリアでは深さ方向に広い半導体領域）では、不純物が拡散する。不純物の拡散によって、加熱された半導体領域内で不純物濃度分布が加熱前に比べて均一化される。
レーザ照射工程前において、浅い部分（第１深さ範囲）の半導体領域では第１不純物の総量が第２不純物の総量よりも多い。このため、レーザ照射工程において浅い部分の半導体領域内で不純物が拡散すると、浅い部分の半導体領域の略全域で第１不純物濃度が第２不純物濃度よりも高くなる。したがって、第１エリアでは、第１深さ範囲内に半導体基板の表面に露出するように第１導電型領域が形成される。
他方、レーザ照射工程前において、深さ方向に広い半導体領域（第２深さ範囲の半導体領域）では第２不純物の総量が第１不純物の総量よりも多い。このため、レーザ照射工程において深さ方向に広い半導体領域内で不純物が拡散すると、深い部分から浅い部分に多量の第２不純物が移動する。その結果、深さ方向に広い半導体領域の略全域で第２不純物濃度が第１不純物濃度よりも高くなる。したがって、第２エリアでは、第２深さ範囲内に半導体基板の表面に露出するように第２導電型領域が形成される。
以上に説明したように、この方法によれば、深さ方向において所定の分布が得られるように不純物を注入し、その後にエネルギー密度が位置によって変化するようにレーザを照射するだけで、第１導電型領域と第２導電型領域を半導体基板の表面に露出するように形成することができる。不純物の注入エリアを区分するためのレジストマスクを形成する必要がない。また、照射エリア内でエネルギー密度が異なるようにレーザを照射することは容易である。したがって、この方法によれば、半導体装置を効率的に製造することができる。
半導体装置１０の縦断面図。 図１のＩＩ−ＩＩ線の位置における不純物濃度分布を示すグラフ。 図１のＩＩＩ−ＩＩＩ線の位置における不純物濃度分布を示すグラフ。 半導体装置１０の製造工程を示す縦断面図。 半導体装置１０の製造工程を示す縦断面図。 レーザ照射工程前の図２、図３の位置における不純物濃度分布を示すグラフ。 レーザ照射工程の説明図。
図１に示す実施形態の半導体装置１０は、半導体基板１２と、上部電極１４と、下部電極１６を有している。半導体基板１２は、シリコン製の基板である。上部電極１４は、半導体基板１２の上面１２ａに形成されている。下部電極１６は、半導体基板１２の下面１２ｂに形成されている。
半導体基板１２は、縦型のＩＧＢＴが形成されているＩＧＢＴ領域２０と、縦型のダイオードが形成されているダイオード領域４０をそれぞれ複数個有している。ＩＧＢＴ領域２０とダイオード領域４０は、半導体基板１２の上面１２ａに平行な一方向において交互に繰り返し出現するように形成されている。上部電極１４は、ＩＧＢＴのエミッタ電極とダイオードのアノード電極を兼ねている。下部電極１６は、ＩＧＢＴのコレクタ電極とダイオードのカソード電極を兼ねている。
ＩＧＢＴ領域２０内の半導体基板１２内には、エミッタ領域２２、ボディ領域２４、ドリフト領域２６、バッファ領域２８及びコレクタ領域３０が形成されている。
エミッタ領域２２は、ｎ型領域であり、半導体基板１２の上面１２ａに露出するように形成されている。エミッタ領域２２は、上部電極１４に対してオーミック接続されている。
ボディ領域２４は、ｐ型領域であり、エミッタ領域２２に接している。ボディ領域２４は、半導体基板１２の上面１２ａに露出するように形成されている。ボディ領域２４は、エミッタ領域２２の側方からエミッタ領域２２の下側まで伸びている。ボディ領域２４は、ボディコンタクト領域２４ａと、低濃度ボディ領域２４ｂを有している。ボディコンタクト領域２４ａは、高いｐ型不純物濃度を有している。ボディコンタクト領域２４ａは、半導体基板１２の上面１２ａに露出するように形成されており、上部電極１４に対してオーミック接続されている。低濃度ボディ領域２４ｂは、ボディコンタクト領域２４ａよりも低いｐ型不純物濃度を有している。低濃度ボディ領域２４ｂは、エミッタ領域２２とボディコンタクト領域２４ａの下側に形成されている。
ドリフト領域２６は、ｎ型領域であり、ボディ領域２４に接している。ドリフト領域２６は、ボディ領域２４の下側に形成されている。ドリフト領域２６は、ボディ領域２４によってエミッタ領域２２から分離されている。
バッファ領域２８は、ｎ型領域であり、ドリフト領域２６に接している。バッファ領域２８は、ドリフト領域２６の下側に形成されている。バッファ領域２８のｎ型不純物濃度は、ドリフト領域２６のｎ型不純物濃度よりも高い。
コレクタ領域３０は、ｐ型領域であり、バッファ領域２８に接している。コレクタ領域３０は、バッファ領域２８の下側に形成されている。コレクタ領域３０は、半導体基板１２の下面１２ｂに露出するように形成されている。コレクタ領域３０は、下部電極１６に対してオーミック接続されている。コレクタ領域３０は、ドリフト領域２６及びバッファ領域２８によって、ボディ領域２４から分離されている。
ＩＧＢＴ領域２０内の半導体基板１２の上面１２ａには、複数のトレンチが形成されている。各トレンチは、エミッタ領域２２に隣接する位置に形成されている。各トレンチは、ボディ領域２４を貫通してドリフト領域２６に達している。
ＩＧＢＴ領域２０内の各トレンチの内面は、ゲート絶縁膜によって覆われている。また、各トレンチ内には、ゲート電極３４が配置されている。各ゲート電極３４は、ゲート絶縁膜によって半導体基板１２から絶縁されている。各ゲート電極３４は、ゲート絶縁膜を介して、エミッタ領域２２、低濃度ボディ領域２４ｂ及びドリフト領域２６に対向している。各ゲート電極３４の上部には、層間絶縁膜が形成されている。各ゲート電極３４は、層間絶縁膜によって上部電極１４から絶縁されている。
ダイオード領域４０内の半導体基板１２内には、アノード領域４２、ドリフト領域２６及びカソード領域４８が形成されている。
アノード領域４２は、半導体基板１２の上面１２ａに露出するように形成されている。アノード領域４２は、アノードコンタクト領域４２ａと低濃度アノード領域４２ｂを有している。アノードコンタクト領域４２ａは、高いｐ型不純物濃度を有している。アノードコンタクト領域４２ａは、半導体基板１２の上面１２ａに露出するように形成されており、上部電極１４に対してオーミック接続されている。低濃度アノード領域４２ｂは、アノードコンタクト領域４２ａよりも低いｐ型不純物濃度を有している。低濃度アノード領域４２ｂは、アノードコンタクト領域４２ａの側方及び下側に形成されている。
ダイオード領域４０内では、ドリフト領域２６は、アノード領域４２の下側に形成されている。ドリフト領域２６は、アノード領域４２に接している。
カソード領域４８は、ｎ型領域であり、ドリフト領域２６に接している。カソード領域４８は、ドリフト領域２６の下側に形成されている。カソード領域４８のｎ型不純物濃度は、ドリフト領域２６のｎ型不純物濃度よりも高い。カソード領域４８は、半導体基板１２の下面１２ｂに露出するように形成されている。カソード領域４８は、下部電極１６に対してオーミック接続されている。
ダイオード領域４０内の半導体基板１２の上面１２ａには、複数のトレンチが形成されている。各トレンチは、アノード領域４２を貫通してドリフト領域２６に達している。
ダイオード領域４０内の各トレンチの内面は、絶縁膜によって覆われている。また、各トレンチ内には、制御電極４４が配置されている。各制御電極４４は、絶縁膜によって半導体基板１２から絶縁されている。各制御電極４４は、絶縁膜を介して、アノード領域４２及びドリフト領域２６に対向している。各制御電極４４の上部には、層間絶縁膜が形成されている。各制御電極４４は、層間絶縁膜によって上部電極１４から絶縁されている。
上述したように、ＩＧＢＴ領域２０内の半導体基板１２の下面１２ｂに露出するようにｐ型のコレクタ領域３０が形成されており、ダイオード領域４０内の半導体基板１２の下面１２ｂに露出するようにｎ型のカソード領域４８が形成されている。したがって、半導体基板１２の下面１２ｂには、ｐ型のコレクタ領域３０とｎ型のカソード領域４８が露出している。半導体基板１２の下面１２ｂに平行な一方向に沿って見たときに、コレクタ領域３０の露出エリアとカソード領域４８の露出エリアとが交互に繰り返し出現するように配置されている。
図２は、図１のＩＩ−ＩＩ線の位置における不純物濃度分布（すなわち、コレクタ領域３０とバッファ領域２８内の深さ方向に沿った不純物濃度分布）を示している。図２の縦軸は、半導体基板１２の下面１２ｂからの深さを表している。図２の原点（すなわち、深さゼロ）が、下面１２ｂの位置を表している。
下面１２ｂと深さＤ３の位置５３の間の深さ範囲では、ｐ型不純物濃度がｎ型不純物濃度よりも高い。すなわち、下面１２ｂと位置５３の間の深さ範囲に、ｐ型のコレクタ領域３０が形成されている。また、コレクタ領域３０の最深部を除く部分（すなわち、深さＤ２（深さＤ３よりも浅い深さ）の位置５２と下面１２ｂの間の深さ範囲）では、ｐ型不純物濃度が略一定の濃度で分布しており、ｎ型不純物濃度がｐ型不純物濃度よりも低い略一定の濃度で分布している。コレクタ領域３０の最深部（すなわち、位置５２と位置５３の間の深さ範囲）では、ｐ型不純物濃度が深い側に向かうにしたがって急激に低下しており、ｎ型不純物濃度が深い側に向かうにしたがって急激に上昇している。位置５３においてｐ型不純物濃度とｎ型不純物濃度が一致している。
位置５３よりも深い側では、ｐ型不純物濃度がさらに低下している。したがって、位置５３よりも深い側では、ｎ型不純物濃度がｐ型不純物濃度よりも高い。深さＤ３の位置５３と深さＤ８（深さＤ３よりも深い深さ）の位置５８の間の深さ範囲では、ｎ型不純物濃度が比較的高い。位置５８よりも深い側では、ｎ型不純物濃度が極めて低い略一定の濃度で分布している。位置５８よりも深い側の半導体領域は、ｎ型不純物濃度が低いドリフト領域２６である。位置５３と位置５８の間の半導体領域は、ドリフト領域２６よりもｎ型不純物濃度が高いバッファ領域２８である。バッファ領域２８内の深さＤ５の位置５５にｎ型不純物濃度のピークが形成されている。バッファ領域２８内では、位置５５のピークを中心にしてｎ型不純物濃度が正規分布状に分布している。
図３は、図１のＩＩＩ−ＩＩＩ線の位置における不純物濃度分布（すなわち、カソード領域４８内の深さ方向に沿った不純物濃度分布）を示している。図３中の深さＤ４、Ｄ８は、図２中の深さＤ４、Ｄ８と略一致する。
ダイオード領域４０内では、下面１２ｂ近傍の略全域で、ｎ型不純物濃度がｐ型不純物濃度よりも高い。下面１２ｂと位置５８の間の深さ範囲では、ｎ型不純物濃度が比較的高い。位置５８よりも深い側では、ｎ型不純物濃度が極めて低い略一定の濃度で分布している。位置５８よりも深い側の半導体領域は、ｎ型不純物濃度が低いドリフト領域２６である。下面１２ｂと位置５８の間の半導体領域は、ドリフト領域２６よりもｎ型不純物濃度が高いカソード領域４８である。また、カソード領域４８の最深部を除く部分（すなわち、下面１２ｂと深さＤ６（深さＤ８よりも浅い深さ）の位置５６の間の深さ範囲）では、ｎ型不純物濃度が略一定の濃度で分布しており、ｐ型不純物濃度がｎ型不純物濃度よりも低い略一定の濃度で分布している。カソード領域４８の最深部（すなわち、位置５６と位置５８の間の深さ範囲）では、ｎ型不純物濃度が深い側に向かうにしたがって急激に低下している。
次に、ＩＧＢＴの動作について説明する。ＩＧＢＴをオンさせる際には、ゲート電極３４の電位を閾値以上まで上昇させる。これによって、ゲート絶縁膜近傍のボディ領域２４にチャネルが形成される。この状態で、下部電極１６の電位を上部電極１４の電位よりも高い電位まで上昇させると、ＩＧＢＴ領域２０を通って下部電極１６から上部電極１４に電流が流れる。ゲート電極３４の電位を閾値未満に低下させると、チャネルが消失し、ＩＧＢＴがオフする。この状態では、上面側のｐ型領域（すなわち、ボディ領域２４とアノード領域４２）とドリフト領域２６の間の界面のｐｎ接合から下側に向かって空乏層が伸びる。ｎ型不純物濃度が高いバッファ領域２８及びカソード領域４８に空乏層が達すると、空乏層の伸びが停止する。これによって、空乏層が下面１２ｂまで達すること（いわゆる、パンチスルー）が防止される。
次に、ダイオードの動作について説明する。上部電極１４の電位を下部電極１６の電位よりも高い電位まで上昇させると、アノード領域４２とドリフト領域２６の界面のｐｎ接合に順方向電圧が印加される。このため、ダイオードがオンし、ダイオード領域４０を通って上部電極１４から下部電極１６に電流が流れる。また、ＩＧＢＴ領域２０内のボディ領域２４とドリフト領域２６の界面のｐｎ接合にも、順方向電圧が印加される。したがって、このｐｎ接合とカソード領域４８を通る経路でも、上部電極１４から下部電極１６に電流が流れる。その後、上部電極１４の電位を下部電極１６の電位よりも低い電位まで低下させると、ダイオードが逆回復動作を行う。逆回復動作では、ドリフト領域２６内に存在するホールがアノード領域４２とボディ領域２４を介して上部電極１４へ排出されるとともに、ドリフト領域２６内に存在する電子がカソード領域４８を介して下部電極１６へ排出される。したがって、半導体装置１０に瞬間的に高い逆電流（いわゆる、逆回復電流）が流れる。
半導体装置１０のように下面１２ｂに露出する位置にｎ型のカソード領域４８だけでなくｐ型のコレクタ領域３０が形成されていると、ダイオードがオンしているときに下部電極１６からドリフト領域２６に流入する電子が少なくなる。このため、逆回復動作時にドリフト領域２６から下部電極１６に排出される電子も少なくなる。このため、この構造によれば、ダイオードの逆回復電流を抑制することができる。したがって、ダイオードの逆回復動作時における損失を抑制することができる。
次に、半導体装置１０の製造方法について説明する。まず、従来公知の方法によって、図４に示すように、半導体装置１０の上面１２ａ側の構造を形成する。この段階では、下面１２ｂの全域に、ドリフト領域２６が露出している。
次に、ｎ型不純物注入工程を実施する。ここでは、図４に示すように、半導体基板１２の下面１２ｂの全域に、ｎ型不純物を注入する。ここでは、図６に示すように、深さＤ５の位置５５にｎ型不純物濃度のピークが形成されるように、ｎ型不純物を注入する。ｎ型不純物注入工程を実施することで、ｎ型不純物濃度が、下面１２ｂと位置５７（深さＤ７の位置）の間の深さ範囲内で位置５５を中心に正規分布状に分布するようになる。
次に、ｐ型不純物注入工程を実施する。ここでは、図５に示すように、半導体基板１２の下面１２ｂの全域に、ｐ型不純物を注入する。ここでは、図６に示すように、深さＤ１（深さＤ５よりも浅い深さ）の位置５１にｐ型不純物濃度のピークが形成されるように、ｐ型不純物を注入する。ｐ型不純物注入工程を実施することで、ｐ型不純物濃度が、位置５１を中心に正規分布状に分布するようになる。なお、ｐ型不純物注入工程におけるｐ型不純物のドーズ量（ａｔｏｍｓ／ｃｍ２）は、ｎ型不純物注入工程におけるｎ型不純物のドーズ量よりも少ない。なお、ドーズ量は、下面１２ｂの単位面積当たりに注入される不純物の総量を意味する。また、ｐ型不純物注入工程は、ｎ型不純物注入工程よりも先に実施してもよい。
上述したように、ｎ型不純物注入工程とｐ型不純物注入工程を実施すると、図６に示す不純物濃度分布が得られる。なお、図６の深さＤ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６は、図２，３の深さＤ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６と略一致する。また、この段階では、ＩＧＢＴ領域２０（すなわち、図１のＩＩ−ＩＩ線の位置）でも、ダイオード領域４０（すなわち、図１のＩＩＩ−ＩＩＩ線の位置）でも、図６に示すように不純物濃度が分布している。上述したように、深さＤ１の位置５１にｐ型不純物のピークが形成されており、深さＤ１よりも深い深さＤ５の位置５５にｎ型不純物のピークが形成されている。深さＤ１と深さＤ５の間の深さＤ３の位置５３において、ｐ型不純物濃度とｎ型不純物濃度が略一致している。ｐ型不純物濃度のピーク位置５１を含む下面１２ｂ近傍の深さ範囲（下面１２ｂと位置５３の間の深さ範囲）では、ｐ型不純物濃度がｎ型不純物濃度よりも高くなっている。ｎ型不純物濃度のピーク位置５５を含む深さ範囲（位置５３よりも深い範囲）では、ｎ型不純物濃度がｐ型不純物濃度よりも高くなっている。
また、上述したように、ｐ型不純物のドーズ量は、ｎ型不純物のドーズ量よりも少ない。図６のｐ型不純物濃度を深さ方向全域において積分した値がｐ型不純物のドーズ量に相当し、図６のｎ型不純物濃度を下面１２ｂと位置５７の間の深さ範囲で深さ方向に積分した値がｎ型不純物のドーズ量に相当する。したがって、図６において、ｐ型不純物濃度のグラフの面積は、ｎ型不純物濃度のグラフの面積よりも小さくなっている。また、図６の深さＤ４の位置５４は、下面１２ｂと位置５４の間の深さ範囲に存在するｐ型不純物の総量が、下面１２ｂと位置５４の間の深さ範囲に存在するｎ型不純物の総量と等しくなる位置を示している。つまり、下面１２ｂと位置５４の間の深さ範囲におけるｐ型不純物濃度のグラフの面積が、下面１２ｂと位置５４の間の深さ範囲におけるｎ型不純物濃度のグラフの面積と等しい。なお、本実施例では、深さＤ４が深さＤ５より浅いが、深さＤ４が深さＤ５より深くてもよい。
図６の分布が得られるようにｐ型不純物とｎ型不純物を注入したら、レーザ照射工程を実施する。ここでは、半導体基板１２の下面１２ｂにレーザを照射して、半導体基板１２を加熱する。ここでは、図７に示すように長方形の焦点９０を有するレーザを用いる。焦点９０を、図７の矢印に示すように、半導体基板１２の下面１２ｂ上においてｙ方向（下面１２ｂに平行な一方向）に沿って往復移動させながら、ｘ方向（下面１２ｂに平行でｙ方向に直交する方向）に移動させる。これによって、下面１２ｂの全域にレーザを照射し、下面１２ｂ近傍の半導体領域を加熱する。焦点９０をｙ方向に往復移動させる際に、往路の照射エリアと復路の照射エリアとを部分的に重複させる。往路と復路で照射エリアが重複する部分ではレーザのエネルギー密度が高くなり、往路と復路で照射エリアが重複しない部分ではレーザのエネルギー密度が低くなる。ここでは、ＩＧＢＴ領域２０ではエネルギー密度が低くなり、ダイオード領域４０ではエネルギー密度が高くなるように、レーザの照射経路を設定する。
ＩＧＢＴ領域２０では、レーザのエネルギー密度が低いので、下面１２ｂ近傍の浅い部分の半導体領域が加熱される。より詳細には、図６に示す深さＤ２（深さＤ３、Ｄ４よりも浅い深さ）までの範囲（すなわち、下面１２ｂと位置５２の間の深さ範囲）がシリコンの融点以上の温度まで加熱される。このため、下面１２ｂと位置５２の間の深さ範囲で半導体領域が溶融し、その後、その半導体領域が凝固する。半導体領域が溶融すると、その溶融した半導体領域内で不純物が略均一に分散する。したがって、図２に示すように、加熱後に、下面１２ｂと位置５２の間の深さ範囲でｐ型不純物濃度及びｎ型不純物濃度が略一定となる。また、図６に示すように、加熱前において、下面１２ｂと位置５２の間の深さ範囲では、ｐ型不純物の総量がｎ型不純物の総量よりも多い。したがって、図２に示すように、加熱後において下面１２ｂと位置５２の間の深さ範囲全域で、ｐ型不純物濃度がｎ型不純物濃度よりも高くなる。溶融した半導体領域では、不純物が活性化する。したがって、下面１２ｂと位置５２の間の深さ範囲に、活性化したｐ型領域が形成される。また、位置５２よりも深い範囲の溶融しなかった半導体領域も、レーザによって加熱される。このため、位置５２よりも深い範囲では、固体のシリコン中で不純物が拡散する。溶融した範囲に隣接する深さ範囲（位置５２と位置５３の間の深さ範囲）では、加熱後でもｐ型不純物濃度がｎ型不純物濃度よりも高い状態が維持される。また、この深さ範囲内でも、加熱によって不純物が活性化し、ｐ型領域が形成される。したがって、ＩＧＢＴ領域２０内では、下面１２ｂと位置５２の間の深さ範囲に、下面１２ｂに露出するｐ型のコレクタ領域３０が形成される。位置５３よりも深い範囲では、加熱後でもｎ型不純物がｐ型不純物よりも高い状態が維持される。但し、拡散によってｎ型不純物の分布範囲が少し広くなる。このため、ｎ型不純物の分布範囲の深い側の端部の位置が、深さＤ７の位置５７（図６参照）からより深い深さＤ８の位置５８（図２参照）にシフトする。また、位置５３と位置５８の間の深さ範囲でも加熱によって不純物が活性化する。したがって、ＩＧＢＴ領域２０内では、コレクタ領域３０よりも深い側（位置５３と位置５８の間の深さ範囲）にｎ型のバッファ領域２８が形成される。
ダイオード領域４０では、レーザのエネルギー密度が高いので、下面１２ｂ近傍の半導体領域が、浅い部分から深い部分まで加熱される。より詳細には、図６に示す深さＤ６（深さＤ４、Ｄ５よりも深い深さ）までの範囲（すなわち、下面１２ｂと位置５６の間の深さ範囲）がシリコンの融点以上の温度まで加熱される。このため、下面１２ｂと位置５６の間の深さ範囲で半導体領域が溶融し、その後、その半導体領域が凝固する。したがって、図３に示すように、加熱後に、下面１２ｂと位置５６の間の深さ範囲でｐ型不純物濃度及びｎ型不純物濃度が略一定となる。また、図６に示すように、加熱前において、下面１２ｂと位置５６の間の深さ範囲では、ｎ型不純物の総量がｐ型不純物の総量よりも多い。したがって、図３に示すように、溶融後において下面１２ｂと位置５６の間の深さ範囲の全域で、ｎ型不純物濃度がｐ型不純物濃度よりも高くなる。つまり、半導体基板１２の深い部分に高濃度に存在していたｎ型不純物の多くが浅い部分に拡散し、その浅い部分がｎ型化する。また、溶融した半導体領域では、不純物が活性化する。さらに、位置５６よりも深い範囲の溶融しなかった半導体領域も、レーザによって加熱される。このため、位置５６よりも深い範囲でも、不純物が活性化する。したがって、ダイオード領域４０内では、下面１２ｂと位置５８の間の深さ範囲に下面１２ｂに露出するｎ型のカソード領域４８が形成される。
以上に説明したように、レーザ照射工程を実施することで、コレクタ領域３０、バッファ領域２８及びカソード領域４８が形成される。
レーザ照射工程を実施したら、半導体基板１２の下面１２ｂに下部電極１６を形成する。これによって、図１に示す半導体装置１０が完成する。
以上に説明したように、この方法によれば、ｐ型不純物とｎ型不純物の注入エリアを区分する必要がない。このため、ｐ型不純物注入工程とｎ型不純物注入工程でレジストマスクを形成する必要がない。これによって、レジストマスクの形成と除去に関する工程を省略することができる。また、ＩＧＢＴ領域２０とダイオード領域４０とでエネルギー密度が異なるようにレーザを照射することは容易である。したがって、この方法によれば、半導体装置１０を効率的に製造することができる。また、レジストマスクを用いる場合には、使用後のレジストマスクを除去する際に半導体基板の表面にレジストマスクの残渣が残る場合がある。表面に残渣が残っていると、レーザ照射工程において残渣の部分で半導体基板が十分に加熱されず、所望の電気特性が得られない場合がある。本実施例の製造方法によれば、レジストマスクを用いないので、このような問題が生じない。
なお、上述した実施例では、往路と復路とでレーザの照射エリアを部分的に重複させることで、ダイオード領域４０でＩＧＢＴ領域２０よりもエネルギー密度が高くなるようにレーザを照射した。しかしながら、照射エリア内でエネルギー密度を異ならせる方法として、実施例の方法以外にも種々の方法を採用することができる。例えば、ダイオード領域４０ではＩＧＢＴ領域２０よりも照射するレーザの強度（Ｗ／ｃｍ２）を高くしてもよい。また、ダイオード領域４０ではＩＧＢＴ領域２０よりもレーザの焦点９０を移動させる速度を遅くしてもよい。レーザの焦点９０を移動させる速度を遅くすることで、レーザが照射される時間が長くなり、エネルギー密度を高くすることができる。また、これらの方法を組み合わせてもよい。
また、上述した実施例では、下面１２ｂと位置５３の間の深さ範囲にコレクタ領域３０を形成した。しかしながら、コレクタ領域３０を形成する深さ範囲は、変更することができる。上述したように、図６の位置５４は、下面１２ｂと位置５４の間の深さ範囲内に存在するｐ型不純物の総量が、その深さ範囲内に存在するｎ型不純物の総量と一致する位置である。したがって、深さＤ４よりも浅い位置と下面１２ｂの間の深さ範囲内では、ｐ型不純物の総量がｎ型不純物の総量よりも多い。したがって、レーザ照射工程では、下面１２ｂと深さＤ４よりも浅い何れかの位置の間の深さ範囲内で不純物を拡散させることで、下面１２ｂに露出するｐ型領域を形成することができる。
また、上述した実施例では、下面１２ｂと位置５８の間の深さ範囲にカソード領域４８を形成した。しかしながら、カソード領域４８を形成する深さ範囲は、変更することができる。深さＤ４よりも深い位置と下面１２ｂの間の深さ範囲内では、ｎ型不純物の総量がｐ型不純物の総量よりも多い。したがって、レーザ照射工程では、下面１２ｂと深さＤ４よりも深い何れかの位置の間の深さ範囲内で不純物を拡散させることで、下面１２ｂに露出するｎ型領域を形成することができる。
また、上述した実施例では、ＩＧＢＴ領域２０において、下面１２ｂと位置５２の間の深さ範囲で半導体領域を溶融させた。また、ダイオード領域４０において、下面１２ｂと位置５６の間の深さ範囲で半導体領域を溶融させた。しかしながら、必ずしも半導体領域を溶融させる必要はない。半導体領域を溶融させなくても、固体状態の半導体領域中で不純物を拡散させることは可能である。但し、半導体領域を溶融させると、溶融した半導体領域中で不純物がより均一に分布するようになる。したがって、コレクタ領域３０及びカソード領域４８をより安定して形成することができる。また、半導体領域を一旦溶融させてから凝固させると、半導体領域中の結晶欠陥の多くが消滅する。したがって、結晶欠陥密度が低いコレクタ領域３０及びカソード領域４８を形成することが可能となる。したがって、半導体領域を溶融させることがより好ましい。
なお、ＩＧＢＴ領域２０では、位置５３（加熱前においてｐ型不純物濃度とｎ型不純物濃度が一致している位置）よりも浅い位置と下面１２ｂの間の深さ範囲を溶融させることが好ましい。この深さ範囲ではｐ型不純物濃度がｎ型不純物濃度よりも高いので、より確実にコレクタ領域３０を形成することができる。また、ＩＧＢＴ領域２０では、位置５１（加熱前におけるｐ型不純物濃度のピーク位置）よりも深い位置と下面１２ｂの間の深さ範囲を溶融させることが好ましい。このようにｐ型不純物濃度のピーク位置を含む深さ範囲を溶融させることで、下面１２ｂにおけるｐ型不純物濃度が高いコレクタ領域３０を形成することができる。
また、ダイオード領域４０では、位置５５（加熱前におけるｎ型不純物濃度のピーク位置）よりも深い位置と下面１２ｂの間の深さ範囲を溶融させることが好ましい。このようにｎ型不純物濃度のピーク位置を含む深さ範囲を溶融させることで、下面１２ｂにおけるｎ型不純物濃度が高いカソード領域４８を形成することができる。
また、上述した実施例では、ｎ型不純物とｐ型不純物を半導体基板１２の下面１２ｂに注入した。しかしながら、ｎ型半導体領域をエピタキシャル成長等によって形成し、そのｎ型半導体領域にｐ型不純物を注入してもよい。また、ｐ型半導体領域をエピタキシャル成長等によって形成し、そのｐ型半導体領域にｎ型不純物を注入してもよい。
また、上述した実施例では、ＲＣ−ＩＧＢＴの製造方法について説明した。しかしながら、ＩＧＢＴ構造を有さず、ダイオード構造を有する半導体装置において、下面に露出するようにｎ型領域（カソード領域）とｐ型領域を形成してもよい。このようなダイオードでも、上述した逆回復損失の抑制効果を得ることができる。また、このダイオードの下面に露出するｎ型領域とｐ型領域を形成する際に、上述した実施例の製造方法を用いることができる。また、表面に露出するｐ型領域とｎ型領域を有する他の半導体装置の製造工程において、本明細書に開示の技術を適用してもよい。
上述した実施例の構成要素と請求項の構成要素との関係を説明する。実施例のＩＧＢＴ領域２０内の下面１２ｂは、請求項の第１エリアの一例である。実施例のダイオード領域４０内の下面１２ｂは、請求項の第２エリアの一例である。実施例の位置５２は、請求項の第１位置の一例である。実施例の位置５６は、請求項の第２位置の一例である。実施例のコレクタ領域３０は、請求項の第１導電型領域の一例である。実施例のカソード領域４８は、請求項の第２導電型領域の一例である。
以上に説明した実施例の好適な構成を以下に列記する。なお、以下に列記する構成は、いずれも独立して有用なものである。
本明細書が開示する一例の構成では、レーザ照射工程において、第１エリアでは第１深さ範囲の半導体領域を一時的に溶融させる。
このように半導体領域が一時的に溶融してその後に凝固すると、この半導体領域内で不純物が均一に分散して、不純物濃度が略一定となる。また、半導体領域が一時的に溶融してその後に凝固すると、多くの結晶欠陥が消滅する。したがって、この方法によれば、不純物濃度が比較的均一であり、結晶欠陥密度が低い第１導電型領域を形成することができる。
なお、上記の通り、半導体領域が一時的に溶融してその後に凝固すると、その半導体領域内で不純物濃度が略一定となる。したがって、半導体領域内の不純物濃度分布を測定することで、半導体領域が一時的に溶融したか否かを判断することができる。
本明細書が開示する一例の構成では、レーザ照射工程において、第２エリアでは第２深さ範囲の半導体領域を一時的に溶融させる。
この方法によれば、不純物濃度が比較的均一であり、結晶欠陥密度が低い第２導電型領域を形成することができる。
本明細書が開示する一例の構成では、前記第１導電型がｐ型であり、前記第２導電型がｎ型である。
このような構成によれば、第１エリア内において、ｐ型の第１導電型領域（表面に露出する領域）よりも深い位置に、ｎ型領域が形成される。このｎ型領域を、ＩＧＢＴやダイオードにおいて空乏層の伸展を停止させるバッファ領域として利用することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０ ：半導体装置
１２ ：半導体基板
１２ａ ：上面
１２ｂ ：下面
１４ ：上部電極
１６ ：下部電極
２０ ：ＩＧＢＴ領域
２２ ：エミッタ領域
２４ ：ボディ領域
２６ ：ドリフト領域
２８ ：バッファ領域
３０ ：コレクタ領域
３４ ：ゲート電極
４０ ：ダイオード領域
４２ ：アノード領域
４４ ：制御電極
４８ ：カソード領域

Claims (4)

  1. 半導体装置の製造方法であって、
    半導体基板の表面の第１エリアと第２エリアを含む処理エリアに第１導電型の第１不純物と第２導電型の第２不純物の少なくとも一方を注入することによって、深さ方向の不純物濃度分布を観測したときに、前記表面から第１深さにある第１位置と前記表面の間の第１深さ範囲において前記第１不純物の総量が前記第２不純物の総量よりも多く、前記表面から前記第１深さよりも深い第２深さにある第２位置と前記表面の間の第２深さ範囲において前記第２不純物の総量が前記第１不純物の総量よりも多いという関係を得る不純物注入工程と、
    前記第２エリアでは前記第１エリアよりもレーザのエネルギー密度が高くなるように前記表面にレーザを照射し、前記第１エリアでは前記第１深さ範囲に前記表面に露出するとともに前記第１不純物が前記第２不純物よりも高濃度に存在する第１導電型領域を形成し、前記第２エリアでは前記第２深さ範囲に前記表面に露出するとともに前記第２不純物が前記第１不純物よりも高濃度に存在する第２導電型領域を形成するレーザ照射工程と、
    を備えている製造方法。
  2. 前記レーザ照射工程において、前記第１エリアでは前記第１深さ範囲の半導体領域を一時的に溶融させる請求項１の製造方法。
  3. 前記レーザ照射工程において、前記第２エリアでは前記第２深さ範囲の半導体領域を一時的に溶融させる請求項１または２の製造方法。
  4. 前記第１導電型がｐ型であり、
    前記第２導電型がｎ型である、
    請求項１〜３の何れか一項の製造方法。
JP2015179534A 2015-09-11 2015-09-11 半導体装置の製造方法 Pending JP2017055046A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015179534A JP2017055046A (ja) 2015-09-11 2015-09-11 半導体装置の製造方法
US15/255,615 US20170077263A1 (en) 2015-09-11 2016-09-02 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015179534A JP2017055046A (ja) 2015-09-11 2015-09-11 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2017055046A true JP2017055046A (ja) 2017-03-16

Family

ID=58257599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015179534A Pending JP2017055046A (ja) 2015-09-11 2015-09-11 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20170077263A1 (ja)
JP (1) JP2017055046A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019106457A (ja) * 2017-12-12 2019-06-27 トヨタ自動車株式会社 評価用ウエハの製造方法
WO2020012605A1 (ja) * 2018-07-12 2020-01-16 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP2020021906A (ja) * 2018-08-03 2020-02-06 トヨタ自動車株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124566A (ja) * 2009-12-09 2011-06-23 Abb Technology Ag 注入されたドーパントを選択的に活性化するためのレーザ・アニーリングを使用して半導体デバイスを製造するための方法
JP2011222660A (ja) * 2010-04-07 2011-11-04 Toshiba Corp 半導体装置の製造方法
JP2012084722A (ja) * 2010-10-13 2012-04-26 Toyota Motor Corp 半導体装置の製造方法
WO2013069113A1 (ja) * 2011-11-09 2013-05-16 トヨタ自動車株式会社 半導体装置およびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3940289A (en) * 1975-02-03 1976-02-24 The United States Of America As Represented By The Secretary Of The Navy Flash melting method for producing new impurity distributions in solids
US6599818B2 (en) * 2000-10-10 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method
JP2002203965A (ja) * 2000-12-27 2002-07-19 Toshiba Corp 半導体装置
TWI305927B (en) * 2001-03-29 2009-02-01 Toshiba Kk Semiconductor device and method of making the same
JP2003229568A (ja) * 2002-02-04 2003-08-15 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP5104314B2 (ja) * 2005-11-14 2012-12-19 富士電機株式会社 半導体装置およびその製造方法
US7569463B2 (en) * 2006-03-08 2009-08-04 Applied Materials, Inc. Method of thermal processing structures formed on a substrate
JP5365009B2 (ja) * 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
SG156537A1 (en) * 2008-04-09 2009-11-26 Toshiba Matsushita Display Tec Methods of laser annealing a semiconductor layer and semiconductor devices produced thereby
US7842590B2 (en) * 2008-04-28 2010-11-30 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate including laser annealing
WO2012056536A1 (ja) * 2010-10-27 2012-05-03 富士電機株式会社 半導体装置および半導体装置の製造方法
EP2782121B1 (en) * 2011-11-15 2021-01-06 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
EP2763159A1 (en) * 2013-01-30 2014-08-06 University College Cork Improved low resistance contacts for semiconductor devices
WO2014143327A1 (en) * 2013-03-11 2014-09-18 Applied Materials, Inc. Apparatus for speckle reduction, pulse stretching, and beam homogenization
CN109065441B (zh) * 2013-06-26 2023-06-30 富士电机株式会社 半导体装置及半导体装置的制造方法
JP5935951B2 (ja) * 2013-10-04 2016-06-15 富士電機株式会社 半導体装置
JP6098540B2 (ja) * 2014-02-10 2017-03-22 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6319057B2 (ja) * 2014-11-21 2018-05-09 三菱電機株式会社 逆導通型半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124566A (ja) * 2009-12-09 2011-06-23 Abb Technology Ag 注入されたドーパントを選択的に活性化するためのレーザ・アニーリングを使用して半導体デバイスを製造するための方法
JP2011222660A (ja) * 2010-04-07 2011-11-04 Toshiba Corp 半導体装置の製造方法
JP2012084722A (ja) * 2010-10-13 2012-04-26 Toyota Motor Corp 半導体装置の製造方法
WO2013069113A1 (ja) * 2011-11-09 2013-05-16 トヨタ自動車株式会社 半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019106457A (ja) * 2017-12-12 2019-06-27 トヨタ自動車株式会社 評価用ウエハの製造方法
WO2020012605A1 (ja) * 2018-07-12 2020-01-16 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JPWO2020012605A1 (ja) * 2018-07-12 2020-12-17 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP2020021906A (ja) * 2018-08-03 2020-02-06 トヨタ自動車株式会社 半導体装置の製造方法
JP7115124B2 (ja) 2018-08-03 2022-08-09 株式会社デンソー 半導体装置の製造方法

Also Published As

Publication number Publication date
US20170077263A1 (en) 2017-03-16

Similar Documents

Publication Publication Date Title
US20170373141A1 (en) Semiconductor device and method of manufacturing semiconductor device
US9887190B2 (en) Semiconductor device and method for manufacturing the same
CN108074810B (zh) 半导体装置的制造方法
JPWO2014208404A1 (ja) 半導体装置および半導体装置の製造方法
US9437719B2 (en) Method for manufacturing semiconductor device having grooved surface
JP2010171057A (ja) 半導体装置およびその製造方法
JP6266975B2 (ja) 絶縁ゲート型半導体装置の製造方法及び絶縁ゲート型半導体装置
JP2011134861A (ja) 半導体装置及びその製造方法
EP2706576A2 (en) Diode and power conversion system
JP2010147381A (ja) 半導体装置の製造方法
JP2013247248A (ja) 半導体装置の製造方法
JP2011222660A (ja) 半導体装置の製造方法
JP2017055046A (ja) 半導体装置の製造方法
KR101897380B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2002203965A (ja) 半導体装置
JP2015154000A (ja) 半導体装置および半導体装置の製造方法
JP2015222787A (ja) イオン注入方法および半導体装置の製造方法
JP2018006420A (ja) 半導体装置
JP5751106B2 (ja) 半導体装置の製造方法
US9443766B2 (en) Method for manufacturing diode
JP2010141339A (ja) 半導体装置を製造するための方法
JP6112071B2 (ja) 半導体装置の製造方法
JP6816624B2 (ja) 半導体装置の製造方法
JP6958088B2 (ja) 半導体装置の製造方法
JP6740835B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171024

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180807