JP6112071B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6112071B2
JP6112071B2 JP2014125925A JP2014125925A JP6112071B2 JP 6112071 B2 JP6112071 B2 JP 6112071B2 JP 2014125925 A JP2014125925 A JP 2014125925A JP 2014125925 A JP2014125925 A JP 2014125925A JP 6112071 B2 JP6112071 B2 JP 6112071B2
Authority
JP
Japan
Prior art keywords
region
type impurity
impurity concentration
concentration
depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014125925A
Other languages
English (en)
Other versions
JP2016004956A5 (ja
JP2016004956A (ja
Inventor
佑樹 堀内
佑樹 堀内
亀山　悟
悟 亀山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2014125925A priority Critical patent/JP6112071B2/ja
Priority to PCT/JP2015/062016 priority patent/WO2015194250A1/ja
Priority to US15/307,608 priority patent/US9780163B2/en
Publication of JP2016004956A publication Critical patent/JP2016004956A/ja
Publication of JP2016004956A5 publication Critical patent/JP2016004956A5/ja
Application granted granted Critical
Publication of JP6112071B2 publication Critical patent/JP6112071B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献１には、カソード層、バッファ層及びドリフト層を有する半導体装置が開示されている。カソード層は、高いｎ型不純物濃度を有しており、半導体基板の裏面に露出している。バッファ層は、カソード層よりも低いｎ型不純物濃度を有しており、カソード層に接している。ドリフト層は、バッファ層よりも低いｎ型不純物濃度を有しており、バッファ層に接している。
特開２０１１−０８２２２０号公報
特許文献１のように、基板の表面側から、高濃度不純物領域、中濃度不純物領域及び低
濃度不純物領域がこの順に配置されている構造は、ダイオードやＭＯＳＦＥＴ等の種々の
半導体装置で用いられる。本明細書では、このような半導体装置において、特性をより安
定させることが可能な技術を提供する。
本願発明者らが研究する技術では、半導体基板に不純物を注入した後に、その注入領域を溶融させ、その後、再度凝固させる。不純物は溶融した領域全体に拡散するため、再度凝固した領域は不純物を含有する領域となる。また、このように半導体基板を溶融させると、不純物注入によって形成された結晶欠陥を効率的に消滅させることができる。したがって、不純物濃度が高く、かつ、結晶欠陥密度が低い不純物領域を形成することが可能である。しかしながら、このように半導体基板の表面を溶融させる技術においては、溶融前に半導体基板の表面に付着していた不純物が、溶融した領域内に拡散し、意図しない導電型の領域が形成されることが分かってきた。例えば、ｎ型領域を形成する際に、半導体基板の表面に付着しているｐ型不純物が溶融した領域内に拡散する場合がある。このように拡散するｐ型不純物によって、半導体領域の一部がｐ型化してしまう場合がある。
上記の問題を解決するために、本発明は、以下の半導体装置の製造方法を提供する。この方法は、第１導電型の半導体基板の表面から前記半導体基板に第１導電型不純物を注入する第１注入工程と、前記第１注入工程で第１導電型不純物濃度が上昇した上昇領域の第１導電型不純物のピーク濃度の深さよりも深く、前記上昇領域の深い側の端部よりも浅い特定深さから前記表面までの第１半導体領域を溶融させ、その後、凝固させる工程と、前記表面から、前記特定深さよりも浅い領域に第１導電型不純物を注入する第２注入工程と、前記第２注入工程で第１導電型不純物濃度が上昇した領域を溶融させ、その後、凝固させる工程を有する。
なお、本明細書において「深い」とは、上記表面（すなわち、第１及び第２注入工程において不純物が注入される表面）から遠い側を意味し、「浅い」とは、上記表面に近い側を意味する。また、上記の「第１導電型」は、ｎ型とｐ型のいずれか一方を意味する。
この方法において、第１半導体領域を溶融させ、その後、凝固させると、第１半導体領域全体に第１導電型不純物が拡散する。また、このとき、半導体基板の表面に付着している他の導電型の不純物（以下、第２導電型不純物という）も第１半導体領域全体に拡散する。溶融前において第１半導体領域が第１導電型不純物濃度のピーク濃度の深さを含んでいるので、凝固後に第１半導体領域全体の第１導電型不純物濃度が比較的高くなる。このため、凝固後に、第１半導体領域内で第１導電型不純物濃度が第２導電型不純物濃度よりも低くなることを防止することができる。また、第１半導体領域は、前記上昇領域の深い側の端部よりも浅いため、第１半導体領域より深い側の領域でも第１導電型不純物濃度はある程度高い。このため、上記の溶融及び凝固の過程で第１半導体領域から深い側に第２導電型不純物が拡散したとしても、第１半導体領域より深い側の領域が第２導電型になることを防止できる。したがって、この方法によれば、意図せず第２導電型領域が形成されることを防止することができる。
また、本発明は、半導体装置を提供する。この半導体装置は、半導体基板の表面に露出する範囲に形成されている第１導電型の高濃度領域と、前記高濃度領域より深い側に形成されており、前記高濃度領域よりも第１導電型不純物濃度が低い第１導電型の中濃度領域と、前記中濃度領域より深い側に形成されており、前記中濃度領域よりも第１導電型不純物濃度が低い第１導電型の低濃度領域を有する。前記高濃度領域の第１導電型不純物濃度のピーク値の深さから、前記第１導電型不純物濃度の前記ピーク値の深さよりも深い側の前記第１導電型不純物濃度の前記ピーク値の１／１０の第１導電型不純物濃度を有する深さまでの距離が距離Ａであり、前記第１導電型不純物濃度の前記ピーク値の深さよりも前記距離Ａの２倍だけ浅い側の深さにおける第１導電型不純物濃度が前記第１導電型不純物濃度の前記ピーク値の１／１０以上であり、前記中濃度領域のｐ型不純物濃度のピーク値の深さから、前記ｐ型不純物濃度の前記ピーク値の深さよりも深い側の前記ｐ型不純物濃度の前記ピーク値の１／１０のｐ型不純物濃度を有する深さまでの距離が距離Ｂであり、前記ｐ型不純物濃度の前記ピーク値の深さよりも前記距離Ｂの２倍だけ浅い側の深さにおけるｐ型不純物濃度が前記ｐ型不純物濃度の前記ピーク値の１／１０以上であり、前記中濃度領域の第１導電型不純物濃度のピーク値の深さから、前記第１導電型不純物濃度の前記ピーク値の深さよりも深い側の前記第１導電型不純物濃度の前記ピーク値の１／１０の第１導電型不純物濃度を有する深さまでの距離が距離Ｃであり、距離Ｃが距離Ｂよりも大きい。
この半導体装置は、上記の方法により製造することができるため、その製造工程において意図せずｐ型領域が形成されることを防止することができる。
半導体装置１０の縦断面図。 ドリフト領域２２、バッファ領域２４及びカソード領域２６内の厚み方向における不純物濃度分布を示すグラフ。 半導体装置１０の製造工程における半導体基板１２の縦断面図。 半導体装置１０の製造工程における半導体基板１２の縦断面図。 第１注入工程後の図２に対応する領域の不純物濃度分布を示すグラフ。 第１溶融工程後の図２に対応する領域の不純物濃度分布を示すグラフ。 第２注入工程後の図２に対応する領域の不純物濃度分布を示すグラフ。 比較例の半導体装置の図２に対応する領域の不純物濃度を示すグラフ。 比較例の半導体装置の図２に対応する領域の不純物濃度を示すグラフ。 変形例の半導体装置の図２に対応する領域の不純物濃度を示すグラフ。 変形例の製造方法における第１注入工程後の図２に対応する領域の不純物濃度分布を示すグラフ。
最初に、実施例の特徴を列記する。なお、以下の特徴はいすれも独立して有用なものである。
（特徴１）製造方法の第１注入工程では、上昇領域の深い側の端部から表面までの範囲で第１導電型不純物濃度を上昇させる。
（特徴２）製造方法の第１注入工程ではチャネリング注入により第１導電型不純物を注入する。
（特徴３）半導体装置の中濃度領域の第１導電型不純物濃度のピーク値の深さから深い側に向かうにしたがって、第１導電型不純物濃度が連続的に低下する。前記連続的に低下する第１導電型不純物濃度のグラフが、第１導電型不純物濃度のプラス側に凸となるように湾曲している。
図１に示す実施例の半導体装置１０は、半導体基板１２と、上部電極１４と、下部電極１６を備えている。上部電極１４は半導体基板１２の上面１２ａに形成されており、下部電極１６は半導体基板１２の下面１２ｂに形成されている。半導体基板１２には、アノード領域２０、ドリフト領域２２、バッファ領域２４及びカソード領域２６が形成されている。これらの領域によって、ダイオードが形成されている。
アノード領域２０は、ｐ型である。アノード領域２０は、半導体基板１２の上面１２ａに露出する範囲に形成されている。アノード領域２０は、上部電極１４に接している。
ドリフト領域２２は、ｎ型である。ドリフト領域２２は、アノード領域２０の下側に形成されている。ドリフト領域２２は、アノード領域２０に接している。
バッファ領域２４は、ｎ型である。バッファ領域２４は、ドリフト領域２２よりも高いｎ型不純物濃度を有する。バッファ領域２４は、ドリフト領域２２の下側に形成されている。バッファ領域２４は、ドリフト領域２２に接している。
カソード領域２６は、ｎ型である。カソード領域２６は、バッファ領域２４よりも高いｎ型不純物濃度を有する。カソード領域２６は、バッファ領域２４の下側に形成されている。カソード領域２６は、半導体基板１２の下面１２ｂに露出する範囲に形成されている。カソード領域２６は、バッファ領域２４に接している。また、カソード領域２６は、下部電極１６に接している。
図２は、半導体基板１２の厚み方向におけるドリフト領域２２、バッファ領域２４及びカソード領域２６内の不純物濃度分布（すなわち、図１のＩＩ−ＩＩ線における不純物濃度分布）を示している。なお、図２の横軸は、不純物濃度を対数により表している。カソード領域２６内では、下面１２ｂから深い側（上面１２ａ側）に向かうに従って極めて緩やかにｎ型不純物濃度が上昇し、所定の深さでｎ型不純物濃度がピーク濃度Ｎ１となる。ピーク濃度Ｎ１の深さより深い側では、バッファ領域２４に向かうに従ってｎ型不純物濃度が急激に減少する。バッファ領域２４内では、カソード領域２６との境界から深い側に向かうにしたがって極めて緩やかにｎ型不純物濃度が上昇し、所定の深さ１３ｂでｎ型不純物濃度がピーク濃度Ｎ３となる。ピーク濃度Ｎ３の深さより深い側では、ドリフト領域２２に向かうに従ってｎ型不純物濃度が急激に減少する。このｎ型不純物濃度が急激に減少する領域では、図２に示すように、ｎ型不純物濃度のグラフがプラス側に凸となるように湾曲している。バッファ領域２４とドリフト領域２２の境界１３ｃは、半導体基板１２の下面１２ｂから２．０μｍ以上かつ４．０μｍ以下の深さに位置している。ドリフト領域２２内では、ｎ型不純物濃度は、深さに係らず略一定となっている。また、カソード領域２６及びバッファ領域２４内には、ｐ型不純物が低濃度に分布している。ｐ型不純物濃度は、下面１２ｂから深い側に向かうに従って極めて緩やかに上昇し、バッファ領域２４内の所定の深さ１３ｂでｐ型不純物濃度がピーク濃度Ｐ１となる。ピーク濃度Ｐ１は、ピーク濃度Ｎ３と略同じ深さに形成されている。濃度Ｐ１の深さより深い側では、ドリフト領域２２に向かうに従ってｐ型不純物濃度が急激に減少する。ドリフト領域２２内では、ｐ型不純物濃度は略ゼロとなっている。
カソード領域２６内のｎ型不純物濃度が急激に変化している領域の一部は、濃度Ｎ１／１０（ピーク濃度Ｎ１の１／１０の濃度）を有している。また、図２の距離Ａは、ピーク濃度Ｎ１の深さから濃度Ｎ１／１０の深さまでの距離を示している。また、図２の濃度Ｎ２は、ピーク濃度Ｎ１の深さから浅い側（下面１２ｂ側）に距離２Ａ（距離Ａの２倍の距離）の深さにおけるｎ型不純物濃度を示している。図２から明らかなように、濃度Ｎ２は濃度Ｎ１／１０よりも高い。
バッファ領域２４内のｐ型不純物濃度が急激に変化している領域の一部は、濃度Ｐ１／１０（ピーク濃度Ｐ１の１／１０の濃度）を有している。また、図２の距離Ｂは、ピーク濃度Ｐ１の深さから濃度Ｐ１／１０の深さまでの距離を示している。また、図２の濃度Ｐ２は、ピーク濃度Ｐ１の深さから浅い側に距離２Ｂ（距離Ｂの２倍の距離）の深さにおけるｐ型不純物濃度を示している。図２から明らかなように、濃度Ｐ２は濃度Ｐ１／１０よりも高い。
バッファ領域２４内のｎ型不純物濃度が急激に変化している領域の一部は、濃度Ｎ３／１０（ピーク濃度Ｎ３の１／１０の濃度）を有している。また、図２の距離Ｃは、ピーク濃度Ｎ３の深さから濃度Ｎ３／１０の深さまでの距離を示している。図２から明らかなように、距離Ｃは距離Ｂよりも長い。すなわち、ピーク濃度Ｎ３の深さより深い側におけるｎ型不純物濃度の傾きは、ピーク濃度Ｐ１の深さより深い側におけるｐ型不純物濃度の傾きよりも緩やかである。
上部電極１４と下部電極１６の間に上部電極１４がプラスとなる電圧（すなわち、順電圧）を印加すると、ダイオードがオンする。その後、上部電極１４と下部電極１６の間に下部電極１６がプラスとなる電圧（すなわち、逆電圧）を印加すると、ダイオードが逆回復動作を行う。すなわち、アノード領域２０とドリフト領域２２の境界からドリフト領域２２内に空乏層が伸展し、ドリフト領域２２内に存在するホールが上部電極１４に排出される。これによって、ダイオードに一時的に逆電流が流れる。バッファ領域２４のｎ型不純物濃度が高いので、空乏層はバッファ領域２４内で停止する。ここで、図２に示すように、ドリフト領域２２とバッファ領域２４との境界近傍において、バッファ領域２４のｎ型不純物濃度が変化する傾きは、当該境界近傍においてバッファ領域２４のｐ型不純物濃度が変化する傾きよりも緩やかである（言い換えると、距離Ｃが距離Ｂより長い）。このため、空乏層がバッファ領域２４内に進入すると、バッファ領域２４内で空乏層が緩やかに停止する。これによって、ダイオードの逆回復動作時におけるノイズの発生が抑制される。
次に、半導体装置１０の製造方法について説明する。なお、この製造方法は、バッファ領域２４の形成工程及びカソード領域２６の形成工程に特徴を有するので、これらの工程についてより詳細に説明する。
まず、図３に示すｎ型シリコンからなる半導体基板１２を用意する。半導体基板１２の全体は、ドリフト領域２２と略同じｎ型不純物濃度を有する。次に、イオン注入によって半導体基板１２の上面１２ａにｐ型不純物（ボロン等）を注入することによって、アノード領域２０を形成する。次に、蒸着によって、半導体基板１２の上面１２ａに上部電極１４を形成する。これによって、半導体基板１２が図４に示す状態となる。
（第１注入工程）
次に、イオン注入によって、半導体基板１２の下面１２ｂに向けてｎ型不純物（リン等）を注入する。すなわち、下面１２ｂから半導体基板１２中にｎ型不純物を注入する。ここでは、チャネリング注入によりｎ型不純物を注入する。チャネリング注入は、半導体基板１２中でチャネリングが生じるように行うイオン注入である。例えば、チルト角０°、ツイスト角０°の条件でイオン注入を行うことで、チャネリングを生じさせることができる。チャネリング注入後に、半導体基板１２中の不純物濃度分布は、図５に示す分布となる。チャネリング注入によれば、低い加速エネルギーでｐ型不純物を深いバッファ領域２４の位置まで注入することができる。また、チャネリング注入によれば、図５に示すように、カソード領域２６に相当する深さ範囲とバッファ領域２４に相当する深さ範囲を含む広い領域５０にｎ型不純物を注入することができる。すなわち、領域５０は、第１注入工程でｎ型不純物濃度が上昇した上昇領域である。また、この段階では、図５に示すｎ型不純物濃度のピーク値Ｎ４が形成される。ピーク値Ｎ４の深さ１３ａは、バッファ領域２４に相当する深さ範囲内に位置する。
（第１溶融工程）
次に、レーザアニールによって、半導体基板１２をアニールする。ここでは、半導体基板１２の下面１２ｂにレーザを照射することによって、下面１２ｂ近傍を局所的にアニールする。より詳細には、半導体基板１２の下面１２ｂから図５の深さ１３ｂまでの領域５２内の半導体層を溶融させる。深さ１３ｂは、深さ１３ａよりも深い側に位置する。また、図５の深さ１３ｃは、第１注入工程でｎ型不純物濃度が上昇した上昇領域５０の端部（深い側の端部）を表している。深さ１３ｂは、深さ１３ｃよりも浅い側に位置する。レーザアニール終了後に、溶融した領域５２内の半導体層は凝固する。このように領域５２内の半導体層を溶融させ、その後、凝固させると、領域５２内のｎ型不純物が活性化する。また、溶融時にｎ型不純物が移動する。このため、凝固後は、図６に示すように、溶融前よりも領域５２内のｎ型不純物濃度分布がフラットになる。これによって、図５のピーク濃度Ｎ４が消失し、領域５２の深い側の端部１３ｂにピーク濃度Ｎ３が形成される。また、第１溶融工程の開始前において、多くの場合、半導体基板１２の下面１２ｂには意図せずｐ型不純物が付着している。領域５２を溶融させると、下面１２ｂに付着していたｐ型不純物が領域５２内に拡散する。このため、領域５２の凝固後において、図６に示すように、領域５２内にｐ型不純物が分布するようになる。ｐ型不純物は、溶融した領域５２内で略均一に分布し、領域５２の深い側で急激に減少する。このｐ型不純物の分布は、図２に示すｐ型不純物の分布と略等しい。このように領域５２内にはｎ型不純物とｐ型不純物が分布するようになるが、領域５２内ではｎ型不純物濃度がｐ型不純物濃度よりも高くなる。これは、図５のピーク濃度Ｎ４を含む領域５２を溶融させ、その後、凝固させているためである。また、このように領域５２を溶融させ、その後、凝固させると、領域５２中の結晶欠陥の大部分が消滅する。また、第１溶融工程では、領域５２よりも深い側の上昇領域５０の一部５４は、溶融しないものの、加熱される。これによって、領域５４でもｎ型不純物が活性化する。また、溶融時に領域５２から領域５４に微量のｐ型不純物が拡散する。しかしながら、図６に示すように、領域５４内でも、ｎ型不純物濃度はｐ型不純物濃度よりも高くなる。これは、領域５２を溶融させるときに、上昇領域５０の一部である領域５４を溶融させないため、領域５４ではｎ型不純物濃度が高い値に維持されるためである。
（第２注入工程）
次に、イオン注入によって、半導体基板１２の下面１２ｂに向けてｎ型不純物（リン等）を注入する。すなわち、下面１２ｂから半導体基板１２中にｎ型不純物を注入する。ここでは、チャネリングが生じない角度で半導体基板１２にｎ型不純物を注入する。例えば、チルト角７°、ツイスト角２３°の条件でイオン注入を行うことで、チャネリングを防止することができる。ここでは、溶融させた領域５２の端部１３ｂよりも浅い深さ範囲にｎ型不純物を注入する。より詳細には、カソード領域２６に相当する深さ範囲内であって、半導体基板１２の下面１２ｂ近傍にｎ型不純物を注入する。これによって、少なくとも下面１２ｂにおけるｎ型不純物濃度を上昇させる。第２注入工程後に、半導体基板１２中の不純物濃度分布は、図７に示す分布となる。
（第２溶融工程）
次に、レーザアニールによって、半導体基板１２をアニールする。ここでは、半導体基板１２の下面１２ｂにレーザを照射することによって、下面１２ｂ近傍を局所的にアニールする。より詳細には、半導体基板１２の下面１２ｂから図７の深さ１３ｄまでの領域内の半導体層を溶融させる。深さ１３ｄは、深さ１３ｂよりも浅い側に位置する。また、深さ１３ｄは、第２注入工程でｎ型不純物濃度が上昇した領域の端部１３ｅ（深い側の端部）よりも深い側に位置する。レーザアニール終了後に、溶融した領域内の半導体層は凝固する。凝固した領域では、ｎ型不純物が活性化する。これによって、カソード領域２６が形成される。また、溶融時にｎ型不純物が移動して均一化するため、凝固後は図２に示すようにカソード領域２６内のｎ型不純物の分布が溶融前に比べてフラットになる。これによって、図２に示すピーク濃度Ｎ５が形成される。
その後、蒸着等によって半導体基板１２の下面１２ｂに下部電極１６を形成することで、図１の半導体装置１０が完成する。
上記の製造方法のように領域５２を溶融させ、その後、凝固させることで、図２に示すように濃度Ｐ２が濃度Ｐ１／１０よりも高くなるｐ型不純物濃度分布を得ることができる。また、上記の製造方法のようにカソード領域２６を溶融させ、その後、凝固させることで、図２に示すように濃度Ｎ２が濃度Ｎ１／１０よりも高くなるｎ型不純物濃度分布を得ることができる。また、上記の製造方法のように上昇領域５０のうちの領域５２を溶融させ、領域５４を溶融させないことで、図２に示すように距離Ｃが距離Ｂよりも長くなる分布を得ることができる。また、上記の製造方法のように領域５４を溶融させないことで、領域５４内に、図２に示すようにプラス側に凸となるように湾曲したｎ型不純物濃度の分布を得ることができる。
また、上記の製造方法によれば、第１溶融工程及び第２溶融工程の溶融時に溶融した領域内の結晶欠陥が消滅するため、結晶欠陥が少ないバッファ領域２４及びカソード領域２６を形成することができる。したがって、低損失のダイオードを形成することができる。
また、上記の製造方法によれば、深い位置にバッファ領域２４を形成することができる。したがって、製造工程において下面１２ｂにキズが生じたとしても、キズがドリフト領域２２まで達し難い。したがって、下面１２ｂにキズが生じたとしても、ダイオードにリーク電流が生じ難い。
また、上記の製造方法によれば、チャネリングインプラにより深い位置までｎ型不純物を注入するため、高エネルギーによるｎ型不純物注入を実施する必要がない。このため、高エネルギーの不純物注入装置が不要であり、低コストで半導体装置１０を製造することができる。
また、上記の製造方法によれば、第１溶融工程でバッファ領域２４を活性化させ、第２溶融工程でカソード領域２６を活性化させる。このため、バッファ領域２４とカソード領域２６に対して溶融させないタイプのアニールを実施する必要がなく、溶融させないタイプのアニール装置が不要である。バッファ領域２４とカソード領域２６の形成のために共通のアニール装置（溶融させるタイプのアニール装置）を使用できる。これによっても、プロセスコストを低減することができる。
また、上記の製造方法によれば、ドリフト領域２２、バッファ領域２４及びカソード領域２６内において、ｐ型不純物濃度が意図せずｎ型不純物濃度よりも高くなることがない。すなわち、意図せずｐ型領域が形成されることがない。したがって、安定してダイオードを製造することができる。これについて、以下に比較例を用いてより詳細に説明する。
図８、９は、比較例の半導体装置のｎ型不純物濃度分布を有している。図８の分布を有する半導体装置は、第１溶融工程においてピーク濃度Ｎ４（図５参照）よりも浅い領域のみを溶融させて製造されたものである。このため、バッファ領域２４のうちの溶融していない領域２４ａではｎ型不純物濃度が高いが、バッファ領域２４のうちの溶融した領域２４ｂではｎ型不純物濃度が低い。このようにバッファ領域２４の一部の領域２４ｂでｎ型不純物濃度が低いと、図８に示すように、領域２４ｂでｐ型不純物濃度がｎ型不純物濃度よりも高くなる場合がある。このため、図８の半導体装置では、バッファ領域２４の一部がｐ型化してしまう。
図９の分布を有する半導体装置は、第１溶融工程において上昇領域５０の端部１３ｃ（図５参照）よりも深い位置まで溶融させて製造されたものである。このような製造方法では、第１溶融工程においてｐ型不純物がドリフト領域２２まで拡散する場合があるため、図９に示すようにバッファ領域２４近傍のドリフト領域２２内でｐ型不純物濃度がｎ型不純物濃度よりも高くなる場合がある。このため、図９の半導体装置では、ドリフト領域２２の一部がｐ型化してしまう。図８、９のように意図しない領域にｐ型領域が形成されると、ダイオードのＶｆが上昇するため、問題となる。
これに対し、実施例の製造方法によれば、図８、９の半導体装置のような問題を生じさせることなく、半導体装置１０を安定して製造することができる。
なお、上述した実施例では、第２溶融工程でｐ型不純物濃度分布が変化しなかった。しかしながら、第１溶融工程後であって第２溶融工程前に半導体基板１２の下面１２ｂにｐ型不純物が再度付着した場合には、第２溶融工程の溶融領域に再度ｐ型不純物が拡散する。この場合、半導体装置１０内の不純物濃度は図１０に示すようになる。すなわち、カソード領域２６内でｐ型不純物濃度が高くなる。しかしながら、カソード領域２６及びバッファ領域２４内のｎ型不純物濃度が十分高いので、カソード領域２６内のｐ型不純物濃度が高くなっても特に問題は生じない。
また、上述した実施例では、第１注入工程で、バッファ領域２４とカソード領域２６に相当する広い範囲にｎ型不純物を注入した。しかしながら、第１注入工程を、図１１に示すように深い位置でのみｎ型不純物濃度が上昇するように実施してもよい。この場合でも、第１溶融工程で、ピーク濃度Ｎ４の深さ１３ａより深く、上昇領域５０の深い側の端部１３ｃより浅い深さ１３ｂまで溶融させることで、図２と略同様の不純物濃度分布を有する半導体装置を製造することができる。但し、上述した実施例（図５参照）のように広い深さ範囲にｎ型不純物を注入した方が、溶融後に凝固させた領域でｎ型不純物濃度がより均一となる。また、上述した実施例のように広い深さ範囲にｎ型不純物を注入した方が、ドリフト領域２２とバッファ領域２４の境界部におけるｎ型不純物濃度の傾きが緩やかになるため、逆回復動作時によりノイズが発生し難くなる。また、上述した実施例の方法では、チャネリング注入により低エネルギーでｎ型不純物をバッファ領域２４に注入できるが、図１１の分布を得る場合には、チャネリングが生じないインプラで、高エネルギーでｎ型不純物を注入する必要がある。
なお、上述した実施例では、ダイオードを有する半導体装置について説明した。しかしながら、ＩＧＢＴとダイオードを有する半導体装置（すなわち、いわゆるＲＣ−ＩＧＢＴ）のダイオードのバッファ領域及びカソード領域に本明細書が開示する技術を適用してもよい。また、ＭＯＳＦＥＴのドレイン領域とバッファ領域に本明細書が開示する技術を適用してもよい。また、上述した実施例では、ｎ型の半導体基板にｎ型の不純物を注入する態様について説明したが、ｐ型の半導体基板にｐ型の不純物を注入する際に上記の技術を適用してもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：半導体装置
１２：半導体基板
１２ａ：上面
１２ｂ：下面
１４：上部電極
１６：下部電極
２０：アノード領域
２２：ドリフト領域
２４：バッファ領域
２６：カソード領域
５０：上昇領域

Claims (3)

  1. 半導体装置を製造する方法であって、
    第１導電型の半導体基板の表面から前記半導体基板に第１導電型不純物を注入する第１注入工程と、
    前記第１注入工程で第１導電型不純物濃度が上昇した上昇領域の第１導電型不純物のピーク濃度の深さよりも深く、前記上昇領域の深い側の端部よりも浅い特定深さから前記表面までの第１半導体領域を溶融させ、その後、凝固させる工程と、
    前記表面から、前記特定深さよりも浅い領域に第１導電型不純物を注入する第２注入工程と、
    前記第２注入工程で第１導電型不純物濃度が上昇した領域を溶融させ、その後、凝固させる工程、
    を有する方法。
  2. 前記第１注入工程では、前記端部から前記表面までの範囲で第１導電型不純物濃度を上昇させる請求項１の方法。
  3. 前記第１注入工程では、チャネリング注入により第１導電型不純物を注入する請求項２の方法。
JP2014125925A 2014-06-19 2014-06-19 半導体装置の製造方法 Active JP6112071B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014125925A JP6112071B2 (ja) 2014-06-19 2014-06-19 半導体装置の製造方法
PCT/JP2015/062016 WO2015194250A1 (ja) 2014-06-19 2015-04-20 半導体装置の製造方法及び半導体装置
US15/307,608 US9780163B2 (en) 2014-06-19 2015-04-20 Method of manufacturing semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014125925A JP6112071B2 (ja) 2014-06-19 2014-06-19 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2016004956A JP2016004956A (ja) 2016-01-12
JP2016004956A5 JP2016004956A5 (ja) 2016-11-24
JP6112071B2 true JP6112071B2 (ja) 2017-04-12

Family

ID=54935247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014125925A Active JP6112071B2 (ja) 2014-06-19 2014-06-19 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US9780163B2 (ja)
JP (1) JP6112071B2 (ja)
WO (1) WO2015194250A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7453146B2 (ja) 2017-11-07 2024-03-19 リーノ インダストリアル インコーポレイテッド 検査プローブ組立体及び検査ソケット

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117836952A (zh) 2022-02-17 2024-04-05 富士电机株式会社 半导体装置及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7172954B2 (en) * 2005-05-05 2007-02-06 Infineon Technologies Ag Implantation process in semiconductor fabrication
CN101720074B (zh) * 2008-10-09 2013-06-05 华为技术有限公司 充值处理方法与***、通信装置
JP2011082220A (ja) * 2009-10-02 2011-04-21 Toyota Motor Corp 半導体装置
JP5753814B2 (ja) * 2012-04-16 2015-07-22 株式会社豊田中央研究所 ダイオード、半導体装置およびｍｏｓｆｅｔ
JP5610493B2 (ja) * 2012-10-03 2014-10-22 株式会社日本製鋼所 半導体デバイスの製造方法および製造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7453146B2 (ja) 2017-11-07 2024-03-19 リーノ インダストリアル インコーポレイテッド 検査プローブ組立体及び検査ソケット

Also Published As

Publication number Publication date
WO2015194250A1 (ja) 2015-12-23
JP2016004956A (ja) 2016-01-12
US20170092714A1 (en) 2017-03-30
US9780163B2 (en) 2017-10-03

Similar Documents

Publication Publication Date Title
JP6642609B2 (ja) 半導体装置および半導体装置の製造方法
JP6281642B2 (ja) 半導体装置および半導体装置の製造方法
JP6181597B2 (ja) 半導体装置及び半導体装置の製造方法
JP5203667B2 (ja) 半導体装置の製造方法
US9691619B2 (en) Laser annealing device with multiple lasers
US20160027867A1 (en) Semiconductor device
JP2015126085A (ja) 絶縁ゲート型半導体装置の製造方法及び絶縁ゲート型半導体装置
KR101318219B1 (ko) 반도체장치와 반도체장치의 제조방법
JP6098540B2 (ja) 半導体装置及び半導体装置の製造方法
JP6112071B2 (ja) 半導体装置の製造方法
JP2016086136A (ja) 半導体装置の製造方法
WO2015037101A1 (ja) 半導体装置とその製造方法
JP2017055046A (ja) 半導体装置の製造方法
JP6398861B2 (ja) 半導体装置の製造方法
JP2018056211A (ja) 半導体装置の製造方法
JP2008135439A (ja) バイポーラ半導体装置とその製造方法
JP6569512B2 (ja) 半導体装置の製造方法
JP2018088467A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170227

R151 Written notification of patent or utility model registration

Ref document number: 6112071

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250