JP2017005094A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017005094A
JP2017005094A JP2015117171A JP2015117171A JP2017005094A JP 2017005094 A JP2017005094 A JP 2017005094A JP 2015117171 A JP2015117171 A JP 2015117171A JP 2015117171 A JP2015117171 A JP 2015117171A JP 2017005094 A JP2017005094 A JP 2017005094A
Authority
JP
Japan
Prior art keywords
metal layer
type conductive
printed wiring
conductive pins
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015117171A
Other languages
English (en)
Other versions
JP6485235B2 (ja
Inventor
仁隆 宮越
Kimitaka Miyakoshi
仁隆 宮越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2015117171A priority Critical patent/JP6485235B2/ja
Priority to US15/150,828 priority patent/US9691692B2/en
Publication of JP2017005094A publication Critical patent/JP2017005094A/ja
Application granted granted Critical
Publication of JP6485235B2 publication Critical patent/JP6485235B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0503—13th Group
    • H01L2924/05032—AlN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0543—13th Group
    • H01L2924/05432—Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Geometry (AREA)

Abstract

【課題】 導電ピンとプリント配線板を用いて電気接続する半導体装置において、絶縁回路基板に対してプリント配線板が平行に取り付けられ、導電ピンが接合不良にならないようにした半導体装置を提供する。
【解決手段】
第３種導電ピン３３ａは、島状領域の間隙に接する辺Ｌａから測って、最も遠く離れた位置に配置されている第１種導電ピン３１ａ１より遠い位置で、第１金属層１２ａ１に接続されるように配置する。同様に、第３種導電ピン３３ｂは、島状領域の間隙に接する辺Ｌｂから測って、最も遠く離れた位置に配置されている第１種導電ピン３１ｂより遠い位置で、第１金属層１２ｂ１に接続されるように配置する。
【選択図】図２

Description

本発明は、パワーデバイス、高周波用途のスイッチングＩＣなどの半導体装置に係り、特にパワー半導体素子を搭載した半導体装置に関する。
従来のパワー半導体装置の多くは、半導体素子の電気接続がボンディングワイヤ又はリードフレームによってなされているが、例えば下記の特許文献１、２に開示されているように、導電ピンとプリント配線板を用いる放熱性に優れたパワー半導体装置も使用されはじめている。
特開２０１３−１２５８０４号公報 国際公開第２０１４／１８５０５０号
しかしながら、特許文献１、２に記載されている実装方法では、プリント配線板が傾き導電ピンが浮き上がって、接続不良になることがあったが、その原因については、よく分かっていなかった。
本発明の目的は、導電ピンとプリント配線板を用いて電気接続する半導体装置において、絶縁回路基板に対してプリント配線板が平行に取り付けられ、導電ピンが接合不良にならないようにした半導体装置を提供することにある。
上記目的を達成するため、本発明の半導体装置は、絶縁基板と、前記絶縁基板の一方の主面に配置され複数の島状領域に分かれている第１金属層と、前記絶縁基板の他方の主面に配置された第２金属層と、を有する絶縁回路基板と、前記第１金属層に接合される半導体素子と、前記第１金属層に対向して配置され、前記複数の島状領域に跨がるプリント配線板と、一端が前記プリント配線板に固着され、他端が前記半導体素子の表面電極にはんだ接合されている第１種導電ピンと、一端が前記プリント配線板に固着され、他端が前記第１金属層にはんだ接合されている第２種導電ピンと、一端が前記プリント配線板に固着され、他端が前記第１金属層にはんだ接合され、電気回路から独立している第３種導電ピンと、を備え、前記第３種導電ピンは、隣接する前記島状領域のそれぞれにおいて、前記島状領域の間隙に接する辺から測って、最も遠く離れた位置に配置されている前記第１種導電ピン又は前記第２種導電ピンと同じ位置、もしくはより遠い位置で、前記第１金属層に接続されるように、前記プリント配線板上に配置されている。
本発明の半導体装置において、前記第３種導電ピンを配置する前記島状領域のうち、接続される前記第１種導電ピンと前記第２種導電ピンの合計本数の少ない方の島状領域に、前記第３種導電ピンが多く配置されていることが好ましい。
本発明によれば、島状領域の間隙に接する辺から測って、最も遠く離れた位置に配置されている第１種導電ピン又は第２種導電ピンと同じ位置、もしくはより遠い位置に、電気回路から独立している第３種導電ピンを配置することによって、プリント配線板が傾かないようにし、導電ピンの接合不良を防止して、半導体装置の良品率を高めることができる。
本発明に係る半導体装置の一実施形態を示す概略図である。 図１の半導体装置における第３種導電ピンの配置を説明する図面である。 本発明に係る半導体装置の他の実施形態を示す概略図である。 本発明に係る半導体装置のさらに他の実施形態を示す概略図である。 チョッパ制御用の半導体装置の等価回路を表す図面である。 比較例となる半導体装置の実装構造を説明する図面である。 比較例となる半導体装置において接続不良になったものを説明する図面である。
本発明に係る半導体装置の特徴を理解し易くするため、比較例から説明する。
［比較例］
例えば、チョッパー制御用の半導体装置２００は、図５の等価回路に示されるように、直列接続されたＭＯＳトランジスタ１ａとダイオード１ｂとによって構成することができる。外部端子５５に入力された制御信号によってＭＯＳトランジスタ１ａがオンした時は、実線の矢印によって示されるように、外部端子５１から外部端子５２に向かって電流が流れる。一方、ＭＯＳトランジスタ１ａがオフした時は、破線の矢印によって示されるように、外部端子５１から外部端子５３に向かって電流が流れる。このように、半導体装置２００は、電流の向きを交互に切り替えることができるので、例えばモーターを駆動する電気回路等に使用することができる。
図６（ａ）平面図、及び（ｂ）断面図に示されるように、半導体装置２００は、電流容量を増やすために並列接続された６個のＭＯＳトランジスタ１ａを接合した絶縁回路基板１０ａと、電流容量を増やすために並列接続された３個のダイオード１ｂを接合した絶縁回路基板１０ｂと、プリント配線板２０（平面図には図示されていない）と、プリント配線板２０に固着されＭＯＳトランジスタ１ａの表面電極に接合された導電ピン３１ａと、プリント配線板２０に固着され絶縁回路基板１０ａの表面金属層１２ａ１、１２ａ２に接合された導電ピン３２ａと、前記プリント配線板２０に固着されダイオード１ｂの表面電極に接合された導電ピン３１ｂと、前記プリント配線板２０に固着され絶縁回路基板１０ｂの表面金属層１２ｂ２、１２ｂ３に接合された導電ピン３２ｂと、外部端子５１〜５５と、エポキシ樹脂等の熱硬化性の封止樹脂７０とを備える。
絶縁回路基板１０ａは、絶縁板１１ａと、絶縁板１１ａの一方の主面に配置されＭＯＳトランジスタ１ａがはんだ４ａ１を介して接合される金属層１２ａ１と、外部端子５２がはんだ接合される金属層１２ａ２（２か所）と、絶縁板１１ａの他方の主面に配置され図示しない冷却器に接続され得る金属層１３ａとを備える。
また、絶縁回路基板１０ｂは、絶縁板１１ｂと、絶縁板１１ｂの一方の主面に配置されはんだ４ｂ１を介してダイオード１ｂが接合される金属層１２ｂ１と、外部端子５４がはんだ接合される金属層１２ｂ２（２か所）と、外部端子５５がはんだ接合される金属層１２ｂ３（２か所）と、絶縁板１１ｂの他方の主面に配置され図示しない冷却器に接続され得る金属層１３ｂとを備える。
プリント配線板２０は、絶縁板２１と、絶縁板２１の一方の主面にあって絶縁回路基板１０ａ及び１０ｂに対向し電気回路をなすように配線加工された金属層２２と、絶縁板２１のもう一方の主面にあって電気回路をなすように配線加工された金属層２３とからなり、プリント配線板２０を貫通し内周面に導電性のめっきが施されたビアホールによって金属層２２と２３は電気的に接続されている。
導電ピン３１ａ、３１ｂ、３２ａは、円柱状又は角柱状であって、端部の一方はプリント配線板２０に穿設された上記ビアホールに圧入され、外れないように接合部材を用いて固着されており、端部のもう一方はＭＯＳトランジスタ１ａ、ダイオード１ｂ、絶縁回路基板の金属層１２ａ１、１２ｂ１、１２ａ２、１２ｂ２、１２ｂ３にそれぞれはんだ接合されている。
外部端子５１〜５５は、プリント配線板２０には接触しないように、プリント配線板２０に設けられた貫通孔、又は切欠きを通って、封止樹脂７０の外に導出されている。
半導体装置２００において、ＭＯＳトランジスタ１ａがオンした時は、実線の矢印によって示されるように、外部端子５１から、絶縁回路基板１０ａの金属層１２ａ１、はんだ４ａ１、ＭＯＳトランジスタ１ａ、はんだ３ａ1、導電ピン３１ａ、プリント配線板２０の金属層２２及び２３、金属層１２ａ２の導電ピン３２ａを経由して、外部端子５２へ電流が流れる。一方、ＭＯＳトランジスタ１ａがオフした時は、破線の矢印によって示されるように、外部端子５１から、絶縁回路基板１０ａの金属層１２ａ１、はんだ４ａ２、導電ピン３２ａ、プリント配線板２０の金属層２２及び２３、導電ピン３１ｂ、はんだ３ｂ１、ダイオード１ｂ、はんだ４ｂ１、絶縁回路基板１０ｂの金属層１２ｂ１を経由して、外部端子５３へ電流が流れる。
しかしながら、半導体装置２００には、図７に示されるように、プリント配線板２０が点Ｐを支点として傾き、導電ピン３１ｂが浮き上がって、接合不良Ｆになり易いという問題点がある。
以下、その理由について説明する。なお、説明の都合上、半導体素子にはんだ接合される導電ピンを第１種導電ピンと呼び、絶縁回路基板の金属層にはんだ接合される導電ピンを第２種導電ピンと呼んで、両者を区別することとする。
まず、絶縁回路基板１０ａ上に配置された導電ピンの本数を数えると、絶縁回路基板１０ａの金属層１２ａ１には、６個のＭＯＳトランジスタ１ａが配置されており、ＭＯＳトランジスタ１個当たりソース電極用に２本とゲート電極用に１本の第１種導電ピン３１ａが接合されているので、合計１８本の第１種導電ピン３１ａが配置されている。また、金属層１２ａ１には、金属層１２ａ１と金属層１２ｂ１との間隙に沿って、８本の第２種導電ピン３２ａが配置されている。さらに、外部端子５２がはんだ接合されている１２ａ２は２か所あり、それぞれには４本の第２種導電ピン３２ａが接合されているため、第２種導電ピン３２ａは合計８本が配置されている。よって、絶縁回路基板１０ａ上には合計３４本の導電ピンが配置されている。
次に、絶縁回路基板１０ｂ上に配置された導電ピンの本数を数えると、絶縁回路基板１０ｂの金属層１２ｂ１には、３個のダイオード１ｂが配置されており、ダイオード１個当たりアノード電極用に２本の第１種導電ピン３１ｂが接合されているので、金属層１２ｂ１には合計６本の第１種導電ピン３１ｂが配置されている。また、外部端子５４がはんだ接合されている１２ｂ２は２か所あり、それぞれには１本の第２種導電ピン３２ａが接合されているため、第２種導電ピン３２ａは合計２本が配置されている。さらに、外部端子５５がはんだ接合されている１２ｂ３は２か所あり、それぞれには１本の第２種導電ピン３２ａが接合されているため、第２種導電ピン３２ａは合計２本が配置されている。よって、絶縁回路基板１０ｂ上には合計１０本の導電ピンが配置されている。
このように、導電ピンの数は、絶縁回路基板１０ａの３４本に対し、絶縁回路基板１０ｂは１０本と少なく、著しく均衡を欠いている。加えて、絶縁回路基板１０ａと絶縁回路基板１０ｂとを最短距離で接続して配線抵抗を下げるため、第２種導電ピン３２ａは、絶縁回路基板１０ａにあって絶縁回路基板１０ｂに近接する辺に集められており、そこをシーソーの支点として、プリント配線板が傾き易くなっている。
上記の接合不良Ｆの原因は、導電ピンを固着したプリント配線板２０を取付けるために導電ピンを接合するためのはんだペーストをリフローさせると、プリント配線板２０は、溶融したはんだの表面張力によって導電ピン数の多い絶縁回路基板１０ａ側で強く引き下げられ、導電ピン数の少ない絶縁回路基板１０ｂ側で浮き上がってしまうことによる。
［本発明に係る第１の実施形態］
本発明において、上記問題点は、半導体装置を下記のように構成することによって解決される。
図１には、本発明に係るチョッパー制御用の半導体装置１００の（ａ）平面図と、（ｂ）断面図が示されている。半導体装置１００の等価回路は図５を参照することができる。
本発明の半導体装置１００は、プリント配線板２０が傾かないように、プリント配線板２０に固着され、絶縁回路基板の表面金属層１２ａ１、１２ｂ１に接合され、プリント配線板上では配線から隔離されて電気回路からは独立している、第３種導電ピン３３ａ、３３ｂを後述する規則にしたがって配置したことを特徴とする。
よって、半導体装置１００は、電流容量を増やすために並列接続された６個のＭＯＳトランジスタ１ａを接合した絶縁回路基板１０ａと、電流容量を増やすために並列接続された３個のダイオード１ｂを接合した絶縁回路基板１０ｂと、プリント配線板２０（平面図には図示されていない）と、プリント配線板２０に固着されＭＯＳトランジスタ１ａの表面電極に接合された第１種導電ピン３１ａと、プリント配線板２０に固着され絶縁回路基板１０ａの表面金属層１２ａ１、１２ａ２に接合された第２種導電ピン３２ａと、プリント配線板２０に固着され絶縁回路基板１０ａの表面金属層１２ａ１に接合された第３種導電ピン３３ａと、前記プリント配線板２０に固着されダイオード１ｂの表面電極に接合された第１種導電ピン３１ｂと、前記プリント配線板２０に固着され絶縁回路基板１０ｂの表面金属層１２ｂ２、１２ｂ３に接合された第２種導電ピン３２ｂと、プリント配線板２０に固着され絶縁回路基板１０ｂの表面金属層１２ｂ１に接合された第３種導電ピン３３ｂと、外部端子５１〜５５と、エポキシ樹脂等の熱硬化性の封止樹脂７０とを備える。なお、半導体装置の封止形態は、熱硬化性の封止樹脂７０による封止形態に限定されず、ケースとシリコーン樹脂封止の組合せも選択可能である。
ＭＯＳトランジスタ１ａは、縦型のＮチャネルＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であって、おもて面にソース電極とゲート電極、裏面にドレイン電極を備える。一方、ダイオード１ｂは、縦型のＳｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅであって、おもて面にアノード電極、裏面にカソード電極を備える。ここで、ＭＯＳトランジスタ１ａ及びダイオード１ｂは、シリコン基板に形成された半導体素子だけでなく、炭化ケイ素基板上に形成された半導体素子であってもよい。
絶縁回路基板１０ａは、絶縁板１１ａと、絶縁板１１ａの一方の主面に配置されＭＯＳトランジスタ１ａが接合部材４ａ１を介して接合される金属層１２ａ１と、外部端子５２が接合される金属層１２ａ２（２か所）と、絶縁板１１ａの他方の主面に配置され図示しない冷却器に接続され得る金属層１３ａとを備える。
また、絶縁回路基板１０ｂは、絶縁板１１ｂと、絶縁板１１ｂの一方の主面に配置され接合部材４ｂ１を介してダイオード１ｂが接合部材金属層１２ｂ１と、外部端子５４が接合される金属層１２ｂ２（２か所）と、外部端子５５が接合される金属層１２ｂ３（２か所）と、絶縁板１１ｂの他方の主面に配置され図示しない冷却器に接続され得る金属層１３ｂとを備える。
このように、絶縁回路基板１０ａ、１０ｂは、絶縁板の両面に金属層を配置した回路基板であって、半導体素子を接合する側の主面に配置された金属層は、電気的に絶縁された特定形状の島状領域に分割されて電気回路を構成し、もう一方の主面は冷却器に接続され得る冷却面になっている。絶縁板の材質は、特に限定されず、熱伝導性に優れ、誘電損失の小さい材料が好適に用いられる。また、金属層の材質も、特に限定されず、電気抵抗の低い金属が好適に用いられる。具体的には、アルミナ、窒化アルミニウム、窒化ケイ素等のセラミックスに銅板を直接接合させたＤｉｒｅｃｔ、Ｂｏｎｄｉｎｇ Ｃｏｐｐｅｒ基板や、銅板をろう材を介して接合したＡｃｔｉｖｅ Ｍｅｔａｌ Ｂｒａｚｅｄ Ｃｏｐｐｅｒ基板が挙げられる。
なお、接合部材４ａ１、４ｂ１の材質も、特に限定されず、例えば鉛フリーはんだ、ナノ銀ペースト（銀ナノ粒子を含むペースト）等が用いられる。
プリント配線板２０は、絶縁板２１と、絶縁板２１の一方の主面にあって絶縁回路基板１０ａ及び１０ｂに対向し電気回路をなすように配線加工された金属層２２と、絶縁板２１のもう一方の主面にあって電気回路をなすように配線加工された金属層２３とからなり、プリント配線板２０を貫通し内周面に導電性のめっきが施されたビアホールによって金属層２２と２３は電気的に接続されている。ここで、絶縁板２１はアルミナ、窒化アルミニウム、窒化シリコンなどのセラミックスであってもよいが、ガラス繊維を含むエポキシ樹脂等の樹脂製品であってもよい。
導電ピン３１ａ、３１ｂ、３２ａ、３３ａ、３３ｂは、円柱状又は角柱状であって、端部の一方はプリント配線板２０に穿設された上記ビアホールに圧入され、外れないように接合部材を用いて固着されている。例えば、プリント配線板２０のビアホールの内周面、又は導電ピンの圧入部の表面に、Ｓｎ、ＳｎＡｇ系はんだ、ＳｎＢｉ系はんだ、ＳｎＳｂ系はんだ、ＳｎＣｕ系はんだ、ＳｎＩｎ系はんだ等をめっきし、導電ピンを圧入した後、溶融温度まで加熱して、溶融接合することができる。
外部端子５１〜５５は、端部の一方が絶縁回路基板１０ａ又は１０ｂに固定されているが、プリント配線板２０には接触しないように、プリント配線板２０に設けられた貫通孔、又は切欠きを通って、封止樹脂７０の外に導出されているため、プリント配線板２０の姿勢には影響しないように構成されている。
本発明の半導体装置においては、第３種導電ピンは、隣接する島状領域のそれぞれにおいて、島状領域の間隙に接する辺から測って、最も遠く離れた位置に配置されている第１種導電ピン又は前記第２種導電ピンと同じ位置、もしくはより遠い位置に配置することを、第３種導電ピンの第１の配置規則とする。
上記規則によれば、第３種導電ピンは、プリント配線板を傾ける回転の支点から離れた位置に配置され、プリント配線板に大きな力のモーメントを加えることができるため、少ない本数でもプリント配線板の傾きを防止し易くなる。また、第３種導電ピンは、プリント配線板上では配線から隔離されており電気回路からは独立しているので絶縁回路基板上に配置する際の制約は小さいが、第１の配置規則にしたがう金属層の間隙から離れた外縁領域においては、いっそう自由に配置し易いという利点がある。
また、前記第３種導電ピンを配置する前記島状領域のうち、接続される第１種導電ピンと前記第２種導電ピンの合計本数の少ない方の島状領域に、前記第３種導電ピンが多く配置されていることを第３種導電ピンの第２の配置規則とする。
上記規則によれば、プリント配線板に働く力のモーメントを均衡させて、プリント配線板の傾きを防止し易くなる。
以下、図２を参照しながら、実線で描かれている金属層１２ａ１と金属層１２ｂ１に、第３種導電ピンを配置する配置規則について具体的に説明する。なおこの例では、破線で描かれている金属層１２ａ２、１２ｂ２、１２ｂ３は、面積が小さく空き空間がないため、第３種導電ピンは配置しないことにする。
第１の配置規則でいうところの「島状領域の間隙に接する辺」とは、島状領域をなす金属層１２ａ１と、島状領域をなす金属層１２ｂ１とに挟まれた間隙をなす辺のうち、最も近接する辺Ｌａ、Ｌｂのことを指している。
金属層１２ａ１には、１８本の第１種導電ピン３１ａ、８本の第２種導電ピン３２ａ、よって合計２６本が配置されている。この２６本のうち、４本の第１種導電ピン３１ａ１が、辺Ｌａから測って最も遠い距離ｘ１の位置に配置されている。そこで、第１の配置規則にしたがい、第３種導電ピン３３ａは、距離ｘ１よりも遠い距離ｙ１の位置に３本を配置する。
金属層１２ｂ１には、６本の第１種導電ピン３１ｂが、辺Ｌｂから測って最も遠い距離ｘ２の位置に配置されている。そこで、第１の配置規則にしたがい、第３種導電ピン３３ｂは、距離ｘ２よりも遠い距離ｙ２の位置に４本、ｚ２の位置に４本、よって合計８本を配置する。
上記のように第３種導電ピンを配置する前は、金属層１２ａ１には合計２６本の導電ピン、金属層１２ｂ１には合計６本の導電ピン配置されており、合計数の比較での差は、２０本である。第３種導電ピンを配置する後は、金属層１２ａ１には合計２９本の導電ピン、金属層１２ｂ１には合計１４本の導電ピン配置されており、合計数の比較での差は１５本となる。
ここで、辺Ｌａに隣接して配置された８本の第２種導電ピン３２ａ１は、プリント配線板２０を傾ける回転の支点にあたるので、力のモーメントには寄与しないため、金属層１２ａ１に配置された合計２９本から、除くことができる。よって、実質的には、金属層１２ａ１に２１本の導電ピンが配置され、金属層１２ｂ１には合計１４本の導電ピンが配置されていることと同じであり、その差は７本に縮まる。
ここで、２か所の金属層１２ａ２上の第２種導電ピンの合計８本は支点に近いので除外し、２か所の金属層１２ｂ２上の第２種導電ピンの合計２本と、２か所の金属層１２ｂ３上の第２種導電ピンの合計２本は、力のモーメントが働くことを考慮すると、金属層１２ａ１と金属層１２ｂ１との差は、実質的には３本である。
上記ように第３種導電ピンを配置することで、力のモーメントの不均衡の差が縮められれて、プリント配線板の傾きは良品率に影響しない程度まで低減される。
なお、絶縁回路基板１０ａと１０ｂは、２つに分割された態様に限らず、絶縁板１１ａと１１ｂが一体化された態様であって、その一方の面に金属層１２ａ１、１２ａ１、１２ｂ１、１２ｂ２、１２ｂ３が、他方の面に１３ａ、１３ｂ形成されていてもよい。
また、上記のチョッパー制御用半導体装置１００は、ＭＯＳトランジスタ１ａは、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）であってもよい。
さらに、本発明の半導体装置は、チョッパー制御用半導体装置に限定されず、例えば金属層１２ａ１に半導体素子としてＩＧＢＴ（スイッチング素子）とＳＢＤ（フリーホイーリングダイオード）、金属層１２ｂ１に半導体素子としてＩＧＢＴとＳＢＤを搭載したブリッジ回路、インバータ制御用半導体装置等であってもよい。
［本発明に係る第２の実施形態］
本発明の半導体装置に係る他の実施形態について説明する。図３には、半導体装置１０１の平面図が示されている。図面を見易くするために絶縁回路基板の絶縁板、プリント配線板、外部端子、封止樹脂は図示せず、導電ピンの配置の説明に要する半導体素子１ｃ、１ｄ、絶縁回路基板の金属層１２ｃ、１２ｄ、第１種導電ピン３１ｃ１、３１ｄ１、第２種導電ピン３２ｃ１、３２ｄ１、第３種導電ピン３３ｃ１、３３ｄ１のみを図示している。金属層１２ｃ及び金属層１２ｄは、それぞれ長方形の島状領域をなして、互いに隣接しており、これら２つの島状領域の間隙に接する辺を、それぞれ辺Ｌｃ、辺Ｌｄとする。
金属層１２ｃには、６本の第１種導電ピン３１ｃ、５本の第２種導電ピン３２ｃ１、よって合計１１本が配置されている。この１１本のうち、辺Ｌｃから測って最も遠い導電ピンは、距離ｘ３だけ離れた位置に配置された１本の第２種導電ピン３２ｃ１である。そこで、第１の配置規則にしたがい、第３種導電ピン３３ｃは、距離ｘ３よりも遠い距離ｙ３の位置に１本、さらに遠い距離ｚ３の位置に２本、よって合計３本を配置する。
金属層１２ｄには、４本の第１種導電ピン３１ｄ、４本の第２種導電ピン３２ｄ１、よって合計８本が配置されている。金属層１２ｄにおいて、第１種、第２種の導電ピンのうち、辺Ｌｄから測って最も遠い導電ピンは、距離ｘ４だけ離れた位置に配置された２本の第２種導電ピン３２ｄ１である。そこで、第１の配置規則にしたがい、第３種導電ピン３３ｄは、距離ｘ４と同じ距離ｙ４の位置に２本配置し、距離ｘ４よりも遠い距離ｚ４の位置に４本、よって合計６本を配置する。
上記のように第３種導電ピンを配置する前は、金属層１２ｃには合計１１本の導電ピン、金属層１２ｄには合計８本の導電ピン配置されており、合計数の比較での差は、３本である。第３種導電ピンを配置した後は、金属層１２ｃには合計１４本の導電ピン、金属層１２ｄには合計１４本の導電ピン配置されており、それぞれに配置された本数は同数となって力のモーメントが均衡しプリント配線板は傾かず、良品率を高めることができる。
［本発明に係る第３の実施形態］
本発明の半導体装置に係る他の実施形態について説明する。図４には、半導体装置１０２の平面図が示されている。図面を見易くするために絶縁回路基板の絶縁板、プリント配線板、外部端子、封止樹脂、ケースは図示せず、導電ピンの配置の説明に要する半導体素子１ｅ、１ｆ、１ｇ、絶縁回路基板の金属層１２ｅ、１２ｆ、１２ｇ、第１種導電ピン３１ｅ、３１ｆ、３１ｇ、第２種導電ピン３２ｅ、３２ｆ、３２ｇ、第３種導電ピン３３ｅ、３３ｆのみを図示している。金属層１２ｅ、１２ｆ、１２ｇは、長方形の島状領域をなして、３つ横並びに隣接している。ここで、中央に位置する金属層１２ｇの第１種導電ピン３１ｇと第２種導電ピン３２ｇは、図示しないプリント配線板を傾ける作用の支点となるピン、もしくは支点に隣接するピンであるから、力のモーメントとしては殆ど寄与しないため考慮せず、金属層１２ｅに配置された導電ピンによる力のモーメントと、１２ｆとに配置された導電ピンによる力のモーメントが均衡するように、第３種導電ピンを配置すればよい。
金属層１２ｅと金属層１２ｇとの間隙に接する金属層１２ｅの辺をＬｅとし、金属層１２ｆと金属層１２ｇとの間隙に接する金属層１２ｆの辺をＬｆとする。
金属層１２ｅには、６本の第１種導電ピン３１ｅ、６本の第２種導電ピン３２ｅ、よって合計１２本が配置されている。この１２本のうち、辺Ｌｅから測って最も遠い導電ピンは、距離ｘ５だけ離れた位置に配置された１本の第２種導電ピン３１ｅ１である。そこで、第１の配置規則にしたがい、第３種導電ピン３３ｅは、距離ｘ５よりも遠い距離ｙ５の位置に１本、さらに遠い距離ｚ５の位置に２本、よって合計３本を配置する。
金属層１２ｆには、４本の第１種導電ピン３１ｆ、５本の第２種導電ピン３２ｆ、よって合計９本が配置されている。金属層１２ｆにおいて、第１種、第２種の導電ピンのうち、辺Ｌｆから測って最も遠い導電ピンは、距離ｘ６だけ離れた位置に配置された２本の第２種導電ピン３２ｆ１である。そこで、第１の配置規則にしたがい、第３種導電ピン３３ｆは、距離ｘ６と同じ距離ｙ６の位置に２本配置し、距離ｘ６よりも遠い距離ｚ６の位置に４本、よって合計６本を配置する。
上記のように第３種導電ピンを配置する前は、金属層１２ｅには合計１２本の導電ピン、金属層１２ｆには合計９本の導電ピン配置されており、合計数の比較での差は、３本である。第３種導電ピンを配置した後は、金属層１２ａ１には合計１５本の導電ピン、金属層１２ｆには合計１５本の導電ピン配置されており、それぞれに配置された本数は同数となって力のモーメントが均衡しプリント配線板は傾かず、良品率を高めることができる。
１ａ ＭＯＳトランジスタ（半導体素子）
１ｂ ダイオード（半導体素子）
１ｃ、１ｄ、１ｅ、１ｆ、１ｇ 半導体素子
３ａ１、３ｂ１、４ａ１、４ａ２、４ｂ１ 接合部材
１０ａ、１０ｂ 絶縁回路基板
１１ａ、１１ｂ 絶縁板
１２ａ、１２ａ１、１２ａ２、１２ｂ、１２ｂ１、１２ｂ２、１２ｂ３、１２ｃ、１２ｄ、１２ｅ、１２ｆ、１２ｇ 半導体素子を接合する金属層
１３ａ、１３ｂ 冷却器に接合される金属層
２０ プリント配線板
２１ プリント配線板の絶縁板
２２、２３ プリント配線板の金属層
３１ａ、３１ｂ 第１種導電ピン
３２ａ、３２ｂ 第２種導電ピン
３３ａ、３３ｂ 第３種導電ピン
５１、５２、５３、５４、５５ 外部端子
７０ 封止樹脂
１００、１０１、１０２、２００ 半導体装置
Ｆ 接合不良
Ｐ 支点
Ｌａ、Ｌｂ、Ｌｃ、Ｌｄ、Ｌｅ、Ｌｆ 島状領域の間隙に接する辺

Claims (2)

  1. 絶縁基板と、前記絶縁基板の一方の主面に配置され複数の島状領域に分かれている第１金属層と、前記絶縁基板の他方の主面に配置された第２金属層と、を有する絶縁回路基板と、
    前記第１金属層に接合される半導体素子と、
    前記第１金属層に対向して配置され、前記複数の島状領域に跨がるプリント配線板と、
    一端が前記プリント配線板に固着され、他端が前記半導体素子の表面電極にはんだ接合されている第１種導電ピンと、
    一端が前記プリント配線板に固着され、他端が前記第１金属層にはんだ接合されている第２種導電ピンと、
    一端が前記プリント配線板に固着され、他端が前記第１金属層にはんだ接合され、電気回路から独立している第３種導電ピンと、
    を備え、
    前記第３種導電ピンは、隣接する前記島状領域のそれぞれにおいて、前記島状領域の間隙に接する辺から測って、最も遠く離れた位置に配置されている前記第１種導電ピン又は前記第２種導電ピンと同じ位置、もしくはより遠い位置で、前記第１金属層に接続されるように、前記プリント配線板上に配置されている半導体装置。
  2. 前記第３種導電ピンを配置する前記島状領域のうち、接続される前記第１種導電ピンと前記第２種導電ピンの合計本数の少ない方の島状領域に、前記第３種導電ピンが多く配置されている、請求項１に記載の半導体装置。
JP2015117171A 2015-06-10 2015-06-10 半導体装置 Active JP6485235B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015117171A JP6485235B2 (ja) 2015-06-10 2015-06-10 半導体装置
US15/150,828 US9691692B2 (en) 2015-06-10 2016-05-10 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015117171A JP6485235B2 (ja) 2015-06-10 2015-06-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2017005094A true JP2017005094A (ja) 2017-01-05
JP6485235B2 JP6485235B2 (ja) 2019-03-20

Family

ID=57517333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015117171A Active JP6485235B2 (ja) 2015-06-10 2015-06-10 半導体装置

Country Status (2)

Country Link
US (1) US9691692B2 (ja)
JP (1) JP6485235B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020039986A1 (ja) * 2018-08-21 2020-02-27 三菱電機株式会社 電力用半導体装置およびその製造方法、ならびに電力変換装置
JP2020136293A (ja) * 2019-02-13 2020-08-31 富士電機株式会社 半導体装置及びその製造方法
US11145584B2 (en) 2018-06-14 2021-10-12 Fuji Electric Co., Ltd. Semiconductor device, lead frame, and method for manufacturing semiconductor device
JP7476540B2 (ja) 2020-01-23 2024-05-01 富士電機株式会社 半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6470328B2 (ja) * 2017-02-09 2019-02-13 株式会社東芝 半導体モジュール
JP6809294B2 (ja) * 2017-03-02 2021-01-06 三菱電機株式会社 パワーモジュール
CN111357099B (zh) 2017-09-15 2024-05-03 费纳模组有限公司 电子器件的封装方法和接合技术
WO2019171804A1 (ja) * 2018-03-07 2019-09-12 富士電機株式会社 半導体装置
EP3751605A1 (de) * 2019-06-11 2020-12-16 Siemens Aktiengesellschaft Elektronischer schaltkreis und verfahren zur herstellung eines elektronischen schaltkreises
JP7293936B2 (ja) * 2019-07-19 2023-06-20 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2022046369A (ja) * 2020-09-10 2022-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4992548A (ja) * 1973-01-10 1974-09-04
JPH09115910A (ja) * 1995-10-16 1997-05-02 Oki Electric Ind Co Ltd フリップチップの接続構造
JPH09266210A (ja) * 1996-03-28 1997-10-07 Sharp Corp 半導体装置
JPH10270609A (ja) * 1997-03-28 1998-10-09 Mitsubishi Electric Corp パワー半導体装置及びその製造方法
JP2008103552A (ja) * 2006-10-19 2008-05-01 Mitsubishi Materials Corp パワーモジュールの積層構造体
JP2010283245A (ja) * 2009-06-08 2010-12-16 Panasonic Corp 半導体装置
JP2013125804A (ja) * 2011-12-14 2013-06-24 Fuji Electric Co Ltd 半導体装置及び半導体装置の製造方法
WO2014185050A1 (ja) * 2013-05-16 2014-11-20 富士電機株式会社 半導体装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4245273A (en) * 1979-06-29 1981-01-13 International Business Machines Corporation Package for mounting and interconnecting a plurality of large scale integrated semiconductor devices
JPS62105379A (ja) * 1985-11-01 1987-05-15 株式会社日立製作所 コネクタ装置
US4965227A (en) * 1987-05-21 1990-10-23 Olin Corporation Process for manufacturing plastic pin grid arrays and the product produced thereby
US4816426A (en) * 1987-02-19 1989-03-28 Olin Corporation Process for manufacturing plastic pin grid arrays and the product produced thereby
JPH0756887B2 (ja) * 1988-04-04 1995-06-14 株式会社日立製作所 半導体パッケージ及びそれを用いたコンピュータ
JPH05326808A (ja) * 1992-05-15 1993-12-10 Ibiden Co Ltd 電子部品搭載用基板およびこれを用いた半導体装置
JPH06283838A (ja) 1993-03-26 1994-10-07 Mitsubishi Electric Corp 電子回路モジュール
EP0689214B1 (en) * 1994-06-21 1999-09-22 Sumitomo Special Metals Co., Ltd. Process of producing a multi-layered printed-coil substrate
JP3112059B2 (ja) * 1995-07-05 2000-11-27 株式会社日立製作所 薄膜多層配線基板及びその製法
SG76530A1 (en) * 1997-03-03 2000-11-21 Hitachi Chemical Co Ltd Circuit boards using heat resistant resin for adhesive layers
US6372119B1 (en) * 1997-06-26 2002-04-16 Alcoa Inc. Inert anode containing oxides of nickel iron and cobalt useful for the electrolytic production of metals
TWI293315B (en) * 2000-12-26 2008-02-11 Ngk Spark Plug Co Wiring substrate
JP2004014547A (ja) * 2002-06-03 2004-01-15 Toshiba Corp 半導体装置及び容量調節回路
US6855234B2 (en) * 2003-04-02 2005-02-15 Alcoa Inc. Sinter-bonded direct pin connections for inert anodes
US7514780B2 (en) 2006-03-15 2009-04-07 Hitachi, Ltd. Power semiconductor device
JP5339800B2 (ja) * 2008-07-10 2013-11-13 三菱電機株式会社 半導体装置の製造方法
JP4576448B2 (ja) * 2008-07-18 2010-11-10 三菱電機株式会社 電力用半導体装置
JP4634498B2 (ja) * 2008-11-28 2011-02-16 三菱電機株式会社 電力用半導体モジュール
JP4607995B2 (ja) * 2008-11-28 2011-01-05 三菱電機株式会社 電力用半導体装置
JP5345017B2 (ja) * 2009-08-27 2013-11-20 三菱電機株式会社 電力用半導体装置とその製造方法
JP5500936B2 (ja) * 2009-10-06 2014-05-21 イビデン株式会社 回路基板及び半導体モジュール
JP5644440B2 (ja) * 2010-12-03 2014-12-24 富士電機株式会社 パワー半導体モジュール
JP5887901B2 (ja) 2011-12-14 2016-03-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP5923725B2 (ja) * 2012-05-15 2016-05-25 パナソニックＩｐマネジメント株式会社 電子部品の実装構造体
US20140069989A1 (en) * 2012-09-13 2014-03-13 Texas Instruments Incorporated Thin Semiconductor Chip Mounting

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4992548A (ja) * 1973-01-10 1974-09-04
JPH09115910A (ja) * 1995-10-16 1997-05-02 Oki Electric Ind Co Ltd フリップチップの接続構造
JPH09266210A (ja) * 1996-03-28 1997-10-07 Sharp Corp 半導体装置
JPH10270609A (ja) * 1997-03-28 1998-10-09 Mitsubishi Electric Corp パワー半導体装置及びその製造方法
JP2008103552A (ja) * 2006-10-19 2008-05-01 Mitsubishi Materials Corp パワーモジュールの積層構造体
JP2010283245A (ja) * 2009-06-08 2010-12-16 Panasonic Corp 半導体装置
JP2013125804A (ja) * 2011-12-14 2013-06-24 Fuji Electric Co Ltd 半導体装置及び半導体装置の製造方法
WO2014185050A1 (ja) * 2013-05-16 2014-11-20 富士電機株式会社 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11145584B2 (en) 2018-06-14 2021-10-12 Fuji Electric Co., Ltd. Semiconductor device, lead frame, and method for manufacturing semiconductor device
WO2020039986A1 (ja) * 2018-08-21 2020-02-27 三菱電機株式会社 電力用半導体装置およびその製造方法、ならびに電力変換装置
JPWO2020039986A1 (ja) * 2018-08-21 2021-08-10 三菱電機株式会社 電力用半導体装置およびその製造方法、ならびに電力変換装置
JP2020136293A (ja) * 2019-02-13 2020-08-31 富士電機株式会社 半導体装置及びその製造方法
JP7310161B2 (ja) 2019-02-13 2023-07-19 富士電機株式会社 半導体装置及びその製造方法
JP7476540B2 (ja) 2020-01-23 2024-05-01 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US9691692B2 (en) 2017-06-27
JP6485235B2 (ja) 2019-03-20
US20160365307A1 (en) 2016-12-15

Similar Documents

Publication Publication Date Title
JP6485235B2 (ja) 半導体装置
JP6065995B2 (ja) 半導体装置及び半導体装置の製造方法
US10727209B2 (en) Semiconductor device and semiconductor element with improved yield
JP7060104B2 (ja) 半導体装置
KR20190095144A (ko) 반도체 장치
JP2023024670A (ja) 半導体装置
JP4349364B2 (ja) 半導体装置
JP2017188517A (ja) 電力半導体装置
JP2006261168A (ja) 半導体装置
CN108713250B (zh) 电力用半导体装置及电力用半导体核心模块
KR102586458B1 (ko) 반도체 서브 어셈블리 및 반도체 파워 모듈
WO2022059272A1 (ja) 半導体装置
JP6919392B2 (ja) 半導体モジュール
JP5138714B2 (ja) 電力用半導体装置
TW201721830A (zh) 電動馬達用的功率模組
JP5800716B2 (ja) 電力用半導体装置
CN113056813B (zh) 半导体装置
JP2017191903A (ja) 半導体装置の放熱構造
JP2021068859A (ja) 半導体モジュール
JP2011249177A (ja) ヒューズ装置および回路基板
WO2022137811A1 (ja) 半導体ユニット及び半導体装置
JP6540587B2 (ja) パワーモジュール
JP2020038885A (ja) 半導体装置
WO2023053823A1 (ja) 半導体装置
WO2022009557A1 (ja) 半導体装置及び半導体チップ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190204

R150 Certificate of patent or registration of utility model

Ref document number: 6485235

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250