JP2016184366A - タイマ補正装置、タイマ補正方法及びタイマ補正プログラム - Google Patents
タイマ補正装置、タイマ補正方法及びタイマ補正プログラム Download PDFInfo
- Publication number
- JP2016184366A JP2016184366A JP2015065386A JP2015065386A JP2016184366A JP 2016184366 A JP2016184366 A JP 2016184366A JP 2015065386 A JP2015065386 A JP 2015065386A JP 2015065386 A JP2015065386 A JP 2015065386A JP 2016184366 A JP2016184366 A JP 2016184366A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- value
- timer
- unit
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electric Clocks (AREA)
Abstract
【解決手段】 基準となるクロックのパルス数と周波数が変化した時に入力するクロックのパルス数との比を用いてタイマの周期の補正を行い、さらに基準となるクロックのパルス数と周波数が変化した時に入力するクロックのパルス数との差を用いてタイマが出力するパルスの位相を合わせる補正を行う。
【選択図】 図1
Description
本発明の第1の実施の形態について図面を参照して説明する。
図1は、本発明の第1の実施の形態のタイマ補正装置1を示す図である。
Yn+1=Yn*X0/Xn・・・・(1)
この新たな閾値により、以後のタイマ発生部17のカウント数が補正される。この(1)式は、基準となるカウント数であるX0と状態nにおけるカウント数であるXnとの比を求めて、状態nの時の補正タイマ閾値110の値に前述の比を割かけることで、クロックの周波数が変化したことによるカウント数の増減を基準値となるX0に割かけることで、カウント数が一致することになる。従って、最終的にはX0=Xnに調整される。
An+1=An+X0−Xn・・・・(3)
次に、X0とXnとが一致している場合の算出について説明する。
Yn+1=Yn*(X0+An)/Xn・・・・(2)
この(2)式は、X0=Xnに至った後、X0の切り替えタイミングとXnの切り替えタイミングとの差を補正する為にクロック過不足数AnがX0に加算されることでパルス数の補正が行われて、Xnに切替わった後にずれたタイミングの補正を考慮したタイミング補正値を算出する式である。
An+1=An+X0−Xn・・・・(4)
ここでさらに、図1に示したタイマ補正装置1の動作例を、図3A及び図3Bのタイミングチャート図及び図4A及び図4Bのタイマ補正装置1の状態を規定する数値の計算式を示す表を用いてより具体的に説明する。
定常状態において、タイマ発生部17の入力クロックには、低速の第1のクロック発振部10のクロックが選択されているとする(図3A_状態0、図4A_状態0)。この時、タイマ発生部17が出力する割込み信号100と次に割り込み信号100との間に測定される第1のクロック発振部10からのパルス数をクロック測定部13が測定し、その値をX0とする。この低速の第1のクロック発振部10のクロックによりタイマ発生部17のカウントが実行されて割り込み信号100を出力し、タイマ閾値補正部16が、次回の補正タイマ閾値Ynを計算する(図3A_状態1、図4A_状態1)。定常状態(本例では状態0及び状態0以前の状態が相当する)においては、第1のクロック発振部10のパルスとタイマ発生部17に入力するクロックは同一であり、クロック測定部13が測定する割込み信号100と次に割り込み信号100との間のクロックパルス数は、変化しない。また、定常状態ではクロック過不足は存在せず、クロック過不足数A0は0である。次の状態1における補正タイマ閾値Y1は、X0=Xnの条件を成立することから前述の(2)式を適用する。したがって、前の状態0における補正タイマ閾値Y0に対し、Y1=Y0*(X0+A0)/X0=Y0=5となり、前回の補正タイマ閾値と等しい。つまり、定常状態においては、タイマ割込みは第1のクロックパルス数X0の間隔で発生する。なお、クロック過不足累積部15が、クロック過不足数A1を計算して、A1=A0+X0−X0=0を得る。クロック過不足累積部15がA1を記憶する。
状態1の動作を説明する。前述の状態0で計算したタイマ閾値であるY1=5がタイマ発生部17の閾値に設定され、カウントが実行される。
次に、状態2を説明する。入力クロックは高速の第2のクロックが供給されたままであったとする(図3A_状態2〜状態3、図4A_状態2〜状態3)。補正タイマ閾値Y2を基に、割り込み信号100が発生するが、前回はタイマ発生部17の入力クロックが途中から第2のクロック発振部11のクロックに切替わったのに対し、今回は初めから第2のクロック発振部11のクロックで動作している為、前回よりも短い間隔でタイマ割込みが発生する(図3A_状態2の後端の部分、図4A_状態2)。この時に、状態2の期間でクロック測定部13が測定したクロックパルス数をX2とする。前回よりも早く割り込み信号100が発生した為、X2<X1<X0である。X0≠X2の条件である。よって、タイマ閾値補正部16が、前述の(1)式を適用して、次の状態3の補正タイマ閾値Y3を計算して,Y3=Y2*X0/X2=10を得る。これにより、タイマ発生部17に入力するクロックが、第2のクロック11が出力するクロックのままであれば、次の状態3の期間で測定される第1のクロック発振部10からのクロックパルス数は、定常時と同じ値になる。なお、X0≠X2の条件が成立することから、クロック過不足部累積部15が前述の(3)式を適用して、クロック過不足数A3を計算して、A3=A2+X0−X2=3を得る。クロック過不足累積部15がA3を記憶する。
次の状態3も、入力クロックは高速の第2のクロック11からの供給のままであったとする(図3A_状態3、図4A_状態3)。状態3で算出した補正タイマ閾値Y3はY2より大きく、かつ入力クロックに変化がないため、前回よりも長い間隔でタイマ割込みが発生し、定常時と間隔は等しくなる(図3B_状態3の後端の部分、図4B_状態3)。この時にクロック測定部13が測定した、第1のクロック発振部10のクロックパルス数をX3とする。定常時と割り込み信号100が発生する間隔が等しい為、X3=X0である。X3=X0の条件が成立することから、補正タイマ閾値Y4の計算には前述の(2)式を適用する。タイマ閾値補正部16が、次の状態4の補正タイマ閾値Y4を計算して、Y4=Y3*(X0+A3)/X3=16を得る。なお、X3=X0であるため、Y4=Y3*(X0+A3)/X0とも言える。また、X3=X0の条件が成立することから、クロック過不足数A4の計算には前述の(4)式を適用する。クロック過不足累積部15が、クロック過不足数A4を計算して、A4=A3+X0−X3=3を得る。クロック過不足累積部15がA4を記憶する(この場合の過不足数は変化しない)。
次の状態4も、タイマ発生部17に入力するクロックが、高速の第2のクロック11が出力するクロックのままであったとする(図3B_状態4、図4B_状態4)。補正タイマ閾値Y4はY3より大きく、かつ入力クロックに変化がないため、前回よりも長い間隔でタイマ割込みが発生する(図3B_状態4の後端の部分、図4B_状態4)。この時にクロック測定部13が測定した、第1のクロック発振部10のクロックパルス数をX4とする。入力クロックの周波数は前回から変化がなく、また、前回補正された補正タイマ閾値は、クロック過不足数の分のみ増えている為、X4=X3+A3である。X4≠X0の条件が成立することから補正タイマ閾値Y5の計算には前述の(1)式を適用する。タイマ閾値補正部16が、次の状態5の補正タイマ閾値Y5を計算して、Y5=Y4*X0/X4=10を得る。なお、(説明4)で述べたようにY4=Y3*(X0+A3)/X3、X3=X0である為、次回の補正タイマ閾値Y5は前々回の補正タイマ閾値Y3と等しくなる。前々回の補正タイマ閾値Y3は、入力クロックが第2のクロック発振部11のクロックの時、定常時のタイマ割込み発生間隔と等しくなる値である。また、X4≠X0の条件が成立することから、クロック過不足数A5の計算には前述の(3)式を適用する。クロック過不足累積部15が、クロック過不足数A5を計算して、A5=A4+X0−X4=0を得る。クロック過不足累積部15がA5を記憶する。
次の状態5の期間も、入力クロックは高速の第2のクロックのままであったとする(図3B_状態5、図4B_状態5)。前回補正された補正タイマ閾値Y5はY4より小さく、かつ入力クロックに変化がないため、前回よりも短い間隔でタイマ割込みが発生する(図3B_状態5の最後の部分、図4B_状態5)。この時に測定された、クロック測定部13が測定した、第1のクロック発振部10のクロックパルス数をX5とする。入力クロック周波数に変化がなく、また、補正タイマ閾値Y5は前々回の補正タイマ閾値Y3と等しい値であった為、X5=X3=X0となる。X5=X0の条件が成立することから補正タイマ閾値Y6の計算には前述の(2)式を適用する。タイマ閾値補正部16が、次の状態6の補正タイマ閾値Y6を、Y6=Y5*(X0+A5)/X5の式で計算するが、X5=X0、Y5=Y3、A5=0であるため、補正タイマ閾値Y6は補正タイマ閾値Y3と等しく10になる。よって、入力クロック周波数が変更されない限り、タイマ割込み発生間隔は、定常状態のタイマ割込み発生間隔と等しくなる。また、X5=X0の条件が成立することから、クロック過不足数A6の計算には前述の(4)式を適用する。クロック過不足累積部15が、クロック過不足数A6を計算して、A6=A5+X0−X5=0を得る。クロック過不足累積部1がA6を記憶する。
3 第1の記憶部
4 第2の記憶部
5 判断部
10 第1のクロック発振部
11 第2のクロック発振部
12 入力クロック選択部
13 クロック測定部
14 パルス数比率算出部
15 クロック過不足累積部
16 タイマ閾値補正部
17 タイマ発生部
100 割り込み信号
110 補正タイマ閾値
Claims (9)
- 基準となる周波数のクロックを出力する第1のクロック発振手段と、
前記第1のクロック発振手段とは異なる周波数を出力する第2のクロック発振手段と、
第1のクロックと第2のクロックのいずれか一つを選択して、選択したクロックをタイマ発生部に出力する入力クロック選択部と、
基準クロックでカウントするパルス数を測定する入力クロック測定部と、
前記クロック測定部がカウントする各周期のパルス数を比較して、前記パルス数の過不足の累積を行うクロック過不足累積部と、
前記入力クロック測定部が測定したパルス数の比と差を算出するパルス数比率算出部と、
前記パルス数の比と前記差とからカウンタが割り込み信号を出力する条件の閾値を与えるタイマ閾値補正部と、
前記入力クロック選択部からのクロックでカウントし、前記閾値による前記割り込み信号を出力するタイマ発生部と、
を備え、
前記入力クロック測定部は、第1のクロックを受け取り、前記タイマ発生部が出力した第1の割り込み信号と次の周期である第2の記割り込み信号との間に受け取った前記第1のクロックのパルス数を計側して第1の測定値とし、前記第1の測定値を測定した後の測定値を第2の測定値として、前記第1の測定値と前記第2の測定値とをパルス数比率算出部に出力し、
前記クロック過不足累積部は、前記第1の測定値と前記第2の測定値との差に前の周期で得られた第1の累積値とを加算して第2の累積値を求め、次の周期の加算で、前記第1の累積値に前記第2の累積値を代入して再帰的に算出した前記第2の累積値をクロック過不足数として前記タイマ閾値補正部に出力し、
前記パルス数比率算出部は、前記第1の測定値を記憶する第1の記憶部と、
前記第2の測定値を記憶する第2の記憶部と、
前記第1の測定値と前記第2の測定値が一致するか否かの判断情報と、前記第1の測定値と前記第2の測定値との比と、をタイマ閾値補正部に出力する判断部と、
を含み、
前記タイマ閾値補正部は、前記パルス数比率算出部の前記判断部から、前記判断情報と前記比の情報を受け取り、タイマ発生部のカウンタの前記閾値を算出して当該閾値を記憶し、当該閾値をタイマ発生部に出力し、
前記タイマ発生部は、前記入力クロック選択部が出力するクロックでカウントを行い、カウント値を前記タイマ閾値補正部が出力した閾値に設定して当該カウンタをカウントダウンさせて、カウンタが0になった時に、前記タイマ発生部から、前記第1の割り込み信号及び前記第2の割り込み信号と、を前記クロック測定部及び外部装置に出力する、
タイマ補正装置。 - ソフトウエア又はオペレータの操作により、予め定めた前記比を求める複数の計算式の中から、何れか一つの計算式を選択して計算することを特徴とした請求項1のタイマ補正装置。
- 前記第2のクロック発振手段は、プログラム又はオペレータの操作により、周波数を任意に変更することを特徴とした請求項1ないし請求項2のいずれかのタイマ補正装置。
- 基準となる周波数である第1のクロックを発振させ、
前記第1のクロックとは異なる周波数の第2のクロックを発振させ、
第1のクロックを受け取り、第1の割り込み信号と次の周期である第2の記割り込み信号との間に受け取った前記第1のクロックのパルス数を測定して第1の測定値とし、前記第1の測定値を測定した後の測定値を第2の測定値として、前記第1の測定値と前記第2の測定値とをパルス数比率算出部に出力し、
前記第1の測定値と前記第2の測定値との差に前の周期で得られた第1の累積値とを加算して第2の累積値を求め、次の周期の加算で、前記第1の累積値に前記第2の累積値を代入して再帰的に算出した前記第2の累積値を出力し、
前記第1の測定値と前記第2の測定値が一致するか否かの判断情報と、前記第1の測定値と前記第2の測定値との比を出力し、
前記判断情報と前記比の情報を受け取り、カウンタの前記閾値を算出して当該閾値を記憶し、当該閾値を出力し、
前記入力クロック選択部が出力するクロックでカウントを行い、カウント値を閾値に設定して当該カウンタをカウントダウンさせて、カウンタが0になった時に、前記タイマ発生部から、前記第1の割り込み信号及び前記第2の割り込み信号と、を前記クロック測定部及び外部装置に出力する、タイマ補正方法。 - 予め定めた前記比を求める複数の前記計算式の中から、何れか一つの前記計算式を選択することを特徴とした請求項4のタイマ補正方法。
- 前記第2のクロックの周波数を任意に変更することを特徴とした請求項4ないし請求項5のいずれかのタイマ補正方法。
- 基準となる周波数である第1のクロックを発振させ、
前記第1のクロックとは異なる周波数の第2のクロックを発振させ、
第1のクロックを受け取り、第1の割り込み信号と次の周期である第2の記割り込み信号との間に受け取った前記第1のクロックのパルス数を測定して第1の測定値とし、前記第1の測定値を測定した後の測定値を第2の測定値として、前記第1の測定値と前記第2の測定値とをパルス数比率算出部に出力し、
前記第1の測定値と前記第2の測定値との差に前の周期で得られた第1の累積値とを加算して第2の累積値を求め、次の周期の加算で、前記第1の累積値に前記第2の累積値を代入して再帰的に算出した前記第2の累積値を出力し、
前記第1の測定値と前記第2の測定値が一致するか否かの判断情報と、前記第1の測定値と前記第2の測定値との比を出力し、
前記判断情報と前記比の情報を受け取り、カウンタの前記閾値を算出して当該閾値を記憶し、当該閾値を出力し、
前記入力クロック選択部が出力するクロックでカウントを行い、カウント値を閾値に設定して当該カウンタをカウントダウンさせて、カウンタが0になった時に、前記タイマ発生部から、前記第1の割り込み信号及び前記第2の割り込み信号と、を前記クロック測定部及び外部装置に出力する処理をコンピュータに実行させるタイマ補正プログラム。 - 予め定めた前記比を求める複数の前記計算式の中から、何れか一つの前記計算式を選択する処理を行う請求項7のタイマ補正プログラム。
- 前記第2のクロックの周波数を任意に変更する処理を行う請求項7ないし請求項8のいずれかのタイマ補正プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015065386A JP6500550B2 (ja) | 2015-03-27 | 2015-03-27 | タイマ補正装置、タイマ補正方法及びタイマ補正プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015065386A JP6500550B2 (ja) | 2015-03-27 | 2015-03-27 | タイマ補正装置、タイマ補正方法及びタイマ補正プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016184366A true JP2016184366A (ja) | 2016-10-20 |
JP6500550B2 JP6500550B2 (ja) | 2019-04-17 |
Family
ID=57243046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015065386A Active JP6500550B2 (ja) | 2015-03-27 | 2015-03-27 | タイマ補正装置、タイマ補正方法及びタイマ補正プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6500550B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114269306A (zh) * | 2019-09-02 | 2022-04-01 | 花王株式会社 | 被加工物的制造方法和制造装置以及片熔接体的制造方法和制造装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08292822A (ja) * | 1995-04-20 | 1996-11-05 | Nec Eng Ltd | インテリジェントタイマ |
JPH1020052A (ja) * | 1996-07-01 | 1998-01-23 | Yazaki Corp | 時刻補正方法及びその装置 |
JP2006309479A (ja) * | 2005-04-28 | 2006-11-09 | Nec Electronics Corp | クロック補正回路及びクロック補正方法並びにマイクロコントローラ |
JP2013183403A (ja) * | 2012-03-05 | 2013-09-12 | Nec Corp | クロック位相同期化装置およびクロック位相同期化方法 |
JP2014010704A (ja) * | 2012-06-29 | 2014-01-20 | Renesas Electronics Corp | クロック補正回路及びクロック補正方法 |
-
2015
- 2015-03-27 JP JP2015065386A patent/JP6500550B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08292822A (ja) * | 1995-04-20 | 1996-11-05 | Nec Eng Ltd | インテリジェントタイマ |
JPH1020052A (ja) * | 1996-07-01 | 1998-01-23 | Yazaki Corp | 時刻補正方法及びその装置 |
JP2006309479A (ja) * | 2005-04-28 | 2006-11-09 | Nec Electronics Corp | クロック補正回路及びクロック補正方法並びにマイクロコントローラ |
JP2013183403A (ja) * | 2012-03-05 | 2013-09-12 | Nec Corp | クロック位相同期化装置およびクロック位相同期化方法 |
JP2014010704A (ja) * | 2012-06-29 | 2014-01-20 | Renesas Electronics Corp | クロック補正回路及びクロック補正方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114269306A (zh) * | 2019-09-02 | 2022-04-01 | 花王株式会社 | 被加工物的制造方法和制造装置以及片熔接体的制造方法和制造装置 |
CN114269306B (zh) * | 2019-09-02 | 2022-11-22 | 花王株式会社 | 被加工物的制造方法和制造装置以及片熔接体的制造方法和制造装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6500550B2 (ja) | 2019-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5886015B2 (ja) | 時間測定装置、マイクロコントローラ、プログラム、及び時間測定方法 | |
EP2369438B1 (en) | Calibration method of a real time clock signal | |
CN109067394B (zh) | 片上时钟校准装置及校准方法 | |
JP2007094931A (ja) | 補正クロック発生回路及びそれを備えるusbデバイス | |
JP6268020B2 (ja) | クロック生成方法および半導体装置 | |
KR20070016434A (ko) | 알티씨 장치 및 알티씨 장치의 현재시각 보정 방법 | |
EP0590607B1 (en) | Low-power baud rate generator | |
JP2008028854A (ja) | クロック生成装置 | |
CN110289851A (zh) | 一种同步脉冲信号的输出方法、装置、设备及计算机介质 | |
JP6500550B2 (ja) | タイマ補正装置、タイマ補正方法及びタイマ補正プログラム | |
JP4487937B2 (ja) | マイクロコンピュータ | |
JP2001013179A (ja) | リングオシレータクロック周波数測定方法、リングオシレータクロック周波数測定回路、およびマイクロコンピュータ | |
JP5914718B2 (ja) | 発振器を有する時間ベース、周波数分割回路及びクロックパルス抑制回路 | |
TW201813303A (zh) | 用於產生時脈之電子電路及其方法 | |
JP2011053057A (ja) | 時刻修正回路及び電子機器 | |
JP2000341092A (ja) | クロック信号発生回路及びそのクロック周波数調整方法 | |
JP6274638B2 (ja) | 周波数調整回路および周波数調整方法 | |
JP2022006391A (ja) | 周波数計測装置、マイクロコントローラー及び電子機器 | |
JP2021182808A (ja) | 同期制御システム | |
JP5294718B2 (ja) | 周波数変換器 | |
JP4036114B2 (ja) | クロック発生回路 | |
JP7173833B2 (ja) | 半導体集積回路、及び、同半導体集積回路を備えた装置 | |
JP5037285B2 (ja) | パルス信号時間計測装置 | |
JP2006053008A (ja) | 時計および時計の誤差調整方法 | |
JP6284727B2 (ja) | クロック位相シフト回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180918 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190304 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6500550 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |