JP2016143786A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016143786A
JP2016143786A JP2015019163A JP2015019163A JP2016143786A JP 2016143786 A JP2016143786 A JP 2016143786A JP 2015019163 A JP2015019163 A JP 2015019163A JP 2015019163 A JP2015019163 A JP 2015019163A JP 2016143786 A JP2016143786 A JP 2016143786A
Authority
JP
Japan
Prior art keywords
region
electrode
semiconductor device
semiconductor region
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015019163A
Other languages
English (en)
Inventor
原　琢磨
Takuma Hara
琢磨 原
哲郎 野津
Tetsuo Nozu
哲郎 野津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015019163A priority Critical patent/JP2016143786A/ja
Priority to US14/818,988 priority patent/US9577054B2/en
Priority to CN201510546433.1A priority patent/CN105845732B/zh
Publication of JP2016143786A publication Critical patent/JP2016143786A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】より耐圧が高い半導体装置を提供する。【解決手段】実施形態の半導体装置は、素子領域と、前記素子領域を囲む終端領域と、を有し、第１導電形の第１半導体領域と、前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、前記第２半導体領域の上に設けられた第１導電形の第３半導体領域と、前記第１半導体領域に電気的に接続された第１電極と、前記第３半導体領域に電気的に接続された第２電極と、前記素子領域に設けられ、前記第１半導体領域、前記第２半導体領域、および前記第３半導体領域に第１絶縁膜を介して向かい合う第３電極と、前記素子領域に設けられ、前記第３電極よりも前記終端領域の側に設けられ、前記第１半導体領域、前記第２半導体領域、および前記第３半導体領域に第２絶縁膜を介して向かい合い、下端と前記第１電極との間の第１距離が前記第３電極の下端と前記第１電極との間の第２距離よりも長い第４電極と、を備える。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の半導体装置においては、トランジスタ等の素子が配置された素子領域が終端領域に囲まれ、終端領域近傍の素子領域で局所的な破壊が起こる場合がある。この要因の１つに、素子領域と終端領域との間において、アバランシェ降伏が起こり易い箇所（通称、ホットスポット）が発生がある。例えば、素子領域にサージ等の負荷が印加された場合、素子領域と終端領域との間でホットスポットが複数回に渡り行き来する現象がある。素子領域と終端領域との間でホットスポットが複数回に渡り行き来すると、素子領域における耐圧が臨界耐圧を超え、素子領域で局所的な破壊に至る。このような局所的な破壊は抑制され、耐圧の高い半導体装置が求められている。
特開２００１−０２４１９３号公報
本発明が解決しようとする課題は、より耐圧が高い半導体装置を提供することである。
実施形態の半導体装置は、素子領域と、前記素子領域を囲む終端領域と、を備える。半導体装置は、第１導電形の第１半導体領域と、前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、前記第２半導体領域の上に設けられた第１導電形の第３半導体領域と、前記第１半導体領域に電気的に接続された第１電極と、前記第３半導体領域に電気的に接続された第２電極と、前記素子領域に設けられ、前記第１半導体領域、前記第２半導体領域、および前記第３半導体領域に第１絶縁膜を介して向かい合う第３電極と、前記素子領域に設けられ、前記第３電極よりも前記終端領域の側に設けられ、前記第１半導体領域、前記第２半導体領域、および前記第３半導体領域に第２絶縁膜を介して向かい合い、下端と前記第１電極との間の第１距離が前記第３電極の下端と前記第１電極との間の第２距離よりも長い第４電極と、を有する。
図１（ａ）は、第１実施形態に係る半導体装置の要部を表す模式的断面図であり、図１（ｃ）のＡ−Ａ’線に沿った位置での模式的断面図である。図１（ｂ）は、第１実施形態に係る半導体装置の要部を表す模式的断面図であり、図１（ｃ）のＢ−Ｂ’線に沿った位置での模式的断面図である。図１（ｃ）は、第１実施形態に係る半導体装置を表す模式的平面図である。 図２（ａ）〜図２（ｂ）は、第１実施形態に係る半導体装置の要部の製造過程を表す模式的断面図である。 図３（ａ）〜図３（ｂ）は、第１実施形態に係る半導体装置の要部の製造過程を表す模式的断面図である。 図４（ａ）〜図４（ｂ）は、第１実施形態に係る半導体装置の要部の製造過程を表す模式的断面図である。 図５（ａ）は、参考例に係る半導体装置の要部を表す模式的断面図であり、図５（ｂ）は、参考例に係る半導体装置を表す模式的平面図である。 図６（ａ）は、第１実施形態に係る半導体装置の要部を表す模式的断面図であり、図６（ｂ）は、第１実施形態に係る半導体装置の要部を表す模式的平面図である。 図７は、第１実施形態の変形例に係る半導体装置の要部を表す模式的断面図である。 図８（ａ）は、第２実施形態に係る半導体装置の要部を表す模式的断面図であり、図８（ｂ）は、第２実施形態に係る半導体装置の要部を表す模式的断面図である。 図９は、第２実施形態の変形例に係る半導体装置の要部を表す模式的断面図である。 図１０（ａ）は、第３実施形態の第１例に係る半導体装置の要部を表す模式的断面図であり、図１０（ｂ）は、第３実施形態の第２例に係る半導体装置の要部を表す模式的断面図である。 図１１（ａ）は、第４実施形態に係る半導体装置の要部を表す模式的断面図である。図１１（ｂ）は、図１１（ａ）のＣ−Ｃ’線に沿った位置での模式的平面図である。 図１２（ａ）は、第５実施形態に係る半導体装置の要部を表す模式的断面図である。図１２（ｂ）は、図１２（ａ）のＣ−Ｃ’線に沿った位置での模式的平面図である。
以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。また、実施形態では、特に断らない限り、ｎ＋形、ｎ形の順でｎ形（第１導電形）の不純物濃度が低くなることを表す。また、ｐ＋形、ｐ形の順でｐ形（第２導電形）の不純物濃度が低くなることを表す。また、以下に表す図には、三次元座標（Ｘ軸、Ｙ軸、およびＺ軸）を導入する。
（第１実施形態）
図１（ａ）は、第１実施形態に係る半導体装置の要部を表す模式的断面図であり、図１（ｃ）のＡ−Ａ’線に沿った位置での模式的断面図である。図１（ｂ）は、第１実施形態に係る半導体装置の要部を表す模式的断面図であり、図１（ｃ）のＢ−Ｂ’線に沿った位置での模式的断面図である。図１（ｃ）は、第１実施形態に係る半導体装置を表す模式的平面図である。図１（ｂ）は、図１（ａ）の破線Ｂ''の線に沿った位置での模式的断面図にも対応している。図１（ａ）には、第１実施形態に係る半導体装置１ＡのＹ−Ｚ平面における断面が表され、図１（ｂ）には、半導体装置１ＡのＸ−Ｚ平面における断面が表されている。
半導体装置１Ａは、上下電極構造のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。半導体装置１Ａは、例えば、素子（例えば、トランジスタ等）が配置された素子領域９０と、素子領域９０の外側において素子領域９０を囲む終端領域９１と、を有している。ここで、トランジスタは、例えば、ソース領域、ドレイン領域、ベース領域、ゲート電極、およびゲート絶縁膜を含むＭＯＳＦＥＴである。素子領域９０は、活性領域９０とも称する。
半導体装置１Ａは、例えば、第１半導体領域（以下、例えば、半導体領域２０）と、第２半導体領域（以下、例えば、ベース領域３０）と、第３半導体領域（以下、例えば、ソース領域４０）と、第１電極（以下、例えば、ドレイン電極１０）と、第２電極（以下、例えば、ソース電極１１）と、複数の第３電極（以下、例えば、ゲート電極５０）と、複数の第４電極（以下、例えば、ゲート電極５２）と、コンタクト領域３５と、を備える。
ここで、ドレイン電極１０からソース電極１１に向かう方向を、例えば、Ｚ方向とし、Ｚ方向に交差する方向を、例えば、Ｘ方向とし、Ｚ方向およびＸ方向に交差する方向を、例えば、Ｙ方向とする。実施形態では、複数のゲート電極５０が隣接する方向を、例えば、Ｙ方向としている。
半導体領域２０は、ｎ形のドリフト領域２１と、ｎ＋形のドレイン領域２２と、を有する。ドリフト領域２１は、ドレイン領域２２の上に設けられている。ドレイン領域２２の不純物濃度は、ドリフト領域２１の不純物濃度よりも高い。ドリフト領域２１は、例えば、エピタキシャル成長層である。
ドレイン領域２２の下には、ドレイン電極１０が設けられている。ドレイン電極１０は、半導体領域２０のドレイン領域２２に接している。ドレイン電極１０は、ドレイン領域２２に電気的に接続されている。
ベース領域３０は、半導体領域２０の上に設けられている。ベース領域３０は、ドリフト領域２１の表面に選択的に設けられている。ベース領域３０の導電形は、ｐ形である。ベース領域３０は、素子領域９０と、終端領域９１の一部とに設けられている。終端領域９１においては、ベース領域３０の上および半導体領域２０の上に、層間絶縁膜７０が設けられている。
ソース領域４０は、ベース領域３０の上に設けられている。ソース領域４０は、ベース領域３０の表面に選択的に設けられている。ソース領域４０の導電形は、ｎ＋形である。ソース領域４０の不純物濃度は、ドリフト領域２１の不純物濃度よりも高い。
ソース領域４０の上には、ソース電極１１が設けられている。ソース電極１１は、ソース領域４０に接している。ソース電極１１は、ソース領域４０に電気的に接続されている。
コンタクト領域３５は、ベース領域３０の表面に選択的に設けられている。コンタクト領域３５は、ソース電極１１と、ソース領域４０と、に接している。コンタクト領域３５の導電形は、ｐ＋形である。コンタクト領域３５の不純物濃度は、ベース領域３０の不純物濃度よりも高い。
また、半導体装置１Ａにおいては、複数のゲート電極５０が半導体領域２０のドリフト領域２１、ベース領域３０、およびソース領域４０に第１絶縁膜（以下、例えば、絶縁膜５１）を介して向かい合うように設けられている。ゲート電極５０に接する絶縁膜５１は、ゲート絶縁膜と称される。複数のゲート電極５０は、ゲートパッド５０ｐに電気的に接続されている。
また、半導体装置１Ａにおいては、素子領域９０に複数のゲート電極５０が設けられている。複数のゲート電極５０は、例えば、Ｙ方向に並んでいる。複数のゲート電極５０のそれぞれは、例えば、略平行にＸ方向に延在している。ゲート電極５０の上端５０ｕは、ベース領域３０の上側に位置し、ゲート電極５０の下端５０ｄは、ドリフト領域２１内に位置している。すなわち、ゲート電極５０は、トレンチ構造を有している。複数のゲート電極５０のそれぞれの下端５０ｄとドレイン電極１０の上面１０ｕとの間の距離は、略同じである。
また、半導体装置１Ａにおいては、素子領域９０に複数のゲート電極５２が設けられている。ゲート電極５２は、例えば、ゲート電極５０よりも、終端領域９１の側に設けられている。複数のゲート電極５０中の最外に配置されたゲート電極５０ｅの外側に、複数のゲート電極５２が設けられている。複数のゲート電極５２は、終端領域９１近傍の素子領域９０に配置されている。複数のゲート電極５２は、半導体領域２０のドリフト領域２１、ベース領域３０、およびソース領域４０に第２絶縁膜（以下、例えば、絶縁膜５３）を介して向かい合うように設けられている。ゲート電極５２に接する絶縁膜５３は、ゲート絶縁膜と称される。複数のゲート電極５２は、ゲートパッド５０ｐに電気的に接続されている。
複数のゲート電極５２は、例えば、Ｙ方向に並んでいる。また、複数のゲート電極５２のそれぞれは、例えば、略平行にＸ方向に延在している。ゲート電極５２の上端５２ｕは、ベース領域３０の上側に位置し、ゲート電極５２の下端５２ｄは、ドリフト領域２１内に位置している。すなわち、ゲート電極５２は、トレンチ構造を有している。複数のゲート電極５２のそれぞれの下端５２ｄとドレイン電極１０の上面１０ｕとの間の距離（第１距離）は、略同じである。
但し、複数のゲート電極５２のそれぞれの下端５２ｄとドレイン電極１０の上面１０ｕとの間の距離は、複数のゲート電極５０のそれぞれの下端５０ｄとドレイン電極１０の上面１０ｕとの間の距離（第２距離）よりも長い。また、Ｙ方向において、複数のゲート電極５２のそれぞれの幅Ｗ５２は、複数のゲート電極５０のそれぞれの幅Ｗ５０よりも狭い。
つまり、終端領域９１近傍の素子領域９０ｂに設けられたゲート電極５２の下端５２ｄは、終端領域９１近傍以外の素子領域９０ａに設けられたゲート電極５０の下端５０ｄよりもソース電極１１の側に位置している。また、終端領域９１近傍の素子領域９０ｂに設けられたゲート電極５２の幅Ｗ５２は、終端領域９１近傍以外の素子領域９０ａに設けられたゲート電極５０の幅Ｗ５０よりも狭くなっている。
なお、ゲート電極５２の数は、図１（ａ）において、３個を示したが、この数は特に限定されない。
ドレイン電極１０とソース電極１１との間に設けられた各半導体領域の主成分は、例えば、ケイ素（Ｓｉ）である。各半導体領域の主成分は、シリコン炭化物（ＳｉＣ）、窒化ガリウム（ＧａＮ）等であってもよい。例えば、各半導体領域の主成分がケイ素（Ｓｉ）の場合、ｎ形の不純物元素としては、例えば、リン（Ｐ）、ヒ素（Ａｓ）等が適用される。ｐ形の不純物元素としては、例えば、ホウ素（Ｂ）等が適用される。また、実施形態に係る半導体装置において、ｐ形とｎ形の導電形を入れ替えても同様な効果が得られる。
ドレイン電極１０の材料およびソース電極１１の材料は、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）等の群から選ばれる少なくとも１つを含む金属である。ゲート電極５０、５２の材料は、例えば、ポリシリコン、タングステン（Ｗ）等を含む。また、実施形態に係る絶縁膜の材料は、例えば、シリコン酸化物、シリコン窒化物等を含む。
半導体装置１Ａの製造過程について説明する。
図２（ａ）〜図４（ｂ）は、第１実施形態に係る半導体装置の要部の製造過程を表す模式的断面図である。
例えば、図２（ａ）に表すように、半導体領域２０の上に、マスク層８０を形成する。ここで、マスク層８０には、開口８０ｈ１、８０ｈ２が設けられている。開口８０ｈ１、８０ｈ２は、素子領域９０に形成されている。開口８０ｈ１、８０ｈ２のそれぞれにおいて、ドリフト領域２１の上面２１ｕが露出している。
但し、終端領域９１近傍の素子領域９０ｂに設けられた開口８０ｈ２の幅Ｗ２は、終端領域９１近傍以外の素子領域９０ａに設けられた開口８０ｈ１の幅Ｗ１よりも狭くなっている。
次に、図２（ｂ）に表すように、マスク層８０から露出されたドリフト領域２１にエッチング処理を施す。エッチングは、例えば、ＲＩＥ（Reactive Ion Etching）である。これにより、ドリフト領域２１にトレンチ２１ｔ１、２１ｔ２が形成される。
ここで、ドリフト領域２１に形成されたトレンチの幅には、マスク層８０の開口８０ｈ１、８０ｈ２の幅が転写される。すなわち、終端領域９１近傍の素子領域９０ｂに設けられたトレンチ２１ｔ２の幅Ｗ２は、終端領域９１近傍以外の素子領域９０ａに設けられたトレンチ２１ｔ１の幅Ｗ１よりも狭くなる。
さらに、ローディング効果によって、幅が狭いトレンチ２１ｔ２の深さは、幅が広いトレンチ２１ｔ１の深さに比べて浅くなる。つまり、複数のトレンチ２１ｔ２のそれぞれの底部２１ｂ２とドレイン領域２２の下面２２ｄとの間の距離は、複数のトレンチ２１ｔ１のそれぞれの底部２１ｂ１とドレイン領域２２の下面２２ｄとの間の距離よりも長くなっている。
次に、図３（ａ）に表すように、トレンチ２１ｔ１の内壁に絶縁膜５１を形成するとともに、トレンチ２１ｔ２の内壁に絶縁膜５３を形成する。絶縁膜５１、５３は、例えば、熱酸化法、ＣＶＤ（Chemical Vapor Deposition）等によって形成される。
次に、図３（ｂ）に表すように、トレンチ２１ｔ１の中に、絶縁膜５１を介して導電層５５を形成するとともに、トレンチ２１ｔ２の中に、絶縁膜５３を介して導電層５５を形成する。導電層５５は、ドリフト領域２１の上面２１ｕの上側にも設けられる。導電層５５の形成は、例えば、ＣＶＤによる。
続いて、ドリフト領域２１の上面２１ｕから上側に設けられた絶縁膜、および導電層５５は、例えば、ＣＭＰ（Chemical Vapor Deposition）によって除去される。これにより、導電層５５がゲート電極５０とゲート電極５２とに分離される。この状態を、図４（ａ）に示す。
さらに、図４（ａ）に表すように、ドリフト領域２１の上面２１ｕの側に、選択的にｐ形の不純物元素を注入し、ドリフト領域２１の上面２１ｕの側にベース領域３０を形成する。
次に、図４（ｂ）に表すように、ベース領域３０の上面の側に、選択的にｎ形の不純物元素を注入し、ベース領域３０の上面の側にソース領域４０を形成する。続いて、ソース領域４０の上面の側に、選択的にｐ形の不純物元素を注入し、ソース領域４０の上面の側にコンタクト領域３５を形成する。さらに、注入した不純物元素の活性化を図るために、ベース領域３０、ソース領域４０、およびコンタクト領域３５に加熱処理を行う。
この後、図１（ａ）に表すように、ゲート電極５０、５２のそれぞれの上端を絶縁膜で覆い、さらに終端領域９１のベース領域３０の上、およびドリフト領域２１の上に層間絶縁膜７０を形成する。さらに、ドレイン電極１０、ソース電極１１を形成する。
半導体装置１Ａの作用を説明する。なお、素子領域９０と、ソース電極１１が配置された領域と、は必ずしも一致していなくてもよい。本実施形態では、ソース電極１１が配置された領域が素子領域９０にほぼ一致していると仮定して、半導体装置１Ａの作用について説明する。
半導体装置１Ａの作用を説明する前に、参考例に係る半導体装置１００の作用について説明する。
図５（ａ）は、参考例に係る半導体装置の要部を表す模式的断面図であり、図５（ｂ）は、参考例に係る半導体装置を表す模式的平面図である。
図５（ａ）には、参考例に係る半導体装置１００のＹ−Ｚ平面における断面が表されている。半導体装置１００においては、ゲート電極５２が設けられておらず、ゲートとして、複数のゲート電極５０が設けられている。半導体装置１００においては、複数のゲート電極５０のそれぞれの下端５０ｄとドレイン電極１０の上面１０ｕとの間の距離が全て同じになっている。
半導体装置１００には、オン・オフ状態で、ソース電極１１よりもドレイン電極１０に高い電位が印加されている。
ゲート電極５０に閾値電位（Ｖｔｈ）以上の電位が印加されると、ゲート絶縁膜である絶縁膜５１に沿ってベース領域３０にチャネル（反転層）が形成されて、ソース領域４０、チャネル、ドリフト領域２１、およびドレイン領域２２に電子電流が流れる。すなわち、半導体装置１００はオン状態にある。
ゲート電極５０に閾値電位より小さい電位が印加されると、絶縁膜５１に沿ってベース領域３０にチャネルは形成されず、上述した電子電流は流れない。すなわち、半導体装置１００はオフ状態にある。
但し、オフ状態で、サージ電圧がソース・ドレイン間に印加されると、絶縁膜５１の角部５１ｃ近傍に電界が集中する。そして、電界の集中により、絶縁膜５１の角部５１ｃ近傍のドリフト領域２１内でアバランシェ降伏が起きる場合がある。このアバランシェ降伏が起きる箇所を、ホットスポットと呼ぶ。図５（ａ）、（ｂ）では、ホットスポットを模式的に星印で表している。
また、オフ状態では、終端領域９１のベース領域３０の角部３０ｃ近傍にも電界が集中する。従って、この集中した電界によって、終端領域９１のｐｎ接合部（ｐ形ベース領域３０／ｎ形ドリフト領域２１）でも、ホットスポットが発生する場合がある。
ここで、アバランシェ降伏に対する耐性は、ドリフト領域２１内に拡がる空乏層の延びの程度に依存している。すなわち、空乏層がより延びるほど、その耐性は高くなる。また、空乏層が延びる程度は、ドリフト領域２１の温度にも依存している。すなわち、ドリフト領域２１の温度が高いほど、空乏層は延び易くなる。
例えば、ホットスポットは、半導体装置１００の動作当初において、電子電流が流れる素子領域９０で優先的に発生する。しかし、素子領域９０において優先的にホットスポットが動作当初に発生しても、素子領域９０におけるブレークダウン電流によって、素子領域９０におけるドリフト領域２１の温度が相対的に上昇する。これにより、素子領域９０におけるドリフト領域２１の耐性が相対的に向上する。これにより、ホットスポットは、素子領域９０よりも、相対的に耐性が低くなった終端領域９１で発生し易くなる。
一方、終端領域９１において、ホットスポットの発生が続くと、終端領域９１におけるドリフト領域２１の温度が相対的に上昇する。これにより、終端領域９１におけるドリフト領域２１の耐性が相対的に向上する。つまり、ホットスポットが終端領域９１よりも素子領域９０で発生し易くなる。
つまり、素子領域９０で発生するホットスポットと、終端領域９１で発生するホットスポットと、が素子領域９０と終端領域９１との間において繰り返し行き来する現象が起きる（図５（ａ）、（ｂ）の矢印）。
ここで、半導体装置１００は、複数のゲート電極５０のそれぞれの下端５０ｄとドレイン電極１０の上面１０ｕとの間の距離が全て同じ構造を有している。従って、ホットスポットは、その発生当初、任意の絶縁膜５１の角部５１ｃ近傍で発生すると考えられる。
しかし、終端領域９１近傍のゲート電極５０と、終端領域９１のｐｎ接合部と、の間の距離は、素子領域９０の中央部におけるゲート電極５０と、終端領域９１のｐｎ接合部と、の間の距離に比べて短い。
従って、ホットスポットの移動の繰り返しは、終端領域９１近傍の絶縁膜５１の角部５１ｃと、終端領域９１のｐｎ接合部と、の間で発生し易くなる。つまり、ブレークダウン電流が終端領域９１近傍と終端領域９１との間で局所的に流れる。そして、ホットスポットの移動の繰り返しが同じ２つの場所の間で続き、この場所間で、ドリフト領域２１がドリフト領域２１の臨界耐圧を超える程度まで劣化すると、ドリフト領域２１が破壊、すなわち、素子破壊に至ってしまう。つまり、終端領域９１近傍の素子領域９０ｂと終端領域９１との間において、ドリフト領域２１が優先的に破壊してしまう。
この素子破壊を抑制するために、終端領域９１近傍の素子領域９０ｂにおけるドリフト領域２１の厚さを相対的に厚くする手法がある。この手法によれば、終端領域９１近傍の素子領域９０ｂにおけるドリフト領域２１の厚さが相対的に厚くなる分、この部分の空乏層の延びが促進し、この部分における耐性が優先的に向上する。
しかし、この手法は、例えば、ドリフト領域２１がエピタキシャル成長層である場合、エピタキシャル成長層の膜厚を選択的に厚くする手法である。従って、製造工程が複雑になる。
一方、絶縁膜５１の角部５１ｃ近傍またはベース領域３０の角部３０ｃ近傍への電界集中を緩和する専用のフィールドプレート電極を設ける手法がある。例えば、このフィールドプレート電極は、終端領域９１近傍の素子領域９０ｂにおけるドリフト領域２１の上、または、終端領域９１のｐｎ接合部の上に設けられる。しかし、この手法は、製造工程数が多数になり、且つ製造工程も複雑になってしまう。
このように、いずれの手法も半導体装置の低コスト化に限界が生じてしまう。
図６（ａ）は、第１実施形態に係る半導体装置の要部を表す模式的断面図であり、図６（ｂ）は、第１実施形態に係る半導体装置の要部を表す模式的平面図である。
半導体装置１Ａにおいても、半導体装置１Ａの動作当初において、ホットスポットが素子領域９０で優先的に発生する。素子領域９０において優先的にホットスポットが動作当初に発生しても、素子領域９０におけるブレークダウン電流によって、素子領域９０におけるドリフト領域２１の温度が相対的に上昇する。これにより、素子領域９０におけるドリフト領域２１の耐性が相対的に向上する。これにより、ホットスポットは、素子領域９０よりも、相対的に耐性が低くなった終端領域９１で発生し易くなる。
一方、終端領域９１において、ホットスポットの発生が続くと、終端領域９１におけるドリフト領域２１の温度が相対的に上昇する。これにより、終端領域９１におけるドリフト領域２１の耐性が相対的に向上する。つまり、ホットスポットが終端領域９１よりも素子領域９０で発生し易くなる。従って、半導体装置１Ａにおいても、参考例のように、終端領域９１近傍の素子領域９０ｂと終端領域９１との間でホットスポットの移動の繰り返しが起きるとも、考えられる。
しかし、半導体装置１Ａにおいては、複数のゲート電極５０の外側に複数のゲート電極５２を備えている。ここで、ゲート電極５２の下端５２ｄは、ゲート電極５０の下端５０ｄよりもソース電極１１側に位置している。つまり、ゲート電極５２の下端５２ｄは、ゲート電極５０の下端５０ｄよりもドレイン電極１０からより離れている。換言すれば、半導体装置１Ａでは、終端領域９１近傍の素子領域９０ｂにおけるドリフト領域２１の耐圧が相対的に向上している。
従って、絶縁膜５３の角部５３ｃに集中する電界は、絶縁膜５１の角部５１ｃに集中する電界に比べて緩和される。これにより、アバランシェ降伏は、絶縁膜５３の角部５３ｃ近傍よりも、ゲート電極５０に接した絶縁膜５１の角部５１ｃ近傍で起き易くなる。
ここで、ゲート電極５０と、終端領域９１のｐｎ接合部と、の間の距離は、ゲート電極５２と、終端領域９１のｐｎ接合部と、の間の距離に比べて長い。従って、ホットスポットは、素子領域９０ａと終端領域９１との間において行き来し難くなる。
すなわち、半導体装置１Ａによれば、ホットスポットの移動が繰り返し起きる現象が抑制され、ドリフト領域２１が破壊し難くなる。すなわち、半導体装置１Ａの耐圧は、半導体装置１００の耐圧に比べて向上する。
また、半導体装置１Ａによれば、終端領域９１近傍の素子領域９０ｂにおけるドリフト領域２１の耐圧が相対的に向上している。このため、終端領域９１近傍の素子領域９０ｂにおけるドリフト領域２１の厚さを相対的に厚くする必要がない。さらに、絶縁膜５１の角部５１ｃ近傍またはベース領域３０の角部３０ｃ近傍への電界集中を緩和する専用のフィールドプレート電極を設ける必要もない。従って、半導体装置１Ａによれば、低コスト化が実現する。また、半導体装置１Ａによれば、素子領域９０ｂに設けられたゲート電極５２が通電を制御する制御電極として機能する。従って、オン時において、半導体装置１Ａのオン抵抗は低減することなく、且つ、大電流が確保される。
（第１実施形態の変形例）
図７は、第１実施形態の変形例に係る半導体装置の要部を表す模式的断面図である。
半導体装置１Ｂにおいては、複数のゲート電極５２のそれぞれの下端５２ｄとドレイン電極１０との間の距離が素子領域９０から終端領域９１に向かうにつれ、長くなっている。例えば、複数のゲート電極５２のそれぞれの下端５２ｄとドレイン電極１０との間の距離が複数のゲート電極５０から複数のゲート電極５２に向かう方向において、複数のゲート電極５０から遠ざかるにつれ長くなっている。例えば、ゲート電極５２の下端５２ｄ１〜５２ｄ４のそれぞれと、ドレイン電極１０と、の間の距離は、複数のゲート電極５０中の最外に配置されたゲート電極５０ｅから遠ざかるにつれ長くなっている。
半導体装置１Ｂにおいても、複数のゲート電極５２のそれぞれの下端５２ｄとドレイン電極１０の上面１０ｕとの間の距離が複数のゲート電極５０のそれぞれの下端５０ｄとドレイン電極１０の上面１０ｕとの間の距離よりも長くなっている。従って、半導体装置１Ｂの耐圧は、半導体装置１００の耐圧に比べて向上する。
さらに、半導体装置１Ｂでは、複数のゲート電極５０中の最外に配置されたゲート電極５０ｅの下端５０ｄと、ゲート電極５０ｅに隣り合うゲート電極５２の下端５２ｄ１との高低差が半導体装置１Ａに比べて短くなっている。
従って、複数のゲート電極５０中の最外に配置されたゲート電極５０ｅの下端５０ｄ近傍への電界集中が半導体装置１Ａに比べて緩和される。すなわち、半導体装置１Ｂの耐圧は、半導体装置１Ａの耐圧に比べてさらに向上している。
（第２実施形態）
図８（ａ）は、第２実施形態に係る半導体装置の要部を表す模式的断面図であり、図８（ｂ）は、第２実施形態に係る半導体装置の要部を表す模式的断面図である。図８（ｂ）は、図８（ａ）の破線Ｂ''の線に沿った位置での模式的断面図に対応している。
第２実施形態に係る半導体装置２Ａは、例えば、半導体領域２０と、ベース領域３０と、ソース領域４０と、ドレイン電極１０と、ソース電極１１と、複数のゲート電極５０と、複数のゲート電極５２と、コンタクト領域３５と、を備える。このほか、半導体装置２Ａは、例えば、複数の第５電極（以下、例えば、フィールドプレート電極５６）と、複数の第６電極（以下、例えば、フィールドプレート電極５７）と、を備える。フィールドプレート電極５６、５７の材料は、例えば、ゲート電極５０、５２の材料と同じである。
半導体装置２Ａにおいては、フィールドプレート電極５６がゲート電極５０の下側に設けられている。複数のフィールドプレート電極５６のそれぞれは、半導体領域２０のドリフト領域２１および複数のゲート電極５０のいずれかに、絶縁膜５１を介して向かい合うように設けられている。複数のフィールドプレート電極５６のそれぞれは、ソース電極１１に電気的に接続されている。フィールドプレート電極５６が接する絶縁膜５１は、フィールドプレート絶縁膜と称される。
フィールドプレート電極５６は、ソース電極１１の側からドレイン電極１０の側に延び、トレンチ構造になっている。フィールドプレート電極５６は、例えば、Ｙ方向において、周期的に配列されている。また、半導体装置２Ａのゲート電極５０とフィールドプレート電極５６は、例えば、Ｚ方向において並んでいる。フィールドプレート電極５６は、ゲート電極５０と略平行に、例えば、Ｘ方向に延在している。
また、半導体装置２Ａにおいては、フィールドプレート電極５７がゲート電極５２の下側に設けられている。複数のフィールドプレート電極５７のそれぞれは、半導体領域２０のドリフト領域２１および複数のゲート電極５２のいずれかに、絶縁膜５３を介して向かい合うように設けられている。複数のフィールドプレート電極５７は、複数のフィールドプレート電極５６中の最外に配置されたフィールドプレート電極５６ｅの外側に設けられている。複数のフィールドプレート電極５７のそれぞれは、ソース電極１１に電気的に接続されている。フィールドプレート電極５７が接する絶縁膜５３は、フィールドプレート絶縁膜と称される。
フィールドプレート電極５７は、ソース電極１１の側からドレイン電極１０の側に延び、トレンチ構造になっている。フィールドプレート電極５７は、Ｙ方向において、例えば、周期的に配列されている。また、半導体装置２Ａのゲート電極５２とフィールドプレート電極５７は、例えば、Ｚ方向において並んでいる。フィールドプレート電極５７は、ゲート電極５２と略平行に、例えば、Ｘ方向に延在している。
また、半導体装置２Ａにおいては、複数のフィールドプレート電極５７のそれぞれの下端５７ｄとドレイン電極１０の上面１０ｕとの間の距離（第３距離）が複数のフィールドプレート電極５６の下端５６ｄとドレイン電極１０の上面１０ｕとの間の距離（第４距離）よりも短くなっている。
また、半導体装置２Ａにおいては、例えば、Ｙ方向において、複数のゲート電極５２のそれぞれの幅Ｗ５２は、複数のゲート電極５０のそれぞれの幅Ｗ５０よりも広くなっている。また、Ｙ方向において、例えば、複数のフィールドプレート電極５７のそれぞれの幅Ｗ５７は、複数のフィールドプレート電極５６のそれぞれの幅Ｗ５６よりも広くなっている。
半導体装置２Ａにおいて、このような深さまたは幅が異なるフィールドプレート電極は、上述したローディング効果を利用して形成される。
半導体装置２Ａの作用について説明する。
半導体装置２Ａにおいても、終端領域９１近傍の素子領域９０ｂと終端領域９１との間でホットスポットの移動の繰り返しが起こり得る。
しかし、半導体装置２Ａにおいては、複数のフィールドプレート電極５６の外側に複数のフィールドプレート電極５７を備えている。ここで、フィールドプレート電極５７の下端５７ｄは、フィールドプレート電極５６の下端５６ｄよりもドレイン電極１０側に位置している。つまり、半導体装置２Ａでは、終端領域９１近傍の素子領域９０ｂにおけるドリフト領域２１の空乏層が終端領域９１近傍以外の素子領域９０ａにおけるドリフト領域２１の空乏層よりも延び易くなっている。
従って、半導体装置２Ａでは、終端領域９１近傍の素子領域９０ｂにおけるドリフト領域２１の耐圧が終端領域９１近傍以外の素子領域９０ａにおけるドリフト領域２１の耐圧よりも増加する。
これにより、アバランシェ降伏は、終端領域９１近傍の素子領域９０ｂにおけるドリフト領域２１よりも、終端領域９１近傍以外の素子領域９０ａにおけるドリフト領域２１で起き易くなる。さらに、ゲート電極５０と、終端領域９１のｐｎ接合部と、の間の距離は、ゲート電極５２と、終端領域９１のｐｎ接合部と、の間の距離に比べて長い。従って、半導体装置２Ａにおいても、ホットスポットが素子領域９０ａと終端領域９１との間において行き来し難くなる。
このように、半導体装置２Ａにおいても、ホットスポットの移動が繰り返し起きる現象が抑制され、ドリフト領域２１が破壊し難くなる。すなわち、半導体装置２Ａの耐圧は、半導体装置１００の耐圧に比べて向上する。
また、半導体装置２Ａによれば、終端領域９１近傍の素子領域９０におけるドリフト領域２１の耐圧が相対的に向上している。このため、終端領域９１近傍の素子領域９０におけるドリフト領域２１の厚さを相対的に厚くする必要がない。さらに、終端領域９１近傍の素子領域９０におけるドリフト領域２１の電界強度を緩和する専用のフィールドプレート電極を設ける必要もない。従って、半導体装置２Ａによれば、低コスト化が実現する。
（第２実施形態の変形例）
図９は、第２実施形態の変形例に係る半導体装置の要部を表す模式的断面図である。
半導体装置２Ｂにおいては、複数のフィールドプレート電極５７のそれぞれの下端５７ｄとドレイン電極１０の上面１０ｕとの間の距離が素子領域９０から終端領域９１に向かうにつれ、短くなっている。例えば、複数のフィールドプレート電極５７のそれぞれの下端５７ｄとドレイン電極１０の上面１０ｕとの間の距離が複数のゲート電極５０から複数のゲート電極５２に向かう方向において、複数のゲート電極５０から遠ざかるにつれ短くなっている。例えば、フィールドプレート電極５７の下端５７ｄ１〜５２ｄ４のそれぞれと、ドレイン電極１０と、の間の距離は、複数のゲート電極５０中の最外に配置されたゲート電極５０ｅから遠ざかるにつれ短くなっている。
半導体装置２Ｂにおいても、複数のフィールドプレート電極５７のそれぞれの下端５７ｄとドレイン電極１０の上面１０ｕとの間の距離が複数のフィールドプレート電極５６のそれぞれの下端５６ｄとドレイン電極１０の上面１０ｕとの間の距離よりも短くなっている。従って、半導体装置２Ｂの耐圧は、半導体装置１００の耐圧に比べて向上する。
さらに、半導体装置２Ｂでは、複数のフィールドプレート電極５６中の最外に配置されたフィールドプレート電極５６ｅの下端５６ｄと、フィールドプレート電極５６ｅに隣り合うフィールドプレート電極５７の下端５７ｄ１との高低差が半導体装置２Ａに比べて短くなっている。
従って、フィールドプレート電極５６ｅに隣り合うフィールドプレート電極５７の下端５０ｄ近傍への電界集中は、半導体装置２Ａに比べて緩和される。すなわち、半導体装置２Ｂの耐圧は、半導体装置２Ａの耐圧に比べてさらに向上している。
（第３実施形態）
図１０（ａ）は、第３実施形態の第１例に係る半導体装置の要部を表す模式的断面図であり、図１０（ｂ）は、第３実施形態の第２例に係る半導体装置の要部を表す模式的断面図である。
図１０（ａ）に表す半導体装置３Ａにおいては、半導体装置１Ａと同じ構成要素を備え、さらに半導体領域２０のドレイン領域２２とドレイン電極１０との間に、ｐ＋形の第４半導体領域（以下、例えば、コレクタ領域２３）を備えている。
また、図１０（ｂ）に表す半導体装置３Ｂにおいては、半導体装置２Ａと同じ構成要素を備え、さらに半導体領域２０のドレイン領域２２とドレイン電極１０との間に、ｐ＋形のコレクタ領域２３を備えている。
すなわち、半導体装置３Ａ、３Ｂは、上下電極構造のＩＧＢＴ（Insulated Gate Bipolar Transistor）である。ここで、第３実施形態では、半導体装置２Ａ、２Ｂで用いた名称の「ソース」を「エミッタ」、「ドレイン」を「コレクタ」、「ドリフト」を「ベース」にそれぞれ読み替える。
なお、半導体装置３Ａにおいては、複数のゲート電極５２のそれぞれの下端５２ｄとドレイン電極１０との間の距離が複数のゲート電極５０から複数のゲート電極５２に向かう方向において、複数のゲート電極５０から遠ざかるにつれ長くなってもよい。
また、半導体装置３Ｂにおいては、複数のフィールドプレート電極５７のそれぞれの下端５７ｄとドレイン電極１０の上面１０ｕとの間の距離が複数のゲート電極５０から複数のゲート電極５２に向かう方向において、複数のゲート電極５０から遠ざかるにつれ短くなってもよい。
（第４実施形態）
図１１（ａ）は、第４実施形態に係る半導体装置の要部を表す模式的断面図である。図１１（ｂ）は、図１１（ａ）のＣ−Ｃ’線に沿った位置での模式的平面図である。
図１１（ａ）には、Ｘ−Ｚ平面における半導体装置４の断面が表されている。複数のゲート電極５０は、複数のゲート電極５０が並ぶ方向（例えば、Ｙ方向）に対して交差する方向（例えば、Ｘ方向）に延在している。半導体装置４のゲート電極５０においては、Ｚ方向におけるゲート電極５０の長さが端部５０ｔにおいて選択的に短くなっている。つまり、複数のゲート電極５０において、そのいずれかと半導体領域２０の下面２０ｄとの間の距離は、その端部５０ｔにおいて選択的に長くなっている（図１１（ａ））。
また、半導体装置４においては、Ｙ方向におけるゲート電極５０の幅が端部５０ｔにおいて選択的に狭くなっている（図１１（ｂ））。第４実施形態においては、ゲート電極５０が設けられる前に形成されるトレンチが端部５０ｔにおいて選択的に狭く形成される。そして、ローディング効果が利用され、Ｚ方向におけるゲート電極５０の長さが端部５０ｔにおいて選択的に短くなるように、ゲート電極５０が形成される。
半導体装置４によれば、Ｚ方向におけるゲート電極５０の長さが端部５０ｔにおいて選択的に短くなっている。従って、端部５０ｔに接する絶縁膜５１の角部５１ｔｃに集中する電界は、端部５０ｔ以外の部分の絶縁膜５１の角部５１ｃに集中する電界に比べて緩和される。これにより、アバランシェ降伏は、絶縁膜５１の角部５１ｔｃ近傍よりも、角部５１ｃ近傍で起き易くなる。換言すれば、半導体装置４では、Ｘ−Ｚ切断面においても、終端領域９１近傍の素子領域９０ｂにおけるドリフト領域２１の耐圧が相対的に向上している。
また、端部５０ｔ以外のゲート電極５０と、終端領域９１のｐｎ接合部と、の間の距離は、ゲート電極５０の端部５０ｔと、終端領域９１のｐｎ接合部と、の間の距離に比べて長くなっている。従って、Ｘ−Ｚ切断面においても、ホットスポットは、素子領域９０ａと終端領域９１との間において行き来し難くなる。すなわち、半導体装置４によれば、Ｘ−Ｚ切断面においても、ホットスポットの移動が繰り返し起きる現象が抑制され、ドリフト領域２１が破壊し難くなる。
また、半導体装置４によれば、Ｘ−Ｚ切断面において、終端領域９１近傍の素子領域９０ｂにおけるドリフト領域２１の耐圧が相対的に向上している。このため、Ｘ−Ｚ切断面において、終端領域９１近傍の素子領域９０ｂにおけるドリフト領域２１の厚さを相対的に厚くする必要がない。さらに、Ｘ−Ｚ切断面において、ゲート電極５０の端部５０ｔに接する絶縁膜５１の角部５１ｔｃへの電界集中を緩和する専用のフィールドプレート電極を設ける必要もない。従って、半導体装置４によれば、低コスト化が実現する。
また、半導体装置４によれば、素子領域９０ｂに設けられたゲート電極５０の端部５０ｔが通電を制御する制御電極として機能する。従って、オン時において、半導体装置４のオン抵抗は低減することなく、且つ、大電流が確保される。
また、半導体装置４は、半導体領域２０とドレイン電極１０との間にｐ＋形のコレクタ領域２３を設け、ＩＧＢＴとしてもよい。
（第５実施形態）
図１２（ａ）は、第５実施形態に係る半導体装置の要部を表す模式的断面図である。図１２（ｂ）は、図１２（ａ）のＣ−Ｃ’線に沿った位置での模式的平面図である。
図１２（ａ）には、Ｘ−Ｚ平面における半導体装置５の断面が表されている。複数のフィールドプレート電極５６は、複数のフィールドプレート電極５６が並ぶ方向（例えば、Ｙ方向）に対して交差する方向（例えば、Ｘ方向）に延在している。
半導体装置５のフィールドプレート電極５６においては、Ｚ方向におけるフィールドプレート電極５６の長さが端部５６ｔにおいて選択的に長くなっている。つまり、複数のフィールドプレート電極５６において、そのいずれかと半導体領域２０の下面２０ｄとの間の距離は、複数のフィールドプレート電極５６のいずれかの端部５６ｔにおいて選択的に短くなっている（図１２（ａ））。
また、半導体装置５においては、Ｙ方向におけるフィールドプレート電極５６の幅が端部５６ｔにおいて選択的に広くなっている（図１２（ｂ））。第５実施形態では、フィールドプレート電極５６が設けられる前に形成されるトレンチが端部５６ｔにおいて選択的に広く形成される。そして、ローディング効果が利用され、Ｚ方向におけるフィールドプレート電極５６の長さが端部５６ｔにおいて選択的に長くなるように、フィールドプレート電極５６が形成される。
半導体装置５においては、Ｚ方向におけるフィールドプレート電極５６の長さが端部５６ｔにおいて選択的に長くなっている。つまり、半導体装置５では、Ｘ−Ｚ切断面において、終端領域９１近傍の素子領域９０ｂにおけるドリフト領域２１の空乏層が終端領域９１近傍以外の素子領域９０ａにおけるドリフト領域２１の空乏層よりも延び易くなっている。
従って、半導体装置５では、Ｘ−Ｚ切断面においても、終端領域９１近傍の素子領域９０ｂにおけるドリフト領域２１の耐圧が終端領域９１近傍以外の素子領域９０ａにおけるドリフト領域２１の耐圧よりも増加する。これにより、Ｘ−Ｚ切断面において、アバランシェ降伏は、終端領域９１近傍の素子領域９０ｂにおけるドリフト領域２１よりも、終端領域９１近傍以外の素子領域９０ａにおけるドリフト領域２１で起き易くなる。
ここで、端部５６ｔ以外のフィールドプレート電極５６と、終端領域９１のｐｎ接合部と、の間の距離は、フィールドプレート電極５６の端部５６ｔと、終端領域９１のｐｎ接合部と、の間の距離に比べて長い。従って、半導体装置５においては、Ｘ−Ｚ切断面においても、ホットスポットが素子領域９０ａと終端領域９１との間において行き来し難くなる。このように、半導体装置５によれば、Ｘ−Ｚ切断面においても、ホットスポットの移動が繰り返し起きる現象が抑制され、ドリフト領域２１が破壊し難くなる。
また、半導体装置５によれば、Ｘ−Ｚ切断面において、終端領域９１近傍の素子領域９０におけるドリフト領域２１の耐圧が相対的に向上している。このため、Ｘ−Ｚ切断面において、終端領域９１近傍の素子領域９０におけるドリフト領域２１の厚さを相対的に厚くする必要がない。さらに、Ｘ−Ｚ切断面において、終端領域９１近傍の素子領域９０におけるドリフト領域２１の電界強度を緩和する専用のフィールドプレート電極を設ける必要もない。従って、半導体装置５によれば、低コスト化が実現する。
上記の実施形態では、「部位Ａは部位Ｂの上に設けられている」と表現された場合の「の上に」とは、部位Ａが部位Ｂに接触して、部位Ａが部位Ｂの上に設けられている場合の他に、部位Ａが部位Ｂに接触せず、部位Ａが部位Ｂの上方に設けられている場合との意味で用いられる場合がある。また、「部位Ａは部位Ｂの上に設けられている」は、部位Ａと部位Ｂとを反転させて部位Ａが部位Ｂの下に位置した場合や、部位Ａと部位Ｂとが横に並んだ場合にも適用される場合がある。これは、実施形態に係る半導体装置を回転しても、回転前後において半導体装置の構造は変わらないからである。
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１Ａ、１Ｂ、２Ａ、２Ｂ、３Ａ、３Ｂ、４、５、１００ 半導体装置、 １０ ドレイン電極（第１電極）、 １０ｕ、２１ｕ 上面、 １１ ソース電極（第２電極）、 ２０ 半導体領域（第１半導体領域）、 ２０ｄ 下面、 ２１ ドリフト領域、 ２１ｂ 底部、 ２１ｔ トレンチ、 ２２ ドレイン領域、 ２２ｄ 下面、 ２３ コレクタ領域（第４半導体領域）、 ３０ ベース領域（第２半導体領域）、 ３０ｃ、５１ｃ、５３ｃ 角部、 ３５ コンタクト領域、 ４０ ソース領域（第３半導体領域）、 ５０、５０ｅ ゲート電極（第３電極）、 ５０ｄ、５２ｄ、５６ｄ、５７ｄ 下端、 ５０ｐ ゲートパッド、 ５０ｕ、５２ｕ 上端、 ５０ｔ、５６ｔ 端部、 ５０ｔｃ 角部、 ５１ 絶縁膜（第１絶縁膜）、 ５２ ゲート電極（第４電極）、 ５３ 絶縁膜（第２絶縁膜）、 ５５ 導電層、 ５６、５６ｅ フィールドプレート電極（第５電極）、 ５７ フィールドプレート電極（第６電極）、 ７０ 層間絶縁膜、 ８０ マスク層、 ８０ｈ 開口、 ９０、９０ａ、９０ｂ 素子領域、 ９１ 終端領域

Claims (6)

  1. 素子領域と、前記素子領域を囲む終端領域と、を備え、
    第１導電形の第１半導体領域と、
    前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、
    前記第２半導体領域の上に設けられた第１導電形の第３半導体領域と、
    前記第１半導体領域に電気的に接続された第１電極と、
    前記第３半導体領域に電気的に接続された第２電極と、
    前記素子領域に設けられ、前記第１半導体領域、前記第２半導体領域、および前記第３半導体領域に第１絶縁膜を介して向かい合う第３電極と、
    前記素子領域に設けられ、前記第３電極よりも前記終端領域の側に設けられ、前記第１半導体領域、前記第２半導体領域、および前記第３半導体領域に第２絶縁膜を介して向かい合い、下端と前記第１電極との間の第１距離が前記第３電極の下端と前記第１電極との間の第２距離よりも長い第４電極と、
    を有する半導体装置。
  2. 前記第３電極は、複数設けられ、
    前記第４電極は、複数設けられ、
    前記第１距離は、前記素子領域から前記終端領域に向かうにつれて長くなっている請求項１に記載の半導体装置。
  3. 前記第３電極において、前記第３電極の端部と前記第１半導体領域の下面との間の距離が選択的に長くなっている請求項１または２に記載の半導体装置。
  4. 素子領域と、前記素子領域を囲む終端領域と、を備え、
    第１導電形の第１半導体領域と、
    前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、
    前記第２半導体領域の上に設けられた第１導電形の第３半導体領域と、
    前記第１半導体領域に電気的に接続された第１電極と、
    前記第３半導体領域に電気的に接続された第２電極と、
    前記素子領域に設けられ、前記第１半導体領域、前記第２半導体領域、および前記第３半導体領域に第１絶縁膜を介して向かい合う第３電極と、
    前記素子領域に設けられ、前記第３電極よりも前記終端領域の側に設けられ、前記第１半導体領域、前記第２半導体領域、および前記第３半導体領域に第２絶縁膜を介して向かい合う第４電極と、
    前記第１半導体領域および前記第３電極に、前記第１絶縁膜を介して向かい合う第５電極と、
    前記第１半導体領域および前記第４電極に、前記第２絶縁膜を介して向かい合い、下端と前記第１電極との間の第３距離が前記第５電極の下端と前記第１電極との間の第４距離よりも短い第６電極と、
    を有する半導体装置。
  5. 前記第５電極は、複数設けられ、
    前記第６電極は、複数設けられ、
    前記第３距離は、前記素子領域から前記終端領域に向かうにつれて短くなっている請求項４に記載の半導体装置。
  6. 前記第５電極において、前記第５電極の端部と前記第１半導体領域の下面との間の距離が選択的に短くなっている請求項４または５に記載の半導体装置。
JP2015019163A 2015-02-03 2015-02-03 半導体装置 Pending JP2016143786A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015019163A JP2016143786A (ja) 2015-02-03 2015-02-03 半導体装置
US14/818,988 US9577054B2 (en) 2015-02-03 2015-08-05 Semiconductor device with varied electrodes
CN201510546433.1A CN105845732B (zh) 2015-02-03 2015-08-31 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015019163A JP2016143786A (ja) 2015-02-03 2015-02-03 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018018333A Division JP6572333B2 (ja) 2018-02-05 2018-02-05 半導体装置

Publications (1)

Publication Number Publication Date
JP2016143786A true JP2016143786A (ja) 2016-08-08

Family

ID=56554703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015019163A Pending JP2016143786A (ja) 2015-02-03 2015-02-03 半導体装置

Country Status (3)

Country Link
US (1) US9577054B2 (ja)
JP (1) JP2016143786A (ja)
CN (1) CN105845732B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018182240A (ja) * 2017-04-21 2018-11-15 三菱電機株式会社 半導体スイッチング素子及びその製造方法
JP2021082839A (ja) * 2021-02-25 2021-05-27 三菱電機株式会社 半導体スイッチング素子及びその製造方法
KR20240038746A (ko) 2021-07-27 2024-03-25 엔티엔 가부시키가이샤 볼 베어링
KR20240058912A (ko) 2021-09-17 2024-05-03 엔티엔 가부시키가이샤 시일을 갖는 베어링

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6560141B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6560142B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6649216B2 (ja) 2016-09-16 2020-02-19 株式会社東芝 半導体装置およびその製造方法
JP6844228B2 (ja) * 2016-12-02 2021-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173170A (ja) * 1996-12-05 1998-06-26 Toshiba Corp 半導体装置
JP2003174166A (ja) * 2001-09-25 2003-06-20 Sanyo Electric Co Ltd 半導体装置およびその製造方法
WO2012124056A1 (ja) * 2011-03-15 2012-09-20 トヨタ自動車株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024193A (ja) * 1999-07-13 2001-01-26 Hitachi Ltd トレンチゲート型半導体装置およびその製造方法
JP4171286B2 (ja) * 2002-11-07 2008-10-22 三洋電機株式会社 半導体装置およびその製造方法
JP2006196545A (ja) 2005-01-11 2006-07-27 Toshiba Corp 半導体装置の製造方法
US9252251B2 (en) * 2006-08-03 2016-02-02 Infineon Technologies Austria Ag Semiconductor component with a space saving edge structure
DE102006046853B4 (de) * 2006-10-02 2010-01-07 Infineon Technologies Austria Ag Randkonstruktion für ein Halbleiterbauelement und Verfahren zur Herstellung derselben
JP5157217B2 (ja) 2007-03-29 2013-03-06 トヨタ自動車株式会社 半導体装置とその製造方法
JP6037499B2 (ja) * 2011-06-08 2016-12-07 ローム株式会社 半導体装置およびその製造方法
US9484404B2 (en) * 2014-01-29 2016-11-01 Stmicroelectronics S.R.L. Electronic device of vertical MOS type with termination trenches having variable depth

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173170A (ja) * 1996-12-05 1998-06-26 Toshiba Corp 半導体装置
JP2003174166A (ja) * 2001-09-25 2003-06-20 Sanyo Electric Co Ltd 半導体装置およびその製造方法
WO2012124056A1 (ja) * 2011-03-15 2012-09-20 トヨタ自動車株式会社 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018182240A (ja) * 2017-04-21 2018-11-15 三菱電機株式会社 半導体スイッチング素子及びその製造方法
JP2021082839A (ja) * 2021-02-25 2021-05-27 三菱電機株式会社 半導体スイッチング素子及びその製造方法
JP7016437B2 (ja) 2021-02-25 2022-02-04 三菱電機株式会社 半導体スイッチング素子及びその製造方法
KR20240038746A (ko) 2021-07-27 2024-03-25 엔티엔 가부시키가이샤 볼 베어링
KR20240058912A (ko) 2021-09-17 2024-05-03 엔티엔 가부시키가이샤 시일을 갖는 베어링

Also Published As

Publication number Publication date
US9577054B2 (en) 2017-02-21
CN105845732B (zh) 2019-08-13
US20160225862A1 (en) 2016-08-04
CN105845732A (zh) 2016-08-10

Similar Documents

Publication Publication Date Title
JP7428211B2 (ja) 半導体装置
JP2016143786A (ja) 半導体装置
JP4621708B2 (ja) 半導体装置及びその製造方法
US10714603B2 (en) Semiconductor device
JP6203697B2 (ja) 半導体装置およびその製造方法
US10256229B2 (en) Semiconductor device and manufacturing method
WO2017099096A1 (ja) 半導体装置
JPWO2017141998A1 (ja) 半導体装置
US20150263150A1 (en) Semiconductor device and method for manufacturing same
JP7435672B2 (ja) 半導体装置
CN109564943B (zh) 半导体装置
JP5795452B1 (ja) 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法
JP2015162610A (ja) 半導体装置
JP2014216572A (ja) 半導体装置
JP2018125486A (ja) 半導体装置
JP2017168638A (ja) 半導体装置
JP5865860B2 (ja) 半導体装置
JPWO2017010164A1 (ja) 電力用半導体装置
JP2017168520A (ja) 半導体装置
JP6572333B2 (ja) 半導体装置
JP2015176900A (ja) 半導体装置
JP2015018951A (ja) 半導体装置
JP2019054195A (ja) 半導体装置
JP6058712B2 (ja) 半導体装置
JP5774744B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170307

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170911

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180612