JP5157217B2 - 半導体装置とその製造方法 - Google Patents

Description

本発明は、半導体装置に関する。

トレンチゲート型ＭＯＳ−ＦＥＴ、トレンチゲート型ＩＧＢＴ等のように、半導体基板の表面からボディ領域を貫通してドリフト領域に達するトレンチゲート電極群を有する半導体装置が知られている。このような半導体装置では、トレンチゲート電極群とボディ領域を備えたトレンチゲート型チャネル構造を、半導体基板の互いに離間している複数の範囲に形成する場合がある。すなわち、隣接するボディ領域は、その間の分離範囲に形成されているドリフト領域によって分離されている。このタイプの半導体装置では、分離範囲の近傍において、トレンチゲート電極の下端、ボディ領域の縁部等に電界が集中し易い。したがって、分離範囲近傍の電界集中を抑制しなければ、半導体装置の耐圧が低くなってしまう。
この問題を解決するために、分離範囲近傍のボディ領域及びトレンチゲート電極を覆う範囲に、拡散領域を形成した半導体装置が知られている。拡散領域は、ボディ領域と同じ導電型の不純物を拡散させた領域である。このように拡散領域を形成すると、分離範囲近傍のトレンチゲート電極の下端、ボディ領域の縁部等への電界の集中を抑制することができる。
なお、特許文献１には、半導体基板の縁部近傍に絶縁体領域を形成することによって半導体装置の耐圧を向上させる技術が開示されている。

特開２００５−１３６０９９号公報

上述した技術では、分離範囲の近傍に拡散層を形成することで、分離範囲近傍への電界の集中を抑制することができる。したがって、この半導体装置の製造時には、拡散層を形成するための不純物注入工程を実施しなければならない。この不純物注入工程では、トレンチゲート電極を覆う程度の深い位置まで不純物を分布させる必要があり、非常に時間がかかる。したがって、この半導体装置は、非常に製造効率が悪いという問題があった。

本発明は、上記した実情に鑑みてなされたものであり、互いに離間している複数の範囲にトレンチゲート型チャネル構造が形成されており、耐圧が高いとともに、容易に製造可能な半導体装置を提供することを目的とする。

本発明の半導体装置は、第１ボディ領域と、第２ボディ領域と、ドリフト領域と、第１トレンチゲート電極群と、第２トレンチゲート電極群と、第１トレンチ絶縁体群と、第２トレンチ絶縁体群を備えている。前記第１ボディ領域は、半導体基板を平面視したときの第１範囲において半導体基板表面から第１深さにまで至る第１島状範囲に形成されているとともに、第１導電型である。前記第２ボディ領域は、前記半導体基板を平面視したときに前記第１範囲に分離範囲を隔てて隣接している第２範囲において前記半導体基板表面から第２深さにまで至る第２島状範囲に形成されているとともに、第１導電型である。前記ドリフト領域は、前記分離範囲から前記第１ボディ領域の下部及び前記第２ボディ領域の下部に亘って形成されているとともに、第２導電型である。前記第１トレンチゲート電極群は、前記半導体基板表面から前記第１ボディ領域を貫通して前記ドリフト領域に達するとともに少なくとも前記第１範囲内において所定の間隔を隔てて規則的に配置されている第１トレンチ群内に絶縁層に覆われた状態で存在している。前記第２トレンチゲート電極群は、前記半導体基板表面から前記第２ボディ領域を貫通して前記ドリフト領域に達するとともに少なくとも前記第２範囲内において所定の間隔を隔てて規則的に配置されている第２トレンチ群内に絶縁層に覆われた状態で存在している。前記半導体基板を平面視したときに、前記第１トレンチゲート電極群を構成する複数本の第１トレンチゲート電極の配置方向は、前記第２トレンチゲート電極群を構成する複数本の第２トレンチゲート電極の配置方向と一致している。前記第１範囲と前記第２範囲と前記分離範囲とを含む範囲で切り取った断面において、前記第１範囲と前記第２範囲は、前記配置方向に沿って、前記分離範囲を隔てて隣接している。前記配置方向における前記分離範囲の中央の前記半導体基板表面上には、絶縁膜が形成されており、その絶縁膜上に、前記第１トレンチゲート電極群及び前記第２トレンチゲート電極群と接続されているゲート配線が形成されている。前記第１トレンチ絶縁体群は、前記配置方向において、前記複数本の第１トレンチゲート電極のうち最も前記分離範囲寄りの第１トレンチゲート電極と、前記ゲート配線の中央と、の間の第１特定範囲内に、前記半導体基板表面における前記第１範囲と前記分離範囲との境界に沿って形成されており、前記第１トレンチゲート電極群より浅く、かつ、少なくともトレンチの先端部が前記第１ボディ領域の外側にまで伸びており、前記第１トレンチ絶縁体群を構成する複数本の第１トレンチ絶縁体のそれぞれは前記第２範囲に近い第１トレンチ絶縁体の方がより浅いという関係を満たしている。前記第２トレンチ絶縁体群は、前記配置方向において、前記複数本の第２トレンチゲート電極のうち最も前記分離範囲寄りの第２トレンチゲート電極と、前記ゲート配線の中央と、の間の第２特定範囲内に、前記半導体基板表面における前記第２範囲と前記分離範囲との境界に沿って形成されており、前記第２トレンチゲート電極群より浅く、かつ、少なくともトレンチの先端部が前記第２ボディ領域の外側にまで伸びており、前記第２トレンチ絶縁体群を構成する複数本の第２トレンチ絶縁体のそれぞれは前記第１範囲に近い第２トレンチ絶縁体の方がより浅いという関係を満たしている。
なお、トレンチ絶縁体は、少なくとも半導体基板と絶縁されているトレンチ形状の部分であり、トレンチ絶縁体の内部等に導体が存在していてもよい。例えば、トレンチゲート電極と同様に、トレンチ絶縁体が内部に電極を備えており、その電極がトレンチゲート電極と導通していてもよい。

この半導体装置は、第１トレンチ絶縁体群が、前記第１範囲と前記分離範囲との境界近傍においてその境界に沿って形成されており、第２トレンチ絶縁体群が、前記第２範囲と前記分離範囲との境界近傍においてその境界に沿って形成されている。したがって、分離範囲近傍のトレンチゲート電極の下端及びボディ領域縁部に電界が集中することが抑制される。また、第１トレンチ絶縁体群は、第１トレンチゲート電極群より浅く、第１トレンチ絶縁体群を構成する複数本の第１トレンチ絶縁体は前記第２範囲に近い第１トレンチ絶縁体の方が浅いという関係を満たしている。したがって、第１トレンチ絶縁体の下端近傍に電界が集中することも抑制されている。同様にして、第２トレンチ絶縁体の下端近傍に電界が集中することも抑制されている。したがって、この半導体装置は、分離範囲近傍で電界が集中することが抑制されており、耐圧が高い。
また、トレンチ絶縁体群は、トレンチゲート電極群とともに形成することが可能である。したがって、この半導体装置は、非常に効率よく製造することができる。

上述した半導体装置では、前記分離範囲の中央の前記半導基板表面上に絶縁膜が形成されており、その絶縁膜上に、前記第１トレンチゲート電極群及び前記第２トレンチゲート電極群と接続されているゲート配線が形成されている。
このような構成によれば、ゲート配線が極端に長く引き回されることがなくなり、ゲート配線上での信号の遅延を抑制することができる。

上述した半導体装置では、前記第１特定範囲内では第２ボディ領域に近づくほどより浅くなっており、前記第１トレンチ絶縁体群は前記第１ボディ領域を貫通して前記ドリフト領域に突出していることが好ましい。
このような構成によれば、分離範囲近傍で電界が集中することを好適に抑制することができる。

上述した半導体装置では、前記第１トレンチ絶縁体群が前記分離範囲に位置する前記ドリフト領域に形成されていても良い。
このような構成によっても、分離範囲近傍で電界が集中することを好適に抑制することができる。

上述した半導体装置は、各トレンチ絶縁体が浅いトレンチ絶縁体ほど幅が狭いことが好ましい。
このような構成によれば、半導体基板に各トレンチ絶縁体を容易に形成することができる。

本発明は、上述した課題を解決する他の形態の半導体装置をも提供する。
この半導体装置は、第１ボディ領域と、第２ボディ領域と、ドリフト領域と、第１トレンチゲート電極群と、第２トレンチゲート電極群を備えている。前記第１ボディ領域は、半導体基板を平面視したときの第１範囲において半導体基板表面から第１深さにまで至る第１島状範囲に形成されているとともに、第１導電型である。前記第２ボディ領域は、前記半導体基板を平面視したときに前記第１範囲に分離範囲を隔てて隣接している第２範囲において前記半導体基板表面から第２深さにまで至る第２島状範囲に形成されているとともに、第１導電型である。前記ドリフト領域は、前記分離範囲から前記第１ボディ領域の下部及び前記第２ボディ領域の下部に亘って形成されているとともに、第２導電型である。前記第１トレンチゲート電極群は、前記半導体基板表面から前記第１ボディ領域を貫通して前記ドリフト領域に達しており、少なくとも前記第１範囲内において所定の間隔を隔てて規則的に配置されている第１トレンチ群内に絶縁層に覆われた状態で存在しており、前記第１トレンチ群は前記分離範囲に向けて伸びているとともに、前記第１範囲と前記分離範囲との境界近傍において前記第２範囲に近づくほど浅くなるという関係を満たして終端している。前記第２トレンチゲート電極群は、前記半導体基板表面から前記第２ボディ領域を貫通して前記ドリフト領域に達しており、少なくとも前記第２範囲内において所定の間隔を隔てて規則的に配置されている第２トレンチ群内に絶縁層に覆われた状態で存在している。
前記半導体基板を平面視したときに、前記第１トレンチ群を構成する各第１トレンチの長手方向は、前記第２トレンチ群を構成する各第２トレンチの長手方向と一致する。前記第１範囲と前記第２範囲と前記分離範囲とを含む範囲で切り取った断面において、前記第１範囲と前記第２範囲は、前記長手方向に沿って、前記分離範囲を隔てて隣接している。前記長手方向における前記分離範囲の中央の前記半導体基板表面上には、絶縁膜が形成されており、その絶縁膜上に、前記第１トレンチゲート電極群及び前記第２トレンチゲート電極群と接続されているゲート配線が形成されている。前記長手方向は、前記ゲート配線に対して直交する方向である。前記各第１トレンチは、その長手方向端部が分離範囲と重なっており、かつ、前記分離範囲に向けて伸びているとともに、前記長手方向端部の深さが、前記第２範囲に近づくほどより浅くなるという関係を満たして終端している。前記各第２トレンチは、その長手方向端部が分離範囲と重なっており、かつ、前記分離範囲に向けて伸びているとともに、前記長手方向端部の深さが、前記第１範囲に近づくほどより浅くなるという関係を満たして終端している。
この半導体装置では、第１トレンチゲート電極群が、前記第１範囲と前記分離範囲との境界近傍において前記第２範囲に近づくほど浅くなるという関係を満たして終端している。また、第２トレンチゲート電極群が、前記第２範囲と前記分離範囲との境界近傍において前記第１範囲に近づくほど浅くなるという関係を満たして終端している。したがって、第１及び第２トレンチゲート電極群の分離範囲側の終端部近傍に電界が集中することが抑制されている。この半導体装置は耐圧が高い。

上述した半導体装置は、前記第１ボディ領域の前記長手方向端部の深さが、前記第２ボディ領域に近づくほどより浅くなっており、前記第１トレンチゲート電極群は全長に亘って前記第１ボディ領域を貫通して前記ドリフト領域に突出していることが好ましい。
このような構成によれば、分離範囲近傍の第１ボディ領域の縁部に電界が集中することを抑制することができる。

上述した半導体装置は、各第１トレンチの前記長手方向端部の幅が、前記第２ボディ領域に近づくほどより狭くなっていることが好ましい。
このような構成によれば、半導体基板に第１トレンチ群を容易に形成することができる。

本発明は、上述した半導体装置の製造方法をも提供する。
この製造方法は、エッチングマスク配置工程と、エッチング工程を有する。エッチングマスク配置工程では、第１トレンチゲート電極群形成用の開口群と、第２トレンチゲート電極群形成用の開口群と、第１トレンチ絶縁体群形成用の開口群と、第２トレンチ絶縁体群形成用の開口群を備えており、第１トレンチ絶縁体群形成用の開口群を構成する複数の開口は前記第２範囲に近い開口の方が幅が狭いという関係を満たしており、第２トレンチ絶縁体群形成用の開口群を構成する複数の開口は前記第１範囲に近い開口の方が幅が狭いという関係を満たしているエッチングマスクを前記半導体基板上に配置する。エッチング工程では、配置したエッチングマスクを介して前記半導体基板表面をエッチングすることによって、前記第１トレンチゲート電極群用のトレンチ群と、前記第２トレンチゲート電極群用のトレンチ群と、第１トレンチ絶縁体群用のトレンチ群と、第２トレンチ絶縁体群用のトレンチ群を形成する。
半導体基板のエッチング速度は、エッチングマスクの開口の幅が広いほど早くなる。したがって、この製造方法によれば、第１トレンチゲート電極群用のトレンチ群と第２トレンチゲート電極群用のトレンチ群の深さを第１トレンチ絶縁体群用のトレンチ群及び第２トレンチ絶縁体群用のトレンチ群より深くすることができる。また、第１トレンチ絶縁体群用のトレンチ群を構成する各トレンチを、前記第２範囲に近いトレンチの方が浅いという関係で形成することができる。また、第２トレンチ絶縁体群用のトレンチ群を構成する各トレンチを、前記第１範囲に近いトレンチの方が浅いという関係で形成することができる。すなわち、一度のエッチングで各トレンチを形成することができ、効率的に半導体装置を製造することができる。

また、本発明は、上述した他の形態の半導体装置の製造方法をも提供する。
この製造方法は、エッチングマスク配置工程と、エッチング工程を有する。エッチング工程では、前記長手方向において前記第２範囲に近づくほど幅がより狭く形成されている第１トレンチゲート電極群形成用の開口群と、前記長手方向において前記第１範囲に近づくほど幅がより狭く形成されている第２トレンチゲート電極群形成用の開口群を備えているエッチングマスクを前記半導体基板上に配置する。エッチング工程では、配置したエッチングマスクを介して前記半導体基板表面をエッチングすることによって、前記第１トレンチゲート電極群用のトレンチ群と、前記第２トレンチゲート電極群用のトレンチ群を形成する。
この製造方法によれば、第１トレンチゲート電極群用のトレンチ群を構成する各トレンチの分離範囲近傍部分を、第２範囲に近づくほど浅く形成することができる。また、第２トレンチゲート電極群用のトレンチ群を構成する各トレンチの分離範囲近傍部分を、第１範囲に近づくほど浅く形成することができる。すなわち、一度のエッチングで第１トレンチ群及び第２トレンチ群を形成することができ、効率的に半導体装置を製造することができる。

（特徴１）ＩＧＢＴは、複数のトレンチゲート型チャネル構造を備えている。
（特徴２）各トレンチゲート型チャネル構造は、ボディ領域と、ボディ領域を貫通してドリフト領域に達しているトレンチゲート電極群を有している。
（特徴３）全てのトレンチゲート電極は互いに平行に形成されている。
（特徴４）各トレンチゲート型チャネル構造は、半導体基板を平面視したときに、分離範囲によって互いに分離されている複数の範囲にそれぞれ形成されている。
（特徴５）第１範囲と、第１範囲に第１分離範囲を隔ててトレンチゲート電極の幅方向に隣接している第２範囲との境界領域においては、第１範囲と第１分離範囲の境界近傍にその境界に沿って第１トレンチ絶縁体群が形成されており、第２範囲と第１分離範囲の境界近傍にその境界に沿って第２トレンチ絶縁体群が形成されている。
（特徴６）トレンチゲート電極群と、第１トレンチ絶縁体群と、第２トレンチ絶縁体群は、互いに平行に形成されている。
（特徴７）第１範囲の第１ボディ領域は、第１範囲と第１分離範囲との境界近傍では、第２範囲の第２ボディ領域に近づくほど浅くなっている。
（特徴８）第１トレンチ絶縁体群を構成する複数本の第１トレンチ絶縁体のうち、前記第２範囲から遠い側の１つまたは複数の第１トレンチ絶縁体は、前記第１ボディ領域を貫通して前記ドリフト領域に突出している。
（特徴９）第１トレンチ絶縁体群を構成する複数本の第１トレンチ絶縁体のうち、前記第２範囲に近い側の１つまたは複数の第１トレンチ絶縁体は、分離範囲に位置するドリフト領域に形成されている。
（特徴１０）第１範囲と、第１範囲に第２分離範囲を隔ててトレンチゲート電極の長さ方向に隣接している第３範囲との境界領域においては、第２分離範囲とトレンチゲート電極群が直交している。

本発明の一実施例に係るＩＧＢＴについて説明する。本実施例のＩＧＢＴは、シリコン基板と、各種の電極、絶縁膜等によって構成されている。図１は、本実施例のＩＧＢＴ１０の上面（すなわち、図２に示すシリコン基板１２の上面１２ａ側の表面）の一部の拡大図を示している。図１に示すように、シリコン基板１２の上面１２ａには、エミッタ電極２０ａ〜２０ｃが形成されている。エミッタ電極２０ａ〜２０ｃは、互いに離間している。
後に詳述するが、シリコン基板１２の各エミッタ電極２０の下部には、複数のゲート電極２２、ボディ層２６等によって構成されるトレンチゲート型チャネル構造がそれぞれ形成されている。各トレンチゲート型チャネル構造は、他のトレンチゲート型チャネル構造から離間している。

図３、図４に示すように、シリコン基板１２の上面１２ａには、ポリシリコン配線４０ａとアルミ配線４０ｂによって構成されたゲート配線４０が形成されている。ポリシリコン配線４０ａはシリコン基板１２の上面１２ａ上に形成された層間絶縁膜４２上に形成されており、シリコン基板１２とは導通していない。ポリシリコン配線４０ａは、その上面を除いて絶縁膜４４によって覆われている。ポリシリコン配線４０ａの上面には、アルミ配線４０ｂが形成さている。図１に示すように、ゲート配線４０、層間絶縁膜４２、絶縁膜４４は、エミッタ電極２０ａとエミッタ電極２０ｂの間を通過するように形成されている。

図２は、図１のＩＧＢＴ１０のＩＩ−ＩＩ線断面図を示している。図示するように、エミッタ電極２０ａの下部のシリコン基板１２中には、上面１２ａから所定深さ範囲までにｐ型のボディ層２６が形成されている。シリコン基板１２の上面１２ａを臨む領域のうち、後述するゲート絶縁膜２３と接する領域には、ｎ型のエミッタ領域２５が形成されている。エミッタ領域２５とボディ層２６は、エミッタ電極２０ａと導通している。ボディ層２６の下側には、ｎ型のドリフト層２８が形成されている。ドリフト層２８の下側には、ｐ型のコレクタ層３０が形成されている。コレクタ層３０は、シリコン基板１２の下面１２ｂに露出している。シリコン基板１２の下面１２ｂ上にはコレクタ電極３２が形成されており、コレクタ層３０と導通している。

シリコン基板１２の上面１２ａには、ボディ層２６を貫通してドリフト層２８に達するトレンチ２４が複数形成されている。図１に示すように、各トレンチ２４は、エミッタ電極２０ａの下部において等間隔を隔てて互いに平行に形成されている。各トレンチ２４の壁面（側面及び底面）には、ゲート絶縁膜２３が形成されている。各トレンチ２４の内部には、ｐｏｌｙ−Ｓｉからなるゲート電極２２が形成されている。各ゲート電極２２の上面は、層間絶縁膜４８によって覆われている。後述するが、各ゲート電極２２はゲート配線４０と接続されている。したがって、ゲート配線４０に電圧を印加することで、各ゲート電極２２に電圧を印加することができる。

上述したエミッタ領域２５、ボディ層２６、ゲート電極２２によって形成されているトレンチゲート型チャネル構造は、各エミッタ電極２０の下部にそれぞれ形成されている。また、上述したドリフト層２８及びコレクタ層３０は、シリコン基板１２の平面方向全域に亘って形成されている。上述したコレクタ電極３２は、シリコン基板１２の下面１２ｂの略全面に亘って形成されている。

図３は、図１のＩＧＢＴ１０のＩＩＩ−ＩＩＩ線断面図を示している。すなわち、図３は、エミッタ電極２０ａ側のトレンチゲート型チャネル構造とエミッタ電極２０ｂ側のトレンチゲート型チャネル構造との境界部分の断面図を示している。

図示するように、エミッタ電極２０ａ側のボディ層２６と、エミッタ電極２０ｂ側のボディ層２６の間の範囲には、ドリフト層２８がシリコン基板１２の上面１２ａに臨む範囲にまで広がっている。したがって、エミッタ電極２０ａ側のボディ層２６と、エミッタ電極２０ｂ側のボディ層２６は、ドリフト層２８によって分離されている。以下では、図３の２つのボディ層２６の間にドリフト層２８が形成されている範囲を分離範囲５０という。図３の断面においては、分離範囲５０のシリコン基板１２の上面１２ａ上には、上述したゲート配線４０が形成されている。

図示するように、分離範囲５０とエミッタ電極２０ａ側のボディ層２６との境界近傍のシリコン基板１２の上面１２ａには、トレンチ絶縁体５２ａ〜５２ｅが形成されている。トレンチ絶縁体５２ａ〜５２ｅは、図１の範囲１００内に、トレンチ２４と平行となり、トレンチ２４と略同じ長さに形成されている。トレンチ絶縁体５２ａ〜５２ｅは、トレンチ２４より浅い。トレンチ絶縁体５２ａ〜５２ｅは、エミッタ電極２０ｂから最も遠いトレンチ絶縁体５２ａが最も深く、エミッタ電極２０ｂに近いトレンチ絶縁体ほど浅くなっている。また、トレンチ絶縁体５２ａ〜５２ｅは、エミッタ電極２０ｂから最も遠いトレンチ絶縁体５２ａが最も幅が広く、エミッタ電極２０ｂに近いトレンチ絶縁体ほど幅が狭くなっている。図示するように、分離範囲５０との境界近傍では、エミッタ電極２０ａ側のボディ層２６はエミッタ電極２０ｂに近づくほど浅くなっている。トレンチ絶縁体５２ａ、５２ｂは、その境界近傍のボディ層２６からドリフト層２８へ突出するように形成されている。トレンチ絶縁体５２ｃ〜５２ｅは、分離範囲５０に形成されている。
トレンチ絶縁体５２ａ〜５２ｅは、トレンチの壁面（側面及び底面）に形成されている絶縁膜と、トレンチの内部に形成されているｐｏｌｙ−Ｓｉの導体によって構成されている。したがって、各導体は、絶縁膜によって半導体基板１２から絶縁されている。各導体の上面は、層間絶縁膜５５によって覆われている。なお、図示していない部分で、導体はゲート配線４０に接続されている。

分離範囲５０とエミッタ電極２０ｂ側のボディ層２６との境界近傍にも、エミッタ電極２０ａ側と同様にして、トレンチ絶縁体５２ａ〜５２ｅが形成されている。

以上に説明したように、エミッタ電極２０ａ側のトレンチゲート型チャネル構造とエミッタ電極２０ｂ側のトレンチゲート型チャネル構造との境界部分には、２つのトレンチゲート型チャネル構造を分離する分離構造が形成されている。

図４は、図１のＩＧＢＴ１０のＩＶ−ＩＶ線断面図を示している。すなわち、図４は、エミッタ電極２０ａ側のトレンチゲート型チャネル構造とエミッタ電極２０ｃ側のトレンチゲート型チャネル構造との境界部分の断面図を示している。なお、図４において破線で示すボディ層２６は、ゲート電極２２を透視したときのボディ層２６の位置を示している。

図示するように、エミッタ電極２０ａ側のボディ層２６と、エミッタ電極２０ｃ側のボディ層２６の間の範囲には、ドリフト層２８がシリコン基板１２の上面１２ａに臨む範囲にまで広がっている。したがって、エミッタ電極２０ａ側のボディ層２６と、エミッタ電極２０ｃ側のボディ層２６は、ドリフト層２８によって分離されている。以下では、図４の２つのボディ層２６の間にドリフト層２８が形成されている範囲を分離範囲５８という。図４の断面においては、分離範囲５８のシリコン基板１２の上面１２ａ上には、上述したゲート配線４０が形成されている。

図示するように、エミッタ電極２０ａ側のゲート電極２２は、分離範囲５８近傍においては、エミッタ電極２０ｃに近づくにつれて浅くなって終端している。また、図１に示すように、エミッタ電極２０ａ側のゲート電極２２は、分離範囲５８近傍においては、エミッタ電極２０ｃに近づくにつれて幅が細くなっている。また、分離範囲５８との境界近傍では、エミッタ電極２０ａ側のボディ層２６はエミッタ電極２０ｃに近づくにつれて浅くなっている。したがって、分離範囲５８との境界近傍において、ゲート電極２２はボディ層２６より下側に突出している。すなわち、ゲート電極２２は、全長に亘ってボディ層２６を貫通してドリフト層２８に突出している。
なお、分離範囲５８においては、ゲート配線４０の周囲の層間絶縁膜４２、絶縁膜４４中に形成されているコンタクトホール４６によって、ゲート電極２２がゲート配線４０と接続されている。

エミッタ電極２０ｃ側のゲート電極２２、ボディ層２６も、分離範囲５８の境界近傍において、エミッタ電極２０ａ側のゲート電極２２、ボディ層２６と同様に形成されている。

以上に説明したように、エミッタ電極２０ａ側のトレンチゲート型チャネル構造とエミッタ電極２０ｃ側のトレンチゲート型チャネル構造との境界部分には、２つのトレンチゲート型チャネル構造を分離する分離構造が形成されている。この分離構造は、図１のエミッタ電極２０ｂ側のトレンチゲート型チャネル構造とエミッタ電極２０ｃ側のトレンチゲート型チャネル構造との境界部分にも形成されている。

ＩＧＢＴ１０のコレクタ電極３２−エミッタ電極２０間に順電圧を印加し、ゲート配線４０（すなわち、ゲート電極２２）にオン電圧を印加すると、ボディ層２６中にチャネルが形成され、ＩＧＢＴ１０がオンする。ゲート電極２２に印加する電圧をオフすると、チャネルが消失してＩＧＢＴ１０がオフする。ＩＧＢＴ１０のオフ時には、ボディ層２６とドリフト層２８との境界でキャリアが流れなくなるので、その境界にドリフト層２８からボディ層２６に向かう電界が発生する。ボディ層２６とドリフト層２８との境界の一部に電界が集中すると、その部分においてアバランシェ電流が発生して、シリコン基板１２が損傷してしまう場合がある。

図３の破線Ａ１は、ＩＧＢＴ１０をオフしているときの、図３の断面におけるボディ層２６とドリフト層２８の境界近傍の電位分布を示す等電位線を示している。また、図５は、比較例として、従来のＩＧＢＴの図３の断面に対応する断面におけるボディ層２６とドリフト層２８の境界近傍の電位分布を示している。
図５に示すように、従来のＩＧＢＴでは、ボディ層２６の角部近傍領域１００と、分離範囲５０に最も近いゲート電極２２の下端近傍領域１０２で等電位線が密となっている。すなわち、領域１００、１０２に電界が集中する。
図３に示すように、本実施例のＩＧＢＴ１０では、分離範囲５０とボディ層２６の境界近傍に、トレンチ絶縁体５２ａ〜５２ｅが形成されている。したがって、図示するように等電位線が分離範囲５０内に大きく伸びる。これによって、ボディ層２６の角部近傍及びゲート電極２２の下端近傍に電界が集中することが抑制される。また、トレンチ絶縁体５２ａ〜５２ｅは、ゲート電極２２より浅く、他方のエミッタ電極２０に近いトレンチ絶縁体ほど（例えば、エミッタ電極２０ａ側のトレンチ絶縁体５２ａ〜５２ｅの場合、エミッタ電極２０ｂに近いトレンチ絶縁体ほど）浅くなっている。したがって、図示するように、等電位線が滑らかに変化している。すなわち、トレンチ絶縁体５２ａ〜５２ｅに電界が分散する。したがって、分離領域５０に最も近いゲート電極２２に電界が集中することが抑制される。また、トレンチ絶縁体５２ａ〜５２ｅの下端近傍に電界集中が発生することもない。すなわち、ＩＧＢＴ１０の分離範囲５０近傍での電界集中の発生が抑制されている。

図４の破線Ａ２は、ＩＧＢＴ１０をオフしているときの、図４の断面におけるボディ層２６とドリフト層２８の境界近傍の電位分布を示す等電位線を示している。また、図６は、比較例として、従来のＩＧＢＴの図４の断面に対応する断面におけるボディ層２６とドリフト層２８の境界近傍の電位分布を示している。
図６に示すように、従来のＩＧＢＴでは、ゲート電極２２の角部近傍領域１０４で等電位線が密となっている。すなわち、角部近傍領域１０４に電界が集中する。
図４に示すように、本実施例のＩＧＢＴ１０では、ゲート電極２２が他方のエミッタ電極２０に近づくほど（例えば、エミッタ電極２０ａ側のゲート電極２２の場合、エミッタ電極２０ｃに近づくほど）浅くなっている。したがって、ゲート電極２２の近傍に電界が集中することが抑制される。また、分離範囲５８との境界近傍において、ゲート電極２２はボディ層２６より下側に突出している（すなわち、ゲート電極２２が全長に亘ってボディ層２６の下側に突出している）。したがって、ボディ層２６の近傍に電界が集中することも抑制される。すなわち、ＩＧＢＴ１０の分離範囲５８近傍での電界集中の発生が抑制されている。

以上に説明したように、本実施例のＩＧＢＴ１０では、トレンチ絶縁体５２ａ〜５２ｅによって分離範囲５０近傍における電界の集中が抑制されている。分離範囲５８近傍においては、ゲート電極２２が徐々に浅くなって周端していることによって電界の集中が抑制されている。したがって、ＩＧＢＴ１０は耐圧が非常に高い。

また、本実施例のＩＧＢＴ１０では、トレンチゲート型チャネル構造の境界部分の半導体基板１２の表面にゲート配線４０が形成されている。したがって、ゲート配線４０を半導体基板１２の外周端近傍に設ける場合に比べて、ゲート配線４０のボンディングパッド側の端部からゲート電極２２に至るまでの距離の最大値が短くなる。したがって、ゲート配線上での信号の遅延を抑制されている。なお、半導体基板上にゲート配線を形成する場合、ゲート配線下に半導体領域等の構造を形成するとＩＧＢＴの製造効率が低下してしまう場合がある。しかしながら、本実施例のＩＧＢＴ１０は、ゲート配線４０の下に何れの構造も形成する必要が無く、容易にＩＧＢＴ１０を製造することができる。

なお、上述したＩＧＢＴ１０では、トレンチ絶縁体５２ａ、５２ｂが境界近傍のボディ層２６からドリフト層２８に突出するように形成されており、トレンチ絶縁体５２ｃ〜５２ｅが分離範囲５０に形成されている。しかしながら、図７に示すように、全てのトレンチ絶縁体５２を分離範囲５０に形成しても良い。また、図８に示すように、全てのトレンチ絶縁体５２を境界近傍のボディ層２６からドリフト層２８に突出するように形成しても良い。図７、図８に示すようにトレンチ絶縁体を形成しても、分離範囲５０近傍での電界の集中を抑制することができる。

また、上述したトレンチ絶縁体群をシリコン基板１２の外周端近傍部分に形成することもできる。この場合、外周に近いトレンチ絶縁体ほど浅く形成することで、外周端近傍部分の電界集中を好適に抑制することができる。

次に、ＩＧＢＴ１０の製造方法について説明する。なお、ゲート電極２２及びトレンチ絶縁体５２ａ〜５２ｅ以外の構造については、従来公知の方法により形成することができる。したがって、以下では、ゲート電極２２及びトレンチ絶縁体５２ａ〜５２ｅを形成する方法について説明する。

まず、シリコン基板１２の上面１２ａをドライエッチングによりエッチングする。
図９は、シリコン基板１２の上面１２ａをエッチングするときに、上面１２ａに配置するエッチングマスクの開口の形状を示している。なお、図９は、エッチングマスクの開口のうちの一部のみを示している。
開口１２４は、トレンチ２４と略同等の幅を有している。開口１５２ａ〜１５２ｅは、開口１２４よりも幅が狭い。開口１５２ａ〜１５２ｅは、トレンチ絶縁体５２ａ〜５２ｅと略同等の幅を有している。すなわち、開口１５２ａの幅が最も広く、開口１５２ｅ側の開口ほど幅が狭くなっている。また、開口１２４、１５２ａ〜１５２ｅは、端部近傍の幅が端部に近づくにつれて細くなっている。
エッチングマスクを配置したら、ドライエッチングにより、配置したエッチングマスクを介してシリコン基板１２の上面１２ａをエッチングする。したがって、各開口内のシリコン基板１２がエッチングされる。このとき、幅が広い開口内では、エッチングガスの流入量が多いので、エッチング速度が速くなる。幅が狭い開口内では、エッチングガスの流入量が少なく、エッチング速度が遅くなる。したがって、エッチング後に、図１０に示すようにシリコン基板１２に深さの異なるトレンチが形成される。すなわち、トレンチ２５２ａ〜２５２ｅは、トレンチ２４よりも浅くなる。また、トレンチ２５２ａ〜２５２ｅは、トレンチ２５２ａが最も深く、トレンチ２５２ａから遠いトレンチほど浅くなる。また、開口１２４、１５２ａ〜１５２ｅの端部近傍は端部に近づくほど幅が狭くなっているので、トレンチ２４、２５２ａ〜２５２ｅの端部近傍は端部に近づくほど浅くなる。

トレンチ２４、２５２ａ〜２５２ｅを形成したら、従来公知の方法によって、トレンチ２４、２５２ａ〜２５２ｅの壁面に絶縁膜を形成し、トレンチ２４、２５２ａ〜２５２ｅ内にｐｏｌｙ−Ｓｉ電極を形成し、ｐｏｌｙ−Ｓｉ電極の上面に層間絶縁膜４８、５５を形成する。これによって、トレンチ２４内のｐｏｌｙ−Ｓｉ電極がゲート電極２２となり、トレンチ２５２ａ〜２５２ｅ内の絶縁膜とｐｏｌｙ−Ｓｉ電極がトレンチ絶縁体５２ａ〜５２ｅとなる。

以上に説明したように、この製造方法によれば、一度のエッチングで深さの異なるトレンチを形成することができる。したがって、ゲート電極２２と同時にトレンチ絶縁体５２ａ〜５２ｅを形成することができる。また、ゲート電極２２の端部近傍（すなわち、分離領域５８近傍）を、端部に近づくほど浅く形成することができる。したがって、通常のＩＧＢＴの製造時に比べて製造効率を低下させること無く、ＩＧＢＴ１０を製造することができる。

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

ＩＧＢＴ１０の上面図。 図１のＩＩ−ＩＩ線断面図。 図１のＩＩＩ−ＩＩＩ線断面図。 図１のＩＶ−ＩＶ線断面図。 比較例のＩＧＢＴの図３に対応する断面図。 比較例のＩＧＢＴの図４に対応する断面図。 第１の変形例のＩＧＢＴの図３に対応する断面図。 第２の変形例のＩＧＢＴの図３に対応する断面図。 ＩＧＢＴ１０を製造するときに用いるエッチングマスクの一部拡大図。 図９のエッチングマスクを用いたエッチングにより形成されるトレンチの断面図。

符号の説明

１０：ＩＧＢＴ
１２：シリコン基板
２０：エミッタ電極
２２：ゲート電極
２３：ゲート絶縁膜
２４：トレンチ
２５：エミッタ領域
２６：ボディ層
２８：ドリフト層
３０：コレクタ層
３２：コレクタ電極
４０：ゲート配線
４６：コンタクトホール
５０：分離範囲
５２：トレンチ絶縁体
５８：分離範囲

Claims (9)

1. 第１ボディ領域と、第２ボディ領域と、ドリフト領域と、第１トレンチゲート電極群と、第２トレンチゲート電極群と、第１トレンチ絶縁体群と、第２トレンチ絶縁体群を備えている半導体装置であって、
   前記第１ボディ領域は、半導体基板を平面視したときの第１範囲において半導体基板表面から第１深さにまで至る第１島状範囲に形成されているとともに、第１導電型であり、
   前記第２ボディ領域は、前記半導体基板を平面視したときに前記第１範囲に分離範囲を隔てて隣接している第２範囲において前記半導体基板表面から第２深さにまで至る第２島状範囲に形成されているとともに、第１導電型であり、
   前記ドリフト領域は、前記分離範囲から前記第１ボディ領域の下部及び前記第２ボディ領域の下部に亘って形成されているとともに、第２導電型であり、
   前記第１トレンチゲート電極群は、前記半導体基板表面から前記第１ボディ領域を貫通して前記ドリフト領域に達するとともに、少なくとも前記第１範囲内において所定の間隔を隔てて規則的に配置されている第１トレンチ群内に絶縁層に覆われた状態で存在しており、
   前記第２トレンチゲート電極群は、前記半導体基板表面から前記第２ボディ領域を貫通して前記ドリフト領域に達するとともに、少なくとも前記第２範囲内において所定の間隔を隔てて規則的に配置されている第２トレンチ群内に絶縁層に覆われた状態で存在しており、
   前記半導体基板を平面視したときに、前記第１トレンチゲート電極群を構成する複数本の第１トレンチゲート電極の配置方向は、前記第２トレンチゲート電極群を構成する複数本の第２トレンチゲート電極の配置方向と一致し、
   前記第１範囲と前記第２範囲と前記分離範囲とを含む範囲で切り取った断面において、前記第１範囲と前記第２範囲は、前記配置方向に沿って、前記分離範囲を隔てて隣接しており、
   前記配置方向における前記分離範囲の中央の前記半導体基板表面上には、絶縁膜が形成されており、
   その絶縁膜上に、前記第１トレンチゲート電極群及び前記第２トレンチゲート電極群と接続されているゲート配線が形成されており、
   前記第１トレンチ絶縁体群は、前記配置方向において、前記複数本の第１トレンチゲート電極のうち最も前記分離範囲寄りの第１トレンチゲート電極と、前記ゲート配線の中央と、の間の第１特定範囲内に、前記半導体基板表面における前記第１範囲と前記分離範囲との境界に沿って形成されており、前記第１トレンチゲート電極群より浅く、かつ、少なくともトレンチの先端部が前記第１ボディ領域の外側にまで伸びており、前記第１トレンチ絶縁体群を構成する複数本の第１トレンチ絶縁体のそれぞれは前記第２範囲に近い第１トレンチ絶縁体の方がより浅いという関係を満たしており、
   前記第２トレンチ絶縁体群は、前記配置方向において、前記複数本の第２トレンチゲート電極のうち最も前記分離範囲寄りの第２トレンチゲート電極と、前記ゲート配線の中央と、の間の第２特定範囲内に、前記半導体基板表面における前記第２範囲と前記分離範囲との境界に沿って形成されており、前記第２トレンチゲート電極群より浅く、かつ、少なくともトレンチの先端部が前記第２ボディ領域の外側にまで伸びており、前記第２トレンチ絶縁体群を構成する複数本の第２トレンチ絶縁体のそれぞれは前記第１範囲に近い第２トレンチ絶縁体の方がより浅いという関係を満たしている、
   ことを特徴とする半導体装置。
2. 前記第１ボディ領域は、前記第１特定範囲内では第２ボディ領域に近づくほどより浅くなっており、
   前記第１トレンチ絶縁体群は、前記第１ボディ領域を貫通して前記ドリフト領域に突出していることを特徴とする請求項１に記載の半導体装置。
3. 前記第１トレンチ絶縁体群は、前記分離範囲に位置する前記ドリフト領域に形成されていることを特徴とする請求項１または２に記載の半導体装置。
4. 各トレンチ絶縁体は、浅いトレンチ絶縁体ほど幅がより狭いことを特徴とする請求項１〜３のいずれかに記載の半導体装置。
5. 第１ボディ領域と、第２ボディ領域と、ドリフト領域と、第１トレンチゲート電極群と、第２トレンチゲート電極群を備えている半導体装置であって、
   前記第１ボディ領域は、半導体基板を平面視したときの第１範囲において半導体基板表面から第１深さにまで至る第１島状範囲に形成されているとともに、第１導電型であり、
   前記第２ボディ領域は、前記半導体基板を平面視したときに前記第１範囲に分離範囲を隔てて隣接している第２範囲において前記半導体基板表面から第２深さにまで至る第２島状範囲に形成されているとともに、第１導電型であり、
   前記ドリフト領域は、前記分離範囲から前記第１ボディ領域の下部及び前記第２ボディ領域の下部に亘って形成されているとともに、第２導電型であり、
   前記第１トレンチゲート電極群は、前記半導体基板表面から前記第１ボディ領域を貫通して前記ドリフト領域に達しており、少なくとも前記第１範囲内において所定の間隔を隔てて規則的に配置されている第１トレンチ群内に絶縁層に覆われた状態で存在しており、
   前記第２トレンチゲート電極群は、前記半導体基板表面から前記第２ボディ領域を貫通して前記ドリフト領域に達しており、少なくとも前記第２範囲内において所定の間隔を隔てて規則的に配置されている第２トレンチ群内に絶縁層に覆われた状態で存在しており、
   前記半導体基板を平面視したときに、前記第１トレンチ群を構成する各第１トレンチの長手方向は、前記第２トレンチ群を構成する各第２トレンチの長手方向と一致し、
   前記第１範囲と前記第２範囲と前記分離範囲とを含む範囲で切り取った断面において、前記第１範囲と前記第２範囲は、前記長手方向に沿って、前記分離範囲を隔てて隣接しており、
   前記長手方向における前記分離範囲の中央の前記半導体基板表面上には、絶縁膜が形成されており、
   その絶縁膜上に、前記第１トレンチゲート電極群及び前記第２トレンチゲート電極群と接続されているゲート配線が形成されており、
   前記長手方向は、前記ゲート配線に対して直交する方向であり、
   前記各第１トレンチは、その長手方向端部が分離範囲と重なっており、かつ、前記分離範囲に向けて伸びているとともに、前記長手方向端部の深さが、前記第２範囲に近づくほどより浅くなるという関係を満たして終端しており、
   前記各第２トレンチは、その長手方向端部が分離範囲と重なっており、かつ、前記分離範囲に向けて伸びているとともに、前記長手方向端部の深さが、前記第１範囲に近づくほどより浅くなるという関係を満たして終端している、
   ことを特徴とする半導体装置。
6. 前記第１ボディ領域は、前記長手方向端部の深さが、前記第２ボディ領域に近づくほどより浅くなっており、
   前記第１トレンチゲート電極群は、全長に亘って前記第１ボディ領域を貫通して前記ドリフト領域に突出していることを特徴とする請求項５に記載の半導体装置。
7. 前記各第１トレンチは、前記長手方向端部の幅が、前記第２ボディ領域に近づくほどより狭くなっていることを特徴とする請求項５または６に記載の半導体装置。
8. 請求項４の半導体装置の製造方法であって、
   第１トレンチゲート電極群形成用の開口群と、第２トレンチゲート電極群形成用の開口群と、第１トレンチ絶縁体群形成用の開口群と、第２トレンチ絶縁体群形成用の開口群を備えており、第１トレンチ絶縁体群形成用の開口群を構成する複数の開口は前記第２範囲に近い開口の方が幅が狭いという関係を満たしており、第２トレンチ絶縁体群形成用の開口群を構成する複数の開口は前記第１範囲に近い開口の方が幅が狭いという関係を満たしているエッチングマスクを前記半導体基板上に配置するエッチングマスク配置工程と、
   配置したエッチングマスクを介して前記半導体基板表面をエッチングすることによって、前記第１トレンチゲート電極群用のトレンチ群と、前記第２トレンチゲート電極群用のトレンチ群と、第１トレンチ絶縁体群用のトレンチ群と、第２トレンチ絶縁体群用のトレンチ群を形成するエッチング工程を有する半導体装置の製造方法。
9. 請求項７の半導体装置の製造方法であって、
   前記長手方向において、前記第２範囲に近づくほど幅がより狭く形成されている第１トレンチゲート電極群形成用の開口群と、前記長手方向において、前記第１範囲に近づくほど幅がより狭く形成されている第２トレンチゲート電極群形成用の開口群を備えているエッチングマスクを前記半導体基板上に配置するエッチングマスク配置工程と、
   配置したエッチングマスクを介して前記半導体基板表面をエッチングすることによって、前記第１トレンチゲート電極群用のトレンチ群と、前記第２トレンチゲート電極群用のトレンチ群を形成するエッチング工程を有する半導体装置の製造方法。

Images