JP2009231751A - GaN系化合物半導体からなる双方向スイッチング素子 - Google Patents
GaN系化合物半導体からなる双方向スイッチング素子 Download PDFInfo
- Publication number
- JP2009231751A JP2009231751A JP2008078379A JP2008078379A JP2009231751A JP 2009231751 A JP2009231751 A JP 2009231751A JP 2008078379 A JP2008078379 A JP 2008078379A JP 2008078379 A JP2008078379 A JP 2008078379A JP 2009231751 A JP2009231751 A JP 2009231751A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- switching element
- contact
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】1つのデバイスによってノーマリオフ型で、低損失の双方向スイッチ機能を有するデバイスを実現する。
【解決手段】本発明の双方向スイッチング素子は、一の導電型を有する動作層と、前記動作層上に形成された第1の電極及び第2の電極と、前記動作層内であって、前記第1の電極に接して形成された反対導電型を有する第1のコンタクト層と、前記動作層内であって、前記第2の電極に接して形成された反対導電型を有する第2のコンタクト層と、前記動作層上で、絶縁膜を介して、第1の電極と第2の電極間の中心線に対して略対称に形成された少なくとも1つのゲート電極と、前記ゲートに対応する部分の動作層に形成されたチャネル部と、前記第1のn形半導体層と前記第2のn形半導体層の間に少なくとも1つ形成され、前記第1のコンタクト層及び前記第2のコンタクト層よりも低い不純物濃度の反対導電型を有する電界緩和層とを備える。
【選択図】 図1
【解決手段】本発明の双方向スイッチング素子は、一の導電型を有する動作層と、前記動作層上に形成された第1の電極及び第2の電極と、前記動作層内であって、前記第1の電極に接して形成された反対導電型を有する第1のコンタクト層と、前記動作層内であって、前記第2の電極に接して形成された反対導電型を有する第2のコンタクト層と、前記動作層上で、絶縁膜を介して、第1の電極と第2の電極間の中心線に対して略対称に形成された少なくとも1つのゲート電極と、前記ゲートに対応する部分の動作層に形成されたチャネル部と、前記第1のn形半導体層と前記第2のn形半導体層の間に少なくとも1つ形成され、前記第1のコンタクト層及び前記第2のコンタクト層よりも低い不純物濃度の反対導電型を有する電界緩和層とを備える。
【選択図】 図1
Description
本発明は、GaN系化合物半導体を用いた双方向スイッチング素子に関するものである。
化学式AlxInyGa1-x-yN(ただし、0≦x≦1、0≦y≦1、x+y≦1)で表される窒化物系化合物半導体、たとえばGaN系化合物半導体等の化合物系ワイドバンドギャップ半導体は、高い絶縁破壊電圧、飽和キャリア移動度、熱伝導度等、現在半導体材料として主流であるSiと比較して優れた物性を持つため、高温環境下、大パワーあるいは高周波用の半導体デバイスの材料として注目されている。
例えば、AlGaN/GaN系へテロ接合電界効果トランジスタ(HFET:Heterojunction Field Effect Transistor)は、ピエゾ電界によって発生するヘテロ構造界面の2次元電子ガス(2DEG)によって高いキャリア密度と電子移動度を持っている。このHFETは、低いオン抵抗や高速スイッチング特性、高温動作可能性といった特徴を持つためハイパワースイッチング素子としての応用に好適である。(非特許文献1)
通常AlGaN/GaN系HFETは、ゲートに電圧が印加されていなくても電流が流れるノーマリオン型のデバイスであるが、パワースイッチング素子においては、デバイスが破壊されたときの安全性の確保のため、ゲートに電圧が印加されていないときには電流が流れないノーマリオフ型のデバイスが好ましい。
また、半導体デバイスを利用する多くの用途においてデバイスの少数化や損失低減のために、双方向スイッチの機能を持ったデバイスが必要であり、また双方向スイッチング素子は、マトリックスコンバータ等を実現するためには必須のデバイスである。
現状のSi系IGBTやMOSFETでは、構造上逆耐圧を確保することができない。このため、Si系デバイスによって双方向スイッチング用デバイスを作成する場合、図6に示すようにIGBT、ダイオードをそれぞれ2個ずつ組み合わせた回路によって構成する必要がある。
しかしながら、デバイスによる損失は、電流の通過する素子の数とそれぞれの素子の抵抗によって決まるため、従来の方法ではスイッチング用デバイスによる損失を低減するのが困難であった。
本発明は、上記課題に鑑みてなされたものであって、1つのデバイスによってノーマリオフ型で、低損失の双方向スイッチ機能を有するデバイスを実現することを目的とする。
M. Kuraguchi et al., Normally-off GaN-MISFET with well-controlled threshold voltage, International Workshop on Nitride Semiconductors 2006 (IWN2006), Oct. 22-27, 2006, Kyoto, Japan, WeED1-4
本発明に係るGaN系化合物半導体からなる双方向スイッチング素子は、一の導電型を有する動作層と、前記動作層上に互いに隔離して形成された第1の電極及び第2の電極と、前記動作層内であって、前記第1の電極に接して形成された反対導電型を有する第1のコンタクト層と、前記動作層内であって、前記第2の電極に接して形成された反対導電型を有する第2のコンタクト層と、前記動作層上で、絶縁膜を介して、第1の電極と第2の電極間の中心線に関して略対称に形成された少なくとも1つのゲート電極と、前記ゲート電極に対応する部分の動作層に形成されたチャネル部と、前記第1の電極と第2の電極との間で少なくとも1つ形成され、前記第1のコンタクト層及び前記第2のコンタクト層よりも低い不純物濃度の反対導電型を有する電界緩和層とを備えた双方向スイッチング素子。
また、本発明に係るGaN系化合物半導体からなる双方向スイッチング素子は、前記ゲート電極が、前記第1の電極と前記第2の電極の間に1つ形成され、前記電界緩和層は、前記第1のコンタクト層と前記チャネル部の間、及び前記第2のコンタクト層と前記チャネル部の間に形成されていることを特徴とする。
また、本発明に係るGaN系化合物半導体からなる双方向スイッチング素子は、前記ゲート電極が、前記第1の電極と前記第2の電極の間に2つ形成され、前記電界緩和層は、2つの前記ゲート電極に対応する部分に形成された2つのチャネル部の間に形成されていることを特徴とする。
また、本発明に係るGaN系化合物半導体からなる双方向スイッチング素子は、前記GaN系化合物半導体が、AlxInyGa1−x−yN(但し、0≦x<1、0≦y<1、0≦x+y≦1)であることを特徴とする。
また、本発明に係るGaN系化合物半導体からなる双方向スイッチング素子は、p型半導体層と、前記p型半導体層上に積層された動作層と、前記動作層上に積層され、前記動作層よりも広いバンドギャップを有する半導体材料からなる電子供給層と、前記電子供給層上に形成された第1のオーミック電極及び第2のオーミック電極と、前記第1のオーミック電極と前記第2のオーミック電極との間で、前記電子供給層上に形成された第1のゲート電極と、前記第1のオーミック電極と前記第2のオーミック電極との間で、前記電子供給層及び前記動作層の所定の位置に形成された前記p型半導体層に達する開口部に、絶縁膜を介して設けられた第2のゲート電極とを備えることを特徴とする。
また、本発明に係るGaN系化合物半導体からなる双方向スイッチング素子は、前記p型半導体層は、p型GaNであり、前記動作層は、アンドープGaNまたはn型GaNであり、前記電子供給層は、AlxInyGa1−x−yN(但し、0<x<1、0≦y<1、0≦x+y≦1)層であることを特徴とする。
本発明によれば、MOSFETを用いてデバイスを構成しているので、ノーマリオフ型で、損失が小さい双方向スイッチング用デバイスを実現できるという顕著な効果を奏する。
以下に、図面を参照して本発明に係る双方向スイッチング素子の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、各実施の形態において、同様の構成には同一の符号を付して説明を省略する。
(実施の形態1)
図1は、本発明の実施の形態1に係る双方向スイッチング素子の断面模式図である。
この双方向スイッチング素子10は、基板100上にバッファ層102と、p型GaNからなる動作層104が形成されている。動作層104には、所定の距離を隔ててn+型GaNからなるコンタクト層120、コンタクト層122が形成され、動作層104上には、コンタクト層120、コンタクト層122にそれぞれ接するようにオーミック電極110、オーミック電極112が形成されている。更に、動作層104上であって、オーミック電極110、オーミック電極112の間には、絶縁膜116を介してゲート電極114が形成されている。絶縁膜116と接する動作層104には、チャネル部140が形成される。チャネル部140と、コンタクト層120、コンタクト層122の間には、n型GaNからなる電界緩和層130、電界緩和層132がそれぞれ形成される。ここで、ゲート電極114、絶縁膜116、電界緩和層130及び電界緩和層132は、オーミック電極110、オーミック電極112間の中心線に対して略対称に形成されている。
図1は、本発明の実施の形態1に係る双方向スイッチング素子の断面模式図である。
この双方向スイッチング素子10は、基板100上にバッファ層102と、p型GaNからなる動作層104が形成されている。動作層104には、所定の距離を隔ててn+型GaNからなるコンタクト層120、コンタクト層122が形成され、動作層104上には、コンタクト層120、コンタクト層122にそれぞれ接するようにオーミック電極110、オーミック電極112が形成されている。更に、動作層104上であって、オーミック電極110、オーミック電極112の間には、絶縁膜116を介してゲート電極114が形成されている。絶縁膜116と接する動作層104には、チャネル部140が形成される。チャネル部140と、コンタクト層120、コンタクト層122の間には、n型GaNからなる電界緩和層130、電界緩和層132がそれぞれ形成される。ここで、ゲート電極114、絶縁膜116、電界緩和層130及び電界緩和層132は、オーミック電極110、オーミック電極112間の中心線に対して略対称に形成されている。
この双方向スイッチング素子10は、ノーマリオフ型として動作をするとともに、オーミック電極110、オーミック電極112間の中心線に対して略対称に形成されているので、2つのオーミック電極をそれぞれソース電極またはドレイン電極として利用することができ、双方向に高速のスイッチング動作をすることができる。
また、この双方向スイッチング素子10では、ゲート電極114とコンタクト層120、コンタクト層122の間に形成された電界緩和層130、電界緩和層132によって、ゲート電極114とオーミック電極110、オーミック電極112の間の電界集中を緩和しているため、オフ時にも高い逆耐圧特性を持っている。
図2は、本発明の実施の形態1に係る双方向スイッチング素子の製造工程を示す断面模式図である。
上記構成を有する双方向スイッチング素子は以下のようにして作製することが可能である。成長装置はMOCVD(Metal Organic Chemical Vapor Deposition)装置を用い、基板はサファイア(0001)基板100を用いた。
上記構成を有する双方向スイッチング素子は以下のようにして作製することが可能である。成長装置はMOCVD(Metal Organic Chemical Vapor Deposition)装置を用い、基板はサファイア(0001)基板100を用いた。
(1)エピタキシャル成長工程
サファイア(0001)基板100をMOCVD装置内に導入し、ターボポンプ等でMOCVD装置内の真空度を1×10-6hPa以下になるまで真空引きした後、不活性ガスを導入して真空度を100hPaとし、基板100を600℃に昇温した。温度が安定したところで、基板100を900rpmで回転させながら、原料となるトリメチルアルミニウム(TMA)を100cm3/min、アンモニアを12リットル/minの流量で基板100の表面に導入し、AlNから成るバッファ層102を50nm程度堆積した。
その後、アンモニアを12リットル/minの流量を流しながら装置内の温度を1050℃まで上昇させ、トリメチルガリウム(TMG)を300cm3/min、アンモニアを12リットル/minの流量でバッファ層102の上に導入してp型またはアンドープのGaN層から成る動作層104を3000nm堆積した。(図2(a))ここで、p型の不純物としては、例えばマグネシウム等を使用することができる。
サファイア(0001)基板100をMOCVD装置内に導入し、ターボポンプ等でMOCVD装置内の真空度を1×10-6hPa以下になるまで真空引きした後、不活性ガスを導入して真空度を100hPaとし、基板100を600℃に昇温した。温度が安定したところで、基板100を900rpmで回転させながら、原料となるトリメチルアルミニウム(TMA)を100cm3/min、アンモニアを12リットル/minの流量で基板100の表面に導入し、AlNから成るバッファ層102を50nm程度堆積した。
その後、アンモニアを12リットル/minの流量を流しながら装置内の温度を1050℃まで上昇させ、トリメチルガリウム(TMG)を300cm3/min、アンモニアを12リットル/minの流量でバッファ層102の上に導入してp型またはアンドープのGaN層から成る動作層104を3000nm堆積した。(図2(a))ここで、p型の不純物としては、例えばマグネシウム等を使用することができる。
(2)電界緩和層及びコンタクト層形成工程
次に、選択再成長、イオン注入等の方法によって、Si等のn+型不純物がドーピングされたn型GaNからなるコンタクト層120、コンタクト層122及び電界緩和層130、電界緩和層132を形成する。(図2(b))
次に、選択再成長、イオン注入等の方法によって、Si等のn+型不純物がドーピングされたn型GaNからなるコンタクト層120、コンタクト層122及び電界緩和層130、電界緩和層132を形成する。(図2(b))
(3)電極形成工程
次に、コンタクト層120、コンタクト層122に接するようにオーミック電極110、オーミック電極112を形成する。そして、電界緩和層130、電界緩和層132の形成されないチャネル部140の上に、絶縁膜116を介してゲート電極114を形成することによって、図1に示すような双方向スイッチング素子10を作製することができる。
ここで、ゲート電極114は、2つのオーミック電極間のほぼ中間に形成することが望ましいが、電界緩和層130、電界緩和層132の不純物密度や移動度を適宜設定することによって、中心からずらした位置に形成することもできる。
次に、コンタクト層120、コンタクト層122に接するようにオーミック電極110、オーミック電極112を形成する。そして、電界緩和層130、電界緩和層132の形成されないチャネル部140の上に、絶縁膜116を介してゲート電極114を形成することによって、図1に示すような双方向スイッチング素子10を作製することができる。
ここで、ゲート電極114は、2つのオーミック電極間のほぼ中間に形成することが望ましいが、電界緩和層130、電界緩和層132の不純物密度や移動度を適宜設定することによって、中心からずらした位置に形成することもできる。
絶縁膜116、オーミック電極110、オーミック電極112およびゲート電極114の材料としては、特に制限はなく、例えば絶縁膜116としては、SiO2、SiN等を用いることができる。また、オーミック電極110、オーミック電極112としては、Ti/Al等、ゲート電極114としては、Pt/Au等を用いることができる。
(実施の形態2)
図3は、本発明の実施の形態2に係る双方向スイッチング素子の断面模式図である。
この双方向スイッチング素子20は、基板100上にバッファ層102と、p型GaNからなる動作層104が形成されている。動作層104には、所定の距離を隔ててn+型GaNからなるコンタクト層120、コンタクト層122が形成され、動作層104上には、コンタクト層120、コンタクト層122にそれぞれ接するようにオーミック電極110、オーミック電極112が形成されている。また、動作層104上であって、オーミック電極110、オーミック電極112の間には、絶縁膜116を介してゲート電極114、ゲート電極115が形成されている。更に、2つのゲート電極114、ゲート電極115の下部にそれぞれ形成されたチャネル部140、チャネル部141の間には、n−型GaNからなる電界緩和層130が形成される。ここで、2つのゲート電極114、ゲート電極115、絶縁膜116および電界緩和層130は、オーミック電極110、オーミック電極112間の中心線に関して略対称に形成されている。
図3は、本発明の実施の形態2に係る双方向スイッチング素子の断面模式図である。
この双方向スイッチング素子20は、基板100上にバッファ層102と、p型GaNからなる動作層104が形成されている。動作層104には、所定の距離を隔ててn+型GaNからなるコンタクト層120、コンタクト層122が形成され、動作層104上には、コンタクト層120、コンタクト層122にそれぞれ接するようにオーミック電極110、オーミック電極112が形成されている。また、動作層104上であって、オーミック電極110、オーミック電極112の間には、絶縁膜116を介してゲート電極114、ゲート電極115が形成されている。更に、2つのゲート電極114、ゲート電極115の下部にそれぞれ形成されたチャネル部140、チャネル部141の間には、n−型GaNからなる電界緩和層130が形成される。ここで、2つのゲート電極114、ゲート電極115、絶縁膜116および電界緩和層130は、オーミック電極110、オーミック電極112間の中心線に関して略対称に形成されている。
この双方向スイッチング20では、実施の形態1と同様にノーマリオフ動作及び双方向のスイッチングが可能であるとともに、2つのゲート電極114、ゲート電極115を設けているため、オン抵抗を低減することができる。
更に、2つのゲート電極114、ゲート電極115は、それぞれ独立して制御することができるため、双方向のスイッチング動作において、適切な電圧に制御することによって高速応答性等のスイッチング特性を更に向上することができる。
また、ゲート電極が1つの場合と比較して、同じ素子面積でゲート電極114とオーミック電極112、およびゲート電極115とオーミック電極110の間の距離を大きくすることができるため、逆耐圧を大きくすることができる。
また、ゲート電極が1つの場合と比較して、同じ素子面積でゲート電極114とオーミック電極112、およびゲート電極115とオーミック電極110の間の距離を大きくすることができるため、逆耐圧を大きくすることができる。
(実施の形態3)
図4は、本発明の実施の形態3に係る双方向スイッチング素子を示す断面模式図である。双方向スイッチング素子22は、双方向スイッチング素子20の構成に加え、チャネル部140とコンタクト層120との間、及びチャネル部141とコンタクト層122との間にn型GaNからなる電界緩和層131をそれぞれ備えている。
図4は、本発明の実施の形態3に係る双方向スイッチング素子を示す断面模式図である。双方向スイッチング素子22は、双方向スイッチング素子20の構成に加え、チャネル部140とコンタクト層120との間、及びチャネル部141とコンタクト層122との間にn型GaNからなる電界緩和層131をそれぞれ備えている。
この双方向スイッチング素子22では、実施の形態2と同様にノーマリオフ動作及び双方向のスイッチングが可能であるとともに、ゲート電極114、ゲート電極115と、オーミック電極110、オーミック電極112との間にそれぞれ電界緩和層131を備えているため、電界集中を更に緩和することができ、更に高い耐電圧特性を有する。
(実施の形態4)
図5は、本発明の実施の形態4に係る双方向スイッチング素子の断面模式図である。
この双方向スイッチング素子30は、基板100上にバッファ層102と、p型GaNからなる下部半導体層203、アンドープGaNまたはn型GaNからなる動作層204及びAlGaNからなる電子供給層206が順次積層されている。電子供給層206上には、所定の間隔を隔てて2つのオーミック電極110、オーミック電極112が形成され、該2つのオーミック電極110、オーミック電極112の間の所定の位置には、電子供給層206に対してショットキー接触する第1のゲート電極215が形成されている。更に、該2つのオーミック電極110、オーミック電極112の間の別の位置には、電子供給層206を貫通して電子走行層204に達する開口部150が設けられ、該開口部150には、絶縁膜216を介して第2のゲート電極214が形成されている。
図5は、本発明の実施の形態4に係る双方向スイッチング素子の断面模式図である。
この双方向スイッチング素子30は、基板100上にバッファ層102と、p型GaNからなる下部半導体層203、アンドープGaNまたはn型GaNからなる動作層204及びAlGaNからなる電子供給層206が順次積層されている。電子供給層206上には、所定の間隔を隔てて2つのオーミック電極110、オーミック電極112が形成され、該2つのオーミック電極110、オーミック電極112の間の所定の位置には、電子供給層206に対してショットキー接触する第1のゲート電極215が形成されている。更に、該2つのオーミック電極110、オーミック電極112の間の別の位置には、電子供給層206を貫通して電子走行層204に達する開口部150が設けられ、該開口部150には、絶縁膜216を介して第2のゲート電極214が形成されている。
GaNからなる電子走行層204と、AlGaNからなる電子供給層206との間のヘテロ接合部には、ピエゾ効果に起因した2次元電子ガス(2DEG)層が発生する。2DEG層は、高い導電性とキャリア移動度を有しているため、この双方向スイッチング素子30では、チャネル移動度の低下を抑制することができ、かつゲート電極214が絶縁膜216を介して形成されているため、ゲートリークを低減することができる。
10、20、22、30 双方向スイッチング素子
100 基板
102 バッファ層
104 動作層
110、112 オーミック電極
114、115、214、215 ゲート電極
116、216 絶縁膜
120、122 コンタクト層
130〜132 電界緩和層
140〜144 チャネル部
150 開口部
203 下部半導体層
204 電子走行層
206 電子供給層
100 基板
102 バッファ層
104 動作層
110、112 オーミック電極
114、115、214、215 ゲート電極
116、216 絶縁膜
120、122 コンタクト層
130〜132 電界緩和層
140〜144 チャネル部
150 開口部
203 下部半導体層
204 電子走行層
206 電子供給層
Claims (6)
- GaN系化合物半導体からなるスイッチング素子であって、
一の導電型を有する動作層と、
前記動作層上に互いに隔離して形成された第1の電極及び第2の電極と、
前記動作層内であって、前記第1の電極に接して形成された反対導電型を有する第1のコンタクト層と、
前記動作層内であって、前記第2の電極に接して形成された反対導電型を有する第2のコンタクト層と、
前記動作層上で、絶縁膜を介して、第1の電極と第2の電極間の中心線に関して略対称に形成された少なくとも1つのゲート電極と、
前記ゲート電極に対応する部分の動作層に形成されたチャネル部と、
前記第1の電極と第2の電極との間で少なくとも1つ形成され、前記第1のコンタクト層及び前記第2のコンタクト層よりも低い不純物濃度の反対導電型を有する電界緩和層とを備えた双方向スイッチング素子。 - 前記ゲート電極は、前記第1の電極と前記第2の電極の間に1つ形成され、
前記電界緩和層は、前記第1のコンタクト層と前記チャネル部の間、及び前記第2のコンタクト層と前記チャネル部の間に形成されていることを特徴とする請求項1に記載の双方向スイッチング素子。 - 前記ゲート電極は、前記第1の電極と前記第2の電極の間に2つ形成され、
前記電界緩和層は、2つの前記ゲート電極に対応する部分に形成された2つのチャネル部の間に形成されていることを特徴とする請求項1に記載の双方向スイッチング素子。 - 前記GaN系化合物半導体は、AlxInyGa1−x−yN(但し、0≦x<1、0≦y<1、0≦x+y≦1)であることを特徴とする請求項1乃至請求項3のいずれか1項記載の双方向スイッチング素子。
- p型半導体層と、
前記p型半導体層上に積層された動作層と、
前記動作層上に積層され、前記動作層よりも広いバンドギャップを有する半導体材料からなる電子供給層と、
前記電子供給層上に形成された第1のオーミック電極及び第2のオーミック電極と、
前記第1のオーミック電極と前記第2のオーミック電極との間で、前記電子供給層上に形成された第1のゲート電極と、
前記第1のオーミック電極と前記第2のオーミック電極との間で、前記動作層の所定の位置に形成された前記電子走行層に達する開口部に、絶縁膜を介して設けられた第2のゲート電極とを備えた双方向スイッチング素子。 - 前記p型半導体層は、p型GaN層であり、
前記動作層は、アンドープGaNまたはn型GaN層であり、
前記電子供給層は、AlxInyGa1−x−yN(但し、0<x<1、0≦y<1、0≦x+y≦1)層であることを特徴とする請求項5に記載の双方向スイッチング素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008078379A JP2009231751A (ja) | 2008-03-25 | 2008-03-25 | GaN系化合物半導体からなる双方向スイッチング素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008078379A JP2009231751A (ja) | 2008-03-25 | 2008-03-25 | GaN系化合物半導体からなる双方向スイッチング素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009231751A true JP2009231751A (ja) | 2009-10-08 |
Family
ID=41246785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008078379A Pending JP2009231751A (ja) | 2008-03-25 | 2008-03-25 | GaN系化合物半導体からなる双方向スイッチング素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009231751A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012248636A (ja) * | 2011-05-26 | 2012-12-13 | Advanced Power Device Research Association | 電界効果型トランジスタ |
JP2013098284A (ja) * | 2011-10-31 | 2013-05-20 | Hitachi Ltd | 半導体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001007325A (ja) * | 1999-06-18 | 2001-01-12 | Sanyo Electric Co Ltd | 電界効果型トランジスタ |
JP2007335677A (ja) * | 2006-06-15 | 2007-12-27 | Furukawa Electric Co Ltd:The | Iii族窒化物半導体を用いたノーマリオフ型電界効果トランジスタ及びその製造方法 |
-
2008
- 2008-03-25 JP JP2008078379A patent/JP2009231751A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001007325A (ja) * | 1999-06-18 | 2001-01-12 | Sanyo Electric Co Ltd | 電界効果型トランジスタ |
JP2007335677A (ja) * | 2006-06-15 | 2007-12-27 | Furukawa Electric Co Ltd:The | Iii族窒化物半導体を用いたノーマリオフ型電界効果トランジスタ及びその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012248636A (ja) * | 2011-05-26 | 2012-12-13 | Advanced Power Device Research Association | 電界効果型トランジスタ |
JP2013098284A (ja) * | 2011-10-31 | 2013-05-20 | Hitachi Ltd | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4691060B2 (ja) | GaN系半導体素子 | |
JP5487615B2 (ja) | 電界効果半導体装置及びその製造方法 | |
US20210320199A1 (en) | Enhancement-mode semiconductor device and preparation method therefor | |
KR101922122B1 (ko) | 노멀리 오프 고전자이동도 트랜지스터 | |
JP5383652B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
JP5696083B2 (ja) | 窒化物半導体素子及びその製造方法 | |
JP5566670B2 (ja) | GaN系電界効果トランジスタ | |
JP2010135640A (ja) | 電界効果トランジスタ | |
JP2007251144A (ja) | 半導体素子 | |
JP2009076845A (ja) | 電界効果半導体装置及びその製造方法 | |
JP2006222414A (ja) | 半導体装置 | |
CN102623498A (zh) | 半导体元件 | |
WO2015008430A1 (ja) | 半導体装置 | |
KR20150065005A (ko) | 노멀리 오프 고전자이동도 트랜지스터 | |
JP5415668B2 (ja) | 半導体素子 | |
JP2013008836A (ja) | 窒化物半導体装置 | |
JP2006286698A (ja) | 電子デバイス及び電力変換装置 | |
KR20140112272A (ko) | 고전자 이동도 트랜지스터 및 그 제조방법 | |
JP2009071270A (ja) | Misゲート構造型のhemt素子およびmisゲート構造型のhemt素子の作製方法 | |
JP2013135055A (ja) | Mis型半導体装置およびその製造方法 | |
JP2009231751A (ja) | GaN系化合物半導体からなる双方向スイッチング素子 | |
JP2010245240A (ja) | ヘテロ接合型電界効果半導体装置及びその製造方法 | |
JP2015056413A (ja) | 窒化物半導体装置 | |
JP2010010412A (ja) | 半導体素子及びその製造方法 | |
JP2007088186A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20120511 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20120518 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120914 |