CN105681689A - 成像装置 - Google Patents

Abstract

本发明的目的在于减小各像素单元的电荷积累部(浮置扩散区)的电容。在成像装置中，除了用于连接列方向上延伸的多条连接导线的多个第一开关晶体管之外，在各连接导线和各像素单元的浮置扩散区之间配设第二开关晶体管。优选地，第一开关晶体管的栅极和第二开关晶体管的栅极彼此电连接。

Description

成像装置

相关申请的交叉引用

通过引用将2014年12月3日提交的第2014-244925号日本专利申请的全部公布内容，包括说明书、附图和摘要，并入本文。

技术领域

本发明涉及成像装置，并且，例如，优选地，用于CMOS(互补金属氧化物半导体)图像传感器。

背景技术

作为一种在保持CMOS图像传感器中高图像质量的同时扩大动态范围的技术，例如，已知在日本未审查专利申请公开第2010-212769号(专利文献1)中描述的技术。

在该文献的技术中，相邻像素单元中的浮置扩散区(电荷积累部)之间经由耦合晶体管连接。通过根据曝光量将耦合晶体管切换到导通状态或断开状态，改变电荷积累部的电容。

专利文献1：JP2010-212769

发明内容

在上述的日本未审查专利申请公开第2010-212769号(专利文献1)所描述的技术中，用于连接相邻像素单元的连接导线总是连接到浮置扩散区。因此，由于连接导线的电容增加到浮置扩散区的电容中，存在当低照度成像时不能充分提高ISO感光度的问题。

根据本说明书的描述和附图，其他问题和新颖特征将会变得清楚。

在根据一种实施方式的成像装置中，除了用于连接沿列方向延伸的多条连接导线的多个第一开关晶体管之外，还在各连接导线和各像素单元的浮置扩散区之间设置第二开关晶体管。优选地，第一开关晶体管的栅极和第二开关晶体管的栅极彼此电连接。

根据该实施方式，可以减小各像素单元中电荷积累部(浮置扩散区)的电容。

附图说明

图1是图示根据第一实施方式的成像装置的结构的框图。

图2是图示图1所示像素单元的等效电路图。

图3A和图3B是图示图2所示像素单元的读取操作的时序图。

图4是示意性地示出第一实施方式中的像素单元从衬底到第一金属配线层的布局的平面视图。

图5是示意性地示出第一实施方式中的像素单元从衬底到第二金属配线层的布局的平面视图。

图6是示意性地示出第一实施方式中列方向上相邻的三个像素单元从衬底到第一金属配线层的布局的平面视图。

图7是沿图5的线VII-VII截取的横截面。

图8是图示根据第二实施方式的成像装置的像素阵列中第x列的结构的电路图。

图9是图示图8所示的列电路的结构的电路图。

图10是用于说明根据卷帘快门方法的读取操作的时序图。

图11是图示图10所示各读取期间各像素单元的读取操作的时序图。

图12是图11所示的各时刻的电势图。

图13是用于说明列电路的信号波形的时序图。

图14是通过使用二次曝光的卷帘快门方法执行读取的情形下的时序图。

图15是根据第三实施方式的成像装置中使用的列电路的电路图。

图16是用于说明图15所示的列电路的信号波形的时序图。

图17是图示根据第四实施方式的成像装置的像素阵列中第x列的结构的电路图。

图18是用于说明图17所示的各像素单元的读取操作的时序图。

图19是图示根据第五实施方式的成像装置的结构的框图。

图20是图19所示的各像素单元的等效电路图。

图21A和图21B是图示图20所示的像素单元的读取操作的时序图。

图22是示意性地示出第五实施方式的像素单元从衬底到第一金属配线层的布局的平面视图。

图23是示意性地示出第五实施方式的像素单元从衬底到第二金属配线层的布局的平面视图。

图24是示意性地示出第五实施方式方式中列方向上相邻的三个像素单元的从衬底到第一金属配线层的布局的平面视图。

图25是沿着图23中的线XXV-XXV截取的横截面。

图26A和图26B是用于说明图22至图24所示的FD开关单元的结构的图。

图27A和图27B是图示图26A和图26B所示的FD开关单元的第一变形例的图。

图28A和图28B是图示图26A和图26B所示的FD开关单元的第二变形例的图。

图29是图示根据第六实施方式的成像装置的像素阵列中第x列的结构的电路图。

图30是图示图29所示的各像素单元的读取操作的时序图。

图31是用于说明通过将第四实施方式的复位晶体管组合到第六实施方式获得的成像装置中各像素单元的读取操作的时序图。

具体实施方式

下文中，将参考附图具体描述实施方式。相同或相应的部件分配相同的附图标记，并且不再重复其描述。

【第一实施方式】

成像装置的整体结构

图1是图示根据第一实施方式的成像装置的结构的框图。参考图1，成像装置100包括像素阵列1、垂直扫描电路2、水平扫描电路3、多条控制信号线FDSW1、FDSW2、RST、TX1、TX2和SEL、多条电源线VDD_PX和多条输出信号线VOUT。

像素阵列1包括以矩阵形式布置的多个像素单元PU并且将像素单元PU作为一个单元进行操作。在第n行(n≥0)，第x列(x≥0)的像素单元描述为PU(n,x)。每个像素单元PU包括沿列方向布置的至少一个光电二极管PD(光电转换元件)。图1图示了每个像素单元PU包括沿列方向布置的两个光电二极管的情形。

控制信号线FDSW1、FDSW2、RST、TX1、TX2和SEL以及电源线VDD_PX沿着像素阵列1的行方向延伸，并且配设在像素阵列1的各行，由该行方向上布置的多个像素单元共同使用。在本说明书中，例如，与第n行的像素单元PU连接的控制信号线是通过在附图标记的末尾添加(n)表示。垂直扫描电路2通过将控制信号输出到控制信号线FDSW1、FDSW2、RST、TX1、TX2和SEL的每一者来控制从各像素进行读取的操作。

输出信号线VOUT沿着像素阵列1的列方向延伸，并且配设在像素阵列1的各列，共同提供至该列方向上布置的多个像素单元。在本说明书中，例如，与第x列的像素单元PU连接的输出信号线VOUT(x)写作VOUT(x)。输出信号线VOUT与水平扫描电路3连接，通过水平扫描电路3对从各像素读取的信号执行放大和A/D(模拟到数字)转换。

在将成像装置100用于彩色图像的情形中，在光电二极管PD的光感平面设置滤色器。如图1所示，在共用的拜耳法的滤色器的阵列中，对亮度信号有高贡献比的绿色(G)滤色器按照方格图案进行布置。在剩余的部分，红色(R)滤色器和蓝色(B)滤色器按照方格图案进行布置。

像素单元的结构

图2是图示图1所示的像素单元的等效电路图。图2图示了图1中与控制信号线FDSW1、FDSW2、RST、TX1、TX2和SEL以及输出信号线VOUT连接的一个像素单元PU。

像素单元PU包括两个光电二极管PD1和PD2、两个传输晶体管MTX1和MTX2、复位晶体管MRST、放大晶体管MAMI以及选择晶体管MSEL。像素单元PU还包括浮置扩散区FD(也称为电荷积累部)、浮置扩散连接线FDCL_U和FDCL_L(也称为FD连接线)以及浮置扩散开关晶体管MFDSW1和MFDSW2(也称为FD开关晶体管)。FD连接线FDCL_U和FDCL_L由列方向上的上像素单元和下像素单元PU共同使用。

光电二极管PD1和PD2构建为PN结型二极管并且根据所接收的光产生电荷(电子)。所产生的电荷在PN结型二极管的N型杂质区积累。作为光电二极管PD的阳极的P型杂质区接地。

浮置扩散区FD是N型杂质区并且其杂质浓度高于光电二极管PD1和PD2的N型杂质区(也称为N层)的杂质浓度。浮置扩散区FD经由传输晶体管MTX1和MTX2分别与光电二极管PD1和PD2的阴极(N层)连接，构建为NMOS(N沟道金属氧化物半导体)晶体管。传输晶体管MTX1和MTX2的栅极分别与控制信号线TX1和TX2连接。

浮置扩散区FD还经由FD开关晶体管MFDSW2与FD连接线FDCL_L或FDCL_U连接(在图2的情形中，是与FD连接线FDCL_L连接)。FD连接线FDCL_L设置在所述浮置扩散区FD和列方向的下侧相邻的像素单元PU的浮置扩散区之间，FD连接线FDCL_U是设置在所述浮置扩散区FD和列方向的上侧相邻的像素单元PU的浮置扩散区FD之间。相邻的FD连接线FDCL_L和FDCL_U经由FD开关晶体管MFDSW1彼此连接。FD开关晶体管MFDSW1和MFDSW2分别与控制信号线FDSW1和FDSW2连接。

复位晶体管MRST连接在FD连接线FDCL_L或FDCL_U和电源线VDD_PX之间。在图2所示的情形中，复位晶体管连接在与FD开关晶体管MFDSW2连接的FD连接线FDCL_L和电源线VDD_PX之间。复位晶体管MRST的栅极与控制信号线RST连接。

放大晶体管MAMI配置为NMOS晶体管并且充当源极跟随电路。放大晶体管MAMI的栅极与浮置扩散区FD连接，漏极与电源线VDD_PX连接。放大晶体管MAMI的源极经由配置为NMOS晶体管的选择晶体管MSEL与输出信号线VOUT连接。选择晶体管MSEL的栅极与控制信号线SEL连接。

上述结构的特征在于FD开关晶体管MFDSW2配设在浮置扩散区FD和FD连接线FDCL_L之间。由此，浮置扩散区FD的电容CFD可以与FD连接线FDCL_L的电容隔离。进一步地，上述结构的特征在于复位晶体管MRST替代浮置扩散区FD与FD连接线FDCL_L连接。由此，浮置扩散区FD的电容可以只减少对应于复位晶体管MRST的源区的量。

像素单元的操作

图3A和图3B是图示图2所示像素单元的读取操作的时序图。在第一实施方式的情形中，读取操作是在两种操作模式下执行：FDSW2导通模式和FDSW2断开模式。

在图3A所示的FDSW2导通模式下，通过将FD开关晶体管MFDSW2设置为导通状态，在浮置扩散区FD和FD连接线FDCL_L连接的状态下执行信号读取。通过该操作，FD连接线FDCL_L的电容增加到浮置扩散区FD的电容CFD中，所以可以在相对较低的照度下以低ISO感光度成像。从这个层面而言，FDSW2导通模式也称为高照度成像模式。

当FD开关晶体管MFDSW1设置为导通状态时，DF连接线FDCL_U的电容也增加到浮置扩散区FD的电容CFD中。因此，可以在低ISO感光度下成像。通过将相邻像素单元PU的FD开关晶体管MFDSW1设置为导通状态，可进一步增大加到浮置扩散区FD的电容的FD连接线FDCL的电容。

另一方面，在图3B所示的FDSW2断开模式下，通过将FD开关晶体管MFDSW2设置为断开状态，浮置扩散区FD与FD连接线FDCL_L断开。可以实现在低照度时以高ISO感光度成像。在这样的情形下，可以使第一级放大器的放大因子升高，从而还可以预期降噪效果。FDSW2断开模式也称为低照度成像模式。

下文中，将按时间顺序描述所述操作模式下像素单元的操作。在图3A和图3B中，从上开始按顺序示出控制信号线RST、TX1、TX2、FDSW1、FDSW2和SEL的电压波形。

1.FDSW2导通模式的情形，即，高照度成像模式的情形

参考图2和图3A，将描述FDSW2导通模式的读取操作。

在时刻t1，垂直扫描电路2将控制信号线FDSW1和FDSW2的电压设置为H电平，从而将FD连接线FDCL_L和FDCL_U的电容与浮置扩散区FD的电容耦合。在时刻t1，垂直扫描电路2还将控制信号线SEL的电压设置为高电平(H电平)，从而选择行中的像素单元PU作为信号读取对象。控制信号线FDSW1、FDSW2和SEL的电压在读取操作过程中一直设置为H电平。

在下一个时刻t2，垂直扫描电路2将控制信号线RST的电压设置为H电平，从而重置浮置扩散区FD和FD连接线FDCL_L和FDCL_U的电压(重置为电源电压VDD)。通过该操作，浮置扩散区FD的电势的重置电平(暗时电平)被确定。暗时电平的电势经由各列的输出信号线VOUT输出到水平扫描电路3。

垂直扫描电路2将控制信号线RST的电压重置为L电平，然后，将控制信号线TX1的电压设置为H电平，从而将在光电二极管PD1中积累的电子转移到浮置扩散区FD。因此，浮置扩散区FD的电势与在光电二极管PD1中积累的电子的数量成比例变化，从而从所述重置电平变成光电二极管PD1的信号电平(PD信号电平)。在上述转移之后，控制信号线TX1的电压重置为L电平。PD信号电平经由输出信号线VOUT输出到水平扫描电路3。

在接下来的时刻t4，为了读取光电二极管PD2的信号，垂直扫描电路2将控制信号线RST的电压设置为H电平，从而重置浮置扩散区FD以及FD连接线FDCL_L和FDCL_U的电压。如此，浮置扩散区FD的电势的重置电平被确定。

垂直扫描电路2将控制信号线RST的电压重置为L电平，并且，在接下来的时刻t5，将控制信号线TX2的电压设置为H电平，从而将在光电二极管PD2中积累的电子转移到浮置扩散区FD。因此，浮置扩散区FD的电势从所述重置电平变成光电二极管PD2的信号电平。在该转移之后，控制信号线TX2的电压重置为L电平。PD信号电平经由输出信号线VOUT逐行输出到水平扫描电路3。

2.FDSW2断开模式的情形，即，低照度成像模式的情形

参考图2和图3B，将描述FDSW2断开模式下的操作。

在时刻t1，垂直扫描电路2将控制信号线FDSW1和RST的电压设置为H电平，从而将FD连接线FDCL_L和FDCL_U的电压设置为电源电压VDD电平。在时刻t1，垂直扫描电路2还将控制信号线SEL的电压设置为高电平(H电平)，从而选择一个像素单元PU(即，像素阵列的一行中的)作为信号读取对象。控制信号线FDSW1、RST和SEL的电压在读取操作过程中一直设置为H电平。

在下一个时刻t2，垂直扫描电路2将控制信号线FDSW2的电压设置为H电平，从而将浮置扩散区FD的电压进行重置(重置为等于电源电压VDD)。通过该操作，浮置扩散区FD的电势的重置电平(暗时电平)被确定。暗时电平的电势经由输出信号线VOUT逐行输出至水平扫描电路3。

垂直扫描电路2将控制信号线FDSW2的电压重置为L电平，然后，在接下来的时刻t3将控制信号线TX1的电压设置为H电平，从而将在光电二极管PD1中积累的电子转移到浮置扩散区FD。因此，浮置扩散区FD的电势从所述重置电平变成光电二极管PD1的信号电平(PD信号电平)。在该转移之后，控制信号线TX1的电压重置为L电平。PD信号电平经由输出信号线VOUT逐行输出至水平扫描电路3。

在接下来的时刻t4，为了读取光电二极管PD2的信号，垂直扫描电路2将控制信号FDSW2的电压设置为H电平，从而重置浮置扩散区FD的电压。如此，确定了浮置扩散区FD的电势的重置电平。

垂直扫描电路2将控制信号线FDSW2的电压重置为L电平，并且，在接下来的时刻t5，将控制信号线TX2的电压设置为H电平，从而将在光电二极管PD2中积累的电子转移到浮置扩散区FD。因此，浮置扩散区FD的电势从重置电平变成光电二极管PD2的信号电平。在该转移之后，控制信号线TX2的电压重置为L电平。PD信号电平经由输出信号线VOUT逐行输出至水平扫描电路3。

FDSW2断开模式与FDSW2导通模式对比的特征如下。在FDSW2导通模式，为了重置浮置扩散区FD，控制信号线RST的电压从低电平(L电平)切换到H电平。另一方面，在FDSW2断开模式，控制信号RST的电压一直设置为H电平。通过将控制信号线FDSW2(而非控制信号线RST)的电压从L电平切换到H电平，重置浮置扩散区FD。即，在FDSW2断开模式，重置浮置扩散区FD的作用是由FD开关晶体管MFDSW2实现，而不是复位晶体管MRST。

像素单元的布局

图4是示意性地示出第一实施方式中的像素单元从衬底到第一金属配线层的布局的平面视图。在图4中，仅图示了第一金属配线层之上的第二金属配线层的概要布局。图5是示意性地示出第一实施方式中的像素单元从衬底到第二金属配线层的布局的平面视图。图6是示意性地示出第一实施方式中列方向上相邻的三个像素单元从衬底到第一金属配线层的布局的平面视图。在图6中，为方便图示说明，第一金属配线层的一部分没有示出。

在图4至图6中，像素阵列的行方向设为X轴方向，列方向设为Y轴方向。在区分图片的Y轴方向的上方和下方的情形下，指定正号和负号作为+Y方向和-Y方向。上方和下方的区分，类似地用于X轴方向。表示图2所示的NMOS晶体管的附图标记分配给栅极电极。为了方便图示说明，栅极电极层和第一金属配线层加了阴影。

参考图4至图6，构成像素单元PU(n,x)的光电晶体管PD1和PD2布置为沿Y轴方向排成一行。在光电晶体管PD1和PD2之间，N型杂质区形成为浮置扩散区FD。传输晶体管MTX1的栅极电极形成为覆盖浮置扩散区FD和光电晶体管PD1之间的沟道区。类似地，传输晶体管MTX2的栅极电极形成为覆盖浮置扩散区FD和光电晶体管PD2之间的沟道区。

FD开关晶体管MFDSW2布置为在+X方向上与浮置扩散区FD相邻。FD开关晶体管MFDSW2的第一杂质区与浮置扩散区FD共用。FD开关晶体管MFDSW2的第二杂质区经由接触孔CH与由第一金属配线层形成的FD连接线FDCL(n)连接。

在-X方向上邻近浮置扩散区FD依次布置了放大晶体管MAMI和选择晶体管MSEL。放大晶体管MAMI的第一杂质区和选择晶体管MSEL的第一杂质区共用。放大晶体管MAMI的栅极电极经由第一金属配线层中的配线与浮置扩散区FD连接。选择晶体管MSEL的第二杂质区经由接触孔CH与由第一金属配线层形成的输出信号线VOUT(x)连接。

在浮置扩散区FD的夹着光电晶体管PD2的对侧(即，在像素单元PU(n,x)的光电晶体管PD2和像素单元PU(n+1,x)的光电晶体管PD1之间)，FD开关晶体管MFDSW1和复位晶体管MRST布置为沿着X轴方向排成一行。FD开关晶体管MFDSW1布置在+X轴方向侧。FD开关晶体管MFDSW1的第一杂质区和复位晶体管MRST的第一杂质区共用，FD连接线FDCL(n)经由接触孔CH与上述共用的杂质区连接。FD开关晶体管MFDSW1的第二杂质区经由FD连接线FDCL(n+1)与+Y方向相邻的像素单元PU(n+1,x)配设的FD开关晶体管MFDSW2的第二杂质区和FD开关晶体管MFDSW1的第一杂质区连接。复位晶体管MRST的第二杂质区通过由第一金属配线层形成的金属线与+Y方向上相邻的像素单元PU(n+1,x)配设的放大晶体管MAMI的第二杂质区连接。

使用第二金属配线层形成控制信号线FDSW1(n)、FDSW2(n)、RST(n)、TX1(n)、TX2(n)、SEL(n)、电源线VDD_PX(n)和接地线GND(n)。控制信号线FDSW1(n)和FDSW2(n)经由第一金属配线层形成的金属线分别与FD开关晶体管MFDSW1的栅极电极和FD开关晶体管MFDSW2的栅极电极连接。控制信号线RST(n)通过由第一金属配线层形成的金属线与复位晶体管MRST的栅极电极连接。控制信号线TX1(n)和TX2(n)通过由第一金属配线层形成的金属线分别与传输晶体管MTX1和MTX2的栅极电极连接。控制信号线SEL(n)通过由第一金属配线层形成的金属线与选择晶体管MSEL的栅极电极连接。

像素单元PU(n,x)所配设的复位晶体管MRST的第二杂质区经由第一金属配线层形成的电源线与像素单元PU(n+1,x)所配设的放大晶体管MAMI的第二杂质区连接。该电源线和电源线VDD_PX(n)经由接触孔CH连接。接地线GND(n)通过由第一金属配线层形成的金属线与衬底所配设的p型杂质区连接。

图7是沿图5的线VII-VII截取的横截面。

参考图7，在半导体衬底20中，形成光电二极管PD1和PD2、浮置扩散区FD和未示出的晶体管的杂质区(源区和漏区)。

在半导体衬底20上形成层间绝缘层21，在层间绝缘层21上形成多个滤色器27。进一步地，在多个滤色器27上形成多个微透镜28。滤色器27和微透镜28形成在对应的光电二极管PD1或PD2上方。

在层间绝缘层21中，从衬底20一侧起依次形成栅极电极29和30、第一金属配线层22和第二金属配线层24。在栅极电极29及30和沟道区域之间形成未示出的栅极绝缘膜。第一金属配线层22中形成的金属线(例如，23)经由未示出的接触孔CH与浮置扩散区FD或晶体管的杂质区或栅极电极连接。在第二金属配线层24中形成的金属线25和26对应控制信号线FDSW1(n)、FDSW2(n)、RST(n)、TX1(n)、TX2(n)、SEL(n)、电源线VDD_PX(n)以及接地线GND(n)。金属线25和26经由接触孔CH与第一金属配线层中形成的金属线连接。

第一实施方式的效果

在第一实施方式的成像装置中，FD开关晶体管FDSW2形成在浮置扩散区FD和FD连接线FDCL之间。进一步地，复位晶体管MRST配设在电源节点VDD和FD连接线FDCL之间，而不是配设在电源节点VDD和浮置扩散区FD之间。结果就是，可以隔离浮置扩散区FD的电容CFD和FD连接线FDCL的电容，并且可以从浮置扩散区FD的电容CFD中减去复位晶体管MRST的源区的电容。因此，可以提高从光电二极管PD的电荷信号到电压信号的转换增益，从而可以减少电压信号中包含的噪声。

第一实施方式的变形例

不一定必须为每个像素单元PU配设FD开关晶体管MFDSW1。总体而言，对应设置在各列的多个像素单元PU的至少一部分配设多个开关晶体管MFDSW1。在这样的情形下，沿列方向延伸的多个FD连接线FDCL通过开关晶体管MFDSW1连接。各像素单元PU所配设的FD开关晶体管MFDSW2连接在同一列上所配设的多个FD连接线的任意一个FD连接线和浮置扩散区FD之间。

在上述结构的情形下，不一定必须为每个像素单元PU配设复位晶体管MRST，而是可以对应多个FD连接线FDCL中的每一者配设所述复位晶体管MRST。

【第二实施方式】

在第二实施方式中，在通过一次曝光的读取期间，检测第一实施方式中FDSW2导通模式(高照度成像模式)的读取信号和FDSW2断开模式(低照度成像模式)的读取信号。因此，具有不必事先根据来自对象的光的照度设置操作模式的优势。

像素阵列的结构

图8是图示根据第二实施方式的成像装置的像素阵列中第x列的结构的电路图。在图8中，代表性图示了列方向上相邻的三个像素单元PU(n-1,x)、PU(n,x)和PU(n+1,x)的电路图。由于各个像素单元的电路结构与第一实施方式的情形相同，所以不重复其描述。在图8中，经由FD开关晶体管MFDSW2与第n行的PU(n,x)配设的浮置扩散区FD连接的FD连接线写作FDCL(n)。

在图8所示的成像装置中，图示了水平扫描电路3的进一步具体的结构。具体地，为像素阵列1的每一列配设所述水平扫描电路3，并且所述水平扫描电路3包括与输出信号线VOUT(x)连接的恒流电路4和列电路31。各列的输出信号线VOUT(x)通过恒流电路4与接地节点GND连接。

列电路的结构

图9是图示图8所示的列电路的结构的电路图。

列电路31将经由输出信号线VOUT(x)从像素单元PU(n,x)输出的模拟信号转换为数字信号Dx并且输出该数据信号Dx。列电路31具有可编程的增益放大器PGA和A/D(模拟到数字)转换电路ADC。A/D转换电路ADC是单斜率积分型A/D转换电路。

1.可编程增益放大器PGA的结构和操作

可编程增益放大器PGA包括输入电容C1、反馈电容C2和差分放大器A1。向差分放大器A1施加电源电压VDD1和电源电压GND1。PGA参考电压VRP施加于差分放大器A1的正输入端子。输入电容C1的一端与输出信号线VOUT连接，输入电容C1的另一端与差分放大器A1的负输入端子连接。

差分放大器A1的增益由输入电容C1的数值和反馈电容C2的数值之比确定。施加到输入电容C1的一端的像素单元PU的输出信号通过差分放大器A1进行放大并且作为PGA输出信号POUT输出到A/D转换电路ADC。可以通过利用PGA增益设置信号GAIN改变反馈电容C2的数值(替代改变输入电容C1的数值)进行差分放大器A1的增益调节。通常由连接在列电路31的后级的未示出的DSP(数字信号处理器)基于在先输出的1帧期间(参考图5，稍后将描述)的数据设置差分放大器A1的设置增益。

2.A/D转换电路ADC的结构和操作

A/D转换电路ADC包括电容C3和C4、比较器A2以及开关SW1和SW2。向比较器A2施加电源电压VDD2和GND2。

PGA输出信号POUT经由开关SW1施加到比较器A2的正输入端子AIN。通过抽样信号SMPL控制开关SW1的导通状态。进一步地，电容C3的一端与比较器A2的正输入端子AIN连接。斜坡信号RAMP施加到电容C3的另一端。

电容C4的一端与比较器A2的负输入端子连接，电源电压GND2施加到电容C4的另一端。进一步地，比较器A2的输出经由开关SW2施加到比较器A2的负输入端子。开关SW2的导通状态通过自动调零信号ATZ控制。在将PGA输出信号POUT施加到比较器A2的正输入端子AIN之前通过自动调零信号ATZ将开关SW2设置为导通状态并且设置比较器A2的负输入端子的参考电压，消除A/D转换电路ADC的偏移。

在消除A/D转换电路ADC的偏移之后，开关SW1设置为导通状态持续预定时间，与PGA输出端子的电压POUT对应的电荷存储在电容C3的与比较器A2的正输入端子AIN连接的一端。在此期间，施加到电容C3的另一端的斜坡信号RAMP的电压保持在预定电平。此后，开关SW1设置为非导通状态，PGA输出信号POUT通过斜坡信号RAMP转变到高电势侧，并且还以预定的梯度对其进行扫描。当通过斜坡信号RAMP转变到高电势侧的PGA输出信号POUT的电压与设置在比较器A2的负输入端子的参考电压匹配时，A/D转换电路ADC的输出信号Dx的逻辑电平被反转。

通过上述过程，A/D转换电路ADC将PGA输出信号POUT转换为脉冲波形。从PGA输出信号POUT通过斜坡信号RAMP转变到高电势侧时开始到转变到高电势侧的PGA输出信号POUT与参考电压匹配时为止产生所述脉冲波形。

脉冲波形产生的时间通过未在图9中示出的计数器测量。通过保持该计数值，从像素单元PU输出的信号被转换为数字信号。

卷帘快门方法

图10是用于说明根据卷帘快门方法的读取操作的时序图。

图10中的时序图图示了通过使用一次曝光的卷帘快门方法读取各像素单元PU的数据的情形。为了简化说明，假设，在图1所示的像素阵列1中，每行布置的(N+1)个像素单元布置为一共17行，从第0行(Row0)到第16行(Row16)。

如图10所示，1帧期间是从布置在第0行的像素单元PU的数据读取开始时间到布置在第16行的像素单元PU的数据读取完成时的时间段。在各行中，在像素单元读取期间之前，设置与布置在各行的光电转换元件(光电二极管)PD1和PD2的曝光时间对应的光电子积累期间和重置期间。

读取操作的具体内容

图11是示出了在图10所示的各读取期间的各像素单元的读取操作的时序图。

在图10所示的光电子积累期间完成之后的读取期间，响应从垂直扫描电路2输出到控制信号线TX1、TX2、RST、FDSW1和FDSW2的控制信号，读取这些行中像素单元PU的光电二极管PD1和PD2中积累的电荷。

具体地，在图11所示的读取期间TR(0)，垂直扫描电路2通过输出至控制信号线TX1(0)、TX2(0)、RST(0)、FDSW1(0)和FDSW2(0)的控制信号同时读取布置在第0行(Row0)的N+1个像素单元PU(0,0)到PU(0，N)的数据。布置在像素阵列1的第0行的像素单元PU的输出数据经由与像素单元PU连接的输出信号线VOUT输入到对应的列电路31。类似地，在TR(1)到TR(16)的每一个读取期间，读取布置在第1行到第16行的像素单元PU的数据。

下文中，参考图8和图11，将描述布置在像素阵列1的第0行的像素单元PU的数据读取步骤。读取期间TR(0)(从时刻t100到时刻t101)分为前半部(t100到t100A)和后半部(t100A到t101)。在读取期间TR(0)的前半部，读取位于第0行的像素单元PU的光电二极管PD1中积累的电荷。在读取期间TR(0)的后半部，读取位于第0行的像素单元PU的光电二极管PD2中积累的电荷。

1.浮置扩散区FD和FD连接线FDCL的重置

在时刻t100和时刻tRST1之间，垂直扫描电路2将控制信号线FDSW1(0)、FDSW2(0)以及RST(0)的电压从L电平变为H电平，从而将第0行中各像素单元PU的FD开关晶体管MFDSW1和MFDSW2和复位晶体管MRST设置为导通状态。结果就是，重置了第0行中各像素单元PU所配设的浮置扩散区FD和各列的FD连接线FDCL(0)和FDCL(1)。也就是说，这些部分的电压等于电源电压VDD，在这些部分积累的电荷(电子)被释放。由于控制信号线TX1(0)、TX2(0)和SEL(0)在此时处于L电平，像素单元PU(0，x)的传输晶体管MTX1和MTX2以及选择晶体管MSEL处于断开状态。在图11所示的例子中，除了第0行之外的控制信号线的电压全部设置为L电平。

2.用于高照度的重置电平的读取

通过在时刻tRST1和下一时刻tHR1之间将控制信号线RST(0)的电压从H电平变为L电平，垂直扫描电路2通过将第0行中各像素单元PU所配设的复位晶体管MRST设置为断开状态而取消了重置。结果就是，成为重置噪声的一个诱因的电荷在浮置扩散区FD的电容CFD以及FD连接线FDCL(0)和FDCL(1)的电容中积累。下文中，重置噪声将称为“用于高照度的重置噪声”。

通过在时刻tRST1和下一时刻tHR1之间还将控制信号线SEL(0)的电压从L电平变为H电平，垂直扫描电路2将第0行中各像素单元PU所配设的选择晶体管MSEL设置为导通状态(也就是说，像素阵列1的第0行变成选择状态)。结果就是，用于高照度的重置噪声被放大晶体管MAMI放大，放大后的噪声经由选择晶体管MSEL和输出信号线VOUT输出到列电路31。

在下一个时刻tHR1,包含在列电路31中的可编程增益放大器PGA将从放大晶体管MAMI输出的用于高照度的重置噪声进行放大并且输出通过所述放大产生的用于高照度的重置电平作为PGA输出信号POUT。

3.用于低照度的重置电平的读取

通过在时刻tHR1到下一个时刻tLR1之间将控制信号线FDSW2(0)的电压从H电平变为L电平，垂直扫描电路2将第0行中各像素单元PU所配设的FD开关晶体管MFDSW2设置为断开状态。结果就是，隔离了FD连接线FDCL(0)和FDCL(1)的电容与浮置扩散区FD的电容CFD。仅由浮置扩散区引起的重置噪声将称为“用于低照度的重置噪声”。由于控制信号线SEL(0)的电压保持在H电平，用于低照度的重置噪声被放大晶体管MAMI放大。放大后的用于低照度的重置噪声经由选择晶体管MSEL和输出信号线VOUT输入到列电路31。

在下一个时刻tLR1，包含在列电路31中的可编程增益放大器PGA将从放大晶体管MAMI输出的用于低照度的重置噪声进行放大并且输出通过所述放大产生的用于低照度的重置电平作为PGA输出信号POUT。

4.光电荷转移

在下一个时刻tCT1，垂直扫描电路2将仅在预定期间变成H电平的单脉冲输出到控制信号线TX1(0)。此时，与第0行中的像素单元PU连接的其他控制信号线的电压保持在tLR1时的数值。因此，在控制信号线TX1(0)的电压处于高电平的期间，在光电二极管PD1中积累的光电荷(电子)转移到浮置扩散区FD。在低照度成像的情形下，转移的全部光电荷保持在浮置扩散区FD。另一方面，在高照度成像的情形下，所转移的光电荷可超过在浮置扩散区FD能够积累的电荷数量的上限。在这样的情形下，一部分光电荷从浮置扩散区溢出并保持在FD连接线FDCL的电容中。

5.用于低照度的信号电平的读取

在时刻tCT1将单脉冲输出到控制信号线TX1(0)之后，浮置扩散区FD将作为用于低照度的重置噪声的诱因的电荷和从光电二极管PD1转移的电荷混合并且保持所述混合后的电荷。此时浮置扩散区FD的电压(下文中，称为“用于低照度的混合信号”)被放大晶体管MAMI放大。放大后的用于低照度的混合信号经由选择晶体管MSEL和输出信号线VOUT提供至列电路31。

在下一个时刻tLS1，列电路31中包含的可编程增益放大器PGA将从放大晶体管MAMI输出的用于低照度的混合信号进行放大并且将所述放大产生的用于低照度的信号电平输出作为PGA输出信号POUT。在高照度成像中，存在用于低照度的信号水平达到饱和电压的情形。

6.用于高照度的信号电平的读取

通过在时刻tLS1和下一个时刻tHS1之间将控制信号线FDSW2(0)的电压从L电平变为H电平，垂直扫描电路2将第0行中的各像素单元PU所配设的FD开关晶体管MFDSW2设置为导通状态。结果就是，浮置扩散区FD与FD连接线FDCL(0)和FDCL(1)连接。因此，将浮置扩散区FD保持的电荷(包括引起重置噪声的电荷和从光电二极管PD1转移的电荷)以及FD连接线FDCL(0)和FDCL(1)中保持的电荷(包括引起重置噪声的电荷和从浮置扩散区FD溢出的电荷)混合。混合后的电荷保持在浮置扩散区FD和FD连接线FDCL(0)和FDCL(1)的整个区域。此时浮置扩散区FD和FD连接线FDCL(0)和FDCL(1)的电压(下文中，称为“用于高照度的混合信号”)被放大晶体管MAMI放大。放大后的用于高照度的混合信号经由选择晶体管MSEL和输出信号线VOUT输入列电路31。

在下一个时刻tHS1，包含在列电路31中的可编程增益放大器PGA将从放大晶体管MAMI输出的用于高照度的混合信号进行放大并且将所述放大产生的用于高照度的信号电平输出作为PGA输出信号POUT。

7.读取期间TR(0)的前半部的结束

在用于高照度的信号电平的读取完成之后，垂直扫描电路2将控制信号线SEL(0)的电压从H电平变为L电平，从而将第0行中各像素单元PU所配设的选择晶体管MSEL设置为断开状态(也就是说，像素阵列1中第0行的选择完成)。在时刻t100A，垂直扫描电路2将控制信号线FDSW1(0)和FDSW2(0)的电压从H电平变为L电平，从而读取期间TR(0)的前半部结束。

8.读取期间TR(0)的后半部

在读取期间TR(0)的从时刻t100A到时刻t101的后半部中，控制信号TX1(0)、TX2(0)、RST(0)、SEL(0)、FDSW1(0)和FDSW2(0)的电压变化除了下述的两点之外与前半部的电压变化相同。在图11中，前半部中的tRST1、tHR1、tLR1、tCT1、tLS1和tHS1分别对应后半部的tRST2、tHR2、tLR2、tCT2、tLS2和tHS2。

首先，在时刻tCT2，垂直扫描电路2将仅在预定期间变成H电平的单脉冲输出到控制信号线TX2(0)而不是控制信号线TX1(0)。结果就是，在控制信号线TX2(0)的电压处于H电平期间，在光电二级管PD2积累的光电荷(电子)转移到浮置扩散区FD。如上所述，在高照度成像的情形下，一部分光电荷可能从浮置扩散区FD溢出并且保持在FD连接线FDCL的电容中。

其次，在时刻tHS2和时刻t101之间，垂直扫描电路2将控制信号线SEL(0)的电压从H电平变为L电平，然后，将控制信号线RST(0)的电压从L电平变为H电平。通过该操作，重置了第0行中的像素单元PU所配设的浮置扩散区FD的电压和各列的FD连接线FDCL(0)和FDCL(1)的电压(也就是说，重置为等于电源电压VDD)。垂直扫描电路2在时刻t101将控制信号线RST(0)的电压重置为L电平。

9.读取期间TR(0)的变形例

在读取期间TR(0)，控制信号线FDSW1(1)和RST(1)的电压可以与在第0行的控制信号线FDSW1(0)和RST(0)的电压类似的方式进行变化。在这样的情形下，除了FD连接线FDCL(0)和FDCL(1)，FD连接线FDCL(2)也与浮置扩散区FD连接。结果就是，引起重置噪声的电荷和在光电二极管PD1和PD2积累的电荷分配到3个FD连接线FDCL(0)到FDCL(2)。

类似地，在读取期间TR(0)，控制信号线FDSW1(1)到FDSW1(16)中的每一者的电压可以以与控制信号线FDSW1(0)的电压类似的方式进行变化，控制信号线RST(1)到RST(16)中每一者的电压可以以与控制信号线RST(0)的电压类似的方式进行变化。在这样的情形下，引起重置噪声的电荷和在光电二极管PD1和PD2中积累的电荷分布到17个FD连接线FDCL(0)到FDCL(16)。

图12是图11所示的各时刻的电势图。图12中的(A)是在实际中接收具有高照度的光的情形下的电势图。图12中的(B)是在实际中接收具有低照度的光的情形下的电势图。在图12中，具有低照度的光是指照度达到光电二极管PD1中产生的光电荷的数量位于浮置扩散区的电容CFD之内程度的光。具有高照度的光是指照度达到光电二极管PD1中产生的光电荷的数量溢出浮置扩散区的电容CFD的程度的光。尽管图12仅图示了图11所示的读取期间TR(0)的前半部的情形，但后半部的情形与此相同。而且，其他读取期间也与该期间类似。

在光电子积累期间结束之后，在时刻tRST1，待读取的第0行的各像素单元PU所配设的复位晶体管MRST和FD开关晶体管MFDSW1和MFDSW2处于导通状态。因此，重置了第0行中各像素单元PU所配设的浮置扩散区FD和FD连接线FDCL(0)和FDCL(1)。也就是说，释放了这些部分所积累的电荷(电子)。

然后，当复位晶体管MRST变为断开状态时，在时刻tHR1，读取用于高照度的重置电平。经由处于导通状态的FD开关晶体管MFDSW1和MFDSW2，将浮置扩散区FD与FD连接线FDCL(0)和FDCL(1)连接。

然后，当FD开关晶体管MFDSW2变为断开状态，在时刻tLR1，读取用于低照度的重置电平。浮置扩散区FD与FD连接线FDCL(0)和FDCL(1)断开。

当传输晶体管MTX1在时刻tCT1变为导通状态，在光电二极管PD1中积累的光电荷转移到浮置扩散区FD。在如图12所示的接收具有高照度的光的情形下，从浮置扩散区FD溢出的电荷在FD连接线FDCL(0)和FDCL(1)中积累。

在时刻tLS1，执行用于低照度的信号电平的读取。浮置扩散区FD的电压被放大晶体管MAMI放大，放大后的电压经由选择晶体管MSEL和输出信号线VOUT输出到列电路31。在如图12中的(A)所示的接收具有高照度的光的情形下，用于低照度的信号电平饱和。

在FD开关晶体管MFDSW2变为导通状态之后，在时刻tHS执行用于高照度的信号电平的读取。当FD开关晶体管MFDSW1变为导通状态时，混合浮置扩散区FD中的电荷和FD连接线FDCL(0)和FDCL(1)中的电荷。结果就是，浮置扩散区FD的电容和FD连接线FDCL(0)和FDCL(1)的电流通量并联。根据所述组合的电容的电压被放大晶体管MAMI放大，放大后的电压经由选择晶体管MSEL和输出信号线VOUT输出到列电路31。

列电路的信号波形

图13是用于说明列电路的信号波形的时序图。在图13中，横轴表示时间，在纵轴上，从上到下依次示意性地示出了：图9所示的可编程增益放大器PGA的输出信号POUT、输入到A/D转换电路ADC的抽样信号SMPL、比较器A2的正输入端子AIN的电势以及A/D转换电路ADC的输出信号Dx。输出信号POUT表明：电势越高，成像的光越暗。

参考图9和图13，从可编程增益放大器PGA输出的用于高照度的重置电平、用于低照度的重置电平、用于低照度的信号电平和用于高照度的信号电平作为抽样信号SMPL提供到A/D转换电路ADC，从而将电荷保持在与比较器A2的正输入端子AIN连接的电容C3中。

在各抽样期间(THR、TLR、TLS和THS)结束之后的保持期间，比较器A2的正输入端子AIN的电势通过与具有预定梯度的斜坡信号RAMP叠加一次转变到高电势侧，并以预定梯度下降。将正输入端子AIN此时的电势与参考电压VREF进行比较。在图13中，实线表示斜坡信号RAMP，一长两短交替的点划线表示参考电压VREF，虚线表示PGA输出信号POUT。由于假设高照度重置电平和低照度重置电平的值略高于参考电压VREF，为了避免波形图复杂化，未示出表示重置电平的虚线。

A/D转换电路ADC在用于高照度的重置电平保持期间输出用于高照度的数字复位信号DHRx，该数字复位信号的时间宽度从斜坡信号RAMP开始上升时开始到由通过斜坡信号RAMP转变的用于高照度的重置电平变得比参考电压VREF低时为止。信号名称“DHRx”末尾的“x”表示像素阵列1的第x列。类似地，A/D转换电路ADC在用于低照度的重置电平保持期间输出用于低照度的数字复位信号DLRx，在用于低照度的信号电平保持期间输出用于低照度的数字信号DLSx，以及在用于高照度的信号电平保持期间输出用于高照度的数字信号DHSx。在图8和图9中，这些数字信号被共同写作Dx。

与图8所示的各列的列电路31连接的未示出的数字信号处理电路计算用于低照度的数字信号DLSx和用于低照度的数字复位信号DLRx之间的差值，从而提取出已除去重置噪声和低频噪声的用于低照度的信号分量。类似地，数字信号处理电路计算用于高照度的数字信号DHSx和用于高照度的数字复位信号DHRx之间的差值，从而提取出用于高照度的信号分量。

第二实施方式的效果

在第二实施方式中，在使用一次曝光的卷帘快门方法的读取期间，可以检测通过将各FD开关晶体管MFDSW2设置为导通状态获得的用于高照度的重置电平和高照度信号电平以及通过将各FD开关晶体管MFDSW2设置为断开状态获得的用于低照度的重置电平和低照度信号电平。因此，具有不必像第一实施方式那样事先根据对象的照度设置操作模式(高照度成像模式或低照度成像模式)的优势。

第二实施方式的变形例

图14是通过使用二次曝光的卷帘快门方法执行读取的情形下的时序图。

与图10所示的使用一次曝光的卷帘快门方法不同，图14中的时序图图示了，作为执行多次曝光的卷帘快门方法的例子，在1帧期间执行长时曝光(低照度)和短时曝光(高照度)两次曝光的卷帘快门方法。如图14所示，长时曝光的光电子积累期间设置为比短时曝光的光电子积累期间长。作为1帧期间的曝光顺序，长时曝光和短时曝光的顺序可以调换。对长时曝光和短时曝光的光电子积累时间的设置可以独立地且变化地控制。

在从时刻t100到时刻t101的用于低照度的读取期间，垂直扫描电路2将图3B所示的电压提供至与第0行的各像素单元PU连接的控制信号线RST(0)、TX1(0)、TX2(0)、FDSW1(0)、FDSW2(0)和SEL(0)。通过该操作，用于低照度的重置电平和用于低照度的信号电平从第0行的各像素单元PU输出至各列的列电路31。除了第0行之外的那些行的控制信号线的电压全部设置为L电平。

类似地，在从时刻t101到时刻t102的用于低照度的读取期间，垂直扫描电路2将图3B所示的电压提供至与第1行中各像素单元PU连接的控制信号线RST(1)、TX1(1)、TX2(1)、FDSW1(1)、FDSW2(1)和SEL(1)。除了第1行之外的那些行的控制信号线的电压全部设置为L电平。所述设置还类似地用于第2行到第16行。

在从时刻t200到时刻t201的用于高照度的读取期间，垂直扫描电路2将图3A所示的电压提供至与第0行中各像素单元PU连接的控制信号线RST(0)、TX1(0)、TX2(0)、FDSW1(0)、FDSW2(0)和SEL(0)。通过该操作，用于高照度的重置电平和用于高照度的信号电平从第0行的各像素单元PU输出至各列的列电路31。除了第0行之外的那些行的控制信号线的电压全部设置为L电平。

类似地，在从时刻t201到时刻t202的用于高照度的读取期间，垂直扫描电路2将图3A所示的电压提供至与第1行中各像素单元PU连接的控制信号线RST(1)、TX1(1)、TX2(1)、FDSW1(1)、FDSW2(1)和SEL(1)。除了第1行之外的那些行的控制信号线的电压全部设置为L电平。所述设置还类似地用于第2行到第16行。

列电路31所配设的A/D转换电路ADC将用于低照度的重置电平和用于低照度的信号电平分别转换为用于低照度的数字复位信号DLR和用于低照度的数字信号DLS，并且输出所得到的信号。类似地，列电路31所配设的A/D转换电路ADC将用于高照度的重置电平和用于高照度的信号电平分别转换为用于高照度的数字复位信号DHR和用于高照度的数字信号DHS，并且输出所得到的信号。

在列电路31的后级配设的未示出的数字信号处理电路通过在用于低照度的数字复位信号DLR、用于低照度的数字信号DLS、用于高照度的数字复位信号DHR和用于高照度的数字信号DHS上执行HDR合成(高动态范围成像合成))可获取宽动态范围的图像。

【第三实施方式】

在根据第三实施方式的成像装置中，使用图15所示的列电路32取代参考图8和图9描述的列电路31。列电路32具有将图9中的列电路31并联布置的结构，并且可以对用于高照度的重置电平、用于高照度的信号电平、用于低照度的重置电平以及用于低照度的信号电平并行地进行A/D转换。下文中，将给出具体的描述。

列电路的结构

图15是用于根据第三实施方式的成像装置的列电路的电路图。参考图15，列电路32包括两个可编程增益放大器PGA1和PGA2以及两个A/D转换电路ADC1和ADC2。

可编程增益放大器PGA1除了包括图9所示的可编程增益放大器PGA的结构之外还包括开关SWCH。类似地，可编程增益放大器PGA2除了包括图9所示的可编程增益放大器PGA的结构之外还包括开关SWCL。通过输出信号线VOUT(x)，将开关SWCH的一端与开关SWCL的一端连接。开关SWCH的另一端与可编程增益放大器PGA1的输入电容C1的一端连接，开关SWCL的另一端与可编程增益放大器PGA2的输入电容C1的一端连接。开关SWCH和SWCL分别根据用于高照度的列选择信号HSEL和用于低照度的列选择信号LSEL互补地导通/断开。

各A/D转换电路ADC1和ADC2的结构与图9所示的A/D转换电路ADC的结构相同。具体地，可编程增益放大器PGA1的输出POUT1经由对应图9所示的开关SW1的开关SWCH输出到A/D转换电路ADC1的正输入端子AIN1。类似地，可编程增益放大器PGA2的输出POUT2经由对应图9所示的开关SW1的开关SWCL输出到A/D转换电路ADC2的正输入端子AIN2。开关SWSH和SWSL的打开/闭合状态分别由抽样信号SMPH和SMPL进行控制。A/D转换电路ADC1将施加到正输入端子AIN1的信号转换为数字信号Dx1并且输出该数字信号Dx1。A/D转换电路ADC2将施加到正输入端子AIN2的信号转换为数字信号Dx2并且输出该数字信号Dx2。

列电路的信号波形

图16是用于说明图15所示的列电路的信号波形的时序图。在图16中，图示了在通过一次曝光读取像素单元PU的情形下的波形。图16中的横轴表示时间。在图16的纵轴上，从上到下依次图示了：可编程增益放大器PGA1和PGA2的输出信号POUT1和POUT2、用于高照度的列选择信号HSEL、用于低照度的列选择信号LSEL、抽样信号SMPH和SMPL、正输入端子AIN1和AIN2的电势、以及A/D转换电路ADC1和ADC2的输出信号Dx1和Dx2。输出信号POUT1和POUT2表明：电势越高，成像的光越暗。

参考图15和图16，在时刻t1和时刻t2之间，用于高照度的列选择信号HSEL设置为H电平，用于低照度的列选择信号LSEL设置为L电平。当根据在该期间输入的用于高照度的重置电平输入抽样脉冲THR时，A/D转换电路ADC1在与比较器A2的正输入端子AIN1连接的电容C3中保持高照度重置电平。

在下一个时刻t3和时刻t4之间，用于高照度的列选择信号HSEL设置为L电平，用于低照度的列选择信号LSEL设置为H电平。当根据在该期间输入的用于低照度的重置电平输入抽样脉冲TLR时，A/D转换电路ADC2在与比较器A2的正输入端子AIN2连接的电容C3中保持低照度重置电平。

在高照度重置电平和低照度重置电平保持期间，A/D转换电路ADC1的正输入端子AIN1的电势和A/D转换电路ADC2的正输入端子AIN2的电势中的每一者通过与具有预定梯度的斜坡信号RAMP叠加一次转变到高电势侧，随后以预定梯度下降。将此时正输入端子AIN1和AIN2的电势分别与参考电压VREF进行比较。在图16中，实线表示斜坡信号RAMP，一长两短交替的点划线表示参考电压VREF。由于假定高照度重置电平和低照度重置电平的值稍微高于参考电压VREF，为了避免波形图复杂化，未示出这些重置电平。

A/D转换电路ADC1输出用于高照度的数字复位信号DHRx，该数字复位信号具有从斜坡信号RAMP开始上升时开始到由斜坡信号RAMP转变的用于高照度的重置电平变得低于参考电压VREF时为止的时间宽度。与所述输出并行地，A/D转换电路ADC2输出用于低照度的数字复位信号DLRx，该数字复位信号具有从斜坡信号RAMP开始上升时开始到由斜坡信号RAMP转移的用于低照度的重置电平变得低于参考电压VREF时为止的时间宽度。

接下来，在用于高照度的列选择信号HSEL设置为L电平并且用于低照度的列选择信号LSEL设置为H电平的状态下，输入低照度信号电平。当根据低照度信号电平输入抽样脉冲TLS时，A/D转换电路ADC2在与比较器A2的正输入端子AIN2连接的电容C3中保持低照度信号电平。

在下一个时刻t5以及其后，用于高照度的列选择信号HSEL设置为H电平并且用于低照度的列选择信号LSEL设置为L电平。通过根据在该期间输入的高照度信号电平输入抽样脉冲THS，A/D转换电路ADC1在与比较器A2的正输入端子AIN1连接的电容C3中保持高照度信号电平。

在低照度信号电平和高照度信号电平保持期间，A/D转换电路ADC1的正输入端子AIN1的电势和A/D转换电路ADC2的正输入端子AIN2的电势中的每一者通过与具有预定梯度的斜坡信号RAMP叠加一次转变到高电势侧，随后以预定梯度下降。将此时正输入端子AIN1和AIN2的电势分别与参考电压VREF进行比较。在图16中，实线表示斜坡信号RAMP，一长两短交替的点划线表示参考电压VREF，虚线表示使用斜坡信号RAMO转变后的用于高照度的信号电平和用于低照度的信号电平。

A/D转换电路ADC2输出用于低照度的数字信号DLSx，该数字信号具有从斜坡信号RAMP开始上升时开始到由斜坡信号RAMP转移的用于低照度的信号电平变得低于参考电压VREF时为止的时间宽度。与该输出并行地，A/D转换电路ADC1输出用于高照度的数字信号DHSx，该数字信号具有从斜坡信号RAMP开始上升时开始到由斜坡信号RAMP转换的用于高照度的信号电平变得低于参考电压VREF时为止的时间宽度。

第三实施方式的效果

在参考图15和图16描述的第三实施方式中，列电路32具有用于像素单元PU的各列的用于高照度的列电路(可编程增益放大器PGA1和A/D转换电路ADC1)和用于低照度的列电路(可编程增益放大器PGA2和A/D转换电路ADC2)。从输出信号线VOUT顺序输出的信号通过由开关SWCH和SWCL构成的多路复用器顺序提供至用于高照度的列电路和用于低照度的列电路。

列电路32的处理时间主要由A/D转换电路ADC1和ADC2占据。具体而言，当输入到A/D转换电路ADC1和ADC2的信号的振幅变大时，列电路32的处理时间的增加变得更加显著。即使在处理具有这样大振幅输入信号的情形下，通过并行运行A/D转换电路ADC1和ADC2，列电路32的处理时间可以缩短到图9所示的列电路31的处理时间的大约40％。通过提高列电路32的速度，可以提升成像装置的图像处理能力。

【第四实施方式】

像素阵列的结构

图17是图示根据第四实施方式的成像装置的像素阵列中第x列的结构的电路图。

图17所示的像素阵列与图8所示的像素阵列的不同点在于：各列中还包括顶部复位晶体管MRST_T(x)和底部复位晶体管MRST_B(x)(它们可统称为全复位晶体管)。各列中的顶部复位晶体管MRST_T(x)连接在最上端的FD连接线FDCL和电源节点VDD之间的NMOS晶体管。各列中的底部复位晶体管MRST_B(x)连接在各列的最下端的FD连接线FDCL和电源节点VDD之间的NMOS晶体管。全复位信号RST_ALL从垂直扫描电路2输入到顶部复位晶体管MRST_T(x)的栅极和底部复位晶体管MRST_B(x)的栅极。

由于图17的其他要点与图8相同，所以相同或对应的部件分配相同的附图标记，并且不再重复其描述。

读取操作的具体内容

图18是用于说明图17所示的各像素单元的读取操作的时序图。图18的时序图除了下述的几点之外与图11的时序图基本相同。假定，如图10所示，从第0行到第16行布置像素阵列的各行。

首先，仅在读取期间TR(0)的前半部结束时的时刻t100A之前和仅在读取期间TR(0)的后半部结束时的时刻t101之前，垂直扫描电路2输出单脉冲作为全复位信号RST_ALL并且输出单脉冲到控制信号线RST(0)到RST(16)以及控制信号线FDSW1(1)到FDSW1(16)。在该期间，控制信号线FDSW1(0)和FDSW2(0)保持在H电平。

类似地，关于其他读取期间TR(i)(其中，0≤i≤16)，同样地，仅在读取TR(i)的前半部结束之前和仅在读取期间TR(i)的后半部结束之前，垂直扫描电路2输出单脉冲作为全复位信号号RST_ALL并且输出单脉冲到控制信号线RST(0)到RST(16)，并且输出单脉冲到除了第i行之外的控制信号线FDSW1。在此期间，控制信号线FDSW1(i)和FDSW2(i)保持在H电平。

通过上述控制，仅在各读取期间的前半部和后半部结束之前，所有FD连接线FDCL(0)到FDCL(16)中的剩余电荷可以经由顶部复位晶体管MRST_T(x)和底部复位晶体管MRST_B(x)及时驱出。结果就是，与具有图8所示结构的像素阵列的成像装置的运行相比，可以实现更高的运行。

【第五实施方式】

成像装置的整体结构

图19是图示根据第五实施方式的成像装置的结构的框图。图19所示的成像装置101与图1所示的成像装置100的不同点在于：与像素阵列1的各行连接的控制信号线FDSW1和FDSW2由一条控制信号线FDSW替换。进一步地，如将使用图20所描述的，各像素单元PU的结构与图2所示的像素单元PU的结构不同。由于图19中的其他要点和图1的情形相同，所以相同或对应部件分配相同的附图标记并且不再重读其描述。

图20是图19所示的各像素单元的等效电路图。在图20中，图示了图19中与控制信号FDSW、RST、TX1、TX2和SEL以及输出信号线VOUT连接的一个像素单元PUA。

像素单元PUA包括两个光电二极管PD1和PD2、两个传输晶体管MTX1和MTX2、复位晶体管MRST、放大晶体管MAMI以及选择晶体管MSEL。像素单元PUA还包括FD连接线FDCL_U和FDCL_L以及FD开关晶体管MFDSW1和MFDSW2。FD连接线FDCL_U和FDCL_L是由列方向上的上像素单元PUA和下像素单元PUA共用。这些元件与图2所示的那些元件相同。

图20中的像素单元PUA与图2所示的情形的不同点在于：FD开关晶体管MFDSW1的栅极和FD开关晶体管MFDSW2的栅极彼此连接，并且这些栅极与共同的控制信号线FDSW连接。通常，FD开关晶体管MFDSW1和MFDSW2的栅极电极是一体形成以减小面积。在下面，FD开关晶体管MFDSW1和MFDSW2将统一称为FD开关单元MFDSW。

在图20所示的情形中，复位晶体管MRST是连接在FD连接线FDCL_U和电源线VDD_PX之间。由于图20的其他要点与图2所示的情形相同，所以相同或对应的部件分配相同的附图标记并且不再重复其描述。

像素单元的操作

图21A和图21B是图示图20所示的像素单元的读取操作的时序图。通过与图3A和图3B的情形类似的方式，按两种操作模式执行所述读取操作；FDSW导通模式(高照度成像模式)和FDSW断开模式(低照度成像模式)。

在FDSW导通模式中，通过在信号读取时将控制信号线FDSW设置为H电平，垂直扫描电路2将FD开关晶体管MFDSW1和MFDSW2设置为导通状态。通过该操作，在浮置扩散区FD和FD连接线FDCL_L和FDCL_U连接的状态下执行信号读取。因此，可以在相对较高的照度下以低ISO感光度成像。另一方面，在FDSW断开模式，通过在信号读取时将控制信号线FDSW设置为L电平，垂直扫描电路2将FD开关晶体管MFDSW1和MFDSW2设置为断开状态。通过该操作，在浮置扩散区FD与FD连接线FDCL_L和FDCL_U绝缘的状态下执行信号读取。因此，可以实现在相对较低的照度下以高ISO感光度成像。在这样的情形下，可以使第一级放大器的放大因子升高，从而还可以预期降噪效果。

下文中，将按照时间顺序描述这些操作模式下像素单元的操作。在图21A和图21B中，按从上到下的顺序表示控制信号RST、TX1、TX2、FDSW和SEL的电压波形。

1.FDSW导通模式的情形，即，高照度成像模式的情形

参考图20和图21A，将描述FDSW导通模式(高照度成像模式)下的读取操作。

在时刻t1，垂直扫描电路2将控制信号线FDSW的电压设置为H电平，从而连接FD连接线FDCL_L和FDCL_U的电容和浮置扩散区FD的电容。在时刻t1，垂直扫描电路2还将控制信号线SEL的电压设置为高电平(H电平)，从而在行中选择像素单元PUA作为信号读取对象。控制信号线FDSW和SEL的电压在读取操作过程中一直设置为H电平。

在下一个时刻t2，垂直扫描电路2将控制信号线RST的电压设置为H电平，从而重置浮置扩散区FD以及FD连接线FDCL_L和FDCL_U的电压。通过该操作，确定了浮置扩散区FD的电势的重置电平(暗时电平)。暗时电平的电势经由各列的输出信号线VOUT输出到水平扫描电路3。

垂直扫描电路2将控制信号线RST的电压重置为L电平，然后在接下来的时刻t3将控制信号线TX1的电压设置为H电平，从而将在光电二极管PD1中积累的电子转移到浮置扩散区FD。因此，浮置扩散区FD的电势与光电二极管PD1积累的电子的数量成比例地变化，从而由重置电平变成光电二极管PD1的信号电平(PD信号电平)。在所述转移之后，控制信号线TX1的电压重置为L电平。PD信号电平经由输出信号线VOUT输出到水平扫描电路3。

在接下来的时刻t4，为了读取光电二极管PD2的信号，垂直扫描电路2将控制信号线RST的电压设置为H电平，从而重置浮置扩散区FD以及FD连接线FDCL_L和FDCL_U的电压。通过这样的方式，确定了浮置扩散区FD的电势的重置电平。

垂直扫描电路2将控制信号线RST的电压重置为L电平，并且，在接下来的时刻t5，将控制信号线TX2的电压设置为H电平，从而将在光电二极管PD2中积累的电子转移到浮置扩散区FD。因此，浮置扩散区FD的电势从重置电平变成光电二极管PD2的信号电平。在所述转移之后，控制信号线TX2的电压重置为L电平。PD信号电平经由输出信号线VOUT逐行输出到水平扫描电路3。

2.FDSW断开模式的情形，即，低照度成像模式的情形

参考图20至图21B，将描述FDSW断开模式(低照度成像模式)的操作。

在时刻t1，垂直扫描电路2将控制信号线SEL的电压设置为H电平，从而选择行中的像素单元PUA作为信号读取对象。控制信号线SEL的电压在读取操作过程中一直设置为H电平。

在下一个时刻t2，垂直扫描电路2将控制信号线RST和FDSW的电压设置为H电平，从而重置浮置扩散区FD的电压。通过该操作，确定了浮置扩散区FD的电势的重置电平(暗时电平)。暗时电平的电势经由输出信号线VOUT逐行输出到水平扫描电路3。

垂直扫描电路2将控制信号线RST和FDSW的电压重置为L电平，然后在接下来的时刻t3将控制信号线TX1的电压设置为H电平，从而将光电二极管PD1中积累的电子转移到浮置扩散区FD。因此，浮置扩散区FD的电势从重置电平变成光电二极管PD1的信号电平(PD信号电平)。在所述转移之后，控制信号线TX1的电压重置为L电平。PD信号电平经由输出信号线VOUT逐行输出到垂直扫描电路3。

在接下来的时刻t4，为了读取光电二极管PD2的信号，垂直扫描电路2将控制信号线RST和FDSW的电压设置为H电平，从而重置浮置扩散区FD的电压。通过这样的方式，确定了浮置扩散区FD的电势的重置电平。

垂直扫描电路2将控制信号线RST和FDSW的电压重置为L电平，并且，在接下来的时刻t5，将控制信号线TX2的电压设置为H电平，从而将光电二极管PD2中积累的电子转移到浮置扩散区FD。因此，浮置扩散区FD的电势从重置电平变成光电二极管PD2的信号电平。在所述转移之后，控制信号线TX2的电压重置为L电平。PD信号电平经由输出信号线VOUT逐行输出到水平扫描电路3。

FDSW断开模式与FDSW导通模式对比的特征如下。在FDSW导通模式，为了重置浮置扩散区FD，控制信号线RST的电压从低电平(L电平)切换到H电平。控制信号线FDSW一直处于H电平。相反地，在FDSW断开模式，通过将控制信号线FDSW和RST两者的电压从L电平切换到H电平，重置了浮置扩散区FD。也就是说，在FDSW断开模式，重置浮置扩散区FD的作用是由复位晶体管MRST和FD开关晶体管MFDSW1和MFDSW2实现的，而不是仅由复位晶体管MRST实现。

像素单元的布局

图22是示意性地示出第五实施方式的像素单元从衬底到第一金属配线层的布局的平面视图。在图22中，仅图示了第一金属配线层之上的第二金属配线层的概要布局。图23是示意性地示出第五实施方式的像素单元从衬底到第二金属配线层的布局的平面视图。图24是示意性地示出第五实施方式中列方向上相邻的三个像素单元的从衬底到第一金属配线层的布局的平面视图。在图24中，为了方便图示说明，第一金属配线层的一部分未示出。

在图22至图24中，像素阵列的行方向设为X轴方向，列方向设为Y轴方向。在区分图片在Y轴方向上的上方和下方的情形下，分配正号和负号，作为+Y方向和-Y方向。上方和下方的区分，类似地还用于X轴方向。表示图20所示NMOS晶体管的附图标记分配给栅极电极。为了方便图示说明，栅极电极层和第一金属配线层加了阴影。

参考图22至图24，构成像素单元PUA(n,x)的光电晶体管PD1和PD2布置为沿Y轴方向排成行。在光电晶体管PD1和PD2之间，N型杂质区形成为浮置扩散区FD。传输晶体管MTX1的栅极电极形成为覆盖浮置扩散区FD和光电晶体管PD1之间的沟道区。类似地，传输晶体管MTX2的栅极电极形成为覆盖浮置扩散区FD和光电晶体管PD2之间的沟道区。

FD开关单元MFDSW布置为在+X方向上与浮置扩散区FD相邻。FD开关单元MFDSW具有下述的结构：在杂质区40和41以及杂质区42(也用作浮置扩散区FD)形成的三个杂质区之间的间隙由栅极电极部件43覆盖。杂质区40由第一金属配线层形成并经由接触孔CH与+Y方向延伸的FD连接线FDCL(n)连接。FD连接线FDCL(n)经由接触孔CH与像素单元PUA(n+1,x)的FD开关单元MFDSW的杂质区41连接。杂质区41由第一金属配线层形成并且经由接触孔与-Y方向延伸的FD连接线FDCL(n-1)连接。FD连接线FDCL(n-1)与像素单元PUA(n-1,x)的FD开关单元MFDSW的杂质区40连接。将参考图26至图28描述FD开关单元MFDSW的等效电路。

放大晶体管MAMI布置为在-X方向与浮置扩散区FD相邻。放大晶体管MAMI的第一杂质区经由第一金属配线层中的导线与由第一金属配线层形成且几乎沿着Y轴方向延伸的电源线VDD_PX2(x)连接。放大晶体管MAMI的栅极电极经由第一金属配线层中的配线与浮置扩散区FD连接。

在浮置扩散区FD的夹着光电晶体管PD2(即，在像素单元PUA(n,x)的光电晶体管PD2和像素单元PUA(n+1,x)的光电晶体管PD1之间)的对侧，复位晶体管MRST和选择晶体管MSEL布置为沿X轴方向排成一行。复位晶体管MRST布置在+X方向侧。复位晶体管MRST的第一杂质区经由接触孔CH与FD连接线FDCL(n)连接。复位晶体管MRST中的第二杂质区经由接触孔CH与电源线VDD_PX2连接。

选择晶体管MSEL的第一杂质区通过由第一金属配线层形成且几乎沿着-Y方向延伸的金属线(该金属线越过光电二极管PD2的一端)与放大晶体管MAMI的第二杂质区连接。选择晶体管MSEL的第二杂质区经由接触孔CH与由第一金属配线层形成且沿Y轴方向延伸的输出信号线VOUT(x)连接。

控制信号线FDSW1(n)、RST(n)、TX1(n)、TX2(n)和SEL(n)以及电源线VDD_PX(n)通过第二金属配线层形成。控制信号线FDSW(n)经由接触孔CH与FD开关单元MFDSW的栅极电极单元43连接。控制信号线RST(n)经由第一金属配线层形成的金属线与复位晶体管MRST的栅极电极连接。控制信号线TX1(n)和TX2(n)经由第一金属配线层形成的金属线分别与传输晶体管MTX1和MTX2的栅极电极连接。控制信号线SEL(n)经由第一金属配线层形成的金属线与选择晶体管MSEL的栅极电极连接。电源线VDD_PX(n)经由接触孔CH与由第一金属配线层形成且几乎沿着Y轴方向延伸的电源线VDD_PX2(x)连接。

图25是沿着图23中的线XXV-XXV截取的横截面。

参考图25，在半导体衬底20中，形成光电二极管PD1和PD2、浮置扩散区FD以及未示出的晶体管的杂质区(源区和漏区)。

层间绝缘层21在半导体衬底20上形成，多个滤色器27在层间绝缘层21上形成。进一步地，多个微透镜28在所述多个滤色器27上形成。滤色器27和微透镜28形成在对应的光电二极管PD1或PD2上方。

在层间绝缘层21中，从衬底20一侧起依次形成栅极电极29和30、第一金属配线层22以及第二金属配线层24。在栅极电极29、30和沟道区之间，形成未示出的栅极绝缘膜。在第一金属配线层22中形成的金属线(例如23)经由接触孔CH与浮置扩散区或晶体管的杂质区或栅极电极连接。在第二金属配线层24中形成的金属线25和26对应控制信号线FDSW(n)、RST(n)、TX1(n+1)、TX2(n)、SEL(n)以及电源线VDD_PX(n)。金属线25和26经由接触孔CH与第一金属配线层中形成的金属线连接。

FD开关单元的等效电路

图26A和图26B是用于说明图22至图24所示的FD开关单元的结构的图。图26A示意性地示出了FD开关单元MFDSW的布局，图26B是对应图26A所示的布局的电路图。

参考图26A，FD开关单元MFDSW具有下述的结构：在杂质区40、41及杂质区42(还用作浮置扩散区FD)形成的三个杂质区之间的间隙覆盖有栅极电极部件43。杂质区40经由接触孔CH与FD连接线FDCL_U连接，杂质区41经由接触孔CH与FD连接线FDCL_L连接。

如图26B所示，图26A中的FD开关单元MFDSW具有三个NMOS晶体管MFDSW2_U、MFDSW2_L以及MFDSW1连接的结构。NMOS晶体管MFDSW2_U连接在浮置扩散区FD和FD连接线FDCL_U之间。NMOS晶体管MFDSW2_L连接在浮置扩散区FD和FD连接线FDCL_L之间。NMOS晶体管MFDSW1连接在FD连接线FDCL_U和FDCL_L之间。

NMOS晶体管MFDSW2_U、MFDSW2_L以及MFDSW1的栅极是一体地形成为图26A所示的栅极电极单元43，这样它们互相电连接。因此，通过提供至共用的控制信号线FDSW的控制信号，控制三个节点40、41和42(该三个节点分别与FD连接线FDCL_U和FDCL_L以及浮置扩散区FD连接)之间的电连接和电隔离。

图27A和图27B是图示图26A和图26B所示的FD开关单元的第一变形例的图。图27示意性地示出了FD开关单元MFDSW的布局，图27B是对应图27A所示布局的电路图。

如图27A所示，图27A的FD开关单元MFDSW具有两个NMOS晶体管MFDSW1和MFDSW2连接的结构，该结构与图20所示的电路图相同。NMOS晶体管MFDSW2连接在浮置扩散区FD和FD连接线FDCL_L之间。NMOS晶体管MFDSW1连接在FD连接线FDCL_U和FDCL_L之间。

NMOS晶体管MFDSW1和MFDSW2的栅极一体地形成为图27A所示的栅极电极单元43，这样它们相互电连接。因此，通过提供至共同的控制信号线FDSW的控制信号，控制三个节点40、41和42(该三个节点分别与FD连接线FDCL_U和FDCL_L以及浮置扩散区FD连接)之间的电连接和电隔离。

图28A和图28B是图示图26A和图26B所示的FD开关单元的第二变形例的图。图28A示意性地示出了FD开关单元MFDSW的布局，图28B是对应图28A所示布局的电路图。

如图28B所示，图28A中的FD开关单元MFDSW具有两个NMOS晶体管MFDSW1_U和MFDSW1_L连接的结构。NMOS晶体管MFDSW1_U和MFDSW1_L在FD连接线FDCL_U和FDCL_L之间串联。浮置扩散区FD与NMOS晶体管MFDSW1_U和MFDSW1_L的连接节点42连接。

NMOS晶体管MFDSW1_U和MFDSW1_L的栅极一体地形成为图28A所示的栅极电极单元43，这样它们相互电连接。因此，通过提供至共用的控制信号线FDSW的控制信号，控制三个节点40、41和42(该三个节点分别与FD连接线FDCL_U和FDCL_L以及浮置扩散区FD连接)之间的电连接和电隔离。

第五实施方式的效果

根据第五实施方式，通过将第一实施方式中的两个FD开关晶体管MFDSW1和MFDSW2的栅极相互连接，通过一条控制信号线控制所述两个开关晶体管。更为一般而言，每个像素单元包括FD开关单元MFDSW，该FD开关单元MFDSW响应共同的控制信号将第一～三节点电连接或电隔离。第一节点和第二节点分别与上侧和下侧与FD连接线连接，它们在列方向上彼此相邻。第三节点与浮置扩散区FD连接。

因此，与第一实施方式相比，可以减少控制信号线的数量。进一步地，通过减小控制线的数量如图25的像素的截面结构的孔径比变得比如图7所示的第一实施方式的情形中的像素截面结构的孔径比高，从而可以抑制灵敏度特性的退化。由于两个FD开关晶体管MFDSW1和MFDSW2(即，构成FD开关单元的多个晶体管)的栅极电极构成一体，可以减少晶体管布置所需的面积。因此，增加了像素单元所包括的各晶体管在布置方面的灵活性。

变形例

不一定必须为每个像素单元PUA设置FD开关晶体管MFDSW1。一般而言，对应在这些列所配设的多个像素单元PUA中的至少一部分像素单元配设多个开关晶体管MFDSW1。在这样的情形下，开关晶体管MFDSW1布置为连接沿着列方向延伸的多条FD连接线FDCL。为每个像素单元PUA配设的FD开关晶体管MFDSW2连接在同一列上配设的多条FD连接线的任意一条FD连接线和浮置扩散区FD之间。各开关晶体管MFDSW1的栅极与对应像素单元PUA的开关晶体管MFDSW2的栅极电连接。优选地，各开关晶体管MFDSW1的栅极和对应的开关晶体管MFDSW2的栅极一体地形成。

在上述结构的情形中，不是必须为每个像素单元PUA配设复位晶体管MRST，而是可以对应多条FD连接线FDCL的每一者配设所述复位晶体管MRST。

可以设置将第一～三节点电连接或电隔离的FD开关单元MFDSW，替代FD开关晶体管MFDSW1。多个FD开关单元MFDSW的每一者均连接在相邻的FD连接线FDCL之间。各FD开关单元MFDSW的第一节点与相应的像素单元PUA的浮置扩散区FD连接。各FD开关单元MFDSW的第二节点和第三节点与列方向上相邻的上侧和下侧FD连接线FDCL连接。

【第六实施方式】

在第六实施方式中，在卷帘快门方法中一次曝光的读取期间，检测第五实施方式描述的FDSW导通模式(高照度成像模式)的读取信号和FDSW断开模式(低照度成像模式)的读取信号。因此，具有不必事先根据来自对象的光的照度设置操作模式的优势。

由于卷帘快门方法与参考图10所述的相同，不再重复其描述。

像素阵列的结构

图29是图示根据第六实施方式的成像装置的像素阵列中第x列的结构的电路图。在图29中，代表性地图示了列方向上相邻的三个像素单元PUA(n-1,x),PUA(n,x)和PUA(n+1，x)的电路图。由于各像素单元PUA的电路结构与第一实施方式的情形相同，所以不再重复其描述。在图29中，经由FD开关晶体管MFDSE2与第n行的PUA(n,x)配设的浮置扩散区FD连接的FD连接线写作FDCL(n)。

在图29所示的成像装置中，图示了水平扫描电路3的更为具体的结构。由于该具体的结构与参考图8和图9描述的具体结构相同，所以其描述不再重复。可以提供参考图15描述的列电路32，代替图29中的列电路31。

读取操作的具体内容

图30是图示图29所示的各像素单元的读取操作的时序图。为了简化描述，假定：在像素阵列的从第0行(Row0)到第16行(Row16)的共17行的每一行布置了(N+1)个像素单元PU。

在图10中所述的光电子积累期间结束之后开始的每一个读取期间，响应从垂直扫描电路32输出到控制信号线TX1、TX2、RST、SEL和FDSW的控制信号，读取在这些行的像素单元PU的光电二极管PD1和PD2中积累的电荷。

具体地，在图30所示的读取期间TR(0)中，垂直扫描电路2通过输出到TX1(0)、TX2(0)、RST(0)、SEL(0)和FDSW(0)的控制信号同时从布置在第0行(Row0)的N+1个像素单元PUA(0，0)到PUA(0，N)读取数据。布置在像素阵列1的第0行的像素单元PUA的输出数据经由与像素单元PUA连接的输出信号线VOUT输入到对应的列电路31。类似地，在TR(1)到TR(16)的每个读取期间，读取从第1行到第16行的像素单元PUA的数据。

下文中，参考图29和图30，将描述从布置在像素阵列1的第0行的像素单元PUA中读取数据的过程。读取期间TR(0)(从时刻t100到时刻t101)分为前半部(t100到t100A)和后半部(t100A到t101)。在读取期间TR(0)的前半部，读取第0行的像素单元PUA的光电二极管PD1中积累的电荷。在读取期间TR(0)的后半部，读取第0行的像素单元PUA的光电二极管PD2中积累的电荷。

1.浮置扩散区FD和FD连接线FDCL的重置

在时刻t100和时刻tRST1之间，垂直扫描电路2将控制信号线FDSW(0)和RST(0)的电压从L电平变为H电平，从而将第0行的各像素单元PUA中的FD开关晶体管MFDSW和复位晶体管MRST设置为导通状态。结果就是，第0行中各像素单元PUA中所配设的浮置扩散区FD和各列的FD连接线FDCL(0)和FDCL(1)被重置。由于控制信号线TX1(0)、TX2(0)以及SEL(0)在此时处于L电平，所以像素单元PUA(0，x)中的传输晶体管MTX1和MTX2以及选择晶体管MSEL处于断开状态。在图30所示的例子中，除了第0行之外的控制信号线的电压全部设置为L电平。

2.用于高照度的重置电平的读取

通过在时刻tRST1和下一个时刻tHR1之间将控制信号线RST(0)的电压从H电平变为L电平，垂直扫描电路2通过将第0行中各像素单元PUA配设的复位晶体管MRST设置为断开状态来取消重置。结果就是，成为导致用于高照度的重置噪声的原因的电荷在浮置扩散区FD的电容CFD和FD连接线FDCL(0)和FDCL(1)的电容中积累。

通过在时刻tRST1和下一个时刻tHR1之间还将控制信号线SEL(0)的电压从L电平变为H电平，垂直扫描电路2将第0行的各像素单元PUA配设的选择晶体管MSEL设置为导通状态(即，像素阵列1的第0行变为选择状态)。结果就是，用于高照度的重置噪声由放大晶体管MAMI放大，放大后的噪声经由选择晶体管MSEL和输出信号线VOUT输出到列电路31。

在下一个时刻tHR1,包含在列电路31中的可编程增益放大器PGA将从放大晶体管MAMI输出的用于高照度的重置噪声进行放大并且输出通过所述放大产生的用于高照度的重置电平作为PGA输出信号POUT。

3.用于低照度的重置电平的读取

通过在时刻tHR1到下一个时刻tLR1之间将控制信号线FDSW(0)的电压从H电平变为L电平，垂直扫描电路2将第0行中各像素单元PU所配设的FD开关晶体管MFDSW1和MFDSW2设置为断开状态。结果就是，隔离了FD连接线FDCL(0)和FDCL(1)的电容与浮置扩散区FD的电容CFD。由于控制信号线SEL(0)的电压保持在H电平，仅由浮置扩散区FD引起的用于低照度的重置噪声被放大晶体管MAMI放大。放大后的用于低照度的重置噪声经由选择晶体管MSEL和输出信号线VOUT输入到列电路31。

在下一个时刻tLR1，包含在列电路31中的可编程增益放大器PGA将从放大晶体管MAMI输出的用于低照度的重置噪声进行放大并且输出通过所述放大产生的用于低照度的重置电平作为PGA输出信号POUT。

4.光电荷转移

在下一个时刻tCT1，垂直扫描电路2将仅在预定期间变成H电平的单脉冲输出到控制信号线TX1(0)。此时，与第0行中的像素单元PUA连接的其他控制信号线的电压保持在tLR1时的数值。因此，在控制信号线TX1(0)的电压处于H电平的期间，在光电二极管PD1积累的光电荷(电子)转移到浮置扩散区FD。在高照度成像中，存在一部分光电荷从浮置扩散区FD溢出并且保持在FD连接线FDCL的电容中的情形。

5.用于低照度的信号电平的读取

在时刻tCT1将单脉冲输出到控制信号线TX1(0)之后，浮置扩散区FD保持通过混合作为用于低照度的重置噪声的诱因的电荷和从光电二极管PD转移来的电荷而获得的用于低照度的混合信号。用于低照度的混合信号由放大晶体管MAMI放大，此后，放大后的用于低照度的混合信号经由选择晶体管MSEL和输出信号线VOUT输入到列电路31。

在下一个时刻tLS1，列电路31中所包含的可编程增益放大器PGA将从放大晶体管MAMI输出的用于低照度的混合信号进行放大并且将通过所述放大产生的用于低照度的信号电平输出作为PGA输出信号POUT。在高照度成像中，存在用于低照度的信号电平达到饱和电压的情形。

6.用于高照度的信号电平的读取

通过在时刻tLS1和下一个时刻tHS1之间将控制信号线FDSW(0)的电压从L电平变为H电平，垂直扫描电路2将第0行的各像素单元PUA配设的FD开关晶体管MFDSW1和MFDSW2设置为导通状态。结果就是，连接了浮置扩散区FD和FD连接线FDCL(0)和FDCL(1)。因此，保持在浮置扩散区FD的电荷和保持在FD连接线FDCL(0)和FDCL(1)的电荷进行了混合。混合后的电荷保持在浮置扩散区FD以及FD连接线FDCL(0)和FDCL(1)的整个区域。此时浮置扩散区FD和FD连接线FDCL(0)和FDCL(1)的电压值(用于高照度的混合信号)由放大晶体管MAMI进行放大，然后，放大后的用于高照度的混合信号经由选择晶体管MSEL和输出信号线VOUT输入到列电路31。

在下一个时刻tHS1，列电路31所包含的可编程增益放大器PGA将从放大晶体管MAMI输出地用于高照度的混合信号进行放大并且将所述放大产生的用于高照度的信号电平输出作为PGA输出信号POUT。

7.读取期间TR(0)的前半部的结束

在完成用于高照度的信号电平的读取之后，垂直扫描电路2将控制信号SEL(0)的电压从H电平变为L电平，从而将第0行的各像素单元PUA配设的选择晶体管MSEL设置为断开状态(即，结束了对像素阵列1中第0行的选择)。在时刻t100A，垂直扫描电路2将控制信号线FDSW(0)的电压从H电平变为L电平，从而完成读取期间TR(0)的前半部。

8.读取期间TR(0)的后半部

读取期间TR(0)从时刻t100A到时刻t101的后半部中控制信号TX1(0)、TX2(0)、RST(0)、SEL(0)以及FDSW(0)的电压变化除了下述的两点之外与前半部的电压变化相同。在图30中，前半部中时刻tRST1、tHR1、tLR1、tCT1、tLS1和tHS1分别对应后半部中的时刻tRST2、tHR2、tLR2、tCT2、tLS2和tHS2。

首先，在时刻tCT2，垂直扫描电路2将仅在预定期间变成H电平的单脉冲输出到控制信号线TX2(0)而不是控制信号线TX1(0)。结果就是，在控制信号线TX2(0)的电压处于H电平期间，在光电二极管PD2中积累的光电荷(电子)转移到浮置扩散区FD。如上所述，在高照度成像的情形下，一部分光电荷可能从浮置扩散区FD溢出并且保持在FD连接线FDCL的电容中。

其次，在时刻tHS2和时刻t101之间，垂直扫描电路2将控制信号线SEL(0)的电压从H电平变为L电平，然后，将控制信号线RST(0)的电压从L电平变为H电平。通过该操作，重置了第0行的像素单元PUA配设的浮置扩散区FD的电压和各列的FD连接线FDCL(0)和FDCL(1)的电压。然后，垂直扫描电路2在时刻t101将控制信号线RST(0)的电压重置为L电平。

第六实施方式的效果

在第六实施方式中，在通过使用一次曝光的卷帘快门方法的读取期间，可以检测到通过将各FD开关单元MFDSW设置为导通状态获得的用于高照度的重置电平和高照度信号电平以及通过将各FD开关单元MFDSW设置为断开状态获得的用于低照度的重置电平和低照度信号电平。因此，具有不必像第五实施方式执行的那样事先根据来自对象的光的照度设置操作模式(高照度成像模式或低照度成像模式)的优势。

第六实施方式的第一变形例

图14所示的使用二次曝光的卷帘快门方法可应用于第六实施方式的成像装置。

具体地，在图14所示的时刻t100到时刻t101的用于低照度的读取期间，垂直扫描电路2将图21B所示的电压信号提供至与第0行的各像素单元PUA连接的控制信号线RST(0)、TX1(0)、TX2(0)、FDSW(0)和SEL(0)。通过该操作，用于低照度的重置电平和用于低照度的信号电平从第0行的各像素单元PUA输出到各列的列电路31。除了第0行之外的那些行的控制信号线的电压全部设置为L电平。类似的设置还应用于第1行到第16行。

在时刻t200到时刻t201的用于高照度的读取期间，垂直扫描电路2将图21A所示的电压信号提供至与第0行中的各像素单元PUA连接的控制信号线RST(0)、TX1(0)、TX2(0)、FDSW(0)和SEL(0)。通过该操作，用于高照度的重置电平和用于高照度的信号电平从第0行的各像素单元输出到各列的列电路31。除了第0行之外的那些行的控制信号线的电压全部设置为L电平。类似的设置还应用于第1行到第16行。

第六实施方式的第二变形例

第四实施方式所述的顶部复位晶体管MRST_T(x)和底部复位晶体管MRST_B(x)可以与图29所示的电路图结合。具体而言，各列中的顶部复位晶体管MRST_T(x)连接在最上端的FD连接线FDCL和电源节点VDD之间。各列中的底部复位晶体管MRST_B(x)连接在最下端的FD连接线FDCL和电源节点VDD之间。全复位信号RST_ALL从垂直扫描电路2输入到顶部复位晶体管MRST_T(x)的栅极和底部复位晶体管MRST_B(x)的栅极。

图31是用于说明通过将第四实施方式的复位晶体管组合到第六实施方式获得的成像装置中各像素单元的读取操作的时序图。如图18中所示，仅在读取期间TR(i)(其中，0≤i≤16)的前半部结束之前以及仅在其后半部结束之前，垂直扫描电路2输出单脉冲作为全复位信号RST_ALL，输出单脉冲到控制信号线RST(0)到RST(16)，并且输出单脉冲到除了第i行之外的那些行的控制信号线FDSW。在该期间，控制信号线FDSW(i)保持在H电平。

通过上述控制，仅在各读取期间的前半部和后半部结束之前，所有FD连接线FDCL(0)到FDCL(16)以及全部的浮置扩散区FD中的剩余电荷可以经由顶部复位晶体管MRST_T(x)和底部复位晶体管MRST_B(x)及时驱出。结果就是，可以实现高速的运行。

尽管本文已经根据实施方式对发明人所作出的本发明进行了具体的描述，但显而易见，本发明并不限于上述的实施方式并且可以在不脱离其主旨的情况下进行各种不同的变化。

Claims (15)

1.一种成像装置，该成像装置包括沿着第一方向布置的多个像素单元，

其中，每个像素单元包括：

一个或多个光电转换元件，以及

电荷积累部，由所述一个或多个光电转换元件产生的电荷转移到该电荷积累部，

其中，所述成像装置还包括：

多个连接开关单元，对应所述多个像素单元的至少一部分像素单元设置所述多个连接开关单元并且每一个所述连接开关单元具有第一至第三节点，以及

多条连接线，所述多条连接线经由所述多个连接开关单元进行连接并且沿着所述第一方向延伸，

其中，第一节点与对应像素单元的所述电荷积累部连接，

其中，第二节点和第三节点与相邻的连接线连接，

其中，每个连接开关单元配置为响应控制信号使所述第一至第三节点电连接或电隔离。

2.根据权利要求1所述的成像装置，该成像装置还包括：沿着所述第一方向延伸的输出信号线，

其中，每个像素单元还包括：

一个或多个传输晶体管，所述一个或多个传输晶体管与所述一个或多个光电转换元件对应并且每一个传输晶体管连接在对应的光电转换元件和所述电荷积累部之间；

放大晶体管，该放大晶体管用于放大所述电荷积累部的电压；以及

选择晶体管，该选择晶体管连接在所述放大晶体管和所述输出信号线之间。

3.根据权利要求2所述的成像装置，其中，为所述多个像素单元分别设置所述多个连接开关单元，以及

其中，每个像素单元还包括复位晶体管，该复位晶体管连接在与所述第二节点连接的连接线和电源节点之间。

4.根据权利要求3所述的成像装置，该成像装置还包括：垂直扫描电路，所述垂直扫描电路通过沿着与所述第一方向交叉的第二方向延伸的多个控制信号线控制所述连接开关单元、所述一个或多个传输晶体管、所述选择晶体管以及所述复位晶体管，

其中，在所述光电转换元件中积累的待读取的电荷经由对应的传输晶体管转移到所述电荷积累部之前，在所述连接开关单元的第一至第三节点电连接的状态下，所述垂直扫描电路将所述复位晶体管设置为导通状态，从而执行将在所述电荷积累部中积累的电荷驱出的重置步骤。

5.根据权利要求4所述的成像装置，其中，所述成像装置具有第一操作模式和第二操作模式，

其中，在所述第一操作模式，在所述重置步骤之后，在所述连接开关单元的第一至第三节点电隔离的状态下，所述垂直扫描电路经由对应的传输晶体管将所述光电转换元件中积累的待读取的电荷转移到所述电荷积累部，并且在所述转移之后将所述电荷积累部的电压电平经由所述选择晶体管输出到所述输出信号线，以及

其中，在所述第二操作模式，在所述重置步骤之后，在所述连接开关单元的第一至第三节点电连接的状态下，所述垂直扫描电路经由对应的传输晶体管将所述光电转换元件中积累的待读取的电荷转移到所述电荷积累部，并且在所述转移之后将所述电荷积累部的电压电平经由所述选择晶体管输出到所述输出信号线。

6.根据权利要求4所述的成像装置，其中，所述垂直扫描电路用于执行下述操作：

在所述重置步骤之后，在所述连接开关单元的第一至第三节点电连接的状态下，将所述电荷积累部的第一噪声电平经由所述选择晶体管输出到所述输出信号线，

然后，在所述连接开关单元的第一至第三节点电隔离的状态下，将所述电荷积累部的第二噪声电平经由所述选择晶体管输出到所述输出信号线，

然后，在所述连接开关单元的第一至第三节点电隔离的状态下，将在所述光电转换元件中积累的待读取的电荷经由对应的传输晶体管转移到所述电荷积累部并且在所述转移之后将所述电荷积累部的第一电压电平经由所述选择晶体管输出到所述输出信号线，以及

然后，在所述连接开关单元的第一至第三节点电连接的状态下，将所述电荷积累部的第二电压电平经由所述选择晶体管输出到所述输出信号线。

7.根据权利要求6所述的成像装置，该成像装置还包括：列电路，该列电路与所述输出信号线连接，

其中，所述列电路包括：

第一A/D转换电路，用于将所述第一噪声电平和所述第二电压电平进行模数转换，以及

第二A/D转换电路，用于将所述第二噪声电平和所述第一电压电平进行模数转换。

8.根据权利要求1所述的成像装置，该成像装置还包括：第一全复位晶体管和第二全复位晶体管，所述第一全复位晶体管和第二全复位晶体管连接在所述多条连接线的两端的连接线末端和电源节点之间。

9.根据权利要求1所述的成像装置，其中，未设置所述多个连接开关单元的像素单元包括用于使所述电荷积累部与所述多条连接线中的任意一条连接线连接的开关晶体管。

10.根据权利要求1所述的成像装置，其中，所述连接开关单元包括：

第一开关晶体管，该第一开关晶体管连接在所述第一节点和第二节点之间，以及

第二开关晶体管，该第二开关晶体管连接在所述第二节点和第三节点之间，以及

其中，所述第一开关晶体管的控制电极和所述第二开关晶体管的控制电极彼此连接。

11.根据权利要求10所述的成像装置，其中，所述连接开关单元还包括连接在所述第一节点和所述第三节点之间的第三开关晶体管，以及

其中，所述第三开关晶体管的控制电极与所述第一开关晶体管和所述第二开关晶体管的控制电极相互电连接。

12.根据权利要求1所述的成像装置，其中，所述连接开关单元包括：

第一开关晶体管，该第一开关晶体管连接在所述第一节点和所述第二节点之间，以及

第二开关晶体管，该第二开关晶体管连接在所述第一节点和所述第三节点之间，以及

其中，所述第一开关晶体管的控制电极和所述第二开关晶体管的控制电极相互连接。

13.根据权利要求3所述的成像装置，其中，所述成像装置是在半导体衬底上形成的，

其中，每个像素单元包括：作为所述一个或多个光电转换元件的第一光电二极管和第二光电二极管，所述第一光电二极管和第二光电二极管布置为沿所述第一方向排成行，

其中，所述电荷积累部布置在所述第一光电二极管和所述第二光电二极管之间，

其中，所述连接开关单元布置为在与所述第一方向交叉的第二方向上与所述电荷积累部相邻，

其中，所述放大晶体管布置在所述连接开关单元的夹着所述电荷积累部的对侧，以及

其中，所述复位晶体管和所述选择晶体管布置为在所述电荷积累部夹着所述第二光电二极管的对侧沿着所述第二方向排成行。

14.根据权利要求13所述的成像装置，其中，所述连接开关单元包括：

第一杂质区，该第一杂质区还用作所述电荷积累部并且构建所述第一节点，

第二杂质区，该第二杂质区构建所述第二节点，

第三杂质区，该第三杂质区构建所述第三节点，以及

栅极电极，该栅极电极形成为覆盖所述第一至第三杂质区之间的间隙。

15.一种成像装置，该成像装置包括：

多个像素单元，所述多个像素单元沿着第一方向布置；

多个第一开关晶体管，对应所述多个像素单元的至少一部分像素单元设置所述多个第一开关晶体管；以及

多条连接线，所述多条连接线经由所述多个第一开关晶体管连接并且沿所述第一方向延伸，

其中，每个像素单元包括：

一个或多个光电转换元件，

电荷积累部，由所述一个或多个光电转换元件产生的电荷转移到所述电荷积累部，以及

第二开关晶体管，该第二开关晶体管使所述电荷积累部和所述多条连接线的任意一条连接线连接，以及

其中，每个第一开关晶体管的控制电极与对应的像素单元所配设的所述第二开关晶体管的控制电极连接。