JP2016100497A - Wiring board and manufacturing method of the same - Google Patents

Wiring board and manufacturing method of the same Download PDF

Info

Publication number
JP2016100497A
JP2016100497A JP2014237350A JP2014237350A JP2016100497A JP 2016100497 A JP2016100497 A JP 2016100497A JP 2014237350 A JP2014237350 A JP 2014237350A JP 2014237350 A JP2014237350 A JP 2014237350A JP 2016100497 A JP2016100497 A JP 2016100497A
Authority
JP
Japan
Prior art keywords
wiring
pad
branch
width
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014237350A
Other languages
Japanese (ja)
Inventor
正則 秋江
Masanori Akie
正則 秋江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2014237350A priority Critical patent/JP2016100497A/en
Publication of JP2016100497A publication Critical patent/JP2016100497A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a wiring board capable of suppressing the resistance of a wiring formed by a printing method to be increased and a manufacturing method of the same.SOLUTION: The manufacturing method of the wiring board includes a step of integrally forming by a printing method on a substrate 10, a wiring body 12w, a pad 12p, and a plurality of branch wirings 12b connecting to the same pad 12p by being branched from the wiring body 12w.SELECTED DRAWING: Figure 4

Description

本発明は、配線基板及び配線基板の製造方法に関する。   The present invention relates to a wiring board and a manufacturing method of the wiring board.

パーソナルコンピュータやスマートフォン等の電子機器には様々な配線基板が使用される。配線基板は、絶縁性の基板や層間絶縁膜の上に配線を形成してなるが、その配線の形成方法として印刷法がある。   Various wiring boards are used for electronic devices such as personal computers and smartphones. The wiring substrate is formed by forming wiring on an insulating substrate or an interlayer insulating film, and there is a printing method as a method for forming the wiring.

印刷法においては、金属微粒子を含むインクを下地の上に配線形状に塗布し、焼成によりインク中に金属粒子を析出させることで配線を形成する。これによれば、めっき法等で使用されるめっき槽等の大掛かりな装置が不要なため、安価に簡単に配線を形成することができる。   In the printing method, an ink containing fine metal particles is applied in the form of a wiring on a base, and the wiring is formed by depositing the metal particles in the ink by baking. According to this, since a large-scale apparatus such as a plating tank used in a plating method or the like is unnecessary, wiring can be easily formed at low cost.

インクを焼成する前においては、未乾燥のインク中を金属微粒子が移動して、場所によって金属微粒子の濃度が異なるようになることがある。このような現象はコーヒーステイン現象と呼ばれ、パッドのように広い面積のパターンを印刷した場合にはそのパターンの周縁部に金属微粒子が集まることが知られている。   Before firing the ink, the metal fine particles may move in the undried ink, and the concentration of the metal fine particles may vary depending on the location. Such a phenomenon is called a coffee stain phenomenon, and it is known that when a pattern having a large area such as a pad is printed, metal fine particles gather at the peripheral portion of the pattern.

特開２００５−３５３７７２号公報JP 2005-353772 A 特開２００６−２９３２９１号公報JP 2006-293291 A 特開２００６−３１９２３０号公報JP 2006-319230 A 特開２００７−５３３３４号公報JP 2007-53334 A

しかしながら、前述のようにコーヒーステイン現象が発生すると、塗布後のインクにおいて金属微粒子の濃度差が発生し、濃度が低い部分で配線の膜厚が不足して抵抗が上昇してしまう。   However, when the coffee stain phenomenon occurs as described above, a difference in the concentration of metal fine particles occurs in the ink after application, and the thickness of the wiring is insufficient at a low concentration portion, resulting in an increase in resistance.

開示の技術は、上記に鑑みてなされたものであって、印刷法で形成された配線の抵抗が上昇するのを抑制することが可能な配線基板及び配線基板の製造方法を提供することを目的とする。   The disclosed technology has been made in view of the above, and an object of the present invention is to provide a wiring board capable of suppressing an increase in resistance of a wiring formed by a printing method and a method for manufacturing the wiring board. And

以下の開示の一観点によれば、基板の上に、配線本体と、パッドと、前記配線本体から分岐して同一の前記パッドに繋がる複数の分岐配線とを一括して印刷法で形成する工程を有する配線基板の製造方法が提供される。   According to one aspect of the following disclosure, a step of collectively forming a wiring body, a pad, and a plurality of branch wirings branched from the wiring body and connected to the same pad on a substrate by a printing method A method of manufacturing a wiring board having the above is provided.

また、その開示の他の観点によれば、基板と、前記基板の上に印刷され、配線本体と、パッドと、前記配線本体から分岐して同一の前記パッドに繋がる複数の分岐配線とを備えた導体パターンとを有する配線基板が提供される。   According to another aspect of the disclosure, the apparatus includes a substrate, a wiring body printed on the substrate, a wiring body, a pad, and a plurality of branch wirings branched from the wiring body and connected to the same pad. A wiring board having a conductive pattern is provided.

以下の開示によれば、印刷法で配線本体とパッドとを一括で形成するときに、両者の間に分岐配線を複数設けるので、コーヒーステイン現象で各分岐配線が薄くなったとしても、配線本体とパッドとの間の電気抵抗が上昇するのを抑制できる。   According to the following disclosure, when the wiring main body and the pad are collectively formed by the printing method, a plurality of branch wirings are provided between the two, so even if each branch wiring becomes thin due to the coffee stain phenomenon, the wiring main body An increase in electrical resistance between the pad and the pad can be suppressed.

図１は、検討に使用した配線基板の拡大平面図である。FIG. 1 is an enlarged plan view of a wiring board used for the study. 図２は、図１の領域Aを配線の延在方向に沿って切断した拡大断面図である。FIG. 2 is an enlarged cross-sectional view of the region A in FIG. 1 cut along the wiring extending direction. 図３は、配線の電気抵抗が上昇するのを抑制するために案出された導体パターンの拡大平面図である。FIG. 3 is an enlarged plan view of a conductor pattern devised for suppressing an increase in the electrical resistance of the wiring. 図４（ａ）、（ｂ）は、第１実施形態に係る配線基板の製造途中の拡大平面図である。4A and 4B are enlarged plan views in the middle of manufacturing the wiring board according to the first embodiment. 図５（ａ）〜（ｃ）は、第１の調査で使用した比較例に係る導体パターンを示す平面図である。FIGS. 5A to 5C are plan views showing conductor patterns according to comparative examples used in the first investigation. 図６（ａ）〜（ｄ）は、第１実施形態と同一の導体パターンを示す平面図であって、分岐配線の本数をそれぞれ５本、４本、３本、２本とした例である。6A to 6D are plan views showing the same conductor pattern as in the first embodiment, and are examples in which the number of branch wirings is 5, 4, 3, and 2, respectively. . 図７は、第１の調査において、導体パターンの余剰印刷面積と全体抵抗値の測定結果をまとめた図である。FIG. 7 is a table summarizing the measurement results of the excess printed area of the conductor pattern and the overall resistance value in the first investigation. 図８は、第２の調査において、導体パターンの全体抵抗値の測定結果をまとめた図である。FIG. 8 is a table summarizing the measurement results of the overall resistance value of the conductor pattern in the second investigation. 図９（ａ）〜（ｃ）は、第３の調査で使用した導体パターン１２の形状について説明するための平面図である。FIGS. 9A to 9C are plan views for explaining the shape of the conductor pattern 12 used in the third investigation. 図１０（ａ）、（ｂ）は、第３の調査において、配線抵抗値を調べるために用意したパターンの拡大平面図である。FIGS. 10A and 10B are enlarged plan views of patterns prepared for examining the wiring resistance value in the third investigation. 図１１は、第３の調査において、配線本体の幅を０．１mmに固定しつつ、分岐配線の幅を様々に変化させた場合の全体抵抗値と配線抵抗値の測定結果を示す図である。FIG. 11 is a diagram showing measurement results of the overall resistance value and the wiring resistance value when the width of the branch wiring is changed variously while fixing the width of the wiring body to 0.1 mm in the third investigation. . 図１２は、第４の調査において、配線本体の幅を０．２mmに固定しつつ、第３の調査と同様にして測定した全体抵抗値の結果を示す図である。FIG. 12 is a diagram showing the results of the overall resistance values measured in the same manner as in the third investigation while fixing the width of the wiring body to 0.2 mm in the fourth investigation. 図１３は、第２実施形態に係る配線基板の拡大平面図である。FIG. 13 is an enlarged plan view of a wiring board according to the second embodiment. 図１４は、第３実施形態に係る配線基板の斜視図である。FIG. 14 is a perspective view of a wiring board according to the third embodiment.

本実施形態の説明に先立ち、本願発明者が検討した事項について説明する。   Prior to the description of the present embodiment, items studied by the inventor will be described.

図１は、その検討に使用した配線基板の拡大平面図である。   FIG. 1 is an enlarged plan view of a wiring board used for the examination.

この配線基板１は、絶縁性の基板２とその上に形成された導体パターン３とを有する。   The wiring substrate 1 has an insulating substrate 2 and a conductor pattern 3 formed thereon.

導体パターン３は、パッド３ｐと配線３ｗとを有しており、印刷法により形成される。印刷法では銅や銀等の導体パターンを形成できるが、ここでは導体パターン３の材料は特に問わない。   The conductor pattern 3 has a pad 3p and a wiring 3w, and is formed by a printing method. Although a conductor pattern such as copper or silver can be formed by the printing method, the material of the conductor pattern 3 is not particularly limited here.

導体パターン３の形成にあたっては、最初にインクジェット法で基板２の上にインクを塗布する。そして、インクが乾燥した後に、インクを加熱して焼成することで導体パターン３を形成する。   In forming the conductor pattern 3, first, ink is applied onto the substrate 2 by an ink jet method. Then, after the ink is dried, the conductor pattern 3 is formed by heating and baking the ink.

焼成前のインクにおいては、銅や銀等の金属微粒子がインク中で流動し、これが原因で前述のコーヒーステイン現象が発生する。   In the ink before baking, metal fine particles such as copper and silver flow in the ink, and this causes the above-mentioned coffee stain phenomenon.

そして、そのコーヒーステイン現象により、導体パターン３には膜厚が厚い部分と薄い部分とが生じてしまう。   Due to the coffee stain phenomenon, the conductor pattern 3 has a thick part and a thin part.

図２は、図１の領域Aを配線３ｗの延在方向に沿って切断した拡大断面図である。   FIG. 2 is an enlarged cross-sectional view of the region A in FIG. 1 cut along the extending direction of the wiring 3w.

図２に示すように、コーヒーステイン現象が原因で、配線３ｗの膜厚T1はパッド３ｐの周縁部の膜厚T2よりも薄くなる。これは、インクの乾燥途中で配線３ｗの金属微粒子がパッド３ｐに吸収され、金属微粒子が配線３ｗにおいて不足するためと考えらえる。 As shown in FIG. 2, due to the coffee stain phenomenon, the film thickness T 1 of the wiring 3w becomes thinner than the film thickness T 2 of the peripheral edge of the pad 3p. This is considered to be because the metal fine particles of the wiring 3w are absorbed by the pad 3p during the drying of the ink, and the metal fine particles are insufficient in the wiring 3w.

このように膜厚T1が薄くなると配線３ｗの電気抵抗が上昇してしまい、好ましくない。 Thus the electric resistance of the wiring 3w thickness T 1 is made thinner ends up rising, which is not preferable.

図３は、配線３ｗの電気抵抗が上昇するのを抑制するために案出された導体パターン３の拡大平面図である。   FIG. 3 is an enlarged plan view of the conductor pattern 3 devised to suppress an increase in the electrical resistance of the wiring 3w.

図３の例では、配線３ｗとパッド３ｐとの間にテーパ部３ｔを設ける。   In the example of FIG. 3, a tapered portion 3t is provided between the wiring 3w and the pad 3p.

テーパ部３ｔは、配線３ｗからパッド３ｐに向かって幅Wが広がるような平面形状を有する。   The tapered portion 3t has a planar shape in which the width W increases from the wiring 3w toward the pad 3p.

この構造によれば、テーパ部３ｔによって配線３ｗがパッド３ｐから隔てられるため、パッド３ｐから配線３ｗにコーヒーステイン現象が及ぶ可能性が低減できる。   According to this structure, since the wiring 3w is separated from the pad 3p by the tapered portion 3t, it is possible to reduce the possibility that the coffee stain phenomenon extends from the pad 3p to the wiring 3w.

また、コーヒーステイン現象によってテーパ部３ｔの膜厚が減少しても、テーパ部３ｔの幅Wは配線３ｗのそれよりも広いので、配線３ｗとパッド３ｐとの間の電気抵抗が上昇する可能性も少ない。   Further, even if the film thickness of the taper portion 3t is reduced due to the coffee stain phenomenon, the width W of the taper portion 3t is wider than that of the wiring 3w, so that the electrical resistance between the wiring 3w and the pad 3p may increase. There are few.

しかしながら、このように幅Wが広いテーパ部３ｔを設けると、導体パターン３の印刷面積が広がってしまうため、インクの消費量が増大すると共に、テーパ部３ｔを印刷するための作業時間も増える。   However, when the tapered portion 3t having the wide width W is provided as described above, the printing area of the conductor pattern 3 is increased, so that the ink consumption increases and the working time for printing the tapered portion 3t also increases.

なお、配線３ｗよりも先にパッド３ｐを印刷し、パッド３ｐが乾燥してから配線３ｗを印刷することで、コーヒーステイン現象によって配線３ｗの金属微粒子がパッド３ｐに吸収されるのを防ぐことも考えられる。但し、このように二回に分けて導電パターン３を形成したのでは、導電パターン３を形成するのに要する作業が増え、作業時間が増大してしまう。   The pad 3p is printed before the wiring 3w, and the wiring 3w is printed after the pad 3p is dried, thereby preventing the fine particles of the wiring 3w from being absorbed by the pad 3p due to the coffee stain phenomenon. Conceivable. However, if the conductive pattern 3 is formed in two steps in this way, the work required to form the conductive pattern 3 increases and the work time increases.

以下に、インクの消費量や作業時間を抑制しながら、コーヒーステイン現象が生じても配線の電気抵抗が上昇するのを抑制できる本実施形態について説明する。   In the following, the present embodiment will be described in which the increase in the electrical resistance of the wiring can be suppressed even if the coffee stain phenomenon occurs while suppressing the ink consumption and the working time.

（第１実施形態）
本実施形態では、印刷法で形成された導体パターンの電気抵抗が上昇するのを以下のように抑制する。 (First embodiment)
In the present embodiment, an increase in the electrical resistance of the conductor pattern formed by the printing method is suppressed as follows.

図４（ａ）、（ｂ）は、本実施形態に係る配線基板の製造途中の拡大平面図である。   4A and 4B are enlarged plan views in the middle of manufacturing the wiring board according to the present embodiment.

まず、図４（ａ）に示すように、インクジェット法等の印刷法で絶縁性の基板１０の上にインクを塗布することにより、基板１０に印刷パターン１１を形成する。   First, as shown in FIG. 4A, a printing pattern 11 is formed on the substrate 10 by applying ink onto the insulating substrate 10 by a printing method such as an inkjet method.

その印刷法で使用されるインクには銀の微粒子が含有される。そのようなインクとしては、例えば、ハリマ化成グループ株式会社製のNPS-JLがある。   The ink used in the printing method contains silver fine particles. An example of such an ink is NPS-JL manufactured by Harima Chemical Group.

なお、銀に代えて銅の微粒子を含むインクを使用してもよい。   Ink containing copper fine particles may be used instead of silver.

また、基板１０としては、例えばプリプレグを硬化してなる樹脂基板を使用し得る。   Moreover, as the board | substrate 10, the resin substrate formed by hardening | curing a prepreg can be used, for example.

更に、インクの流れ出しを防止するために印刷パターン１１の周囲にバンクを形成してもよいが、この例ではバンクを形成せずに基板１０の平坦面上に印刷パターン１１を形成する。   Further, a bank may be formed around the print pattern 11 to prevent the ink from flowing out. In this example, the print pattern 11 is formed on the flat surface of the substrate 10 without forming the bank.

次に、図４（ｂ）に示すように、不図示の炉の中で上記の印刷パターン１１を約１５０℃の温度で約１時間加熱することで焼成し、厚さが約０．８μmの導体パターン１２を得る。   Next, as shown in FIG. 4B, the printed pattern 11 is baked by heating it at a temperature of about 150 ° C. for about 1 hour in a furnace (not shown), and the thickness is about 0.8 μm. A conductor pattern 12 is obtained.

なお、焼成に代えて、光硬化により導体パターン１２を形成してもよい。   Instead of firing, the conductor pattern 12 may be formed by photocuring.

以上により、導体パターン１２を備えた本実施形態に係る配線基板１３の基本構造を得る。   As described above, the basic structure of the wiring board 13 according to this embodiment provided with the conductor pattern 12 is obtained.

その導体パターン１２は、配線本体１２ｗと、該配線本体１２ｗから分岐した複数の分岐配線１２ｂと、分岐配線１２ｂの各々に繋がるパッド１２ｐとを有しており、上記の印刷法ではこれらの各部が一括して形成されることになる。   The conductor pattern 12 has a wiring main body 12w, a plurality of branch wirings 12b branched from the wiring main body 12w, and pads 12p connected to each of the branch wirings 12b. It is formed in a lump.

パッド１２ｐは、例えば導体パターン１２においてはんだバンプが接合される部位であり、配線本体１２ｗや各分岐配線１２ｂよりも広い幅の矩形状である。   The pad 12p is, for example, a portion to which solder bumps are joined in the conductor pattern 12, and has a rectangular shape with a width wider than that of the wiring body 12w and each branch wiring 12b.

このようなパッド１２ｐと分岐配線１２ｂの幅の相違に起因して、焼成前の導体パターン１２には前述のコーヒーステイン現象が起きることがある。そのコーヒーステイン現象によって分岐配線１２ｂの銀微粒子が矢印Aのようにパッド１２ｐに吸収され、分岐配線１２ｂの膜厚がパッド１２ｐのそれよりも薄くなることがある。   Due to the difference in width between the pad 12p and the branch wiring 12b, the above-described coffee stain phenomenon may occur in the conductive pattern 12 before firing. Due to the coffee stain phenomenon, silver fine particles in the branch wiring 12b may be absorbed by the pad 12p as indicated by an arrow A, and the film thickness of the branch wiring 12b may be thinner than that of the pad 12p.

このように膜厚が薄くなっても、配線本体１２ｗとパッド１２ｐとの間で複数の分岐配線１２ｂが並列に接続されているため、導体パターン１２の全体の抵抗が上昇するのが抑制される。   Even when the film thickness is reduced in this way, since the plurality of branch wirings 12b are connected in parallel between the wiring body 12w and the pad 12p, an increase in the overall resistance of the conductor pattern 12 is suppressed. .

しかも、配線本体１２ｗとパッド１２ｐとが分岐配線１２ｂで隔てられているため、コーヒーステイン現象がパッド１２ｐから配線本体１２ｗにまで及びにくくなり、配線本体１２ｗの膜厚が低下するのを抑制することもできる。   In addition, since the wiring main body 12w and the pad 12p are separated by the branch wiring 12b, the coffee stain phenomenon does not easily extend from the pad 12p to the wiring main body 12w, and the film thickness of the wiring main body 12w is suppressed from decreasing. You can also.

更に、分岐配線１２ｂは配線本体１２ｗやパッド１２ｐと同時に形成されるので、分岐配線１２ｂを形成するための余分な作業は不要であり、作業時間が増大するのを抑制することもできる。   Furthermore, since the branch wiring 12b is formed at the same time as the wiring body 12w and the pad 12p, an extra work for forming the branch wiring 12b is unnecessary, and an increase in work time can be suppressed.

そして、各分岐配線１２ｂの間には隙間があるため、その隙間によって印刷面積を低減でき、インクの消費量が増大するのを抑制できる。   Since there is a gap between the branch wirings 12b, the printing area can be reduced by the gap, and an increase in ink consumption can be suppressed.

なお、分岐配線１２ｗの各々の幅W2を加算して得た総和Sが配線本体１２ｗの幅W1よりも狭いと、各分岐配線１２ｗの合成抵抗が配線本体１２ｗの抵抗よりも低くなるので、総和Sを幅W1以上とするのが好ましい。 Incidentally, the sum S obtained by adding the width W 2 of each of the branch lines 12w is narrower than the width W 1 of the wiring main body 12w, since the combined resistance of the respective branch wires 12w is lower than the resistance of the wiring main body 12w The total sum S is preferably set to a width W 1 or more.

また、この例では一つのパッド１２ｐに繋がる分岐配線１２ｂの本数を５本としているが、分岐配線１２ｂの本数はパッド１２ｐの大きさに合わせて適宜設定すればよい。   In this example, the number of branch wirings 12b connected to one pad 12p is five, but the number of branch wirings 12b may be set as appropriate according to the size of the pad 12p.

更に、隣接する分岐配線１２ｂ同士間隔Tが狭いと、インクの濡れ広がりによって分岐配線１２ｂ同士が接触してしまうおそれがある。間隔Tは、このように分岐配線１２ｂ同士が接触してしまうのを防止できる程度に広くするのが好ましく、この例では間隔Tを約０．１mm〜０．２mm程度とする。   Furthermore, if the interval T between adjacent branch wirings 12b is narrow, there is a possibility that the branch wirings 12b come into contact with each other due to spreading of the ink. The interval T is preferably wide enough to prevent the branch wirings 12b from coming into contact with each other. In this example, the interval T is set to about 0.1 mm to 0.2 mm.

次に、本実施形態の効果を確認するために本願発明者が行った調査について説明する。   Next, an investigation conducted by the present inventor in order to confirm the effect of the present embodiment will be described.

・第１の調査
本調査では、二つのパッド１２ｐ間の電気抵抗が導体パターン１２の形状によってどのように変化するのかが調査された。 -1st investigation In this investigation, it was investigated how the electrical resistance between the two pads 12p changes with the shape of the conductor pattern 12. FIG.

図５〜図６は、その調査で使用した導体パターン１２の形状について説明するための平面図である。   5-6 is a top view for demonstrating the shape of the conductor pattern 12 used by the investigation.

このうち、図５（ａ）〜（ｃ）は比較例に係る導体パターンを示す平面図である。   Among these, FIGS. 5A to 5C are plan views showing conductor patterns according to comparative examples.

図５（ａ）は、分岐配線１２ｂを形成せずに、配線本体１２ｗとパッド１２ｐとを直接繋いだ例である。   FIG. 5A shows an example in which the wiring body 12w and the pad 12p are directly connected without forming the branch wiring 12b.

二つのパッド１２ｐ同士の間隔Lは１０mmであり、パッド１２ｐは一辺の長さXが３mmの正方形状である。そして、配線本体１２ｗの幅W1は０．１mmである。これら間隔L、長さX、及び幅W1の値は、図５（ｂ）、（ｃ）、及び図６（ａ）〜（ｄ）の全てについて同様である。 The distance L between the two pads 12p is 10 mm, and the pad 12p has a square shape with a side length X of 3 mm. Then, the width W 1 of the wiring body 12w is 0.1mm. The values of the interval L, the length X, and the width W 1 are the same for all of FIGS. 5B and 5C and FIGS. 6A to 6D.

図５（ｂ）は、配線本体１２ｗとパッド１２ｐとの間に長方形の補助パターン１２ａを設けた例である。   FIG. 5B shows an example in which a rectangular auxiliary pattern 12a is provided between the wiring body 12w and the pad 12p.

その補助パターン１２ａを設けたことで、配線本体１２ｗとパッド１２ｐとは距離Dだけ隔てられる。距離Dは１mmである。この距離Dの値については、図５（ｃ）、及び図６（ａ）〜（ｄ）についても同様である。   By providing the auxiliary pattern 12a, the wiring body 12w and the pad 12p are separated by a distance D. The distance D is 1 mm. The value of the distance D is the same for FIG. 5C and FIGS. 6A to 6D.

図５（ｃ）は、補助パターン１２ａをテーパ状にした場合の平面図である。   FIG. 5C is a plan view when the auxiliary pattern 12a is tapered.

図６（ａ）〜（ｄ）は、本実施形態と同一の導体パターンを示す平面図であって、分岐配線１２ｂの本数をそれぞれ５本、４本、３本、２本とした例である。なお、分岐配線１２ｂの各々の幅W2は、図６（ａ）〜（ｄ）の全てにおいて０．１mmである。 6A to 6D are plan views showing the same conductor pattern as in this embodiment, and are examples in which the number of branch wirings 12b is 5, 4, 3, and 2, respectively. . The width W 2 of each of the branch line 12b is 0.1mm in all figures 6 (a) ~ (d) .

更に、図５（ａ）〜（ｃ）と図６（ａ）〜（ｄ）のいずれの導電パターンにおいても、その膜厚、焼成条件、及びインクは図４（ａ）、（ｂ）で説明したのと同じである。これについては、後述の第２〜第４の調査でも同様である。   Further, in any of the conductive patterns of FIGS. 5A to 5C and FIGS. 6A to 6D, the film thickness, firing conditions, and ink are described in FIGS. 4A and 4B. Is the same as The same applies to the second to fourth investigations described later.

図７は、上記した各々の導体パターンの余剰印刷面積Sと全体抵抗値RTの測定結果をまとめた図である。 FIG. 7 is a table summarizing the measurement results of the excess print area S and the overall resistance value RT of each of the above-described conductor patterns.

なお、余剰印刷面積Sは、図５（ｂ）、（ｃ）については補助パターン１２ａの面積であり、図６（ａ）〜（ｄ）については分岐配線１２ｂの面積の総和である。   The surplus printing area S is the area of the auxiliary pattern 12a in FIGS. 5B and 5C, and the total area of the branch wiring 12b in FIGS. 6A to 6D.

また、全体抵抗値RTは、二つのパッド１２ｐの間の電気抵抗を四端子法で測定して得られた値である。 The overall resistance value RT is a value obtained by measuring the electrical resistance between the two pads 12p by the four-terminal method.

図７に示すように、全体抵抗値RTは図５（ａ）の例が最も大きい。これは、コーヒーステイン現象により配線本体１２ｗの膜厚が低減して、配線本体１２ｗそのものの電気抵抗が上昇したためと考えられる。 As shown in FIG. 7, the overall resistance value RT is the largest in the example of FIG. This is presumably because the electrical resistance of the wiring main body 12w itself is increased due to a reduction in the film thickness of the wiring main body 12w due to the coffee stain phenomenon.

一方、本実施形態（図６（ａ）〜（ｄ））においては、比較例（図５（ｂ）、（ｃ））よりも余剰印刷面積Sが少ないにも関わらず、全体抵抗値RTが比較例よりも小さくなることが明らかとなった。 On the other hand, in the present embodiment (FIGS. 6A to 6D), the overall resistance value R T , although the surplus printing area S is smaller than that of the comparative example (FIGS. 5B and 5C). It became clear that becomes smaller than a comparative example.

本実施形態でこのように全体抵抗値RTが低減したのは、コーヒーステイン現象が起きる範囲が分岐配線１２ｂに留まり、更に各分岐配線１２ｂを並列に接続したためと考えられる。 In this embodiment, the overall resistance value RT is thus reduced because the range in which the coffee stain phenomenon occurs is limited to the branch line 12b, and the branch lines 12b are connected in parallel.

この結果により、本実施形態では、導体パターン１２の印刷パターンが増加するのを抑制しながら、コーヒーステイン現象に起因した抵抗増加を抑制できることが確認できた。   From this result, in this embodiment, it has been confirmed that an increase in resistance due to the coffee stain phenomenon can be suppressed while suppressing an increase in the printed pattern of the conductor pattern 12.

・第２の調査
本調査では、第１の調査とは異なる大きさの導体パターン１２を形成し、全体抵抗値RTを測定した。 -2nd investigation In this investigation, the conductor pattern 12 of the magnitude | size different from the 1st investigation was formed, and the whole resistance value RT was measured.

その結果を図８に示す。   The result is shown in FIG.

図８に示すように、この例ではパッド１２ｐの一辺の長さLが３mmの場合と２mmの場合について調査した。また、距離Dが１mmと１．５mmの場合についても調査した。   As shown in FIG. 8, in this example, the case where the length L of one side of the pad 12p was 3 mm and the case where it was 2 mm were investigated. The case where the distance D was 1 mm and 1.5 mm was also investigated.

図８の結果から分かるように、長さLと距離Dの如何を問わず、本実施形態では比較例よりも全体抵抗値RTが低い。 As can be seen from the results of FIG. 8, the overall resistance value RT is lower in this embodiment than in the comparative example regardless of the length L and the distance D.

・第３の調査
本調査では、分岐配線１２ｂの幅W2を変えると全体抵抗値RTがどのように変化するのかが調べられた。 - In the third study the study, or to change how the total resistance R T when changing the width W 2 of the branch line 12b is examined.

図９（ａ）〜（ｃ）は、その調査で使用した導体パターン１２の形状について説明するための平面図である。   FIGS. 9A to 9C are plan views for explaining the shape of the conductor pattern 12 used in the investigation.

このうち、図９（ａ）は分岐配線１２ｂの本数を２本にした場合の平面図であり、図９（ｂ）は分岐配線１２ｂの本数を３本にした場合の平面図である。   9A is a plan view when the number of branch wirings 12b is two, and FIG. 9B is a plan view when the number of branch wirings 12b is three.

また、図９（ｃ）は比較例に係るパターンを示す平面図である。この比較例においては、分岐配線１２ｂを形成せずに、配線本体１２ｗとパッド１２ｐとを直接繋いだ。   FIG. 9C is a plan view showing a pattern according to a comparative example. In this comparative example, the wiring body 12w and the pad 12p were directly connected without forming the branch wiring 12b.

図９（ａ）〜（ｃ）のいずれにおいても、二つのパッド１２ｐ同士の間隔Lは４mmであり、パッド１２ｐは一辺の長さXが３mmの正方形状であり、配線本体１２ｗの幅W1は０．１mmである。 9A to 9C, the distance L between the two pads 12p is 4 mm, the pad 12p has a square shape with a side length X of 3 mm, and the width W 1 of the wiring body 12w. Is 0.1 mm.

また、図９（ａ）、（ｂ）においては、配線本体１２ｗとパッド１２ｐとの距離Dを１mmとした。   In FIGS. 9A and 9B, the distance D between the wiring body 12w and the pad 12p is 1 mm.

そして、図９（ａ）〜（ｃ）のパターンの各々について、二つのパッド１２ｐの間の電気抵抗を四端子法で測定することにより全体抵抗値RTを得た。 For each of the patterns of FIGS. 9A to 9C, the overall resistance value RT was obtained by measuring the electrical resistance between the two pads 12p by the four-terminal method.

また、この調査では、以下のようにして配線本体１２ｗのみの配線抵抗値RWも合わせて調べられた。 Also, in this study, it was studied also combined wiring resistance value R W only interconnection body 12w as follows.

図１０（ａ）、（ｂ）は、その配線抵抗値RWを調べるために用意したパターンの拡大平面図である。 Figure 10 (a), (b) is an enlarged plan view of a pattern prepared to examine the wiring resistance R W.

このうち、図１０（ａ）は、２本の分岐配線１２ｂでパッド１２ｐを直接繋いだパターンを示す平面図である。そして、図１０（ｂ）は、３本の分岐配線１２ｂでパッド１２ｐを直接繋いだパターンを示す平面図である。   Among these, FIG. 10A is a plan view showing a pattern in which pads 12p are directly connected by two branch wirings 12b. FIG. 10B is a plan view showing a pattern in which the pads 12p are directly connected by the three branch wirings 12b.

図１０（ａ）、（ｂ）のどちらにおいても、分岐配線１２ｗの長さDは図９（ａ）、（ｂ）と同じ１mmとした。また、正方形のパッド１２ｐの一辺の長さXも、図９（ａ）、（ｂ）と同じ３mmとした。   In both FIGS. 10A and 10B, the length D of the branch wiring 12w is set to 1 mm, which is the same as in FIGS. 9A and 9B. Further, the length X of one side of the square pad 12p was also set to 3 mm as in FIGS. 9 (a) and 9 (b).

図１０（ａ）において二つのパッド１２ｐの間の電気抵抗を四端子法で測定すると、パッド１２ｐと分岐配線１２ｂとを合わせた抵抗値R0が得られる。その抵抗値R0を２倍した値を図９（ａ）の導体パターン１２の全体抵抗値RTから減算した値を、分岐配線１２ｂが２本の場合における配線本体１２ｗのみの配線抵抗値RWとみなす。 In FIG. 10A, when the electrical resistance between the two pads 12p is measured by the four-terminal method, a resistance value R 0 obtained by combining the pad 12p and the branch wiring 12b is obtained. A value obtained by subtracting a value obtained by doubling the resistance value R 0 from the overall resistance value RT of the conductor pattern 12 in FIG. 9A is the wiring resistance value R of only the wiring body 12 w when the number of branch wirings 12 b is two. Consider W.

これと同様な方法を用いることで、図９（ｂ）と図１０（ｂ）の各パターンから分岐配線１２ｂが３本の場合における配線本体１２ｗのみの配線抵抗値RWが得られる。 By using this same method, and FIG. 9 (b) and the wiring resistance R W of only the wiring main body 12w when the branch line 12b is three from each pattern shown in FIG. 10 (b) is obtained.

図１１に、配線本体１２ｗの幅W1を０．１mmに固定しつつ、分岐配線１２ｂの幅W2を０．０５mm〜０．５mmの範囲で０．０５mm刻みで変化させた場合の全体抵抗値RTと配線抵抗値RWの測定結果を示す。 11, while the width W 1 of the wiring main body 12w is fixed to 0.1 mm, the overall resistance in the case of changing with 0.05mm increments in the range of 0.05mm~0.5mm width W 2 of the branch line 12b the measurement results of values R T and the wiring resistance R W.

図１１に示すように、分岐配線１２ｂが２本の場合には、分岐配線１２ｂの幅W2が０．０５mmから増加して０．２mmになるまでは全体抵抗値RTが減少傾向となる。 As shown in FIG. 11, when the branch line 12b is two, the whole to a width W 2 of the branch line 12b is 0.2mm increased from 0.05mm resistance R T is decreasing .

一方、幅W2が０．２mm〜０．２５mmよりも広がると全体抵抗値RTは増加に転じる。 On the other hand, total resistance R T when the width W 2 spreads than 0.2mm~0.25mm turns to increase.

この結果より、配線本体１２ｗの幅W1の２倍を超える値に幅W2を設定しても、全体抵抗値RTを低下させることはできず、むしろ幅W2の拡幅によりインクの消費量が無駄になることが明らかとなった。 From this result, even if the width W 2 is set to a value exceeding twice the width W 1 of the wiring body 12w, the overall resistance value RT cannot be reduced, but rather the ink consumption due to the widening of the width W 2. It became clear that the amount was wasted.

このように幅W2を広げても全体抵抗値RTが増加するのは、幅W2が増加すると、各分岐配線１２ｂの抵抗減少よりも、配線本体１２ｗの配線抵抗値RWの上昇の方が優勢になるためと考えられる。これは、各幅W1、W2の相違に起因したコーヒーステイン現象が配線本体１２ｗと分岐配線１２ｂの境界で発生し、これにより配線本体１２ｗの膜厚が減少することが原因と推測される。 This way the width W 2 of the total resistance R T be spread is increased, the width W 2 is increased, than the resistance decrease of each branch wiring 12b, the increase in wire resistance R W of the wiring main body 12w This is thought to be because it becomes dominant. This is presumably because the coffee stain phenomenon caused by the difference between the widths W 1 and W 2 occurs at the boundary between the wiring body 12w and the branch wiring 12b, thereby reducing the film thickness of the wiring body 12w. .

また、分岐配線１２ｂが３本の場合には、幅W2が０．２mm〜０．２５mmを超えると全体抵抗値RTが増加し始める。よって、この場合においても、幅W1の２倍を超える値に幅W2を設定しても全体抵抗値RTを低下させることはできないことが明らかとなった。 In the case of branch lines 12b are three begins to increase the overall resistance R T when the width W 2 greater than 0.2 mm to 0.25 mm. Therefore, in this case as well, it has become clear that the overall resistance value RT cannot be reduced even if the width W 2 is set to a value exceeding twice the width W 1 .

以上の結果より、インクの消費量を抑制しながら全体抵抗値RTを低減するには、分岐配線１２ｗの幅W2を配線本体１２ｗの幅W1の２倍以下にするのが好ましいことが明らかとなった。 These results, in order to reduce the total resistance R T while suppressing the consumption of the ink, it is preferable that the width W 2 of branch wires 12w to less than twice the width W 1 of the wiring main body 12w It became clear.

・第４の調査
本調査では、配線本体１２ｗの幅W1を０．２mmに固定しつつ、分岐配線１２ｂの幅W2を０．０５mm〜０．８mmの範囲で０．０５mm刻みで変化させて全体抵抗値RTを測定した。なお、間隔L、長さX、及び距離Dの各値は第３の調査におけるのと同じである。 · In the fourth study the study, while the width W 1 of the wiring main body 12w is fixed to 0.2 mm, was changed in 0.05mm increments width W 2 of branch lines 12b in the range of 0.05mm~0.8mm The total resistance value RT was measured. Note that the values of the interval L, the length X, and the distance D are the same as in the third survey.

その調査結果を図１２に示す。   The result of the investigation is shown in FIG.

図１２に示すように、分岐配線１２ｂの本数が２本と３本のいずれの場合においても、分岐配線１２ｗの幅W2が増加して０．４mm程度となったところで全体抵抗値RTが飽和し、幅W2をむやみに広げても全体抵抗値RTが低減できないことが分かった。 As shown in FIG. 12, when the number of the branch lines 12b of any two and three also have total resistance R T where the width W 2 of branch wirings 12w becomes about 0.4mm to increase It was found that the entire resistance value RT could not be reduced even if the width W 2 was increased unnecessarily.

よって、配線本体１２ｗの幅W1が０．２mmの場合においても、分岐配線１２ｗの幅W2を配線本体１２ｗの幅W1の２倍以下にすることで、インクの消費量を抑制しながら全体抵抗値RTを低減できることが確認された。 Therefore, even when the width W 1 of the wiring body 12w is 0.2 mm, the ink consumption is suppressed by making the width W 2 of the branch wiring 12w less than twice the width W 1 of the wiring body 12w. It was confirmed that the overall resistance value RT can be reduced.

（第２実施形態）
第１実施形態では、図４（ｂ）に示したように、各分岐配線１２ｂは互いに平行であり、パッド１２ｐの一辺と垂直に交わる。分岐配線１２ｂの向きはこれに限定されない。 (Second Embodiment)
In the first embodiment, as shown in FIG. 4B, each branch wiring 12b is parallel to each other and intersects one side of the pad 12p perpendicularly. The direction of the branch wiring 12b is not limited to this.

図１３は、本実施形態に係る配線基板１３の拡大平面図である。なお、図１３において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。   FIG. 13 is an enlarged plan view of the wiring board 13 according to the present embodiment. In FIG. 13, the same elements as those described in the first embodiment are denoted by the same reference numerals as those in the first embodiment, and description thereof is omitted below.

図１３に示すように、本実施形態においては、配線本体１２ｗの一点pからパッド１２ｐに向けて分岐配線１２ｂを放射状に形成する。このような形状であっても、第１実施形態と同様の理由により、コーヒーステイン現象に起因した導体パターン１２の抵抗増加を抑制できる。   As shown in FIG. 13, in this embodiment, the branch wiring 12b is formed radially from one point p of the wiring body 12w to the pad 12p. Even in such a shape, an increase in resistance of the conductor pattern 12 due to the coffee stain phenomenon can be suppressed for the same reason as in the first embodiment.

（第３実施形態）
本実施形態では、第１実施形態で説明した導体パターン１２を多層配線構造に適用した例について説明する。 (Third embodiment)
In the present embodiment, an example in which the conductor pattern 12 described in the first embodiment is applied to a multilayer wiring structure will be described.

図１４は、本実施形態に係る配線基板２０の斜視図である。   FIG. 14 is a perspective view of the wiring board 20 according to the present embodiment.

この配線基板２０は、絶縁性の基板２１の上に層間絶縁膜２２と導体パターン１２とを交互に積層した多層配線構造を有する。   The wiring substrate 20 has a multilayer wiring structure in which interlayer insulating films 22 and conductor patterns 12 are alternately stacked on an insulating substrate 21.

基板２１としては例えばプリプレグを硬化してなる樹脂基板を使用し、層間絶縁膜２２の材料としては例えばエポキシ樹脂がある。   For example, a resin substrate obtained by curing a prepreg is used as the substrate 21, and an epoxy resin is used as a material for the interlayer insulating film 22, for example.

層間絶縁膜２２には、例えばめっき法により形成された銅の導体ビア２３が埋め込まれており、その導体ビア２３によって上下に隣接する導体パターン１２同士が接続される。   A copper conductor via 23 formed by, for example, a plating method is embedded in the interlayer insulating film 22, and the conductor patterns 12 adjacent in the vertical direction are connected by the conductor via 23.

このような構造においては、配線本体１２ｗよりも幅が広いパッド１２ｐにより、導体パターン１２と導体ビア２３との接続面積が増え、これによりパッド１２ｐと導体ビア２３とが電気的に確実に接続される。   In such a structure, the connection area between the conductor pattern 12 and the conductor via 23 is increased by the pad 12p having a width wider than that of the wiring body 12w, whereby the pad 12p and the conductor via 23 are electrically and reliably connected. The

また、最上層の層間絶縁膜２２の上に導体パターン１２を形成することで、その導体パターン１２のパッド１２ｐにはんだバンプやボンディングワイヤを接合することもできるようになる。   In addition, by forming the conductor pattern 12 on the uppermost interlayer insulating film 22, it becomes possible to bond solder bumps or bonding wires to the pads 12p of the conductor pattern 12.

以上説明した各実施形態に関し、更に以下の付記を開示する。   The following additional notes are disclosed for each embodiment described above.

（付記１） 基板の上に、配線本体と、パッドと、前記配線本体から分岐して同一の前記パッドに繋がる複数の分岐配線とを一括して印刷法で形成する工程を有することを特徴とする配線基板の製造方法。   (Additional remark 1) It has the process of forming on a board | substrate a wiring main body, a pad, and the several branch wiring branched from the said wiring main body and connected to the said same pad collectively by the printing method, It is characterized by the above-mentioned. A method of manufacturing a wiring board.

（付記２） 前記分岐配線の幅は、前記配線本体の幅の２倍以下であることを特徴とする付記１に記載の配線基板の製造方法。   (Additional remark 2) The manufacturing method of the wiring board of Additional remark 1 characterized by the width | variety of the said branch wiring being 2 times or less of the width | variety of the said wiring main body.

（付記３） 複数の前記分岐配線の各々の幅を加算して得た総和は、前記配線本体の幅以上であることを特徴とする付記１に記載の配線基板の製造方法。   (Additional remark 3) The manufacturing method of the wiring board of Additional remark 1 characterized by the sum total obtained by adding each width | variety of the said some branch wiring being more than the width | variety of the said wiring main body.

（付記４） 基板と、
前記基板の上に印刷され、配線本体と、パッドと、前記配線本体から分岐して同一の前記パッドに繋がる複数の分岐配線とを備えた導体パターンと、
を有することを特徴とする配線基板。 (Appendix 4) a substrate,
Printed on the substrate, a conductor pattern comprising a wiring body, a pad, and a plurality of branch wirings branched from the wiring body and connected to the same pad;
A wiring board comprising:

（付記５） 前記分岐配線の幅は、前記配線本体の幅の２倍以下であることを特徴とする付記４に記載の配線基板。   (Additional remark 5) The width | variety of the said branch wiring is 2 times or less of the width | variety of the said wiring main body, The wiring board of Additional remark 4 characterized by the above-mentioned.

（付記６） 複数の前記分岐配線の各々の幅を加算して得た総和は、前記配線本体の幅以上であることを特徴とする付記４に記載の配線基板。   (Additional remark 6) The wiring board of Additional remark 4 characterized by the sum total obtained by adding each width | variety of the said some branch wiring being more than the width | variety of the said wiring main body.

１、１３、２０…配線基板、２、１０、２１…基板、３、１２…導体パターン、３ｐ…パッド、３ｗ…配線、３ｔ…テーパ部、１１…印刷パターン、１２ａ…補助パターン、１２ｂ…分岐配線、１２ｐ…パッド、１２ｗ…配線本体、２２…層間絶縁膜、２３…導体ビア。 DESCRIPTION OF SYMBOLS 1, 13, 20 ... Wiring board 2, 10, 21 ... Board | substrate 3, 12 ... Conductor pattern, 3p ... Pad, 3w ... Wiring, 3t ... Tapered part, 11 ... Print pattern, 12a ... Auxiliary pattern, 12b ... Branch Wiring, 12p ... pad, 12w ... wiring body, 22 ... interlayer insulating film, 23 ... conductor via.

Claims (4)

基板の上に、配線本体と、パッドと、前記配線本体から分岐して同一の前記パッドに繋がる複数の分岐配線とを一括して印刷法で形成する工程を有することを特徴とする配線基板の製造方法。   A wiring board comprising a step of collectively forming a wiring body, a pad, and a plurality of branch wirings branched from the wiring body and connected to the same pad on a substrate by a printing method. Production method. 前記分岐配線の幅は、前記配線本体の幅の２倍以下であることを特徴とする請求項１に記載の配線基板の製造方法。   2. The method of manufacturing a wiring board according to claim 1, wherein the width of the branch wiring is not more than twice the width of the wiring body. 基板と、
前記基板の上に印刷され、配線本体と、パッドと、前記配線本体から分岐して同一の前記パッドに繋がる複数の分岐配線とを備えた導体パターンと、
を有することを特徴とする配線基板。 A substrate,
Printed on the substrate, a conductor pattern comprising a wiring body, a pad, and a plurality of branch wirings branched from the wiring body and connected to the same pad;
A wiring board comprising: 前記分岐配線の幅は、前記配線本体の幅の２倍以下であることを特徴とする請求項３に記載の配線基板。   The wiring board according to claim 3, wherein a width of the branch wiring is not more than twice a width of the wiring main body.
JP2014237350A 2014-11-25 2014-11-25 Wiring board and manufacturing method of the same Pending JP2016100497A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014237350A JP2016100497A (en) 2014-11-25 2014-11-25 Wiring board and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014237350A JP2016100497A (en) 2014-11-25 2014-11-25 Wiring board and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2016100497A true JP2016100497A (en) 2016-05-30

Family

ID=56078113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014237350A Pending JP2016100497A (en) 2014-11-25 2014-11-25 Wiring board and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2016100497A (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61121778U (en) * 1985-01-16 1986-07-31
JPS6226061U (en) * 1985-07-31 1987-02-17
JP2001035851A (en) * 1999-07-22 2001-02-09 Oki Electric Ind Co Ltd Connection structure
JP2002299780A (en) * 2001-04-03 2002-10-11 Denso Corp Printed wiring board
JP2003101173A (en) * 2001-09-27 2003-04-04 Olympus Optical Co Ltd Flexible printed board
JP2005353772A (en) * 2004-06-09 2005-12-22 Sharp Corp Wiring substrate and its manufacturing method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61121778U (en) * 1985-01-16 1986-07-31
JPS6226061U (en) * 1985-07-31 1987-02-17
JP2001035851A (en) * 1999-07-22 2001-02-09 Oki Electric Ind Co Ltd Connection structure
JP2002299780A (en) * 2001-04-03 2002-10-11 Denso Corp Printed wiring board
JP2003101173A (en) * 2001-09-27 2003-04-04 Olympus Optical Co Ltd Flexible printed board
JP2005353772A (en) * 2004-06-09 2005-12-22 Sharp Corp Wiring substrate and its manufacturing method

Similar Documents

Publication Publication Date Title
WO2013146931A1 (en) Multilayer wiring board
US20190029122A1 (en) Encapsulation of circuit trace
JP6364383B2 (en) Wiring board and thermal head
CN103052258B (en) Printed circuit board and manufacturing methods
CN103338590B (en) Flexible circuit board and manufacture method thereof
WO2017002565A1 (en) Wiring board, thermal head, and method for producing wiring board
JP2024015453A (en) Resistor
JP5706186B2 (en) Chip resistor and manufacturing method thereof
JP2008294351A (en) Wiring circuit board
CN104781925B (en) The discrete device being installed on substrate
JP2011054620A (en) Method of manufacturing multilayer wiring board
WO2016157478A1 (en) Wiring board and electronic device
CN108811523A (en) Flexible printed circuit board, the manufacturing method of connector and connector
JP5627097B2 (en) Wiring board
JP2016100497A (en) Wiring board and manufacturing method of the same
TWI496226B (en) Printed circuit board structure and method for protecting metal pad from being scraped
KR20120012348A (en) The printed circuit board and the method for manufacturing the same
JP5956185B2 (en) Multiple wiring board
CN202736613U (en) Wafer resistor
JP2017059597A (en) Chip resistor
JP6235955B2 (en) Multilayer ceramic circuit board
TWI441568B (en) The surface treatment structure of the circuit pattern
JP5808055B2 (en) Wiring board
TWI520295B (en) Substrate having pillar group and via group and semiconductor package having pillar group and via group
WO2019102758A1 (en) Printed wiring board and connection body

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170804

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180215

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180731

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190212