JP5987314B2 - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
JP5987314B2
JP5987314B2 JP2011286240A JP2011286240A JP5987314B2 JP 5987314 B2 JP5987314 B2 JP 5987314B2 JP 2011286240 A JP2011286240 A JP 2011286240A JP 2011286240 A JP2011286240 A JP 2011286240A JP 5987314 B2 JP5987314 B2 JP 5987314B2
Authority
JP
Japan
Prior art keywords
hole
conductor
wiring board
printed wiring
core substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011286240A
Other languages
English (en)
Other versions
JP2013135168A (ja
Inventor
俊樹 古谷
俊樹 古谷
剛士 古澤
剛士 古澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2011286240A priority Critical patent/JP5987314B2/ja
Publication of JP2013135168A publication Critical patent/JP2013135168A/ja
Application granted granted Critical
Publication of JP5987314B2 publication Critical patent/JP5987314B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、コア基板に樹脂絶縁層と導体層とが交互に積層されて成り、チップを実装するためのプリント配線板に関するものである。
ロジックチップ等を搭載するパッケージ用プリント配線板には、ロジックチップで発生する熱を効率的に逃がすことが求められる。特許文献1には、半導体素子を搭載する多層配線板の放熱性を向上させるため、コア基板に金属板を用いる構成が提案されている。
特開2005−72064号公報
しかしながら、特許文献1は、金属板から成るコア基板により水平方向への放熱性を向上させることができるが、搭載したチップ側から実装される外部接続基板側への垂直方向の放熱性を改善する効果は薄いと考えられる。また、金属板から成るコア基板により、基板全体の銅占有率が高く、樹脂絶縁層と導体層とを交互に積層すると、プリント配線板に反りが生じやすいと推測される。
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、垂直方向への放熱性の高いプリント配線板を提供することにある。
第1面と該第1面とは反対側の第2面を有するコア基板と、
前記第1面から前記第2面方向に前記コア基板を貫通するスルーホール導体用貫通孔に銅めっきを充填して成るスルーホール導体と、
前記第1面から前記第2面方向に前記コア基板を貫通する貫通孔と、
前記貫通孔に収容される放熱部材と、
前記コア基板に樹脂絶縁層と導体層とが交互に積層された配線積層部とを備えるプリント配線板であって:
前記放熱部材は、プリント配線板の搭載されるチップの直下の領域に配置され、前記放熱部材の表裏両面にビア導体が接続され、
前記スルーホール導体は、プリント配線板の搭載されるチップの直下の領域に配置され、前記スルーホール導体の前記第1面側と前記第2面側にビア導体が接続され
前記放熱部材が収容される前記貫通孔に隣接する貫通孔に電子部品を収容することを技術的特徴とする。
本願発明のプリント配線板は、コア基板の貫通孔に放熱部材を備えるため、垂直方向の放熱性が高く、実装したチップの熱を、実装される外部接続基板側へ効率的に逃がすことができる。貫通孔内のみに放熱部材を収容するため、プリント配線板全体の銅占有率が低く、樹脂絶縁層と導体層とが交互に積層された配線積層部に反りが生じ難い。
本発明の第1実施形態に係る半田バンプを有するプリント配線板の製造方法を示す工程図。 第1実施形態のプリント配線板の製造方法を示す工程図。 第1実施形態のプリント配線板の製造方法を示す工程図。 第1実施形態のプリント配線板の製造方法を示す工程図。 第1実施形態のプリント配線板の製造方法を示す工程図。 第1実施形態の半田バンプを有するプリント配線板の断面図。 第1実施形態のプリント配線板の応用例。 第2実施形態のプリント配線板の断面図。 第2実施形態の第1改変例に係るプリント配線板の断面図。 第2実施形態の第2改変例に係るプリント配線板の平面図。
[第1実施形態]
本発明の第1実施形態に係る半田バンプを有するプリント配線板100の断面が図6に示される。そのプリント配線板100では、銅製の放熱ブロック80がコア基板30に内蔵され、該コア基板30の第1面と第2面に1層のビルドアップ層が形成されている。
コア基板30は第1の放熱ブロック80を収容するための貫通孔(開口)20を有する絶縁性基材30Mと絶縁性基材の主面(F)に形成されている第1の導体層34Aと絶縁性基材の副面(S)に形成されている第2の導体層34Bを有する。主面と副面は対向する面である。貫通孔(開口)20は絶縁性基材を貫通している。さらに、コア基板は、第1の導体層と第2の導体層とを接続しているスルーホール導体36を有している。コア基板の第1面(FF)は第1導体層の上面でありコア基板の第2面(SS)は第2導体層の上面である。コア基板に形成されている貫通孔20に放熱ブロック80が収容されている。放熱ブロックは主面と主面と反対側の副面を有している。放熱ブロックの主面上にビア導体60Mが接続され、副面上にビア導体60Dが接続されている。
該貫通孔20には充填樹脂50αが充填されている。スルーホール導体36は、絶縁性基材に形成されているスルーホール導体用の貫通孔31を銅めっきで充填することにより形成される。スルーホール導体用の貫通孔31は、絶縁性基材の主面側に形成されている第1開口部31aと、絶縁性基材の副面側に形成されている第2開口部31bで形成されている。第1開口部31aは主面から副面に向かってテーパしている。第2開口部28aは副面から主面に向かってテーパしている。該第1開口部31aと該第2開口部31bはコア基板内部で繋がっている。
絶縁性基材30Mの主面Fと第1の導体層と放熱ブロックの主面上に上側のビルドアップ層が形成されている。上側のビルドアップ層は1層であって、絶縁層50Aと絶縁層上の導体層58Aと異なる導体層を接続し絶縁層50Aを貫通するビア導体60A、60Mで形成されている。図6では、ビア導体60Aはコア基板の導体層34Aと絶縁層上の導体層58Aやスルーホール導体と絶縁層上に形成されている導体層58Aを接続している。また、ビア導体(上側の接続ビア導体)60Mは放熱ブロック(放熱ブロック)の主面と導体層58Aを接続している。
絶縁性基材30Mの副面Sと第2の導体層と放熱ブロックの副面上に下側のビルドアップ層が形成されている。下側のビルドアップ層は1層であって、絶縁層50Bと絶縁層上の導体層58Bと異なる導体層を接続し絶縁層50Bを貫通するビア導体60B、60Dで形成されている。図6では、ビア導体60Bはコア基板の導体層34Bと絶縁層上の導体層58Bやスルーホール導体と絶縁層上に形成されている導体層58Bを接続している。また、ビア導体(下側の接続ビア導体)60Dは放熱ブロック(放熱ブロック)の副面と導体層58Bを接続している。
上側と下側のビルドアップ層上に導体層58A、58Bやビア導体、接続ビア導体を露出する開口71を有するソルダーレジスト層70が形成されている。開口71から露出する導体(パッド)上に半田バンプ76U、76Dが形成されている。
上側のビルドアップ層上のソルダーレジスト層はICチップを搭載するための領域を有している。図7に示すように上側のビルドアップ層上に形成されている半田バンプ76Uを介してICチップ90のパッド92に接続され、プリント配線板にICチップ90が実装される。下側のビルドアップ層上に形成されている半田バンプ76Dを介してマザーボードのパッド96に接続され、プリント配線板100がマザーボード98に搭載される。
第1実施形態のプリント配線板は、コア基板30の貫通孔20に放熱ブロック80を備えるため、垂直方向の放熱性が高く、実装したICチップ90の熱を、実装されるマザーボード98側へ効率的に逃がすことができる。貫通孔20内のみに銅製の放熱ブロックを収容するため、プリント配線板全体の銅占有率が低く、樹脂絶縁層と導体層とが交互に積層されたビルドアップ層に反りが生じ難い。
ここで、コア基板の厚みは70〜250μmである。放熱ブロックの厚みはコア基板以下であって、体積は0.2mm3以上0.4mm3以下であることが望ましい。体積が0.2mm3未満では、放熱性が低下する。一方、0.4mm3を越えると、コア基板との熱膨張係数の違いから反りの原因と成る可能性がでる。
放熱ブロックに接続される主面側のビア導体60M、副面側のビア導体60Dは、グランド線を構成している。これにより、放熱性と共に、グランドラインの容量を増大させ、ICチップへの電力供給を安定させている。
主面側のビア導体60Mの数は、副面側のビア導体60Dの数よりも多い。熱源であるICチップ側のビア導体60Mの数を増やすことで、放熱性を高めている。
第1実施形態のプリント配線板100の製造方法が図1〜図5に示される。
(1)エポキシ樹脂またはBT(ビスマレイミドトリアジン)樹脂とガラスクロスなどの補強材からなる絶縁性基材30Mの両面に15μmの銅箔32がラミネートされている銅張積層板20Mが出発材料である。絶縁性基材30Mは主面と主面と反対側の副面とを有し、その厚さは、70〜250μmである。70μmより薄いと絶縁性基材の強度が低すぎる。厚みが250μmを越えると、放熱ブロックをビア導体で挟むことが難しくなる。また、レーザによるテーパ形状のスルーホール導体用の貫通孔の形成が困難である。まず、銅箔32の表面に黒化処理が施される(図1(A))。
(2)絶縁性基材30Mの主面F側からCO2レーザが照射され、主面F側に主面から副面Sに向けて細くなっている第1開口部31aが形成される(図1(B))。第1開口部31aは、主面Fから副面Sに向かってテーパしている。
(3)絶縁性基材30Mの副面S側からCO2レーザが照射され、副面S側に副面から主面Fに向けて細くなっている第2開口部31bが形成される。第1開口部と第2開口部でスルーホール導体用の貫通孔31が形成される(図1(C))。第2開口部31bは、副面Sから主面Fに向かってテーパしている。
(4)無電解めっき処理により貫通孔の内壁と銅箔32上に無電解めっき膜33が形成される(図1(D))。更に、電解めっき処理により無電解めっき膜33上に電解めっき膜37が形成され、貫通孔内にスルーホール導体36が形成される。貫通孔31が電解めっき膜で充填されている。貫通孔を充填しているめっき膜からなるスルーホール導体36が形成される(図1(E))。
(5)絶縁性基材30M上の電解めっき膜37上に所定パターンのエッチングレジスト35が形成される(図1(F))。
(6)エッチングレジストから露出する電解めっき膜37、無電解めっき膜33、銅箔32が除去される。その後、エッチングレジストが除去され導体層34A、34B及びスルーホール導体36が形成される(図2(A))。導体層34A、34Bは導体回路やスルーホール導体のランドを含む。
(7)絶縁性基材30Mの中央部にコンデンサなどの放熱ブロックを収容するための貫通孔(開口)20がレーザにより形成される。コア基板30が完成する(図2(B))。
(8)貫通孔20が塞がれるように、PETフィルムからなるテープ94がコア基板の第1面FFに貼り付けられる(図2(C))。
(9)コア基板の第2面側からマウンターで放熱ブロック80が搭載される(図2(D))。ここで、貫通孔20により露出するテープ94上に樹脂膜が形成され、放熱ブロックを樹脂膜上に固定させることも可能である。
(10)貫通孔20が塞がれるように、コア基板30の第2面SS上にB−ステージのプリプレグなどの樹脂フィルム50b及び銅箔49が積層される(図2(E))。加熱プレスにより、樹脂フィルム50bから樹脂と無機粒子が貫通孔20内にしみ出て、貫通孔20内が樹脂50αで充填される。樹脂フィルム50bは樹脂とシリカなどの無機粒子を含む。樹脂フィルムは無機粒子以外にガラスクロスなどの補強材を含んでも良いし含まなくてもよい。樹脂フィルムが補強材を含む場合、絶縁層の熱膨張係数と放熱ブロックの熱膨張係数が近くなる。樹脂フィルムが補強材を含まない場合、加熱プレスによる放熱ブロックのダメージを小さくすることができる。
貫通孔を充填している樹脂と樹脂フィルムの樹脂を硬化させることで、貫通孔20内に第1の充填樹脂50αが形成され、絶縁性基材の副面と第2の導体層と放熱ブロック上に絶縁層50Bが形成される。絶縁層50Bは下側のビルドアップ層の層間樹脂絶縁層である。
(11)テープ除去後(図3(A))、コア基板30の第1面FF上にB−ステージのプリプレグなどの樹脂フィルム、銅箔49が積層される。樹脂フィルムの樹脂を硬化させることで、樹脂フィルムから絶縁性基材の主面と第1の導体層、放熱ブロック上に絶縁層50Aが形成される(図3(B))。絶縁層50Aは上側のビルドアップ層の層間樹脂絶縁層である。
(12)絶縁層50Aに放熱ブロックの主面に至る開口51Aが形成される。それ以外、導体層やスルーホール導体に至る開口51が形成される。絶縁層50Bに放熱ブロック副面に至る開口51Bが形成される。それ以外、導体層やスルーホール導体に至る開口51が形成される(図3(C)参照)。過マンガン酸塩などの酸化剤で開口51、51A、51Bの内部が洗浄される。また、絶縁層50A、50Bの表面に粗面が設けられる(図示せず)。
(13)絶縁層50A、50Bの表面と開口51、51A、51Bの内壁に無電解めっき膜52が形成される(図3(D))。
(14)無電解めっき膜52上にめっきレジスト54が形成される(図4(A))。
(15)次に、電解めっき処理により、めっきレジスト54から露出する無電解めっき膜上に電解めっき膜56が形成される(図4(B)参照)。
(16)その後、めっきレジスト54が5%NaOHで除去される。電解めっき膜間の無電解めっき膜が除去され、無電解めっき膜52と電解めっき膜56からなる導体層58(58A、58B)及びビア導体60A、60B、上側のビア導体60M、下側のビア導体60Dが形成される(図4(C))。導体層58は導体回路やビア導体のランドを含んでいる。
絶縁層と絶縁層上の導体層58と絶縁層を貫通し異なる導体層を接続するビア導体で形成される上側のビルドアップ層と下側のビルドアップ層が形成される。上側のビルドアップ層は絶縁性基材の主面上に形成されていて、下側のビルドアップ層は絶縁性基材の副面上に形成されている。
(17)上側と下側のビルドアップ層上に開口71を有するソルダーレジスト層70が形成される。プリント配線板100が完成する(図5(A))。開口71から露出する導体層またはビア導体がパッドとして機能する。上側のビルドアップ層上のソルダーレジストが上側のソルダーレジスト層であり、下側のビルドアップ層上のソルダーレジストが下側のソルダーレジスト層である。
(18)パッド上にニッケル層72、金層74の順で金属膜が形成される(図5(B))。その他の金属膜として、スズやNi/Pd/Auが挙げられる。
(19)この後、上側のソルダーレジスト層の開口71から露出するパッドに半田バンプ76Uが形成される。下側のソルダーレジスト層の開口71から露出するパッドに半田バンプ76Dが形成される。半田バンプを有するプリント配線板100が完成する(図6)。
上側のビルドアップ層上に半田バンプ76Uを介してICチップ90がプリント配線板100へ実装される。そして、プリント配線板100がマザーボードに実装される(図7)。
[第2実施形態]
図8は、第2実施形態のプリント配線板の断面を示す。
第2実施形態のプリント配線板では、放熱ブロック80Aを収容するための貫通孔20Aと、チップコンデンサ等の電子部品80Bとを収容する貫通孔20Bとを備える。第2実施形態では、電子部品とICチップとの距離を縮めながら、放熱性を高めることができる。
[第2実施形態の第1改変例]
図9は、第2実施形態の第1改変例に係るプリント配線板の断面を示す。
第2実施形態の第1改変例に係るプリント配線板では、放熱ブロック80Aを収容するための貫通孔20Aと、チップコンデンサ80Bとを収容する貫通孔20Bとを備える。チップコンデンサのマイナス端子80BTと、放熱ブロック80Aとは、絶縁層50A上のグランドライン58ALを介して、同時に、絶縁層50B上のグランドライン58BLを介して接続されている。第2実施形態の第1改変例では、チップコンデンサと共に、ICチップへのグランドラインを強化することができる。
[第2実施形態の第2改変例]
図10は、第2実施形態の第2改変例に係るプリント配線板の平面を示す。
第2実施形態の第2改変例に係るプリント配線板では、チップコンデンサ等の電子部品80Bとを収容する貫通孔20Bが中央に配置され、放熱ブロック80Aを収容するための貫通孔20Aが四隅に配置される。第2実施形態の第2改変例では、ICチップからの熱を均等に外部接続基板側に伝導させることができる。
上述した実施形態では、コア基板の1層のビルドアップ層が設けられる例を例示したが、本願発明の構成は、複数層のビルドアップ層が設けられる場合にも適用可能である。
20 貫通孔
30 コア基板
34A、34B 導体層
50A、50B 絶縁層
58A 導体層
60A、60B、60M、60D ビア導体
80、80A 放熱ブロック

Claims (7)

  1. 第1面と該第1面とは反対側の第2面を有するコア基板と、
    前記第1面から前記第2面方向に前記コア基板を貫通するスルーホール導体用貫通孔に銅めっきを充填して成るスルーホール導体と、
    前記第1面から前記第2面方向に前記コア基板を貫通する貫通孔と、
    前記貫通孔に収容される放熱部材と、
    前記コア基板に樹脂絶縁層と導体層とが交互に積層された配線積層部とを備えるプリント配線板であって:
    前記放熱部材は、プリント配線板の搭載されるチップの直下の領域に配置され、前記放熱部材の表裏両面にビア導体が接続され、
    前記スルーホール導体は、プリント配線板の搭載されるチップの直下の領域に配置され、前記スルーホール導体の前記第1面側と前記第2面側にビア導体が接続され
    前記放熱部材が収容される前記貫通孔に隣接する貫通孔に電子部品を収容する。
  2. 請求項1のプリント配線板であって:
    前記放熱部材は、矩形形状の銅ブロックである。
  3. 請求項1のプリント配線板であって:
    前記放熱部材の体積は、0.2mm3以上0.4mm3以下である。
  4. 請求項1のプリント配線板であって:
    前記放熱部材に接続されるビア導体は、グランド線を構成する。
  5. 請求項1のプリント配線板であって:
    前記放熱部材に接続されるビア導体の数は、チップ側の面が、外部接続基板側の面よりも多い。
  6. 第1面と該第1面とは反対側の第2面を有するコア基板と、
    前記第1面から前記第2面方向に前記コア基板を貫通するスルーホール導体用貫通孔に銅めっきを充填して成るスルーホール導体と、
    前記第1面から前記第2面方向に前記コア基板を貫通する貫通孔と、
    前記貫通孔に収容される放熱部材と、
    前記コア基板に樹脂絶縁層と導体層とが交互に積層された配線積層部とを備えるプリント配線板であって:
    前記放熱部材は、プリント配線板の搭載されるチップの直下の領域に配置され、前記放熱部材の表裏両面にビア導体が接続され、
    前記スルーホール導体は、プリント配線板の搭載されるチップの直下の領域に配置され、前記スルーホール導体の前記第1面側と前記第2面側にビア導体が接続され、
    前記放熱部材が収容される前記貫通孔に隣接する貫通孔に放熱ブロックを収容する。
  7. 請求項6のプリント配線板であって、
    前記放熱部材と隣接配置された前記放熱ブロックとを、前記放熱部材に接続されるビア導体と、前記放熱ブロックに接続されたビア導体とを介して、チップ側の面の前記導体層と外部接続基板側の面の前記導体層とにより表裏で接続する。
JP2011286240A 2011-12-27 2011-12-27 プリント配線板 Active JP5987314B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011286240A JP5987314B2 (ja) 2011-12-27 2011-12-27 プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011286240A JP5987314B2 (ja) 2011-12-27 2011-12-27 プリント配線板

Publications (2)

Publication Number Publication Date
JP2013135168A JP2013135168A (ja) 2013-07-08
JP5987314B2 true JP5987314B2 (ja) 2016-09-07

Family

ID=48911656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011286240A Active JP5987314B2 (ja) 2011-12-27 2011-12-27 プリント配線板

Country Status (1)

Country Link
JP (1) JP5987314B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6321979B2 (ja) * 2014-01-31 2018-05-09 京セラ株式会社 印刷配線板およびその製造方法
JP6215731B2 (ja) * 2014-02-27 2017-10-18 京セラ株式会社 印刷配線板およびその製造方法
JP6713187B2 (ja) * 2014-03-24 2020-06-24 京セラ株式会社 多層印刷配線板およびその製造方法
JP6457206B2 (ja) * 2014-06-19 2019-01-23 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
WO2015199394A1 (ko) * 2014-06-23 2015-12-30 삼성전기 주식회사 회로기판 및 회로기판 조립체
JP2016015432A (ja) 2014-07-03 2016-01-28 イビデン株式会社 回路基板及びその製造方法
JP2016015433A (ja) 2014-07-03 2016-01-28 イビデン株式会社 回路基板及びその製造方法
JP2016025144A (ja) * 2014-07-17 2016-02-08 イビデン株式会社 回路基板及びその製造方法
US9674940B2 (en) 2014-08-14 2017-06-06 Samsung Electronics Co., Ltd. Electronic device and semiconductor package with thermally conductive via
KR102262906B1 (ko) * 2014-11-13 2021-06-09 삼성전기주식회사 회로기판
TWI542271B (zh) * 2015-02-11 2016-07-11 旭德科技股份有限公司 封裝基板及其製作方法
JP2016149475A (ja) 2015-02-13 2016-08-18 イビデン株式会社 回路基板及びその製造方法
JP2016171119A (ja) 2015-03-11 2016-09-23 イビデン株式会社 回路基板及びその製造方法
KR102411997B1 (ko) * 2015-04-08 2022-06-22 삼성전기주식회사 회로기판 및 회로기판 제조방법
KR102411999B1 (ko) * 2015-04-08 2022-06-22 삼성전기주식회사 회로기판
KR102472945B1 (ko) * 2015-04-23 2022-12-01 삼성전기주식회사 인쇄회로기판, 반도체 패키지 및 그 제조방법
JP2016219478A (ja) * 2015-05-15 2016-12-22 イビデン株式会社 配線基板及びその製造方法
TWI578416B (zh) * 2015-09-18 2017-04-11 Subtron Technology Co Ltd 封裝載板及其製作方法
KR20170048869A (ko) * 2015-10-27 2017-05-10 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
WO2021155222A1 (en) * 2020-01-31 2021-08-05 Ttm Technologies Inc. Printed circuit board assemblies with engineered thermal paths and methods of manufacturing
JP6852232B1 (ja) * 2020-06-16 2021-03-31 株式会社メイコー 放熱部材及びこれを用いた放熱基板
WO2022004403A1 (ja) * 2020-06-30 2022-01-06 凸版印刷株式会社 多層配線基板および半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3817453B2 (ja) * 2001-09-25 2006-09-06 新光電気工業株式会社 半導体装置
JP3922642B2 (ja) * 2003-07-30 2007-05-30 日本無線株式会社 熱伝導部材付きプリント基板及びその製造方法
JP2005072184A (ja) * 2003-08-22 2005-03-17 Osamu Nagai メタルコアと多層基板の複合基板
KR100751995B1 (ko) * 2006-06-30 2007-08-28 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2008060372A (ja) * 2006-08-31 2008-03-13 Sanyo Electric Co Ltd 回路装置およびその製造方法、配線基板およびその製造方法
JPWO2008069260A1 (ja) * 2006-11-30 2010-03-25 三洋電機株式会社 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ
JP4669567B1 (ja) * 2010-02-24 2011-04-13 エンパイア テクノロジー ディベロップメント エルエルシー 配線基板及びその製造方法

Also Published As

Publication number Publication date
JP2013135168A (ja) 2013-07-08

Similar Documents

Publication Publication Date Title
JP5987314B2 (ja) プリント配線板
US8941230B2 (en) Semiconductor package and manufacturing method
KR101119303B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP5931547B2 (ja) 配線板及びその製造方法
US9474158B2 (en) Printed wiring board
JP6504665B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
US8853552B2 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2013214578A (ja) 配線板及びその製造方法
KR20130035981A (ko) 프린트 배선판
JP2011258772A (ja) 配線基板及びその製造方法並びに半導体装置
JP2017108019A (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP2015106615A (ja) プリント配線板、プリント配線板の製造方法
JP2013197245A (ja) プリント配線板
JP2013243227A (ja) 配線板及びその製造方法
US10887985B2 (en) Wiring substrate
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2017050313A (ja) プリント配線板及びプリント配線板の製造方法
JP2016015432A (ja) 回路基板及びその製造方法
JP2014049578A (ja) 配線板、及び、配線板の製造方法
JP6699043B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
US20080073025A1 (en) Method of manufacturing copper-clad laminate for VOP application
JP5660462B2 (ja) プリント配線板
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
JP6082233B2 (ja) 配線板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160524

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160725

R150 Certificate of patent or registration of utility model

Ref document number: 5987314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250