JP2016082096A - 絶縁ゲート型スイッチング素子と、その製造方法 - Google Patents
絶縁ゲート型スイッチング素子と、その製造方法 Download PDFInfo
- Publication number
- JP2016082096A JP2016082096A JP2014212814A JP2014212814A JP2016082096A JP 2016082096 A JP2016082096 A JP 2016082096A JP 2014212814 A JP2014212814 A JP 2014212814A JP 2014212814 A JP2014212814 A JP 2014212814A JP 2016082096 A JP2016082096 A JP 2016082096A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- protective film
- region
- etching
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】 トレンチ内の埋め込み材をエッチングするときに、埋め込み材の表面に凹部が形成されることを防止する。
【解決手段】 絶縁ゲート型スイッチング素子のトレンチ形成工程では、半導体基板の表面にトレンチを形成する。保護膜形成工程では、前記表面に保護膜を形成する。保護膜エッチング工程では、前記表面とトレンチの側面との境界部に隣接する範囲の前記表面上の保護膜をエッチングすることによって、境界部に隣接する範囲の前記表面を露出させる。曲面化工程では、半導体基板を不活性ガス中で熱処理することによって、境界部を曲面化する。埋め込み材成長工程では、トレンチ内に埋め込み材を成長させる。埋め込み材エッチング工程では、トレンチの底部に埋め込み材が残存するように、埋め込み材をエッチングする。
【選択図】図5
【解決手段】 絶縁ゲート型スイッチング素子のトレンチ形成工程では、半導体基板の表面にトレンチを形成する。保護膜形成工程では、前記表面に保護膜を形成する。保護膜エッチング工程では、前記表面とトレンチの側面との境界部に隣接する範囲の前記表面上の保護膜をエッチングすることによって、境界部に隣接する範囲の前記表面を露出させる。曲面化工程では、半導体基板を不活性ガス中で熱処理することによって、境界部を曲面化する。埋め込み材成長工程では、トレンチ内に埋め込み材を成長させる。埋め込み材エッチング工程では、トレンチの底部に埋め込み材が残存するように、埋め込み材をエッチングする。
【選択図】図5
Description
本明細書に開示の技術は、絶縁ゲート型スイッチング素子と、その製造方法に関する。絶縁ゲート型スイッチング素子には、MOSFETやIGBT等が含まれる。
特許文献1に、トレンチの底部に絶縁層が配置され、その絶縁層の上部にゲート電極が配置されているMOSFETが開示されている。トレンチの底部の絶縁層を形成する工程では、まず、トレンチ内に絶縁層を成長させる。次に、不要な絶縁層がエッチングされ、トレンチの底部に絶縁層が残される。また、その後、トレンチの底部の絶縁層の上部に、ゲート電極が形成される。トレンチ内にゲート電極を形成する工程では、まず、トレンチ内にゲート電極を成長させる。次に、トレンチの上端部に形成された不要なゲート電極がエッチングされ、トレンチ内にゲート電極が残される。このように、MOSFETの製造工程では、上述した絶縁層やゲート電極のような埋め込み材をトレンチ内に成長させ、その後、トレンチ内に埋め込み材が残存するように不要な埋め込み材をエッチングする工程が行われる。
特許文献2に、MOSFETの製造方法が開示されている。この製造方法では、SiC基板の表面にトレンチを形成した後に、トレンチの側面とSiC基板の表面の境界部を曲面化する。曲面化は、SiC基板に対して水素エッチング、犠牲酸化、または、ドライエッチングを行うことにより実施される。
トレンチ内に埋め込み材(すなわち、絶縁層やゲート電極等)を成長させる工程では、成長させる埋め込み材の内部にボイドが形成されることがある。このように埋め込み材の内部にボイドが形成されると、エッチング工程において、ボイドが存在する部分で局所的にエッチングが速く進行する。したがって、エッチング後の埋め込み材の表面に凹部が形成される。埋め込み材の形状は絶縁ゲート型スイッチング素子の特性に影響する。このため、埋め込み材の表面に意図せず凹部が形成されると、絶縁ゲート型スイッチング素子の特性を正確に制御することができない。
本願発明者らは、埋め込み材の内部にボイドが形成される原因が、半導体基板の表面とトレンチの側面との境界部の形状にあることを発見した。すなわち、例えば、図16に示すように半導体基板の表面200に形成されたトレンチ210内に、埋め込み材220を成長させる場合を考える。図16では、半導体基板の表面200とトレンチ210の側面210aとの境界部230が、角状に形成されている。このように境界部230が角状に形成されていると、境界部230の近傍で埋め込み材220が速く成長し、トレンチ210の上端部で埋め込み材220がオーバーハング状に形成される。このため、埋め込み材220をさらに成長させると、図17に示すように、トレンチ210内で埋め込み材220が十分に成長する前に、トレンチ210の上端部が埋め込み材220によって閉塞されてしまう。その結果、トレンチ210内の埋め込み材220の内部に、ボイド240が形成される。図17の埋め込み材220をエッチングすると、図18に示すように、エッチング後の埋め込み材220の表面に凹部250が形成される。
したがって、本明細書が開示する絶縁ゲート型スイッチング素子の製造方法は、トレンチ形成工程と、保護膜形成工程と、保護膜エッチング工程と、曲面化工程と、埋め込み材成長工程と、埋め込み材エッチング工程を有する。トレンチ形成工程では、半導体基板の表面にトレンチを形成する。保護膜形成工程では、前記表面に保護膜を形成する。保護膜エッチング工程では、前記表面と前記トレンチの側面との境界部に隣接する範囲の前記表面上の前記保護膜をエッチングすることによって、前記境界部に隣接する前記範囲の前記表面を露出させる。曲面化工程では、前記境界部と前記側面が露出している状態で、不活性ガス中で前記半導体基板を熱処理することによって、前記境界部を曲面化する。埋め込み材成長工程では、前記トレンチ内に埋め込み材を成長させる。埋め込み材エッチング工程では、前記トレンチ内に前記埋め込み材が残存するように、前記埋め込み材をエッチングする。
この方法では、境界部とトレンチの側面が露出している状態で、不活性ガス中で半導体基板を熱処理する。すると、境界部でマイグレーションが生じ、境界部が曲面化する。また、熱処理時には、境界部から離れた位置の半導体基板の表面が保護膜によって覆われているので、保護膜によって覆われている範囲の表面でマイグレーションが生じることが防止される。これによって、当該表面が粗面化することが防止される。境界部を曲面化すると、埋め込み材成長工程において、埋め込み材がオーバーハング状に成長することを防止することができる。したがって、埋め込み材によってトレンチを好適に埋め込むことができ、ボイドの形成を防止することができる。このため、埋め込み材エッチング工程において埋め込み材の表面に凹部が形成されることを防止することができる。このため、この方法によれば、絶縁ゲート型スイッチング素子の特性を正確に制御することができる。
なお、境界部の曲面化は、引用文献2に記載の水素エッチング、犠牲酸化、または、ドライエッチングによって行うこともできる。しかしながら、これらの方法では、曲面化した後に、半導体基板の露出している表面(すなわち、曲面化した境界部)やトレンチの側面が極めて荒れた状態となる。トレンチの側面が荒れると、絶縁ゲート型スイッチング素子のチャネル抵抗が高くなってしまう。これに対し、不活性ガス中で半導体基板を熱処理する上記の方法では、曲面化した後に、トレンチの側面に生じる荒れを少なくすることができる。また、条件によっては、曲面化した後に、曲面化する前よりもトレンチの側面を平坦化することができる。このように、本明細書に開示の製造方法によれば、トレンチの側面の荒れを抑制することで、チャネル抵抗が低い絶縁ゲート型スイッチング素子を製造することができる。
図1に示すMOSFET10は、SiC基板12を有している。SiC基板12は、4HSiCにより構成されている。SiC基板12の結晶構造は六方晶である。SiC基板12の厚み方向は六方晶のc軸と一致している。したがって、SiC基板12の上面12a及び下面12bは、c面である。より詳細には、上面12aはシリコン面(0001面)であり、下面12bはカーボン面(000−1面)である。SiC基板12の上面12aには、上部電極50が形成されている。SiC基板12の下面12bには、下部電極52が形成されている。
SiC基板12の上面12aには、複数のトレンチ14が形成されている。図1に示す断面において、トレンチ14は、SiC基板12の厚み方向(すなわち、c軸の方向)に伸びている。また、図2に示すように上面12aを平面視したときには、各トレンチ14は、a2軸の方向に伸びている。したがって、各トレンチ14の各側面14aは、m面(10−10面)と略平行である。図3に示すように、各トレンチ14の側面14aとSiC基板12の上面12aの境界部13は、曲面形状を有している。曲面形状を有する境界部13によって、側面14aと上面12aとが滑らかに接続されている。
図1、3に示すように、各トレンチ14の底部には、酸化シリコンからなる底部絶縁層17が形成されている。底部絶縁層17よりも上側のトレンチ14の側面14aは、酸化シリコンからなるゲート絶縁膜16によって覆われている。各トレンチ14の内部には、p型のポリシリコンからなるゲート電極18が配置されている。ゲート電極18は、底部絶縁層17の上部に配置されている。ゲート電極18は、ゲート絶縁膜16と底部絶縁層17によってSiC基板12から絶縁されている。ゲート電極18の上面は、層間絶縁膜20によって覆われている。各ゲート電極18は、層間絶縁膜20によって上部電極50から絶縁されている。
SiC基板12の内部には、ソース領域22、ボディ領域24、ドリフト領域26及びドレイン領域28が形成されている。
ソース領域22は、n型領域である。ソース領域22は、SiC基板12の上面12aに露出しており、上部電極50に接続されている。ソース領域22は、ゲート絶縁膜16に接している。
ボディ領域24は、p型領域である。ボディ領域24は、ソース領域22が形成されていない位置においてSiC基板12の上面12aに露出しており、上部電極50に接続されている。また、ボディ領域24は、ソース領域22の下側でゲート絶縁膜16に接している。
ドリフト領域26は、ソース領域22よりもn型不純物濃度が低いn型領域である。ドリフト領域26は、ボディ領域24の下側に形成されている。ドリフト領域26は、ボディ領域24の下側でゲート絶縁膜16に接している。
ドレイン領域28は、ドリフト領域26よりもn型不純物濃度が高いn型領域である。ドレイン領域28は、ドリフト領域26の下側に形成されている。ドレイン領域28は、SiC基板12の下面12bに露出しており、下部電極52に接続されている。
ゲート電極18に所定の電位を印加すると、ゲート絶縁膜16近傍のボディ領域24がn型に反転する。これによって、図3に示すように、チャネル30が形成される。さらに、下部電極52と上部電極50の間に下部電極52がプラスとなる電圧を印加すると、ソース領域22から、チャネル30とドリフト領域26を介して、ドレイン領域28に向かって電子が流れる。すなわち、MOSFET10がオンする。
上記の通り、チャネル30は、ゲート絶縁膜16近傍のボディ領域24に形成される。すなわち、チャネル30は、ゲート絶縁膜16とボディ領域24の界面(すなわち、トレンチ14の側面14a)に隣接するように形成される。したがって、電子がチャネル30を流れる際には、電子が側面14aに沿って流れる。仮に側面14aが荒れているとすると、電子が荒れた側面14aによって散乱される。この現象は、ラフネス散乱と呼ばれる。このため、側面14aが荒れていると、チャネル移動度が低くなる。しかしながら、後述するように、本実施形態のMOSFET10では、製造工程において、ボディ領域24が露出する範囲内の側面14aが平坦化されている。このため、ラフネス散乱が生じ難い。したがって、MOSFET10のチャネル移動度は高い。
次に、MOSFET10の製造工程について説明する。まず、図4に示すように、上面12aがc面であるSiC基板12を用意する。この段階では、SiC基板12の全体が、ドリフト領域26と略同じn型不純物濃度を有するn型半導体領域である。この製造方法では、図5に示すフローチャートに従って、SiC基板12に対して加工を行う。
イオン注入工程S2では、上面12a側からSiC基板12に不純物を注入する。より詳細には、図6に示すように、ボディ領域24を形成すべき領域にp型不純物を注入する。また、ソース領域22を形成すべき領域にn型不純物を注入する。
トレンチ形成工程S4では、異方性エッチングによって、図7に示すようにSiC基板12の上面12aにトレンチ14を形成する。図示しないマスクを用いてSiC基板12の上面12aを部分的にエッチングすることによって、トレンチ14を形成する。トレンチ14は、側面14aがSiC基板12のm面と略平行となるように形成する。また、ソース領域22に相当する領域(すなわち、イオン注入工程S2でn型不純物が注入された領域)とボディ領域24に相当する領域(すなわち、イオン注入工程S2でp型不純物が注入された領域)を貫通するように、トレンチ14を形成する。エッチングによってトレンチ14を形成すると、トレンチ14の側面14aが荒れた状態となる。この段階では、トレンチ14の側面14aの表面粗さRaは、約1.5nmである。また、この段階では、トレンチ14の側面14aとSiC基板12の上面12aは、これらの境界部13において略直角に接続されている。すなわち、境界部13は、角状に形成されている。トレンチ14の形成に用いた図示しないマスクは、トレンチ14の形成後に除去される。
保護膜形成工程S6は、2段階に分けて実施する。第1段階では、図8に示すように、SiC基板12の上面12a及びトレンチ14の内面(すなわち、側面14aと底面14b)に、保護膜60を成長させる。保護膜60は、グラファイトにより構成された膜である。保護膜60の膜厚は、上面12a上では厚く、トレンチ14内では薄い。スパッタリングやプラズマCVDによって、このように膜厚を変化させて保護膜60を形成することができる。
保護膜形成工程S6の第2段階では、O2プラズマエッチング等の等方性エッチングによって、保護膜60をエッチングする。ここでは、図9に示すように、トレンチ14内の保護膜60を除去して、トレンチ14の側面14a及び底面14bを露出させる。また、境界部13近傍の保護膜60を除去して、境界部13に隣接する範囲62内のSiC基板12の上面12aを露出させる。なお、範囲62の幅は、ソース領域22の幅よりも狭い。また、範囲62の幅は、ソース領域22の厚みと略等しい。範囲62の外側(すなわち、境界部13から離れた位置)のSiC基板12の上面12aには、保護膜60を残存させる。エッチング前において上面12a上の保護膜60の厚みがトレンチ14内の保護膜60の厚みよりも厚いので、等方性エッチングによってトレンチ14内の保護膜60を除去するとともに上面12a上に保護膜60を残存させることができる。また、境界部13の近傍では、保護膜60の側面からエッチングが進行するので、境界部13に隣接する範囲62内の保護膜60を除去することができる。
熱処理工程S10では、アルゴン等の不活性ガス雰囲気下で、1500℃以上の温度でSiC基板12を熱処理する。熱処理により、イオン注入工程S2でSiC基板12に注入された不純物が活性化する。これによって、図10に示すように、ソース領域22及びボディ領域24が形成される。すなわち、トレンチ14に接する位置に、ソース領域22とボディ領域24とドリフト領域26からなるスイッチング部が形成される。なお、熱処理工程S10においては、保護膜60によって、上面12aからSiC基板12のシリコンが外方拡散することが抑制される。
また、熱処理時に、SiC基板の露出している表面でマイグレーションが起きる。他方、保護膜60によって覆われている表面では、マイグレーションは抑制される。すなわち、範囲62内のSiC基板12の上面12aとトレンチ14の側面14a及び底面14b(すなわち、露出している表面)ではマイグレーションが起きる。保護膜60によって覆われているSiC基板12の上面12aでは、マイグレーションはほとんど起こらない。
境界部13は、マイグレーションによって曲面化する。すなわち、境界部13が、SiC基板12の上面12aとトレンチ14の側面14aを滑らかに接続する曲面形状となる。曲面化した境界部13は、ソース領域22の下端よりも上側に形成される。すなわち、ボディ領域24が露出している範囲のトレンチ14の側面14aは、曲面化されず、元の平面形状を維持している。
また、一般に、マイグレーションが起きると、SiC基板の表面粗さが変化する。より詳細には、SiC基板のm面はマイグレーションによって平坦化する。他方、SiC基板のc面は、マイグレーションによってステップバンチングが形成されるので、粗面化する。トレンチ14の側面14aは、上述したようにm面と略平行である。したがって、側面14aはマイグレーションによって平坦化する。具体的には、側面14aの表面粗さRaは、熱処理後に約0.4nmとなる。保護膜60によって覆われているSiC基板12の上面12aでは、マイグレーションがほとんど起きない。したがって、c面である上面12aが粗面化することが防止される。他方、境界部13の曲面化した表面(すなわち、範囲62内の表面)は、m面に対して大きく傾斜しているので、境界部13の表面は粗面化する。
熱処理が完了したら、O2アッシングにより、保護膜60を除去する。
底部絶縁層形成工程S12では、熱CVDによって、図11に示すようにトレンチ14内に底部絶縁層17を成長(堆積)させる。また、ここでは、SiC基板12の上面12a上にも底部絶縁層17が成長する。熱処理工程S10でSiC基板12の境界部13が曲面化されているので、図16に示すようなオーバーハングは生じない。このため、トレンチ14内に隙間なく底部絶縁層17を形成することができる。すなわち、トレンチ14内の底部絶縁層17の内部にボイドが形成されることを防止することができる。
底部絶縁層エッチング工程S14では、底部絶縁層17をエッチングする。ここでは、図12に示すように、SiC基板12の上面12a上の底部絶縁層17を除去する。また、トレンチ14内の底部絶縁層17の上部を除去し、トレンチ14の底部に底部絶縁層17を残存させる。ここでは、底部絶縁層17の上面が、ボディ領域24の下端よりも下側に位置するように底部絶縁層17をエッチングする。エッチング前の底部絶縁層17の内部にボイドが形成されていないので、トレンチ14内の底部絶縁層17を均一にエッチングすることができる。したがって、エッチング後に、底部絶縁層17の上面が略平坦となる。すなわち、エッチング後の底部絶縁層17の上面に凹部が形成されることを防止することができる。
ゲート絶縁膜形成工程S16では、熱酸化またはCVDによって、図13に示すように、底部絶縁層17の上部のトレンチ14の側面14aにゲート絶縁膜16を形成する。ここでは、SiC基板12の上面12aにもゲート絶縁膜16が形成される。
ゲート電極形成工程S18では、図14に示すようにゲート電極18をトレンチ14内に成長(堆積)させる。また、ここでは、SiC基板12の上面12a上にもゲート電極18が成長する。熱処理工程S10でSiC基板12の境界部13が曲面化されているので、図16に示すようなオーバーハングは生じない。このため、トレンチ14内に隙間なくゲート電極18を形成することができる。すなわち、トレンチ14内のゲート電極18の内部にボイドが形成されることを防止することができる。
ゲート電極エッチング工程S20では、ゲート電極18をエッチングする。ここでは、図15に示すようにSiC基板12の上面12a上のゲート電極18を除去する。また、トレンチ14内のゲート電極18の上面がSiC基板12の上面12aよりも僅かに下側に位置するように、トレンチ14内のゲート電極18をエッチングする。エッチング前のゲート電極18にボイドが形成されていないので、トレンチ14内のゲート電極18を均一にエッチングすることができる。したがって、エッチング後に、ゲート電極18の上面が略平坦となる。すなわち、エッチング後のゲート電極18の上面に凹部が形成されることを防止することができる。
その後、上面側加工工程S22で、上面12a上のゲート絶縁膜16を除去し、図1に示す層間絶縁膜20及び上部電極50を形成する。次に、下面側加工工程S24で、ドレイン領域28と下部電極52を形成する。これによって、図1に示すMOSFET10が完成する。
以上に説明したように、この製造方法では、熱処理によってトレンチ14の上端の境界部13を曲面化することで、成長時に底部絶縁層17の内部にボイドが形成されることを防止する。このため、エッチング後の底部絶縁層17の上面に凹部が形成されることが防止される。底部絶縁層17の上面に凹部が形成されると、その凹部の部分で底部絶縁層17が局所的に薄くなり、底部絶縁層17の耐圧が低下する。また、底部絶縁層17の上面に凹部が形成されると、ゲート容量が増加する。底部絶縁層17の上面に凹部が形成されることを防止することで、これらの問題を防止することができる。
また、この製造方法では、境界部13を曲面化することで、成長時にゲート電極18の内部にボイドが形成されることを防止する。このため、エッチング後のゲート電極18の上面に凹部が形成されることが防止される。ゲート電極18の上面を意図した形状に正確に形成することができる。
また、この製造方法では、境界部13とトレンチ14の側面14aが露出している状態で、不活性ガス中でSiC基板12を熱処理することによって、境界部13を曲面化する。この方法によれば、SiC基板12の露出している表面でマイグレーションが起きることで、境界部13が曲面化される。境界部13を曲面化するための別の方法として、水素エッチング、犠牲酸化またはドライエッチング等が挙げられる。しかしながら、これらの方法では、曲面化後に境界部13が極めて荒れた状態となる。さらに、露出している側面14a等も極めて荒れた状態となる。これに対し、本実施形態の方法(不活性ガス中の熱処理により曲面化する方法)では、上記のエッチングを用いる方法に比べて、境界部13及び側面14aの荒れを抑制することができる。なお、上述したように、本実施形態の方法でも、境界部13は熱処理中に粗面化される。しかしながら、上記のエッチングを用いる方法に比べれば、本実施形態の方法で境界部13が粗面化される程度はかなり少ない。
また、この製造方法では、上面12a(すなわち、c面)と側面14a(すなわち、m面)の特性の差を考慮して、側面14aを平坦化するとともに上面12aが粗面化することを防止する。すなわち、側面14aは熱処理によって平坦化する特性を有するので、側面14aが露出した状態で熱処理を行うことで、側面14aを平坦化する。また、上面12aは熱処理によってステップバンチングが形成されて粗面化する特性を有するので、上面12aが保護膜60で覆われた状態で熱処理を行うことで、上面12aの粗面化を防止する。したがって、この方法によれば、上面12aと側面14aが平坦なMOSFET10を製造することができる。上面12aが平坦であるので、上部電極50を好適にソース領域22及びボディ領域24に接触させることができる。また、側面14aが平坦であるので、MOSFET10の高いチャネル移動度を実現することができる。
また、上述したように、曲面化した境界部13の表面は、熱処理時にある程度粗面化する。上記の製造方法では、曲面化する領域が、ソース領域22の下端よりも上側に位置するように熱処理工程S10を実施する。すなわち、ソース領域22が露出している表面のみが曲面化される。このため、ボディ領域24が露出しているトレンチ14の側面14aは、曲面化されず、粗面化されない。上述したように、ボディ領域24が露出しているトレンチ14の側面14aは、平坦化される。このため、高いチャネル移動度を実現することができる。また、ソース領域22にはチャネル30が形成されないので、ソース領域22の表面が粗面化されても、チャネル移動度には影響しない。
また、上述したように、範囲62の幅は、ソース領域22の幅よりも狭い。このため、ソース領域22の一部が保護膜60に覆われ、保護膜60に覆われた範囲内のソース領域22の上面が平坦なまま維持される。したがって、その平坦な上面を介してソース領域22と上部電極50を好適に接続することができる。また、上述したように、範囲62の幅は、ソース領域22の厚みと略等しい。このため、境界部13を滑らかなラウンド形状に曲面化することができる。
なお、上述した実施形態では、SiC基板12の上面12aがシリコン面であったが、上面12aがカーボン面であってもよい。
また、上述した実施形態では、保護膜60はグラファイトにより構成されていたが、保護膜60の材料としては他の種々の材料を採用することができる。但し、保護膜60の材料としては、炭素を含む材料が好ましい。例えば、保護膜60が、ダイヤモンドライクカーボンにより構成されていてもよい。また、保護膜60は、上述した熱処理に耐える耐熱性を有しているが、1800℃以上の耐熱性を有することが好ましい。
また、上述した実施形態では、不活性ガス中で熱処理を行うことで、境界部13を曲面化した。なお、不活性ガスは、境界部13を曲面化する際の熱処理温度においてSiC基板と化学反応を起こさないガスを意味する。不活性ガスとして、例えば、アルゴン、ヘリウム、ネオン、クリプトン、キセノン、窒素等を採用することができる。
また、上述した実施形態では、範囲62の外部のSiC基板12の上面12aの全体が保護膜60に覆われた状態でSiC基板12の熱処理を行った。しかしながら、熱処理時に、範囲62の外部の上面12aの一部が保護膜60に覆われていなくてもよい。このような構成でも、保護膜60に覆われている範囲の上面12aの平坦性を確保することができる。
また、上述した実施形態では、ボディ領域24をイオン注入により形成したが、ボディ領域24をエピタキシャル成長により形成してもよい。
また、上述した実施形態では、nチャネル型のMOSFET10の製造方法について説明したが、実施形態の技術を用いて、pチャネル型のMOSFETやIGBTを製造してもよい。
また、上述した実施形態では、トレンチ14の側面14aがm面と略平行であったが、側面14aがm面に対して10°以内の角度で傾斜していてもよい。このように側面14aがm面に対して少し傾斜していても、熱処理により側面14aを平坦化することができる。
また、上述した実施形態では、トレンチ14を形成した後に保護膜60を形成したが、保護膜60を形成した後にトレンチ14を形成してもよい。
また、上述した実施形態では、底部絶縁層17が請求項の埋め込み材の一例であると共に、ゲート電極18も請求項の埋め込み材の一例である。底部絶縁層の形成時とゲート電極の形成時の何れか一方にのみ、本明細書の技術を適用してもよい。また、底部絶縁層を形成しなくてもよい。
本明細書が開示する製造方法の構成を以下に説明する。本明細書に開示の一例に係る製造方法では、半導体基板がSiC基板であり、トレンチが形成される半導体基板の表面がc面に沿って伸びており、トレンチの側面がm面に沿って伸びる。なお、「表面がc面に沿って伸びる」は、表面とc面とが成す角度が10°以下であることを意味する。また、「側面がm面に沿って伸びる」は、側面とm面とが成す角度が10°以下であることを意味する。このような構成によれば、熱処理時にトレンチの側面が平坦化される。
本明細書に開示の一例に係る製造方法では、半導体基板内に、トレンチに隣接するとともに半導体基板の表面に露出する第1導電型の第1領域と、第1領域の裏面側でトレンチに隣接する第2導電型の第2領域と、第2領域の裏面側でトレンチに隣接する第1導電型の第3領域を備えるスイッチング部を形成する工程をさらに有する。境界部を曲面化する工程では、トレンチの側面のうちの第1領域の裏面側端部よりも表面側の範囲が曲面化される。このような構成によれば、チャネルが形成される第2領域が露出している範囲のトレンチの側面が粗面化することを防止することができる。これによって、チャネル移動度が高い絶縁ゲート型スイッチング素子を製造することができる。
本明細書に開示の一例に係る製造方法では、埋め込み材が絶縁体である。この製造方法は、埋め込み材をエッチングした後にトレンチの側面にゲート絶縁膜を形成する工程と、ゲート絶縁膜を形成した後にトレンチ内にゲート電極を形成する工程を有する。この構成によれば、トレンチ内に絶縁体を好適に形成することができる。
本明細書に開示の一例に係る製造方法は、境界部を曲面化した後であって、埋め込み材を成長させる前に、トレンチの内面にゲート絶縁膜を形成する工程を有する。埋め込み材が、ゲート電極である。この構成によれば、トレンチ内にゲート電極を好適に形成することができる。
本明細書に開示の一例に係る製造方法では、保護膜を形成する工程において、半導体基板の表面に保護膜を形成するとともに前記側面に半導体基板の表面上の保護膜よりも薄い保護膜を形成する。境界部を露出させる工程では、前記側面上の保護膜が除去されるとともに半導体基板の表面上の保護膜の一部が残存するように保護膜をエッチングする。この構成によれば、保護膜を容易に形成することができる。
本明細書に開示の一例に係る製造方法は、境界部を曲面化する前に、半導体基板に不純物を注入する工程をさらに有する。このような構成によれば、曲面化のための熱処理時に、不純物を活性化させることができる。
本明細書に開示の一例に係る絶縁ゲート型スイッチング素子は、表面にトレンチが形成されている半導体基板と、前記トレンチ内に形成されている底部絶縁層と、前記底部絶縁層の上部の前記トレンチの側面を覆っているゲート絶縁膜と、前記底部絶縁層の上部の前記トレンチ内に形成されているゲート電極を有している。前記トレンチの側面と前記表面との接続部が、曲面形状を有する。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。
本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。
10:MOSFET
12:SiC基板
12a:上面
12b:下面
13:境界部
14:トレンチ
14a:側面
14b:底面
16:ゲート絶縁膜
17:底部絶縁層
18:ゲート電極
20:層間絶縁膜
22:ソース領域
24:ボディ領域
26:ドリフト領域
28:ドレイン領域
30:チャネル
50:上部電極
52:下部電極
60:保護膜
62:範囲
12:SiC基板
12a:上面
12b:下面
13:境界部
14:トレンチ
14a:側面
14b:底面
16:ゲート絶縁膜
17:底部絶縁層
18:ゲート電極
20:層間絶縁膜
22:ソース領域
24:ボディ領域
26:ドリフト領域
28:ドレイン領域
30:チャネル
50:上部電極
52:下部電極
60:保護膜
62:範囲
Claims (8)
- 絶縁ゲート型スイッチング素子を製造する方法であって、
半導体基板の表面にトレンチを形成する工程と、
前記表面に保護膜を形成する工程と、
前記表面と前記トレンチの側面との境界部に隣接する範囲の前記表面上の前記保護膜をエッチングすることによって、前記境界部に隣接する前記範囲の前記表面を露出させる工程と、
前記境界部と前記側面が露出している状態で、不活性ガス中で前記半導体基板を熱処理することによって、前記境界部を曲面化する工程と、
前記トレンチ内に埋め込み材を成長させる工程と、
前記トレンチ内に前記埋め込み材が残存するように、前記埋め込み材をエッチングする工程、
を有する方法。 - 前記半導体基板が、SiC基板であり、
前記表面が、c面に沿って伸びており、
前記側面が、m面に沿って伸びている、
請求項1の方法。 - 前記半導体基板内に、前記トレンチに隣接するとともに前記表面に露出する第1導電型の第1領域と、前記第1領域の裏面側で前記トレンチに隣接する第2導電型の第2領域と、前記第2領域の裏面側で前記トレンチに隣接する第1導電型の第3領域を備えるスイッチング部を形成する工程をさらに有し、
前記境界部を曲面化する前記工程では、前記側面のうちの前記第1領域の裏面側端部よりも表面側の範囲が曲面化される、
請求項1または2の方法。 - 前記埋め込み材が、絶縁体であり、
前記埋め込み材をエッチングした後に、前記側面にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を形成した後に、前記トレンチ内にゲート電極を形成する工程、
をさらに有する請求項1〜3のいずれか一項の方法。 - 前記境界部を曲面化した後であって、前記埋め込み材を成長させる前に、前記トレンチの内面にゲート絶縁膜を形成する工程をさらに有し、
前記埋め込み材が、ゲート電極である、
請求項1〜3のいずれか一項の方法。 - 前記保護膜を形成する前記工程では、前記表面に前記保護膜を形成するとともに前記側面に前記表面上の前記保護膜よりも薄い前記保護膜を形成し、
前記境界部を露出させる前記工程では、前記側面上の前記保護膜が除去されるとともに前記表面上の前記保護膜の一部が残存するように前記保護膜をエッチングする、
請求項1〜5のいずれか一項の方法。 - 前記熱処理よりも前に、前記半導体基板に不純物を注入する工程をさらに有し、
前記熱処理において、前記不純物を活性化させる、
する請求項1〜6のいずれか一項の方法。 - 絶縁ゲート型スイッチング素子であって、
表面にトレンチが形成されている半導体基板と、
前記トレンチ内に形成されている底部絶縁層と、
前記底部絶縁層の上部の前記トレンチの側面を覆っているゲート絶縁膜と、
前記底部絶縁層の上部の前記トレンチ内に形成されているゲート電極、
を有し、
前記トレンチの側面と前記表面との接続部が、曲面形状を有する、
絶縁ゲート型スイッチング素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014212814A JP2016082096A (ja) | 2014-10-17 | 2014-10-17 | 絶縁ゲート型スイッチング素子と、その製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014212814A JP2016082096A (ja) | 2014-10-17 | 2014-10-17 | 絶縁ゲート型スイッチング素子と、その製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016082096A true JP2016082096A (ja) | 2016-05-16 |
Family
ID=55956465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014212814A Pending JP2016082096A (ja) | 2014-10-17 | 2014-10-17 | 絶縁ゲート型スイッチング素子と、その製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016082096A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018101669A (ja) * | 2016-12-19 | 2018-06-28 | トヨタ自動車株式会社 | スイッチング素子の製造方法 |
US10243038B1 (en) | 2017-11-28 | 2019-03-26 | Kabushiki Kaisha Toshiba | Semiconductor device |
CN109860021A (zh) * | 2017-11-30 | 2019-06-07 | 东京毅力科创株式会社 | 保护膜形成方法 |
JP2020096084A (ja) * | 2018-12-12 | 2020-06-18 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
JP2022164865A (ja) * | 2017-11-08 | 2022-10-27 | 富士電機株式会社 | 炭化シリコン半導体装置及びその製造方法 |
-
2014
- 2014-10-17 JP JP2014212814A patent/JP2016082096A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018101669A (ja) * | 2016-12-19 | 2018-06-28 | トヨタ自動車株式会社 | スイッチング素子の製造方法 |
JP2022164865A (ja) * | 2017-11-08 | 2022-10-27 | 富士電機株式会社 | 炭化シリコン半導体装置及びその製造方法 |
JP7472943B2 (ja) | 2017-11-08 | 2024-04-23 | 富士電機株式会社 | 炭化シリコン半導体装置及びその製造方法 |
US10243038B1 (en) | 2017-11-28 | 2019-03-26 | Kabushiki Kaisha Toshiba | Semiconductor device |
CN109860021A (zh) * | 2017-11-30 | 2019-06-07 | 东京毅力科创株式会社 | 保护膜形成方法 |
KR20190064445A (ko) * | 2017-11-30 | 2019-06-10 | 도쿄엘렉트론가부시키가이샤 | 보호막 형성 방법 |
JP2019102807A (ja) * | 2017-11-30 | 2019-06-24 | 東京エレクトロン株式会社 | 保護膜形成方法 |
KR102377275B1 (ko) * | 2017-11-30 | 2022-03-23 | 도쿄엘렉트론가부시키가이샤 | 보호막 형성 방법 |
CN109860021B (zh) * | 2017-11-30 | 2024-04-12 | 东京毅力科创株式会社 | 保护膜形成方法 |
JP2020096084A (ja) * | 2018-12-12 | 2020-06-18 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
JP7151446B2 (ja) | 2018-12-12 | 2022-10-12 | 株式会社デンソー | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6572423B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5017855B2 (ja) | 半導体装置の製造方法 | |
JP6848317B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5759293B2 (ja) | 半導体装置の製造方法 | |
JP5243671B1 (ja) | 半導体装置及びその製造方法 | |
WO2013001677A1 (ja) | 半導体装置とその製造方法 | |
JP2012134376A (ja) | 炭化珪素半導体装置およびその製造方法 | |
WO2015040966A1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP2018082114A (ja) | 半導体装置の製造方法 | |
JP2016082096A (ja) | 絶縁ゲート型スイッチング素子と、その製造方法 | |
JP2018110164A (ja) | 半導体装置 | |
WO2015012009A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2017092355A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5834801B2 (ja) | 半導体装置の製造方法および半導体装置 | |
WO2015029607A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2010034481A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2013110331A (ja) | 半導体装置の製造方法 | |
US20130134442A1 (en) | Semiconductor device and method for manufacturing same | |
WO2012105170A1 (ja) | 半導体装置およびその製造方法 | |
JP5870672B2 (ja) | 半導体装置 | |
JP6183224B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP6318914B2 (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
JP6233210B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP6294208B2 (ja) | トレンチゲート電極を有する絶縁ゲート型スイッチング素子の製造方法 | |
JPWO2018042835A1 (ja) | 炭化珪素半導体装置およびその製造方法 |