JPWO2018042835A1 - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JPWO2018042835A1
JPWO2018042835A1 JP2018536973A JP2018536973A JPWO2018042835A1 JP WO2018042835 A1 JPWO2018042835 A1 JP WO2018042835A1 JP 2018536973 A JP2018536973 A JP 2018536973A JP 2018536973 A JP2018536973 A JP 2018536973A JP WO2018042835 A1 JPWO2018042835 A1 JP WO2018042835A1
Authority
JP
Japan
Prior art keywords
region
silicon carbide
conductivity type
source
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018536973A
Other languages
English (en)
Inventor
光亮 内田
光亮 内田
透 日吉
透 日吉
光彦 酒井
光彦 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2018042835A1 publication Critical patent/JPWO2018042835A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

第１主面には、第１側面と、第１底面とにより規定されているゲートトレンチと、第２側面と、第２底面とにより規定されているソーストレンチとが設けられている。炭化珪素基板は、ドリフト領域と、ボディ領域と、ソース領域と、第１領域と、第２領域とを含む。第１領域は、第２領域と接する。ゲート絶縁膜は、第１側面において、ドリフト領域と、ボディ領域と、ソース領域と接し、かつ第１底面において、ドリフト領域に接している。ソース電極は、第２側面と第２底面とにおいて、第２領域と接している。

Description

本開示は、炭化珪素半導体装置およびその製造方法に関する。本出願は、２０１６年８月３１日に出願した日本特許出願である特願２０１６−１６９６２４号に基づく優先権を主張する。当該日本特許出願に記載された全ての記載内容は、参照によって本明細書に援用される。
国際公開２０１２／０１７７９８号（特許文献１）には、耐圧保持層の表面にゲートトレンチが設けられたＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が開示されている。
国際公開２０１２／０１７７９８号
本開示の一態様に係る炭化珪素半導体装置は、炭化珪素基板と、ゲート絶縁膜と、ソース電極とを備えている。炭化珪素基板は、第１主面と、第１主面と反対側の第２主面とを有する。第１主面には、ゲートトレンチと、ソーストレンチとが設けられている。ゲートトレンチは、第１主面と連なる第１側面と、第１側面と連なる第１底面とにより規定されている。ソーストレンチは、第１主面と連なる第２側面と、第２側面と連なる第２底面とにより規定されている。炭化珪素基板は、第１導電型を有するドリフト領域と、ドリフト領域上に設けられ、第１導電型と異なる第２導電型を有するボディ領域と、ボディ領域上にあり、ボディ領域によってドリフト領域から隔てられており、かつ第１導電型を有するソース領域と、第２底面と第２主面との間にあり、かつ第２導電型を有する第１領域と、第１領域と接し、第２側面の少なくとも一部と第２底面とを構成し、かつ第２導電型を有する第２領域とを含む。ゲート絶縁膜は、第１側面において、ドリフト領域と、ボディ領域と、ソース領域と接し、かつ第１底面において、ドリフト領域に接している。ソース電極は、第２側面と第２底面とにおいて、第２領域と接している。
本開示の一態様に係る炭化珪素半導体装置は、炭化珪素基板と、ゲート絶縁膜と、ソース電極とを備えている。炭化珪素基板は、第１主面と、第１主面と反対側の第２主面とを有する。第１主面は、｛０００１｝面または｛０００１｝面に対して８°以下の角度だけオフした面である。第１主面には、ゲートトレンチと、ソーストレンチとが設けられている。ゲートトレンチは、第１主面と連なる第１側面と、第１側面と連なる第１底面とにより規定されている。第１底面に対する第１側面の角度は、５０°以上６５°以下である。ソーストレンチは、第１主面と連なる第２側面と、第２側面と連なる第２底面とにより規定されている。第２底面に対する第２側面の角度は、５０°以上６５°以下である。炭化珪素基板は、第１導電型を有するドリフト領域と、ドリフト領域上に設けられ、第１導電型と異なる第２導電型を有するボディ領域と、ボディ領域上にあり、ボディ領域によってドリフト領域から隔てられており、かつ第１導電型を有するソース領域と、第２底面と第２主面との間にあり、かつ第２導電型を有する第１領域と、第１領域と接し、第２側面の少なくとも一部と第２底面とを構成し、かつ第２導電型を有する第２領域とを含む。ゲート絶縁膜は、第１側面において、ドリフト領域と、ボディ領域と、ソース領域と接し、かつ第１底面において、ドリフト領域に接している。ソース電極は、第２側面と第２底面とにおいて、第２領域と接している。第２領域は、第１領域に接する第３領域と、第３領域と連なりかつドリフト領域に接する第４領域とを有する。第２底面における第２導電型不純物の濃度は、第３領域と第４領域との境界における第２導電型不純物の濃度よりも高い。
本開示の一態様に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。第１主面と、第１主面と反対側の第２主面とを有する炭化珪素基板が準備される。第１主面において、ゲートトレンチおよびソーストレンチが形成される。ゲートトレンチは、第１主面と連なる第１側面と、第１側面と連なる第１底面とにより規定されている。ソーストレンチは、第１主面と連なる第２側面と、第２側面と連なる第２底面とにより規定されている。炭化珪素基板は、第１導電型を有するドリフト領域と、ドリフト領域上に設けられ、第１導電型と異なる第２導電型を有するボディ領域と、ボディ領域上にあり、ボディ領域によってドリフト領域から隔てられており、かつ第１導電型を有するソース領域と、第２底面と第２主面との間にあり、かつ第２導電型を有する第１領域とを含む。第２側面および第２底面に向かってイオン注入を行うことにより、第１領域と接し、第２側面の少なくとも一部と第２底面とを構成し、かつ第２導電型を有する第２領域が形成される。第１側面において、ドリフト領域と、ボディ領域と、ソース領域と接し、かつ第１底面において、ドリフト領域に接するゲート絶縁膜が形成される。第２側面と第２底面とにおいて、第２領域と接するソース電極が形成される。
本開示の一態様に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。第１主面と、第１主面と反対側の第２主面とを有する炭化珪素基板が準備される。第１主面において、熱エッチングによりゲートトレンチおよびソーストレンチが同時に形成される。ゲートトレンチは、第１主面と連なる第１側面と、第１側面と連なる第１底面とにより規定されている。ソーストレンチは、第１主面と連なる第２側面と、第２側面と連なる第２底面とにより規定されている。炭化珪素基板は、第１導電型を有するドリフト領域と、ドリフト領域上に設けられ、第１導電型と異なる第２導電型を有するボディ領域と、ボディ領域上にあり、ボディ領域によってドリフト領域から隔てられており、かつ第１導電型を有するソース領域と、第２底面と第２主面との間にあり、かつ第２導電型を有する第１領域とを含む。第２側面および第２底面に向かってイオン注入を行うことにより、第１領域と接し、第２側面の少なくとも一部と第２底面とを構成し、かつ第２導電型を有する第２領域が形成される。第２領域を形成する工程後、炭化珪素基板に対して活性化アニールが行われる。炭化珪素基板に対して活性化アニールを行う工程後、第１側面において、ドリフト領域と、ボディ領域と、ソース領域と接し、かつ第１底面において、ドリフト領域に接するゲート絶縁膜が形成される。第２側面と第２底面とにおいて、第２領域と接するソース電極が形成される。第２領域を形成する工程は、第１のエネルギーおよび第１のドーズ量の条件でイオン注入を行う工程と、第１のエネルギーよりも高い第２のエネルギーおよび第１のドーズ量よりも低い第２のドーズ量の条件でイオン注入を行う工程とを含む。
図１は、本実施形態に係る炭化珪素半導体装置の構成を示す断面模式図である。 図２は、図１の矢印ＩＩに沿った方向におけるｐ型不純物の濃度分布を示す図である。 図３は、本実施形態に係る炭化珪素半導体装置の炭化珪素基板の構成を示す平面模式図である。 図４は、図１の矢印ＩＩに沿った方向における、第１領域１および第２領域２のｐ型不純物の濃度分布の第１変形例を示す図である。 図５は、図１の矢印ＩＩに沿った方向における、第１領域１および第２領域２のｐ型不純物の濃度分布の第２変形例を示す図である。 図６は、本実施形態に係る炭化珪素半導体装置の第３変形例の炭化珪素基板の構成を示す平面模式図である。 図７は、本実施形態に係る炭化珪素半導体装置の第４変形例の構成を示す断面模式図である。 図８は、図７の矢印ＶＩＩＩに沿った方向におけるｐ型不純物の濃度分布を示す図である。 図９は、本実施形態に係る炭化珪素半導体装置の第５変形例の炭化珪素基板の構成を示す断面模式図である。 図１０は、本実施形態に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。 図１１は、本実施形態に係る炭化珪素半導体装置の製造方法の第１工程を示す断面模式図である。 図１２は、本実施形態に係る炭化珪素半導体装置の製造方法の第２工程を示す断面模式図である。 図１３は、本実施形態に係る炭化珪素半導体装置の製造方法の第３工程を示す断面模式図である。 図１４は、本実施形態に係る炭化珪素半導体装置の製造方法の第４工程を示す断面模式図である。 図１５は、本実施形態に係る炭化珪素半導体装置の製造方法の第５工程を示す断面模式図である。 図１６は、本実施形態に係る炭化珪素半導体装置の製造方法の第６工程を示す断面模式図である。 図１７は、本実施形態に係る炭化珪素半導体装置の製造方法の第７工程を示す断面模式図である。 図１８は、本実施形態に係る炭化珪素半導体装置の製造方法の第８工程を示す断面模式図である。 図１９は、本実施形態に係る炭化珪素半導体装置の製造方法の第１変形例を概略的に示すフロー図である。 図２０は、本実施形態に係る炭化珪素半導体装置の製造方法の第１変形例のソーストレンチを形成する工程を示す断面模式図である。 図２１は、本実施形態に係る炭化珪素半導体装置の製造方法の第１変形例の第２領域を形成する工程を示す断面模式図である。 図２２は、本実施形態に係る炭化珪素半導体装置の製造方法の第１変形例のゲートトレンチを形成する工程を示す断面模式図である。 図２３は、本実施形態に係る炭化珪素半導体装置の製造方法の第２変形例の第２領域を形成する工程の第１工程を示す断面模式図である。 図２４は、本実施形態に係る炭化珪素半導体装置の製造方法の第２変形例の第２領域を形成する工程の第２工程を示す断面模式図である。 図２５は、本実施形態に係る炭化珪素半導体装置の第６変形例の炭化珪素基板の構成を示す断面模式図である。 図２６は、本実施形態に係る炭化珪素半導体装置の第７変形例の炭化珪素基板の構成を示す断面模式図である。 図２７は、本実施形態に係る炭化珪素半導体装置の第８変形例の炭化珪素基板の構成を示す断面模式図である。 図２８は、本実施形態に係る炭化珪素半導体装置の第９変形例の炭化珪素基板の構成を示す断面模式図である。 図２９は、本実施形態に係る炭化珪素半導体装置の第１０変形例の炭化珪素基板の構成を示す断面模式図である。 図３０は、本実施形態に係る炭化珪素半導体装置の第１１変形例の炭化珪素基板の構成を示す断面模式図である。 図３１は、本実施形態に係る炭化珪素半導体装置の第１２変形例の炭化珪素基板の構成を示す断面模式図である。 図３２は、本実施形態に係る炭化珪素半導体装置の第１３変形例の炭化珪素基板の構成を示す断面模式図である。 図３３は、本実施形態に係る炭化珪素半導体装置の第１４変形例の炭化珪素基板の構成を示す断面模式図である。
[本開示が解決しようとする課題]
本開示の目的は、スイッチング特性に影響を与える帰還容量の増大を抑制しつつ接触抵抗を低減可能な炭化珪素半導体装置およびその製造方法を提供することである。
[本開示の効果]
本開示によれば、スイッチング特性に影響を与える帰還容量の増大を抑制しつつ接触抵抗を低減可能な炭化珪素半導体装置およびその製造方法を提供することができる。
［本開示の実施形態の説明］
（１）本開示の一態様に係る炭化珪素半導体装置１００は、炭化珪素基板と、ゲート絶縁膜１５と、ソース電極１６とを備えている。炭化珪素基板１０は、第１主面５１と、第１主面５１と反対側の第２主面５２とを有する。第１主面５１には、ゲートトレンチ３０と、ソーストレンチ４０とが設けられている。ゲートトレンチ３０は、第１主面５１と連なる第１側面３１と、第１側面３１と連なる第１底面３２とにより規定されている。ソーストレンチ４０は、第１主面５１と連なる第２側面４１と、第２側面４１と連なる第２底面４２とにより規定されている。炭化珪素基板１０は、第１導電型を有するドリフト領域１２と、ドリフト領域１２上に設けられ、第１導電型と異なる第２導電型を有するボディ領域１３と、ボディ領域１３上にあり、ボディ領域１３によってドリフト領域１２から隔てられており、かつ第１導電型を有するソース領域１４と、第２底面４２と第２主面５２との間にあり、かつ第２導電型を有する第１領域１と、第１領域１と接し、第２側面４１の少なくとも一部と第２底面４２とを構成し、かつ第２導電型を有する第２領域２とを含む。ゲート絶縁膜１５は、第１側面３１において、ドリフト領域１２と、ボディ領域１３と、ソース領域１４と接し、かつ第１底面３２において、ドリフト領域１２に接している。ソース電極１６は、第２側面４１と第２底面４２とにおいて、第２領域２と接している。
上記（１）に係る炭化珪素半導体装置１００によれば、ソース電極１６は、第２側面４１と第２底面４２とにおいて、第２領域２と接している。それゆえ、ソース電極１６が第１主面５１のみにおいて第２領域２と接している場合と比較して、ソース電極１６と第２領域２との接触面積を大きくすることができる。結果として、ソース電極１６と第２領域２との接触抵抗を低減することができる。また第２領域２は、第１領域１を介してソース電極１６と接している。そのため、第２領域２およびソース電極１６を等電位にすることができる。結果として、炭化珪素半導体装置の帰還容量が増大することを抑制することができる。さらに第２領域２により、ゲートトレンチ３０の第１側面３１と第１底面３２との角部において電界が集中することを抑制することができる。結果として、ゲート絶縁膜１５に対するダメージを低減することができる。
（２）上記（１）に係る炭化珪素半導体装置１００において、第２領域２は、第１主面５１の一部を構成していてもよい。ソース電極１６は、第１主面５１において、第２領域２と接していてもよい。
（３）上記（２）に係る炭化珪素半導体装置１００において、第２領域２は、第１領域１に接する第３領域３と、第３領域３と連なりかつドリフト領域１２に接する第４領域４とを有していてもよい。第２底面４２における第２導電型不純物の濃度は、第３領域３と第４領域４との境界１７における第２導電型不純物の濃度よりも高くてもよい。
（４）上記（２）または（３）に係る炭化珪素半導体装置１００において、第１底面３２に対する第１側面３１の角度θ１は、５０°以上６５°以下であってもよい。これにより、ボディ領域１３に形成されるチャネルの移動度を向上することができる。
（５）上記（２）〜（４）のいずれかに係る炭化珪素半導体装置１００において、第２底面４２に対する第２側面４１の角度θ２は、５０°以上６５°以下であってもよい。これにより、セル密度を過度に低減することなく、ソース電極１６と第２領域２との接触抵抗を低減することができる。
（６）上記（２）〜（４）のいずれかに係る炭化珪素半導体装置１００において、第２底面に対する第２側面の角度θ２は、６５°より大きく９０°以下であってもよい。
（７）上記（６）に係る炭化珪素半導体装置１００において、第２主面５２に垂直な方向において、第２底面４２は、ソース領域１４と、ドリフト領域１２との間に位置していてもよい。
（８）上記（６）に係る炭化珪素半導体装置１００において、第２主面５２に垂直な方向において、第２底面４２は、ボディ領域１３と、第１領域１との間に位置していてもよい。
（９）上記（２）〜（８）のいずれかに係る炭化珪素半導体装置１００において、炭化珪素基板１０は、第１導電型を有し、第１底面３２と第２主面５２との間に位置し、かつ第１領域１に面する不純物領域１８をさらに含んでいてもよい。不純物領域１８における第１導電型不純物の濃度は、ドリフト領域１２における第１導電型不純物の濃度よりも高くてもよい。
（１０）上記（２）〜（４）および（９）のいずれかに係る炭化珪素半導体装置１００において、第２側面４１は、第２底面４２に連なる第１側部４３と、第１側部４３に連なる第２側部４４とを有していてもよい。第２底面４２に対する第１側部４３の角度θ２は、第２底面４２に平行な平面に対する第２側部４４の角度θ３よりも小さくてもよい。
（１１）上記（１）に係る炭化珪素半導体装置１００において、ソース電極１６は、第２側面４１において、ソース領域１４と接していてもよい。第２領域２は、第１主面５１から離間していてもよい。
（１２）上記（１１）に係る炭化珪素半導体装置１００において、第２領域２は、第１領域１に接する第３領域３と、第３領域３と連なりかつドリフト領域１２に接する第４領域４とを有していてもよい。第２底面４２における第２導電型不純物の濃度は、第３領域３と第４領域４との境界１７における第２導電型不純物の濃度よりも高くてもよい。
（１３）上記（１１）または（１２）に係る炭化珪素半導体装置１００において、第１底面３２に対する第１側面３１の角度θ１は、５０°以上６５°以下であってもよい。これにより、ボディ領域１３に形成されるチャネルの移動度を向上することができる。
（１４）上記（１１）〜（１３）のいずれかに係る炭化珪素半導体装置１００において、第２底面４２に対する第２側面４１の角度θ２は、５０°以上６５°以下であってもよい。これにより、セル密度を過度に低減することなく、ソース電極１６と第２領域２との接触抵抗を低減することができる。
（１５）上記（１１）〜（１３）のいずれかに係る炭化珪素半導体装置１００において、第２底面に対する第２側面の角度θ２は、６５°より大きく９０°以下であってもよい。
（１６）上記（１５）に係る炭化珪素半導体装置１００において、第２主面５２に垂直な方向において、第２底面４２は、ソース領域１４と、ドリフト領域１２との間に位置していてもよい。
（１７）上記（１５）に係る炭化珪素半導体装置１００において、第２主面５２に垂直な方向において、第２底面４２は、ボディ領域１３と、第１領域１との間に位置していてもよい。
（１８）上記（１１）〜（１７）のいずれかに係る炭化珪素半導体装置１００において、炭化珪素基板１０は、第１導電型を有し、第１底面３２と第２主面５２との間に位置し、かつ第１領域１に面する不純物領域１８をさらに含んでいてもよい。不純物領域１８における第１導電型不純物の濃度は、ドリフト領域１２における第１導電型不純物の濃度よりも高くてもよい。
（１９）上記（１１）〜（１３）および（１８）のいずれかに係る炭化珪素半導体装置１００において、第２側面４１は、第２底面４２に連なる第１側部４３と、第１側部４３に連なる第２側部４４とを有していてもよい。第２底面４２に対する第１側部４３の角度θ２は、第２底面４２に平行な平面に対する第２側部４４の角度θ３よりも小さくてもよい。
（２０）上記（１）〜（１９）のいずれかに係る炭化珪素半導体装置１００において、第１主面５１は、｛０００１｝面または｛０００１｝面に対して８°以下の角度だけオフした面であってもよい。
（２１）本開示の一態様に係る炭化珪素半導体装置１００は、炭化珪素基板１０と、ゲート絶縁膜１５と、ソース電極１６とを備えている。炭化珪素基板１０は、第１主面５１と、第１主面５１と反対側の第２主面５２とを有する。第１主面５１は、｛０００１｝面または｛０００１｝面に対して８°以下の角度だけオフした面である。第１主面５１には、ゲートトレンチ３０と、ソーストレンチ４０とが設けられている。ゲートトレンチ３０は、第１主面５１と連なる第１側面３１と、第１側面３１と連なる第１底面３２とにより規定されている。第１底面３２に対する第１側面３１の角度θ１は、５０°以上６５°以下である。ソーストレンチ４０は、第１主面５１と連なる第２側面４１と、第２側面４１と連なる第２底面４２とにより規定されている。第２底面４２に対する第２側面４１の角度θ２は、５０°以上６５°以下である。炭化珪素基板１０は、第１導電型を有するドリフト領域１２と、ドリフト領域１２上に設けられ、第１導電型と異なる第２導電型を有するボディ領域１３と、ボディ領域１３上にあり、ボディ領域１３によってドリフト領域１２から隔てられており、かつ第１導電型を有するソース領域１４と、第２底面４２と第２主面５２との間にあり、かつ第２導電型を有する第１領域１と、第１領域１と接し、第２側面４１の少なくとも一部と第２底面４２とを構成し、かつ第２導電型を有する第２領域２とを含む。ゲート絶縁膜１５は、第１側面３１において、ドリフト領域１２と、ボディ領域１３と、ソース領域１４と接し、かつ第１底面３２において、ドリフト領域１２と接している。ソース電極１６は、第２側面４１と第２底面４２とにおいて、第２領域２と接している。第２領域２は、第１領域１に接する第３領域３と、第３領域３と連なりかつドリフト領域１２に接する第４領域４とを有する。第２底面４２における第２導電型不純物の濃度は、第３領域３と第４領域４との境界１７における第２導電型不純物の濃度よりも高い。
（２２）本開示の一態様に係る炭化珪素半導体装置１００の製造方法は以下の工程を備えている。第１主面５１と、第１主面５１と反対側の第２主面５２とを有する炭化珪素基板１０が準備される。第１主面５１において、ゲートトレンチ３０およびソーストレンチ４０が形成される。ゲートトレンチ３０は、第１主面５１と連なる第１側面３１と、第１側面３１と連なる第１底面３２とにより規定されている。ソーストレンチ４０は、第１主面５１と連なる第２側面４１と、第２側面４１と連なる第２底面４２とにより規定されている。炭化珪素基板１０は、第１導電型を有するドリフト領域１２と、ドリフト領域１２上に設けられ、第１導電型と異なる第２導電型を有するボディ領域１３と、ボディ領域１３上にあり、ボディ領域１３によってドリフト領域１２から隔てられており、かつ第１導電型を有するソース領域１４と、第２底面４２と第２主面５２との間にあり、かつ第２導電型を有する第１領域１とを含む。第２側面４１および第２底面４２に向かってイオン注入を行うことにより、第１領域１と接し、第２側面４１の少なくとも一部と第２底面４２とを構成し、かつ第２導電型を有する第２領域２が形成される。第１側面３１において、ドリフト領域１２と、ボディ領域１３と、ソース領域１４と接し、かつ第１底面３２において、ドリフト領域１２に接するゲート絶縁膜１５が形成される。第２側面４１と第２底面４２とにおいて、第２領域２と接するソース電極１６が形成される。
上記（１４）に係る炭化珪素半導体装置１００の製造方法によれば、ソース電極１６は、第２側面４１と第２底面４２とにおいて、第２領域２と接している。それゆえ、ソース電極１６が第１主面５１のみにおいて第２領域２と接している場合と比較して、ソース電極１６と第２領域２との接触面積を大きくすることができる。結果として、ソース電極１６と第２領域２との接触抵抗を低減することができる。また第２領域２は、第１領域１を介してソース電極１６と接している。そのため、第２領域２およびソース電極１６を等電位にすることができる。結果として、炭化珪素半導体装置の帰還容量が増大することを抑制することができる。さらに第２領域２により、ゲートトレンチ３０の第１側面３１と第１底面３２との角部において電界が集中することを抑制することができる。結果として、ゲート絶縁膜１５に対するダメージを低減することができる。
（２３）上記（２２）に係る炭化珪素半導体装置１００の製造方法において、ゲートトレンチ３０およびソーストレンチ４０は、同時に形成されてもよい。これにより、ゲートトレンチ３０およびソーストレンチ４０を別々に形成する場合と比較して、炭化珪素半導体装置１００の製造工程を短縮することができる。
（２４）上記（２２）または（２３）に係る炭化珪素半導体装置１００の製造方法において、ゲートトレンチ３０およびソーストレンチ４０は、熱エッチングによって形成されてもよい。
（２５）上記（２２）〜（２４）のいずれかに係る炭化珪素半導体装置１００の製造方法において、第２領域２を形成する工程後であって、かつゲート絶縁膜１５を形成する工程前において、炭化珪素基板１０に対して活性化アニールが行われてもよい。つまり、ゲート絶縁膜１５は、活性化アニール後に形成される。そのため、活性化アニールによりゲート絶縁膜１５が荒れることを抑制することができる。結果として、ゲートトレンチ３０内に形成されるゲート絶縁膜１５の信頼性を向上することができる。
（２６）上記（２２）〜（２５）のいずれかに係る炭化珪素半導体装置１００の製造方法において、第２領域２を形成する工程は、第１のエネルギーおよび第１のドーズ量の条件でイオン注入を行う工程と、第１のエネルギーよりも高い第２のエネルギーでイオン注入を行う工程とを含んでいてもよい。第１のドーズ量よりも低い第２のドーズ量の条件でイオン注入を行うことにより、接触抵抗の低減にほとんど寄与しない第２領域の下部の形成時間を短縮することができる。
（２７）本開示の一態様に係る炭化珪素半導体装置１００の製造方法は以下の工程を備えている。第１主面５１と、第１主面５１と反対側の第２主面５２とを有する炭化珪素基板１０が準備される。第１主面５１において、熱エッチングによりゲートトレンチ３０およびソーストレンチ４０が同時に形成される。ゲートトレンチ３０は、第１主面５１と連なる第１側面３１と、第１側面３１と連なる第１底面３２とにより規定されている。ソーストレンチ４０は、第１主面５１と連なる第２側面４１と、第２側面４１と連なる第２底面４２とにより規定されている。炭化珪素基板１０は、第１導電型を有するドリフト領域１２と、ドリフト領域１２上に設けられ、第１導電型と異なる第２導電型を有するボディ領域１３と、ボディ領域１３上にあり、ボディ領域１３によってドリフト領域１２から隔てられており、かつ第１導電型を有するソース領域１４と、第２底面４２と第２主面５２との間にあり、かつ第２導電型を有する第１領域１とを含む。第２側面４１および第２底面４２に向かってイオン注入を行うことにより、第１領域１と接し、第２側面４１の少なくとも一部と第２底面４２とを構成し、かつ第２導電型を有する第２領域２が形成される。第２領域２を形成する工程後、炭化珪素基板１０に対して活性化アニールが行われる。炭化珪素基板１０に対して活性化アニールを行う工程後、第１側面３１において、ドリフト領域１２と、ボディ領域１３と、ソース領域１４と接し、かつ第１底面３２において、ドリフト領域１２に接するゲート絶縁膜１５が形成される。第２側面４１と第２底面４２とにおいて、第２領域２と接するソース電極１６が形成される。第２領域２を形成する工程は、第１のエネルギーおよび第１のドーズ量の条件でイオン注入を行う工程と、第１のエネルギーよりも高い第２のエネルギーおよび第１のドーズ量よりも低い第２のドーズ量の条件でイオン注入を行う工程とを含む。
［本開示の実施形態の詳細］
以下、本開示の実施形態（以降、本実施形態と称する）の詳細について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。
まず、本実施形態に係る炭化珪素半導体装置の一例としてのＭＯＳＦＥＴの構成について説明する。
図１に示されるように、本実施形態に係るＭＯＳＦＥＴ１００は、炭化珪素基板１０と、ゲート絶縁膜１５と、ゲート電極２７と、層間絶縁膜２２と、ソース電極１６と、ソース配線１９と、ドレイン電極２０とを主に有している。炭化珪素基板１０は、炭化珪素単結晶基板１１と、炭化珪素単結晶基板１１上に設けられた炭化珪素エピタキシャル層２４を含む。炭化珪素基板１０は、第１主面５１と、第１主面５１と反対側にある第２主面５２とを有する。炭化珪素エピタキシャル層２４は第１主面５１を構成する。炭化珪素単結晶基板１１は第２主面５２を構成する。
第１主面５１は、たとえば｛０００１｝面または｛０００１｝面に対して８°以下の角度だけオフした面である。第１主面５１は、たとえば（０００−１）面または（０００１）面であってもよいし、（０００−１）面に対して２°以上８°以下の角度だけオフした面であってもよいし、（０００１）面に対して２°以上８°以下の角度だけオフした面であってもよい。第１主面５１の最大径は、たとえば１００ｍｍ以上であり、好ましくは１５０ｍｍ以上である。炭化珪素単結晶基板１１および炭化珪素エピタキシャル層２４は、たとえばポリタイプ４Ｈの六方晶炭化珪素である。炭化珪素単結晶基板１１は、たとえば窒素などのｎ型不純物を含みｎ型の導電型を有する。
第１主面５１には、ゲートトレンチ３０と、ソーストレンチ４０とが設けられている。ゲートトレンチ３０は、第１主面５１と連なる第１側面３１と、第１側面３１と連なる第１底面３２とにより規定されている。ソーストレンチ４０は、第１主面５１と連なる第２側面４１と、第２側面４１と連なる第２底面４２とにより規定されている。炭化珪素エピタキシャル層２４は、ドリフト領域１２と、ボディ領域１３と、ソース領域１４と、第１領域１と、第２領域２とを主に含む。
ドリフト領域１２は、たとえば窒素などのｎ型不純物（第１導電型不純物）を含み、ｎ型の導電型（第１導電型）を有する。ドリフト領域１２のｎ型不純物の濃度は、たとえば７×１０15ｃｍ−３程度である。炭化珪素単結晶基板１１のｎ型不純物の濃度は、ドリフト領域１２のｎ型不純物の濃度よりも高くてもよい。
ボディ領域１３はドリフト領域１２上にある。ボディ領域１３は、たとえばアルミニウムなどのｐ型不純物（第２導電型不純物）を含み、ｐ型の導電型（第２導電型）を有する。ボディ領域１３のｐ型不純物の濃度は、ドリフト領域１２のｎ型不純物の濃度よりも低くてもよい。ゲート絶縁膜１５と対向するボディ領域１３の領域において、チャネルが形成可能である。
ソース領域１４は、ボディ領域１３上にある。ソース領域１４の底面は、ボディ領域１３の頂面と接する。ソース領域１４は、ボディ領域１３によってドリフト領域１２から隔てられている。ソース領域１４は、たとえば窒素またはリンなどのｎ型不純物を含んでおり、ｎ型の導電型を有する。ソース領域１４は、炭化珪素基板１０の第１主面５１の一部を構成する。ソース領域１４のｎ型不純物の濃度は、ドリフト領域１２のｎ型不純物の濃度よりも高くてもよい。
第１領域１は、ソーストレンチ４０の第２底面４２と、第２主面５２との間にある。第１領域１は、たとえばアルミニウムなどのｐ型不純物を含み、ｐ型の導電型を有する。第１領域１は、たとえば第２側面４１および第２底面４２に面している。第１領域１は、たとえばソーストレンチ４０の延在方向に沿って延在している。
第２領域２は、第１領域１と、ドリフト領域１２と、ボディ領域１３と、ソース領域１４とに接している。第２領域２は、たとえばアルミニウムなどのｐ型不純物を含んでおり、ｐ型の導電型を有する。第２領域２のｐ型不純物の濃度は、たとえば１×１０19ｃｍ−３以上２×１０20ｃｍ−３以下である。第２領域２は、第１領域１とソース電極１６とを繋いでいる。第１領域１がフローティングであると、ドレイン電極２０からの電気力線がゲート電極２７に入り、ゲート電極２７とドレイン電極２０との間の容量（帰還容量）が形成される。本開示の形態によれば、第１領域１を接地することにより、第１領域１がソース電位になる。よって、ドレイン電極２０からの電気力線がソース電極１６に入る。その場合、ドレイン電極２０とソース電極１６との間の容量が形成されるが、当該容量はスイッチング電極に影響を与えない。第２領域２は、たとえば第２側面４１と、第２底面４２とを構成している。第２領域２は、第１主面５１の一部を構成していてもよい。第２領域２は、ソース領域１４およびボディ領域１３を貫通して第１領域１に至るように設けられている。第２領域２は、たとえばソーストレンチ４０の延在方向に沿って延在している。
第２領域２は、第３領域３と、第４領域４とを有する。第３領域３は、第１領域１と重なって形成される領域である。そのため、第３領域３におけるｐ型不純物は、第４領域４におけるｐ型不純物の濃度よりも高くてもよい。第３領域３は、第１領域１に取り囲まれている。第４領域４は、第３領域３と連なる。第４領域４は、ドリフト領域１２に接する。
上記各不純物領域におけるｐ型不純物の濃度およびｎ型不純物の濃度は、たとえばＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定可能である。
図１に示されるように、断面視（第２主面５２と平行な方向から見た視野）において、ゲートトレンチ３０の幅が、第１主面５１から第２主面５２に向かうにつれてテーパ状に狭まるように第１側面３１が第１底面３２に対して傾斜していてもよい。第１底面３２に対する第１側面３１の角度θ１は、たとえば５０°以上６５°以下である。第１側面３１は、たとえば｛０００１｝面に対して５０°以上６５°以下傾斜した面であってもよい。代替的に、第１側面３１は、第１主面５１に対してほぼ垂直であってもよい。第１底面３２は、第１主面５１とほぼ平行であってもよい。
ゲート絶縁膜１５は、ゲートトレンチ３０内に設けられている。ゲート絶縁膜１５は、第１側面３１において、ドリフト領域１２と、ボディ領域１３と、ソース領域１４と接し、かつ第１底面３２において、ドリフト領域１２に接している。ゲート絶縁膜１５は、たとえば熱酸化膜である。ゲート絶縁膜１５は、第１主面５１においてソース領域１４と接していてもよい。ゲート絶縁膜１５は、たとえば二酸化珪素を含む材料により構成されている。第１底面３２に接しているゲート絶縁膜１５の部分の厚みは、第１側面３１に接しているゲート絶縁膜１５の部分の厚みよりも大きくてもよい。
ゲート電極２７は、ゲートトレンチ３０の内部においてゲート絶縁膜１５上に設けられている。ゲート電極２７は、たとえば不純物を含むポリシリコンにより構成されている。ゲート電極２７は、たとえば第１主面５１と、第１側面３１と、第１底面３２とに対面するように設けられている。
ソース電極１６は、ソーストレンチ４０の内部に設けられている。ソース電極１６は、第２側面４１および第２底面４２の各々と接し、かつ第１主面５１の一部に接している。言い換えれば、ソース電極１６は、第２側面４１と第２底面４２と第１主面５１とにおいて、第２領域２と接している。ソース電極１６は、第１主面５１においてソース領域１４と接している。ソース電極１６は、たとえばＴｉＡｌＳｉを含む材料から構成されている。ソース電極１６は、ＮｉＳｉを含む材料から構成されていてもよい。好ましくは、ソース電極１６は、ソース領域１４および第２領域２の双方とオーミック接合している。ソース電極１６と第２領域２との接触面積は、ソース電極１６とソース領域１４との接触面積よりも大きくてもよい。
図１に示されるように、断面視において、ソーストレンチ４０の幅が、第１主面５１から第２主面５２に向かうにつれてテーパ状に狭まるように第２側面４１が第２底面４２に対して傾斜していてもよい。第２底面４２に対する第２側面４１の角度θ２は、たとえば５０°以上６５°以下である。第２側面４１は、たとえば｛０００１｝面に対して５０°以上６５°以下傾斜した面であってもよい。代替的に、第２側面４１は、第１主面５１に対してほぼ垂直であってもよい。第２底面４２は、第１主面５１とほぼ平行であってもよい。
ソース配線１９は、ソーストレンチ４０の内部においてソース電極１６に接している。ソース配線１９は、たとえばアルミニウムを含む材料から構成されている。ソース配線１９は、第２側面４１および第２底面４２の双方に面している。ソース配線１９は、層間絶縁膜２２を覆っている。
層間絶縁膜２２は、ゲート電極２７と、ゲート絶縁膜１５と、ソース配線１９とに接して設けられている。層間絶縁膜２２は、たとえば二酸化珪素を含む材料から構成されている。層間絶縁膜２２は、ゲート電極２７とソース電極１６とを電気的に絶縁している。ドレイン電極２０は、第２主面５２において炭化珪素単結晶基板１１と接しており、ドリフト領域１２と電気的に接続されている。ドレイン電極２０は、たとえばＮｉＳｉまたはＴｉＡｌＳｉを含む材料から構成されている。
図２は、図１の矢印ＩＩに沿った方向における、第１領域１および第２領域２のｐ型不純物の濃度分布を示している。図２において、一点鎖線は第１領域１を形成する工程におけるｐ型不純物濃度プロファイルを示し、実線は第２領域２を形成する工程におけるｐ型不純物濃度プロファイルを示している。図２に示されるように、第２領域２は、第１領域１と重なる第３領域３と、第３領域３と第２底面４２との間にある第４領域４とを有する。第２底面４２（深さが０μｍの位置）から深さが約０．６μｍまでの範囲においては、第４領域４のｐ型不純物濃度はほぼ一定である。深さが約０．６μｍから深さが約１μｍまでの領域においては、第２底面４２から第２主面５２に向かうにつれて第４領域４のｐ型不純物濃度は単調に減少する。第４領域４は、たとえば５段イオン注入により形成される。第２底面４２における第４領域４のｐ型不純物の濃度ａ２は、たとえば１×１０19ｃｍ−３以上２×１０20ｃｍ−３以下である。第１領域１のｐ型不純物の最大の濃度ａ１は、たとえば１×１０１７ｃｍ−３以上１×１０１９ｃｍ−３未満である。第４領域４のｐ型不純物の最大の濃度は、第１領域１のｐ型不純物の最大の濃度よりも高い。第２主面５２に対して垂直な方向において、第２底面４２と、第４領域４および第３領域３の境界１７（図１参照）との距離は、約１．０μｍである。第４領域４および第３領域３の境界１７のｐ型不純物の濃度は、たとえば１×１０１７ｃｍ−３以上１×１０１８ｃｍ−３以下である。
図３に示されるように、平面視（第２主面５２に対して垂直な方向から見た視野）において、ソーストレンチ４０の形状は、たとえば六角形である。隣り合う２つのソーストレンチ４０の間に、ゲートトレンチ３０が設けられている。第１主面５１は、ソーストレンチ４０の第２側面４１と、ゲートトレンチ３０の第１側面３１とを繋いでいる。ゲートトレンチ３０の形状は、たとえばハニカム形状である。ゲートトレンチ３０は、ソーストレンチ４０を取り囲んでいてもよい。図３において、ハッチングで示した領域は、第２領域２である。図３に示されるように、平面視において、第２領域２の形状は、たとえば六角形である。第２領域２は、ソーストレンチ４０を取り囲むように設けられている。ゲートトレンチ３０は、第２領域２を取り囲むように設けられている。
（炭化珪素半導体装置の第１変形例）
次に、ＭＯＳＦＥＴ１００の第１変形例の構成について説明する。図４は、図１の矢印ＩＩに沿った方向における、第１領域１および第２領域２のｐ型不純物の濃度分布の第１変形例を示している。図４に示されるように、第２底面４２（深さが０μｍの位置）から深さが約０．８μｍまでの範囲においては、第２底面４２から第２主面５２に向かうに従って、第４領域４のｐ型不純物濃度は極大値と極小値とを交互に示しながら徐々に減少している。深さが約０．８μｍから深さが約０．９２μｍまでの領域においては、第２底面４２から第２主面５２に向かうにつれて第４領域４のｐ型不純物濃度は単調に減少する。第４領域４は、たとえば４段イオン注入により形成される。第２主面５２に対して垂直な方向において、第２底面４２と、第４領域４および第３領域３の境界１７（図１参照）との距離は、約０．９２μｍである。第４領域４および第３領域３の境界１７のｐ型不純物の濃度は、たとえば１×１０１７ｃｍ−３以上１×１０１８ｃｍ−３以下である。
（炭化珪素半導体装置の第２変形例）
次に、ＭＯＳＦＥＴ１００の第２変形例の構成について説明する。図５は、図１の矢印ＩＩに沿った方向における、第１領域１および第２領域２のｐ型不純物の濃度分布の第２変形例を示している。図５に示されるように、第２底面４２（深さが０μｍの位置）から深さが約０．０５μｍまでの範囲において、第２底面４２から第２主面５２に向かうにつれて第４領域４のｐ型不純物濃度は単調に減少する。第４領域４は、たとえば１段イオン注入により形成される。第２主面５２に対して垂直な方向において、第２底面４２と、第４領域４および第３領域３の境界１７（図１参照）との距離は、約０．０５μｍである。第４領域４および第３領域３の境界１７のｐ型不純物の濃度は、たとえば１×１０１８ｃｍ−３以上１×１０１９ｃｍ−３以下である。第１領域１と第２底面４２との距離が短い場合（たとえば０．１μｍ程度）には、１段イオン注入により第２領域２を形成することができる。
（炭化珪素半導体装置の第３変形例）
次に、ＭＯＳＦＥＴ１００の第３変形例の構成について説明する。図６に示されるように、平面視において、ソーストレンチ４０およびゲートトレンチ３０の形状は、ストライプ形状であってもよい。ゲートトレンチ３０は、ソーストレンチ４０の延在方向（図６の上下方向）と平行な方向に延在していてもよい。ゲートトレンチ３０と、ソーストレンチ４０とは、ソーストレンチ４０の延在方向と垂直な方向（図６の左右方向）に沿って交互に設けられていてもよい。図６において、ハッチングで示した領域は、第２領域２である。図６に示されるように、平面視において、第２領域２の形状は、たとえばストライプ形状である。第２領域２は、ソーストレンチ４０の延在方向に沿って設けられている。
（炭化珪素半導体装置の第４変形例）
次に、ＭＯＳＦＥＴ１００の第４変形例の構成について説明する。図７に示されるように、第２領域２は、第１領域１に接する第３領域３と、第３領域３と連なりかつドリフト領域１２に接する第４領域４とを有していてもよい。第４領域４は、ドリフト領域１２および第３領域の双方と接する第５領域５と、第５領域５とソーストレンチ４０とに挟まれた第６領域６とを有している。第６領域６は、第１主面５１と、第２側面４１と、第２底面４２とにおいて、ソース電極１６と接している。
図８は、図７の矢印ＶＩに沿った方向における、第１領域１および第２領域２のｐ型不純物の濃度分布を示している。図８において、一点鎖線は第１領域１を形成する工程におけるｐ型不純物濃度プロファイルを示し、実線は第２領域２を形成する工程におけるｐ型不純物濃度プロファイルを示している。図８に示されるように、第２領域２は、第３領域３と、第４領域４とを有する。第４領域４は、第５領域５と、第６領域６とを有する。図８に示されるように、第４領域４のｐ型不純物濃度は、第２底面４２から約０．１５μｍ離れた位置で極小値を示し、第２底面４２から約０．４５μｍ離れた位置で極大値を示してもよい。第４領域４は、たとえば２段イオン注入により形成される。第２主面５２に対して垂直な方向において、第２底面４２と、第４領域４および第３領域３の境界１７（図７参照）との距離は、約０．７μｍである。第４領域４および第３領域３の境界１７のｐ型不純物の濃度は、たとえば１×１０１７ｃｍ−３以上１×１０１８ｃｍ−３以下である。
第４領域４においてｐ型不純物濃度の極小値を示す位置より第２主面５２側が第５領域５であり、第２底面４２側が第６領域６である。第５領域５のｐ型不純物の最大の濃度ａ３は、第６領域６のｐ型不純物の最大の濃度ａ２よりも低い。第５領域５のｐ型不純物の最大の濃度ａ３は、たとえば１×１０１７ｃｍ−３以上２×１０１９ｃｍ−３未満である。第６領域６のｐ型不純物の最大の濃度ａ２は、たとえば１×１０１９ｃｍ−３以上２×１０２０ｃｍ−３以下である。第３領域３は、第１領域１と重なる。図８に示されるように、第２底面４２におけるｐ型不純物の濃度ａ２は、第３領域３と第４領域４との境界１７におけるｐ型不純物の濃度よりも高い。
（炭化珪素半導体装置の第５変形例）
次に、ＭＯＳＦＥＴ１００の第５変形例の構成について説明する。図９に示されるように、炭化珪素基板１０は、第９領域９をさらに含んでいてもよい。第９領域９は、ゲートトレンチ３０の第１底面３２と、第２主面５２との間にある。第９領域９は、たとえばアルミニウムなどのｐ型不純物を含み、ｐ型の導電型を有する。第９領域９のｐ型不純物の最大の濃度は、第１領域１のｐ型不純物の最大の濃度とほぼ同じである。第９領域９は、第１領域１と同時に形成され得る。第９領域９の上面と第１底面３２との間の距離は、第１領域１の上面と第２底面４２との間の距離とほぼ同じである。
第９領域９は、たとえば第１底面３２に面している。第９領域９は、たとえばゲートトレンチ３０の延在方向に沿って延在している。第９領域９は、第１領域１と電気的に接続されている。第９領域９は、第１底面３２から離間している。第９領域９と、第１底面３２との間には、ドリフト領域１２がある。第９領域９により、ゲートトレンチ３０の第１側面３１と第１底面３２とにより形成される角部における電界集中を緩和することができる。
（炭化珪素半導体装置の第６変形例）
次に、ＭＯＳＦＥＴ１００の第６変形例の構成について説明する。図２５に示されるように、第２領域２は、第１主面５１から離間していてもよい。言い換えれば、第２領域２は、第１主面５１を構成していない。第２領域２は、ボディ領域１３に接しており、ソース領域１４から離間している。ソース領域１４と、ボディ領域１３と、第２領域２とは、第２側面４１において、ソース電極１６に接している。第２側面４１は、ソース領域１４と、ボディ領域１３と、第２領域２とにより構成されている。第２主面５２に平行な方向において、第２領域２の幅は、ソーストレンチ４０の開口部の幅よりも小さくてもよい。第２領域２とボディ領域１３との境界は、第２主面５２に対して垂直な方向において、ソース領域１４とボディ領域１３との境界よりも第２主面５２側にあってもよい。これにより、ソース領域１４および第２領域２の各々と、ソース電極１６との接触抵抗を低減することができる。
（炭化珪素半導体装置の第７変形例）
次に、ＭＯＳＦＥＴ１００の第７変形例の構成について説明する。図２６に示されるように、炭化珪素基板１０は、不純物領域１８を有していてもよい。不純物領域１８は、ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）領域である。不純物領域１８は、たとえば窒素などのｎ型不純物（第１導電型不純物）を含み、ｎ型の導電型（第１導電型）を有する。不純物領域１８は、第１底面３２と第２主面５２との間に位置する。不純物領域１８は、第１領域１に面する。断面視において、不純物領域１８は、一対の第１領域１の間に位置する。不純物領域１８は、第１領域１と接していてもよい。断面視において、不純物領域１８は、一対の第１領域１に挟まれていてもよい。
不純物領域１８における第１導電型不純物の濃度は、ドリフト領域１２における第１導電型不純物の濃度よりも高い。不純物領域１８におけるｎ型不純物の濃度は、たとえば１×１０１５ｃｍ−３以上５×１０１７ｃｍ−３以下である。不純物領域１８の厚みは、第１領域１の厚みとほぼ同じである。不純物領域１８は、第１底面３２および第１側面３１の双方に面していてもよい。第２主面５２に平行な方向においては、不純物領域１８の幅は、第１底面３２の幅よりも大きくてもよい。これにより、第１領域１による狭窄抵抗を抑制することができる。結果として、オン抵抗を低減することができる。
（炭化珪素半導体装置の第８変形例）
次に、ＭＯＳＦＥＴ１００の第８変形例の構成について説明する。図２７に示されるように、ソーストレンチ４０の第２側面４１は、第１主面５１に対してほぼ垂直に延在していてもよい。第２底面４２に対する第２側面４１の角度θ２は、たとえば６５°より大きく９０°以下である。角度θ２は、７０°以上であってもよいし、８０°以上であってもよい。第２領域２は、第３領域３と、第４領域４とを含んでいる。第４領域４は、第７領域７と、第８領域８とを有している。第８領域８は、第３領域３と連なる。第７領域７は、第８領域８に対して、第３領域３の反対側にある。第８領域８は、第７領域７と第３領域３とに挟まれている。第２主面５２に垂直な方向において、第７領域７と第８領域８との境界は、ボディ領域１３と第１領域１との間に位置していてもよい。
第２主面５２と平行な方向において、第７領域７の幅は、第８領域８の幅よりも大きくてもよい。第８領域８の幅は、第３領域３の幅とほぼ同じであってもよい。第７領域７の幅は、第３領域３の幅よりも大きくてもよい。第７領域７の幅は、第２底面４２の幅よりも大きくてもよい。第２主面５２に垂直な方向において、第２底面４２は、ソース領域１４と、ドリフト領域１２との間に位置していてもよい。言い換えれば、第２主面５２に垂直な方向において、第２底面４２は、ソース領域１４とボディ領域１３との境界と、ボディ領域１３とドリフト領域１２との境界との間に位置していてもよい。第２底面４２を含む平面は、ボディ領域１３に交差してもよい。第２主面５２に平行な方向において、ソーストレンチ４０の開口部の幅は、ゲートトレンチ３０の開口部の幅よりも小さい。これにより、セルピッチを縮小することができる。またソーストレンチ４０の第２底面４２がボディ領域１３に交差するように配置されることで、ソーストレンチ４０の第２底面４２がボディ領域１３によって囲まれる。そのため、ソース電極１６がドリフト領域１２を介してドレイン電極２０とショートすることを抑制することができる。
（炭化珪素半導体装置の第９変形例）
次に、ＭＯＳＦＥＴ１００の第９変形例の構成について説明する。図２８に示されるように、ソーストレンチ４０の深さは、ゲートトレンチ３０の深さとほぼ同じであってもよい。ソーストレンチ４０の第２側面４１は、第１主面５１に対してほぼ垂直に延在していてもよい。第２主面５２に垂直な方向において、第２底面４２は、ボディ領域１３と、第１領域１との間に位置していてもよい。言い換えれば、第２主面５２に垂直な方向において、第２底面４２は、ボディ領域１３およびドリフト領域１２の境界と、第４領域４および第３領域３の境界との間に位置していてもよい。第２底面４２を含む平面は、ドリフト領域１２に交差してもよい。第２主面５２に平行な方向において、ソーストレンチ４０の開口部の幅は、ゲートトレンチ３０の開口部の幅よりも小さい。これにより、セルピッチを縮小することができる。
（炭化珪素半導体装置の第１０変形例）
次に、ＭＯＳＦＥＴ１００の第１０変形例の構成について説明する。図２９に示されるように、ソーストレンチ４０は、２段階以上のトレンチで構成されていてもよい。具体的には、第２側面４１は、第１側部４３と、第２側部４４とを含む。第１側部４３は、第２底面４２に連なる。第２側部４４は、第１側部４３に連なる。第２底面４２に対する第１側部４３の角度θ２は、第２底面４２に平行な平面に対する第２側部４４の角度θ３よりも小さくてもよい。第２底面４２に対する第１側部４３の角度θ２は、たとえば５０°以上６５°以下である。角度θ３は、たとえば６５°より大きく９０°以下である。角度θ３は、７０°以上であってもよいし、８０°以上であってもよい。第２主面５２に平行な方向において、ソーストレンチ４０の開口部の幅は、ゲートトレンチ３０の開口部の幅よりも小さい。これにより、セルピッチを縮小することができる。これにより、セルピッチを縮小することができる。
第２側部４４は、第１主面５１に連なっていてもよい。第２側部４４は、第１主面５１に対してほぼ垂直に延在していてもよい。ソース領域１４およびボディ領域１３は、第２側部４４においてソース電極１６に接している。第２側部４４は、ソース領域１４およびボディ領域１３により構成されている。第２領域２は、第１側部４３および第２底面４２においてソース電極１６に接している。第１側部４３および第２底面４２は、第２領域２により構成されている。第２領域２は、第１主面５１から離間している。第２領域２は、ボディ領域１３に接しており、ソース領域１４から離間している。これにより、ソース領域１４および第２領域２の各々と、ソース電極１６との接触抵抗を低減することができる。
炭化珪素基板１０は、不純物領域１８を有していてもよい。不純物領域１８は、ＪＦＥＴ領域である。不純物領域１８は、たとえば窒素などのｎ型不純物（第１導電型不純物）を含み、ｎ型の導電型（第１導電型）を有する。不純物領域１８は、第１底面３２と第２主面５２との間に位置する。図２９に示されるように、断面視において、不純物領域１８は、一対の第１領域１の間に位置する。不純物領域１８における第１導電型不純物の濃度は、ドリフト領域１２における第１導電型不純物の濃度よりも高い。不純物領域１８におけるｎ型不純物の濃度は、たとえば１×１０１５ｃｍ−３以上５×１０１７ｃｍ−３以下である。不純物領域１８の厚みは、第１領域１の厚みとほぼ同じである。不純物領域１８は、第１底面３２および第１側面３１の双方に面していてもよい。第２主面５２に平行な方向においては、不純物領域１８の幅は、第１底面３２の幅よりも大きくてもよい。これにより、第１領域１による狭窄抵抗を抑制することができる。結果として、オン抵抗を低減することができる。
（炭化珪素半導体装置の第１１変形例）
次に、ＭＯＳＦＥＴ１００の第１１変形例の構成について説明する。図３０に示されるように、炭化珪素基板１０は、不純物領域１８を有していてもよい。不純物領域１８は、ＪＦＥＴ領域である。不純物領域１８は、たとえば窒素などのｎ型不純物（第１導電型不純物）を含み、ｎ型の導電型（第１導電型）を有する。不純物領域１８は、第１底面３２と第２主面５２との間に位置する。不純物領域１８は、第１領域１に面する。断面視において、不純物領域１８は、一対の第１領域１の間に位置する。不純物領域１８は、第１領域１と接していてもよい。断面視において、不純物領域１８は、一対の第１領域１に挟まれていてもよい。第２領域２は、第１主面５１の一部を構成していてもよい。
不純物領域１８における第１導電型不純物の濃度は、ドリフト領域１２における第１導電型不純物の濃度よりも高い。不純物領域１８におけるｎ型不純物の濃度は、たとえば１×１０１５ｃｍ−３以上５×１０１７ｃｍ−３以下である。不純物領域１８の厚みは、第１領域１の厚みとほぼ同じである。不純物領域１８は、第１底面３２および第１側面３１の双方に面していてもよい。第２主面５２に平行な方向においては、不純物領域１８の幅は、第１底面３２の幅よりも大きくてもよい。これにより、第１領域１による狭窄抵抗を抑制することができる。結果として、オン抵抗を低減することができる。
（炭化珪素半導体装置の第１２変形例）
次に、ＭＯＳＦＥＴ１００の第１２変形例の構成について説明する。図３１に示されるように、ソーストレンチ４０は、２段階以上のトレンチで構成されていてもよい。具体的には、第２側面４１は、第１側部４３と、第２側部４４とを含む。第１側部４３は、第２底面４２に連なる。第２側部４４は、第１側部４３に連なる。第２底面４２に対する第１側部４３の角度θ２は、第２底面４２に平行な平面に対する第２側部４４の角度θ３よりも小さくてもよい。第２底面４２に対する第１側部４３の角度θ２は、たとえば５０°以上６５°以下である。角度θ３は、たとえば６５°より大きく９０°以下である。角度θ３は、７０°以上であってもよいし、８０°以上であってもよい。第２主面５２に平行な方向において、ソーストレンチ４０の開口部の幅は、ゲートトレンチ３０の開口部の幅よりも小さい。これにより、セルピッチを縮小することができる。これにより、セルピッチを縮小することができる。
第２側部４４は、第１主面５１に連なっていてもよい。第２側部４４は、第１主面５１に対してほぼ垂直に延在していてもよい。第２領域２は、第１側部４３、第２側部４４および第２底面４２においてソース電極１６に接している。第１側部４３、第２側部４４および第２底面４２は、第２領域２により構成されている。第２領域２は、第１主面５１の一部を構成している。第２領域２は、ボディ領域１３およびソース領域１４に接している。これにより、第２領域２と、ソース電極１６との接触抵抗を低減することができる。
（炭化珪素半導体装置の第１３変形例）
次に、ＭＯＳＦＥＴ１００の第１３変形例の構成について説明する。図３２に示されるように、ソーストレンチ４０の第２側面４１は、第１主面５１に対してほぼ垂直に延在していてもよい。第２底面４２に対する第２側面４１の角度θ２は、たとえば６５°より大きく９０°以下である。角度θ２は、７０°以上であってもよいし、８０°以上であってもよい。第２領域２は、第３領域３と、第４領域４とを含んでいる。第４領域４は、第７領域７と、第８領域８とを有している。第８領域８は、第３領域３と連なる。第７領域７は、第８領域８に対して、第３領域３の反対側にある。第８領域８は、第７領域７と第３領域３とに挟まれている。第２主面５２に垂直な方向において、第７領域７と第８領域８との境界は、ボディ領域１３と第１領域１との間に位置していてもよい。第２領域２は、第１主面５１から離間していてもよい。ソース電極１６は、第２側面４１において、ソース領域１４と接していてもよい。
第２主面５２と平行な方向において、第７領域７の幅は、第８領域８の幅よりも大きくてもよい。第８領域８の幅は、第３領域３の幅とほぼ同じであってもよい。第７領域７の幅は、第３領域３の幅よりも大きくてもよい。第７領域７の幅は、第２底面４２の幅よりも大きくてもよい。第２主面５２に垂直な方向において、第２底面４２は、ソース領域１４と、ドリフト領域１２との間に位置していてもよい。言い換えれば、第２主面５２に垂直な方向において、第２底面４２は、ソース領域１４とボディ領域１３との境界と、ボディ領域１３とドリフト領域１２との境界との間に位置していてもよい。第２底面４２を含む平面は、ボディ領域１３に交差してもよい。第２主面５２に平行な方向において、ソーストレンチ４０の開口部の幅は、ゲートトレンチ３０の開口部の幅よりも小さい。これにより、セルピッチを縮小することができる。またソーストレンチ４０の第２底面４２がボディ領域１３に交差するように配置されることで、ソーストレンチ４０の第２底面４２がボディ領域１３によって囲まれる。そのため、ソース電極１６がドリフト領域１２を介してドレイン電極２０とショートすることを抑制することができる。
（炭化珪素半導体装置の第１４変形例）
次に、ＭＯＳＦＥＴ１００の第１４変形例の構成について説明する。図３３に示されるように、ソーストレンチ４０の深さは、ゲートトレンチ３０の深さとほぼ同じであってもよい。ソーストレンチ４０の第２側面４１は、第１主面５１に対してほぼ垂直に延在していてもよい。第２主面５２に垂直な方向において、第２底面４２は、ボディ領域１３と、第１領域１との間に位置していてもよい。言い換えれば、第２主面５２に垂直な方向において、第２底面４２は、ボディ領域１３およびドリフト領域１２の境界と、第４領域４および第３領域３の境界との間に位置していてもよい。第２底面４２を含む平面は、ドリフト領域１２に交差してもよい。第２領域２は、第１主面５１から離間していてもよい。ソース電極１６は、第２側面４１において、ソース領域１４と接していてもよい。第２主面５２に平行な方向において、ソーストレンチ４０の開口部の幅は、ゲートトレンチ３０の開口部の幅よりも小さい。これにより、セルピッチを縮小することができる。
次に、本実施形態に係るＭＯＳＦＥＴ１００の製造方法について説明する。
まず、炭化珪素基板を準備する工程（Ｓ１０：図１０）が実施される。たとえば昇華法を用いて炭化珪素単結晶基板１１が準備される。炭化珪素単結晶基板１１のポリタイプは、たとえば４Ｈである。炭化珪素単結晶基板の最大径は、たとえば１００ｍｍ以上であり、好ましくは１５０ｍｍ以上である。次に、炭化珪素単結晶基板１１上に炭化珪素エピタキシャル層２４が形成される。具体的には、たとえば原料ガスとしてシラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）との混合ガスを用い、キャリアガスとしてたとえば水素ガス（Ｈ2）を用い、ドーパントガスとしてアンモニア（ＮＨ3）を用いたＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、炭化珪素単結晶基板１１上にドリフト領域１２が形成される（図１１参照）。ドリフト領域１２の厚みは、たとえば９μｍである。ドリフト領域１２が含む窒素原子の濃度は、たとえば７×１０15ｃｍ−３程度である。
次に、ドリフト領域１２の表面５３にマスク層（図示せず）が形成される。マスク層は、第１領域１が形成される領域上に開口部を有する。当該マスク層を用いて、ドリフト領域１２の表面５３に対して、たとえばアルミニウムなどのｐ型不純物がイオン注入される。これにより、ドリフト領域１２内において、表面５３の一部を構成する第１領域１が形成される（図１２参照）。第１領域１の厚みは、たとえば０．１μｍ以上１．２μｍ以下である。第１領域１におけるｐ型不純物の最大の濃度は、１×１０１６ｃｍ−３以上１×１０１９ｃｍ−３未満である。次に、マスク層が表面５３から除去される。次に、たとえば原料ガスとしてシランとプロパンとの混合ガスを用い、キャリアガスとしてたとえば水素ガスを用い、ドーパントガスとしてアンモニアを用いたＣＶＤ法により、ドリフト領域１２および第１領域１上にｎ型領域が形成される。
次に、イオン注入工程が実施される。ｎ型領域に対して、たとえばアルミニウムなどのｐ型不純物がイオン注入される。これにより、ｐ型の導電型を有するボディ領域１３が形成される。ボディ領域１３は、第１領域１と離間するように形成される。次に、ボディ領域１３に対して、たとえばリンなどのｎ型不純物がイオン注入される。これにより、ｎ型の導電型を有するソース領域１４が形成される（図１３参照）。ソース領域１４の厚みは、たとえば０．４μｍである。ソース領域１４は、第１主面５１を構成する。ソース領域１４が含むｎ型不純物の濃度は、ボディ領域１３が含むｐ型不純物の濃度よりも高い。
次に、ゲートトレンチおよびソーストレンチを形成する工程（Ｓ２０：図１０）が実施される。たとえば、ソース領域１４から構成される第１主面５１上に、ゲートトレンチ３０（図１）およびソーストレンチ４０（図１）が形成される位置上に開口を有するマスク６０が形成される。マスク６０を用いて、ソース領域１４と、ボディ領域１３と、ドリフト領域１２の一部とがエッチングにより除去される。エッチングの方法としては、たとえば反応性イオンエッチング、特に誘導結合プラズマ反応性イオンエッチングを用いることができる。具体的には、たとえば反応ガスとしてＳＦ6またはＳＦ6とＯ2との混合ガスを用いた誘導結合プラズマ反応性イオンエッチングを用いることができる。エッチングにより、ゲートトレンチ３０およびソーストレンチ４０が形成される領域に、第１主面５１に対してほぼ垂直な側部と、側部と連続的に設けられ、かつ第１主面５１とほぼ平行な底部とを有する凹部が形成される。
次に、凹部において熱エッチングが行われる。熱エッチングは、第１主面５１上にマスク６０が形成された状態で、たとえば、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。当該雰囲気は、たとえば、Ｃｌ2、ＢＣｌ3、ＳＦ6またはＣＦ4を含む。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば７００℃以上１０００℃以下として、熱エッチングが行われる。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガスまたはヘリウムガスなどを用いることができる。
上記熱エッチングにより、第１主面５１において、ゲートトレンチ３０およびソーストレンチ４０が形成される（図１４参照）。好ましくは、ゲートトレンチ３０およびソーストレンチ４０は、同時に形成される。ゲートトレンチ３０は、第１主面５１と連なる第１側面３１と、第１側面３１と連なる第１底面３２とにより規定される。第１側面３１は、ソース領域１４と、ボディ領域１３と、ドリフト領域１２とにより構成される。第１底面３２は、ドリフト領域１２により構成される。第１底面３２に対する第１側面３１の角度θ１は、たとえば５４．７°である。同様に、ソーストレンチ４０は、第１主面５１と連なる第２側面４１と、第２側面４１と連なる第２底面４２とにより規定される。第２側面４１は、ソース領域１４と、ボディ領域１３と、ドリフト領域１２とにより構成される。第２底面４２は、ドリフト領域１２により構成される。第２底面４２に対する第２側面４１の角度θ２は、たとえば５４．７°である。次に、マスク６０が第１主面５１から除去される（図１５参照）。
以上により、図１５に示す炭化珪素基板１０が準備される。炭化珪素基板１０は、ｎ型を有するドリフト領域１２と、ドリフト領域１２上に設けられ、ｎ型と異なるｐ型を有するボディ領域１３と、ボディ領域１３上にあり、ボディ領域１３によってドリフト領域１２から隔てられており、かつｎ型を有するソース領域１４と、第２底面４２と第２主面５２との間にあり、かつｐ型を有する第１領域１とを含む。炭化珪素基板は、第１主面５１と反対側の第２主面５２とを有する。第１主面５１は、ソース領域１４により構成される。第２主面５２は、炭化珪素単結晶基板１１により構成される。
次に、第２領域を形成する工程（Ｓ３０：図１０）が実施される。第２領域を形成する工程においては、図２、図４および図５に示されたｐ型不純物濃度のプロファイルを有するように、第２領域が形成される。まず、第２領域が形成される領域上に開口を有するマスク６１が形成される。マスク６１は、第１主面５１と、第１側面３１と、第１底面３２とを覆うように形成される。次に、イオン注入工程が実施される。マスク６１を用いて、ソーストレンチ４０の第２側面４１および第２底面４２に向かって、たとえばアルミニウムなどのｐ型不純物のイオン注入が行われる。これにより、第１領域１と接し、第２側面４１の少なくとも一部と第２底面４２とを構成し、かつｐ型を有する第２領域２が形成される（図１６参照）。ｐ型不純物は、第１主面５１に対してほぼ垂直な方向（図１６の矢印の方向）にイオン注入される。ｐ型不純物は、第２底面４２を通過し、ドリフト領域１２および第１領域１にイオン注入される。ｐ型不純物は、第２側面４１を通過し、ソース領域１４と、ボディ領域１３と、ドリフト領域１２とにイオン注入される。ｐ型不純物は、第１主面５１を通過して、ソース領域１４にイオン注入される。第２領域２は、第１領域１と重なるように形成された第３領域３と、ドリフト領域１２とボディ領域１３とソース領域１４とに重なるように形成された第４領域４とを有する。
図２に示されたｐ型不純物濃度のプロファイルを形成するためには、たとえば５段注入が行われる。まず注入ドーズ量が３×１０１４ｃｍ−２でありかつ注入エネルギーが１５０ｋｅＶである条件で、アルミニウムが炭化珪素基板１０に注入される。次に、注入ドーズ量が４×１０１４ｃｍ−２でありかつ注入エネルギーが３００ｋｅＶである条件で、アルミニウムが炭化珪素基板１０に注入される。次に、注入ドーズ量が４×１０１４ｃｍ−２でありかつ注入エネルギーが５００ｋｅＶである条件で、アルミニウムが炭化珪素基板１０に注入される。次に、注入ドーズ量が４×１０１４ｃｍ−２でありかつ注入エネルギーが７００ｋｅＶである条件で、アルミニウムが炭化珪素基板１０に注入される。次に、注入ドーズ量が４×１０１４ｃｍ−２でありかつ注入エネルギーが９００ｋｅＶである条件で、アルミニウムが炭化珪素基板１０に注入される。なお上記注入の順序は適宜変更可能である。
図４に示されたｐ型不純物濃度のプロファイルを形成するためには、たとえば４段注入が行われる。まず注入ドーズ量が３×１０１４ｃｍ−２でありかつ注入エネルギーが１５０ｋｅＶである条件で、アルミニウムが炭化珪素基板１０に注入される。次に、注入ドーズ量が２×１０１４ｃｍ−２でありかつ注入エネルギーが３００ｋｅＶである条件で、アルミニウムが炭化珪素基板１０に注入される。次に、注入ドーズ量が８×１０１３ｃｍ−２でありかつ注入エネルギーが６００ｋｅＶである条件で、アルミニウムが炭化珪素基板１０に注入される。次に、注入ドーズ量が４×１０１３ｃｍ−２でありかつ注入エネルギーが１ＭｅＶである条件で、アルミニウムが炭化珪素基板１０に注入される。なお上記注入の順序は適宜変更可能である。
図５に示されたｐ型不純物濃度のプロファイルを形成するためには、たとえば１段注入が行われる。注入ドーズ量が６×１０１４ｃｍ−２でありかつ注入エネルギーが１００ｋｅＶである条件で、アルミニウムが炭化珪素基板１０に注入される。以上のように、第１領域１と第２底面４２との距離が短い場合（たとえば０．１μｍ程度）は、１回のイオン注入により第２領域２が形成される。一方、第１領域１と第２底面４２との距離が長い場合（たとえば１μｍ程度）は、異なる注入エネルギーで複数回イオン注入を行うことにより、第２領域２が形成される。イオン注入工程後、マスク６１が除去される。
次に、活性化アニールを行う工程（Ｓ４０：図１０）が実施される。具体的には、不活性ガス雰囲気下において炭化珪素基板１０に対して活性化アニールが行われる。これにより、炭化珪素基板１０にイオン注入された不純物が活性化する。活性化アニールの温度は、好ましくは１５００℃以上１９００℃以下であり、たとえば１７００℃程度である。活性化アニールの時間は、たとえば３０分程度である。活性化アニールの雰囲気は、たとえばＡｒ雰囲気である。好ましくは、活性化アニールを行う工程（Ｓ４０：図１０）は、第２領域を形成する工程（Ｓ３０：図１０）後であって、かつゲート絶縁膜を形成する工程（Ｓ５０：図１０）前において行われる。活性化アニールを行う工程においては、第１主面５１と、第１側面３１と、第１底面３２と、第２側面４１と、第２底面４２とを覆うに保護膜（図示せず）が炭化珪素基板１０上に設けられた状態で、炭化珪素基板１０が加熱されることが望ましい。これにより、活性化アニールによって、第１主面５１と、第１側面３１と、第１底面３２と、第２側面４１と、第２底面４２とが荒れることを抑制することができる。
次に、ゲート絶縁膜を形成する工程（Ｓ５０：図１０）が実施される。炭化珪素基板１０が、酸素を含む雰囲気中において、たとえば１３００℃以上１４００℃以下の温度で加熱される。これにより、炭化珪素基板１０上にゲート絶縁膜１５が形成される。ゲート絶縁膜１５は、第１主面５１と、ゲートトレンチ３０と、ソーストレンチ４０とに接するように形成される。具体的には、ゲート絶縁膜１５は、第１底面３２においてドリフト領域１２と接し、第１側面３１においてドリフト領域１２とボディ領域１３とソース領域１４と接し、かつ第１主面５１においてソース領域１４と接する。同様に、ゲート絶縁膜１５は、第１底面３２においてドリフト領域１２と接し、かつ第２側面４１においてドリフト領域１２とボディ領域１３とソース領域１４とに接する。
炭化珪素基板１０を熱酸化することによりゲート絶縁膜１５を形成した後に、一酸化窒素（ＮＯ）ガス雰囲気中において炭化珪素基板１０に対して熱処理（ＮＯアニール）が行われてもよい。ＮＯアニールにおいて、炭化珪素基板１０が、たとえば１１００℃以上１３００℃以下の条件下で１時間程度保持される。これにより、ゲート絶縁膜１５とボディ領域１３との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上させることができる。なお、窒素原子の導入が可能であれば、ＮＯガス以外のガス（たとえばＮ2Ｏ）が雰囲気ガスとして用いられてもよい。ＮＯアニールの後にさらに、雰囲気ガスとしてアルゴン（Ａｒ）を用いるＡｒアニールが行われてもよい。Ａｒアニールの加熱温度は、たとえば上記ＮＯアニールの加熱温度以上である。Ａｒアニールの時間は、たとえば１時間程度である。これにより、ゲート絶縁膜１５とボディ領域１３との界面領域における界面準位の形成がさらに抑制される。
次に、ゲート電極を形成する工程が実施される。たとえばＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、ゲート絶縁膜１５上にゲート電極２７が形成される。ゲート電極は、たとえばポリシリコンから構成される。ゲート電極２７は、ゲートトレンチ３０の内部に配置され、ゲート絶縁膜１５上においてゲートトレンチ３０の第１側面３１および第１底面３２の各々と対面するように形成される。同様に、ゲート電極２７は、ソーストレンチ４０の内部に配置され、ゲート絶縁膜１５上においてソーストレンチ４０の第２側面４１および第２底面４２の各々と対面するように形成される（図１７参照）。次に、ソーストレンチ４０内のゲート電極２７の部分がエッチングにより除去される。
次に、層間絶縁膜を形成する工程が形成される。たとえば、ゲート電極２７を覆い、かつゲート絶縁膜１５と接するように層間絶縁膜２２が形成される。好ましくは、層間絶縁膜２２は、たとえば化学気相成長法により形成される。層間絶縁膜２２は、たとえば二酸化珪素を含む材料から構成されている。次に、層間絶縁膜２２およびゲート絶縁膜１５の一部がエッチングされる。これにより、ソーストレンチ４０がゲート絶縁膜１５から露出する（図１８参照）。
次に、ソース電極を形成する工程が実施される。たとえばスパッタリング法により、ソース領域１４および第２領域２の双方に接するソース電極１６が形成される。ソース電極１６は、ソーストレンチ４０内に形成される。具体的には、ソース電極１６は、第２側面４１と第２底面４２と第１主面５１とにおいて、第２領域２と接する。ソース電極１６は、第１主面５１においてソース領域１４と接する。ソース電極１６は、たとえばＴｉＡｌＳｉを含む材料から構成されている。次に、合金化アニールが実施される。具体的には、ソース領域１４および第２領域２と接するソース電極１６が、たとえば９００℃以上１１００℃以下の温度で５分程度保持される。これにより、ソース電極１６の少なくとも一部が、炭化珪素基板１０が含む珪素と反応してシリサイド化する。これにより、ソース領域１４とオーミック接合するソース電極１６が形成される。好ましくは、ソース電極１６は、第２領域２とオーミック接合する。
次に、ソース電極１６と電気的に接続されるソース配線１９が形成される。ソース配線１９は、ソーストレンチ４０内においてソース電極１６と接するように形成される。次に、第２主面５２において、炭化珪素基板１０がバックグラインディングされる。これにより、炭化珪素基板１０が薄くされる。次に、第２主面５２と接するようにドレイン電極２０が形成される。以上により、本実施形態に係るＭＯＳＦＥＴ１００（図１）が製造される。
なお上記実施形態においては、第１導電型および第２導電型はそれぞれｎ型およびｐ型であるとして説明したが、第１導電型および第２導電型はそれぞれｐ型およびｎ型であってもよい。また上記実施形態においては、炭化珪素半導体装置がＭＯＳＦＥＴの場合について説明したが、炭化珪素半導体装置は、ＭＯＳＦＥＴに限定されない。炭化珪素半導体装置は、たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等であってもよい。
（炭化珪素半導体装置の製造方法の第１変形例）
次に、ＭＯＳＦＥＴ１００の第１変形例の製造方法について説明する。第１変形例に係るＭＯＳＦＥＴの製造方法は、ゲートトレンチを形成する工程と、ソーストレンチを形成する工程とが別々に行われる点において、主に上記本実施形態に係るＭＯＳＦＥＴ１００の製造方法と異なっており、その他の点については上記本実施形態に係るＭＯＳＦＥＴ１００の製造方法とほぼ同様である。以下において、上記本実施形態に係るＭＯＳＦＥＴ１００の製造方法と異なる点を中心に説明する。
まず、炭化珪素基板を準備する工程（Ｓ１０：図１９）が実施される。具体的には、図１１〜図１３に示される工程を経て、ドリフト領域１２と、第１領域１と、ボディ領域１３と、ソース領域１４とを含む炭化珪素基板１０が準備される。
次に、ソーストレンチを形成する工程（Ｓ１５：図１９）が実施される。たとえば、ソース領域１４から構成される第１主面５１上に、ソーストレンチ４０（図１）が形成される位置上に開口を有するマスク６０が形成される。マスク６０を用いて、ソース領域１４と、ボディ領域１３と、ドリフト領域１２の一部とがエッチングにより除去される。エッチングの方法としては、たとえば反応性イオンエッチング、特に誘導結合プラズマ反応性イオンエッチングを用いることができる。具体的には、たとえば反応ガスとしてＳＦ6またはＳＦ6とＯ2との混合ガスを用いた誘導結合プラズマ反応性イオンエッチングを用いることができる。エッチングにより、ソーストレンチ４０が形成される領域に、第１主面５１に対してほぼ垂直な側部と、側部と連続的に設けられ、かつ第１主面５１とほぼ平行な底部とを有する凹部が形成される。
次に、凹部において熱エッチングが行われる。熱エッチングは、第１主面５１上にマスク６０が形成された状態で、たとえば、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。当該雰囲気は、たとえば、Ｃｌ2、ＢＣｌ3、ＳＦ6またはＣＦ4を含む。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば７００℃以上１０００℃以下として、熱エッチングが行われる。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガスまたはヘリウムガスなどを用いることができる。
上記熱エッチングにより、第１主面５１において、ソーストレンチ４０が形成される（図２０参照）。ソーストレンチ４０は、第１主面５１と連なる第２側面４１と、第２側面４１と連なる第２底面４２とにより規定される。第２側面４１は、ソース領域１４と、ボディ領域１３と、ドリフト領域１２とにより構成される。第２底面４２は、ドリフト領域１２により構成される。第２底面４２に対する第２側面４１の角度θ２は、たとえば５４．７°である。次に、マスク６０が第１主面５１から除去される。
次に、第２領域を形成する工程（Ｓ３０：図１９）が実施される。まず、第２領域が形成される領域上に開口を有するマスク６１が形成される（図２１参照）。マスク６１は、第１主面５１を覆うように形成される。次に、イオン注入工程が実施される。マスク６１を用いて、ソーストレンチ４０の第２側面４１および第２底面４２に向かって、たとえばアルミニウムなどのｐ型不純物のイオン注入が行われる。これにより、第１領域１と接し、かつｐ型を有する第２領域２が形成される。ｐ型不純物は、第１主面５１に対してほぼ垂直な方向（図２１の矢印の方向）にイオン注入される。ｐ型不純物は、第２底面４２を通過し、ドリフト領域１２および第１領域１にイオン注入される。ｐ型不純物は、第２側面４１を通過し、ソース領域１４と、ボディ領域１３と、ドリフト領域１２とにイオン注入される。ｐ型不純物は、第１主面５１を通過して、ソース領域１４にイオン注入される。第２領域２は、第１領域１と重なるように形成された第３領域３と、ドリフト領域１２とボディ領域１３とソース領域１４とに重なるように形成された第４領域４とを有する。次に、マスク６１が除去される。
次に、活性化アニールを行う工程（Ｓ４０：図１９）が実施される。具体的には、不活性ガス雰囲気下において炭化珪素基板１０に対して活性化アニールが行われる。これにより、炭化珪素基板１０にイオン注入された不純物が活性化する。活性化アニールの温度は、好ましくは１５００℃以上１９００℃以下であり、たとえば１７００℃程度である。活性化アニールの時間は、たとえば３０分程度である。活性化アニールの雰囲気は、たとえばＡｒ雰囲気である。好ましくは、第１主面５１が保護膜に覆われた状態で、炭化珪素基板１０に対して活性化アニールが行われる。
次に、ゲートトレンチを形成する工程（Ｓ４５：図１９）が実施される。たとえば、ソース領域１４から構成される第１主面５１上に、ゲートトレンチ３０（図１）が形成される位置上に開口を有するマスク６２が形成される。マスク６２は、ソーストレンチ４０を覆うように形成される。マスク６２を用いて、ソース領域１４と、ボディ領域１３と、ドリフト領域１２の一部とがエッチングにより除去される。エッチングの方法としては、たとえば反応性イオンエッチング、特に誘導結合プラズマ反応性イオンエッチングを用いることができる。具体的には、たとえば反応ガスとしてＳＦ6またはＳＦ6とＯ2との混合ガスを用いた誘導結合プラズマ反応性イオンエッチングを用いることができる。エッチングにより、ゲートトレンチ３０が形成される領域に、第１主面５１に対してほぼ垂直な側部と、側部と連続的に設けられ、かつ第１主面５１とほぼ平行な底部とを有する凹部が形成される。
次に、凹部において熱エッチングが行われる。熱エッチングは、第１主面５１上にマスク６２が形成された状態で、たとえば、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。当該雰囲気は、たとえば、Ｃｌ2、ＢＣｌ3、ＳＦ6またはＣＦ4を含む。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば７００℃以上１０００℃以下として、熱エッチングが行われる。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガスまたはヘリウムガスなどを用いることができる。
上記熱エッチングにより、第１主面５１において、ゲートトレンチ３０が形成される（図２２参照）。ゲートトレンチ３０は、第１主面５１と連なる第１側面３１と、第１側面３１と連なる第１底面３２とにより規定される。第１側面３１は、ソース領域１４と、ボディ領域１３と、ドリフト領域１２とにより構成される。第１底面３２は、ドリフト領域１２により構成される。第１底面３２に対する第１側面３１の角度θ１は、たとえば５４．７°である。次に、マスク６２が第１主面５１から除去される。
次に、ゲート絶縁膜を形成する工程（Ｓ５０：図１９）が実施される。炭化珪素基板１０が、酸素を含む雰囲気中において、たとえば１３００℃以上１４００℃以下の温度で加熱される。これにより、炭化珪素基板１０上にゲート絶縁膜１５が形成される。次に、ゲート電極２７がゲート絶縁膜１５上に形成される（図１７参照）。次に、ゲート電極２７上に層間絶縁膜２２が形成される。次にソーストレンチ４０上のゲート絶縁膜１５がエッチングにより除去される（図１８参照）。次に、ソーストレンチ４０内において、ソース電極１６およびソース配線１９が形成される。次に、第２主面５２にドレイン電極２０が形成される。以上により、図１に示すＭＯＳＦＥＴ１００が製造される。
（炭化珪素半導体装置の製造方法の第２変形例）
次に、係るＭＯＳＦＥＴ１００の第２変形例の製造方法について説明する。第２変形例に係るＭＯＳＦＥＴの製造方法は、２段注入によりｐ型不純物濃度のプロファイルを２つに分けて形成する点において、主に上記本実施形態に係るＭＯＳＦＥＴ１００の製造方法と異なっており、その他の点については上記本実施形態に係るＭＯＳＦＥＴ１００の製造方法とほぼ同様である。以下において、上記本実施形態に係るＭＯＳＦＥＴ１００の製造方法と異なる点を中心に説明する。
第２変形例に係るＭＯＳＦＥＴの製造方法においては、図８に示されたｐ型不純物濃度のプロファイルを有するように、第２領域が形成される。第２領域を形成する工程は、第１のエネルギーおよび第１のドーズ量の条件でイオン注入を行う第１工程と、第２のエネルギーおよび第２のドーズ量の条件でイオン注入を行う第２工程とを含んでいる。
図２３に示されるように、第１工程においては、第１のエネルギーおよび第１のドーズ量の条件で、炭化珪素基板１０に対してｐ型不純物がイオン注入される。第１のエネルギーは、たとえば１５０ｋｅＶである。第１のドーズ量は、６×１０１４ｃｍ−２である。第１のエネルギーは、１０ｋｅＶ以上６００ｋｅＶ以下であってもよい。第１のドーズ量は、たとえば１×１０１４ｃｍ−２以上１×１０１６ｃｍ−２以下であってもよい。これにより、第２側面４１および第２底面４２の双方を構成する第６領域６が形成される。第６領域６は、第１主面５１の一部を構成していてもよい。第６領域６は、ソース領域１４と、ボディ領域１３と、ドリフト領域１２とに接する。第６領域６は、第１領域１から離間している。第１領域１と、第６領域６との間には、ドリフト領域１２がある。
次に、第２工程が行われる。第２工程においては、第２のエネルギーおよび第２のドーズ量の条件で炭化珪素基板１０に対してｐ型不純物がイオン注入される。第２工程における第２のエネルギーは、第１工程における第１のエネルギーよりも高い。そのため、第２工程においては、第１工程よりも深い位置までｐ型不純物がイオン注入される。第２のエネルギーは、たとえば６００ｋｅＶである。第２のエネルギーは、６００ｋｅＶ以上１ＭｅＶ以下であってもよい。これにより、第１領域１と重なる第３領域３と、ドリフト領域１２に接する第５領域５とが形成される。第５領域５は、第３領域３および第４領域４の双方と連なっている。第２のドーズ量は、第１のドーズ量よりも低い。そのため、第２工程におけるイオン注入時間は、第１工程におけるイオン注入時間よりも短い。第２のドーズ量は、たとえば３×１０１４ｃｍ−２である。第２のドーズ量は、１×１０１３ｃｍ−２以上１×１０１５ｃｍ−２以下であってもよい。ソース電極１６との接触抵抗の低減に寄与する第６領域６のｐ型不純物の濃度を高く維持しつつ、ソース電極１６との接触抵抗の低減に寄与しない第５領域５および第３領域３のｐ型不純物の濃度を低くすることで、第２領域２全体の形成時間を短縮することができる。なお、上記においては、第１工程の後、第２工程が行われる場合について説明したが、第２工程が先に行われ、第２工程の後、第１工程が行われてもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ 第１領域、２ 第２領域、３ 第３領域、４ 第４領域、５ 第５領域、６ 第６領域、７ 第７領域、８ 第８領域、９ 第９領域、１０ 炭化珪素基板、１１ 炭化珪素単結晶基板、１２ ドリフト領域、１３ ボディ領域、１４ ソース領域、１５ ゲート絶縁膜、１６ ソース電極、１７ 境界、１８ 不純物領域、１９ ソース配線、２０ ドレイン電極、２２ 層間絶縁膜、２４ 炭化珪素エピタキシャル層、２７ ゲート電極、３０ ゲートトレンチ、３１ 第１側面、３２ 第１底面、４０ ソーストレンチ、４１ 第２側面、４２ 第２底面、４３ 第１側部、４４第２側部、５１ 第１主面、５２ 第２主面、５３ 表面、６０，６１，６２ マスク、１００ ＭＯＳＦＥＴ（炭化珪素半導体装置）。

Claims (27)

  1. 第１主面と、前記第１主面と反対側の第２主面とを有する炭化珪素基板と、
    ゲート絶縁膜と、
    ソース電極とを備え、
    前記第１主面には、ゲートトレンチと、ソーストレンチとが設けられており、
    前記ゲートトレンチは、前記第１主面と連なる第１側面と、前記第１側面と連なる第１底面とにより規定され、
    前記ソーストレンチは、前記第１主面と連なる第２側面と、前記第２側面と連なる第２底面とにより規定され、
    前記炭化珪素基板は、
    第１導電型を有するドリフト領域と、
    前記ドリフト領域上に設けられ、前記第１導電型と異なる第２導電型を有するボディ領域と、
    前記ボディ領域上にあり、前記ボディ領域によって前記ドリフト領域から隔てられており、かつ前記第１導電型を有するソース領域と、
    前記第２底面と前記第２主面との間にあり、かつ前記第２導電型を有する第１領域と、
    前記第１領域と接し、前記第２側面の少なくとも一部と前記第２底面とを構成し、かつ前記第２導電型を有する第２領域とを含み、
    前記ゲート絶縁膜は、前記第１側面において、前記ドリフト領域と、前記ボディ領域と、前記ソース領域と接し、かつ前記第１底面において、前記ドリフト領域に接し、
    前記ソース電極は、前記第２側面と前記第２底面とにおいて、前記第２領域と接している、炭化珪素半導体装置。
  2. 前記第２領域は、前記第１主面の一部を構成し、
    前記ソース電極は、前記第１主面において、前記第２領域と接している、請求項１に記載の炭化珪素半導体装置。
  3. 前記第２領域は、前記第１領域に接する第３領域と、前記第３領域と連なりかつ前記ドリフト領域に接する第４領域とを有し、
    前記第２底面における第２導電型不純物の濃度は、前記第３領域と前記第４領域との境界における第２導電型不純物の濃度よりも高い、請求項２に記載の炭化珪素半導体装置。
  4. 前記第１底面に対する前記第１側面の角度は、５０°以上６５°以下である、請求項２または請求項３に記載の炭化珪素半導体装置。
  5. 前記第２底面に対する前記第２側面の角度は、５０°以上６５°以下である、請求項２〜請求項４のいずれか１項に記載の炭化珪素半導体装置。
  6. 前記第２底面に対する前記第２側面の角度は、６５°より大きく９０°以下である、請求項２〜請求項４のいずれか１項に記載の炭化珪素半導体装置。
  7. 前記第２主面に垂直な方向において、前記第２底面は、前記ソース領域と、前記ドリフト領域との間に位置する、請求項６に記載の炭化珪素半導体装置。
  8. 前記第２主面に垂直な方向において、前記第２底面は、前記ボディ領域と、前記第１領域との間に位置する、請求項６に記載の炭化珪素半導体装置。
  9. 前記炭化珪素基板は、前記第１導電型を有し、前記第１底面と前記第２主面との間に位置し、かつ前記第１領域に面する不純物領域をさらに含み、
    前記不純物領域における第１導電型不純物の濃度は、前記ドリフト領域における第１導電型不純物の濃度よりも高い、請求項２〜請求項８のいずれか１項に記載の炭化珪素半導体装置。
  10. 前記第２側面は、前記第２底面に連なる第１側部と、前記第１側部に連なる第２側部とを有し、
    前記第２底面に対する前記第１側部の角度は、前記第２底面に平行な平面に対する前記第２側部の角度よりも小さい、請求項２〜請求項４および請求項９のいずれか１項に記載の炭化珪素半導体装置。
  11. 前記ソース電極は、前記第２側面において、前記ソース領域と接しており、
    前記第２領域は、前記第１主面から離間している、請求項１に記載の炭化珪素半導体装置。
  12. 前記第２領域は、前記第１領域に接する第３領域と、前記第３領域と連なりかつ前記ドリフト領域に接する第４領域とを有し、
    前記第２底面における第２導電型不純物の濃度は、前記第３領域と前記第４領域との境界における第２導電型不純物の濃度よりも高い、請求項１１に記載の炭化珪素半導体装置。
  13. 前記第１底面に対する前記第１側面の角度は、５０°以上６５°以下である、請求項１１または請求項１２に記載の炭化珪素半導体装置。
  14. 前記第２底面に対する前記第２側面の角度は、５０°以上６５°以下である、請求項１１〜請求項１３のいずれか１項に記載の炭化珪素半導体装置。
  15. 前記第２底面に対する前記第２側面の角度は、６５°より大きく９０°以下である、請求項１１〜請求項１３のいずれか１項に記載の炭化珪素半導体装置。
  16. 前記第２主面に垂直な方向において、前記第２底面は、前記ソース領域と、前記ドリフト領域との間に位置する、請求項１５に記載の炭化珪素半導体装置。
  17. 前記第２主面に垂直な方向において、前記第２底面は、前記ボディ領域と、前記第１領域との間に位置する、請求項１５に記載の炭化珪素半導体装置。
  18. 前記炭化珪素基板は、前記第１導電型を有し、前記第１底面と前記第２主面との間に位置し、かつ前記第１領域に面する不純物領域をさらに含み、
    前記不純物領域における第１導電型不純物の濃度は、前記ドリフト領域における第１導電型不純物の濃度よりも高い、請求項１１〜請求項１７のいずれか１項に記載の炭化珪素半導体装置。
  19. 前記第２側面は、前記第２底面に連なる第１側部と、前記第１側部に連なる第２側部とを有し、
    前記第２底面に対する前記第１側部の角度は、前記第２底面に平行な平面に対する前記第２側部の角度よりも小さい、請求項１１〜請求項１３および請求項１８のいずれか１項に記載の炭化珪素半導体装置。
  20. 前記第１主面は、｛０００１｝面または｛０００１｝面に対して８°以下の角度だけオフした面である、請求項１〜請求項１９のいずれか１項に記載の炭化珪素半導体装置。
  21. 第１主面と、前記第１主面と反対側の第２主面とを有する炭化珪素基板と、
    ゲート絶縁膜と、
    ソース電極とを備え、
    前記第１主面は、｛０００１｝面または｛０００１｝面に対して８°以下の角度だけオフした面であり、
    前記第１主面には、ゲートトレンチと、ソーストレンチとが設けられており、
    前記ゲートトレンチは、前記第１主面と連なる第１側面と、前記第１側面と連なる第１底面とにより規定され、前記第１底面に対する前記第１側面の角度は、５０°以上６５°以下であり、
    前記ソーストレンチは、前記第１主面と連なる第２側面と、前記第２側面と連なる第２底面とにより規定され、前記第２底面に対する前記第２側面の角度は、５０°以上６５°以下であり、
    前記炭化珪素基板は、
    第１導電型を有するドリフト領域と、
    前記ドリフト領域上に設けられ、前記第１導電型と異なる第２導電型を有するボディ領域と、
    前記ボディ領域上にあり、前記ボディ領域によって前記ドリフト領域から隔てられており、かつ前記第１導電型を有するソース領域と、
    前記第２底面と前記第２主面との間にあり、かつ前記第２導電型を有する第１領域と、
    前記第１領域と接し、前記第２側面の少なくとも一部と前記第２底面とを構成し、かつ前記第２導電型を有する第２領域とを含み、
    前記ゲート絶縁膜は、前記第１側面において、前記ドリフト領域と、前記ボディ領域と、前記ソース領域と接し、かつ前記第１底面において、前記ドリフト領域に接し、
    前記ソース電極は、前記第２側面と前記第２底面とにおいて、前記第２領域と接しており、
    前記第２領域は、前記第１領域に接する第３領域と、前記第３領域と連なりかつ前記ドリフト領域に接する第４領域とを有し、
    前記第２底面における第２導電型不純物の濃度は、前記第３領域と前記第４領域との境界における第２導電型不純物の濃度よりも高い、炭化珪素半導体装置。
  22. 第１主面と、前記第１主面と反対側の第２主面とを有する炭化珪素基板を準備する工程と、
    前記第１主面において、ゲートトレンチおよびソーストレンチを形成する工程とを備え、
    前記ゲートトレンチは、前記第１主面と連なる第１側面と、前記第１側面と連なる第１底面とにより規定され、
    前記ソーストレンチは、前記第１主面と連なる第２側面と、前記第２側面と連なる第２底面とにより規定され、
    前記炭化珪素基板は、
    第１導電型を有するドリフト領域と、
    前記ドリフト領域上に設けられ、前記第１導電型と異なる第２導電型を有するボディ領域と、
    前記ボディ領域上にあり、前記ボディ領域によって前記ドリフト領域から隔てられており、かつ前記第１導電型を有するソース領域と、
    前記第２底面と前記第２主面との間にあり、かつ前記第２導電型を有する第１領域とを含み、さらに、
    前記第２側面および前記第２底面に向かってイオン注入を行うことにより、前記第１領域と接し、前記第２側面の少なくとも一部と前記第２底面とを構成し、かつ前記第２導電型を有する第２領域を形成する工程と、
    前記第１側面において、前記ドリフト領域と、前記ボディ領域と、前記ソース領域と接し、かつ前記第１底面において、前記ドリフト領域に接するゲート絶縁膜を形成する工程と、
    前記第２側面と前記第２底面とにおいて、前記第２領域と接するソース電極を形成する工程とを備えた、炭化珪素半導体装置の製造方法。
  23. 前記ゲートトレンチおよび前記ソーストレンチは、同時に形成される、請求項２２に記載の炭化珪素半導体装置の製造方法。
  24. 前記ゲートトレンチおよび前記ソーストレンチは、熱エッチングによって形成される、請求項２２または請求項２３に記載の炭化珪素半導体装置の製造方法。
  25. 前記第２領域を形成する工程後であって、かつ前記ゲート絶縁膜を形成する工程前において、前記炭化珪素基板に対して活性化アニールを行う工程をさらに備えた、請求項２２〜請求項２４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  26. 前記第２領域を形成する工程は、
    第１のエネルギーおよび第１のドーズ量の条件でイオン注入を行う工程と、
    前記第１のエネルギーよりも高い第２のエネルギーでイオン注入を行う工程とを含む、請求項２２〜請求項２５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  27. 第１主面と、前記第１主面と反対側の第２主面とを有する炭化珪素基板を準備する工程と、
    前記第１主面において、熱エッチングによりゲートトレンチおよびソーストレンチを同時に形成する工程とを備え、
    前記ゲートトレンチは、前記第１主面と連なる第１側面と、前記第１側面と連なる第１底面とにより規定され、
    前記ソーストレンチは、前記第１主面と連なる第２側面と、前記第２側面と連なる第２底面とにより規定され、
    前記炭化珪素基板は、
    第１導電型を有するドリフト領域と、
    前記ドリフト領域上に設けられ、前記第１導電型と異なる第２導電型を有するボディ領域と、
    前記ボディ領域上にあり、前記ボディ領域によって前記ドリフト領域から隔てられており、かつ前記第１導電型を有するソース領域と、
    前記第２底面と前記第２主面との間にあり、かつ前記第２導電型を有する第１領域とを含み、さらに、
    前記第２側面および前記第２底面に向かってイオン注入を行うことにより、前記第１領域と接し、前記第２側面の少なくとも一部と前記第２底面とを構成し、かつ前記第２導電型を有する第２領域を形成する工程と、
    前記第２領域を形成する工程後、前記炭化珪素基板に対して活性化アニールを行う工程と、
    前記炭化珪素基板に対して活性化アニールを行う工程後、前記第１側面において、前記ドリフト領域と、前記ボディ領域と、前記ソース領域と接し、かつ前記第１底面において、前記ドリフト領域に接するゲート絶縁膜を形成する工程と、
    前記第２側面と前記第２底面とにおいて、前記第２領域と接するソース電極を形成する工程とを備え、
    前記第２領域を形成する工程は、
    第１のエネルギーおよび第１のドーズ量の条件でイオン注入を行う工程と、
    前記第１のエネルギーよりも高い第２のエネルギーおよび前記第１のドーズ量よりも低い第２のドーズ量の条件でイオン注入を行う工程とを含む、炭化珪素半導体装置の製造方法。
JP2018536973A 2016-08-31 2017-06-20 炭化珪素半導体装置およびその製造方法 Pending JPWO2018042835A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016169624 2016-08-31
JP2016169624 2016-08-31
PCT/JP2017/022651 WO2018042835A1 (ja) 2016-08-31 2017-06-20 炭化珪素半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPWO2018042835A1 true JPWO2018042835A1 (ja) 2019-06-24

Family

ID=61300312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018536973A Pending JPWO2018042835A1 (ja) 2016-08-31 2017-06-20 炭化珪素半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US20190198622A1 (ja)
JP (1) JPWO2018042835A1 (ja)
CN (1) CN109661728A (ja)
DE (1) DE112017004339T5 (ja)
WO (1) WO2018042835A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018088063A1 (ja) * 2016-11-11 2018-05-17 住友電気工業株式会社 炭化珪素半導体装置
CN111344842B (zh) * 2017-11-16 2023-02-21 松下控股株式会社 氮化物半导体装置
US11610991B2 (en) * 2020-10-28 2023-03-21 Wolfspeed, Inc. Gate trench power semiconductor devices having improved deep shield connection patterns

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013145770A (ja) * 2012-01-13 2013-07-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2013219293A (ja) * 2012-04-12 2013-10-24 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
US20140021484A1 (en) * 2012-07-19 2014-01-23 Infineon Technologies Ag Semiconductor Device
JP2014056882A (ja) * 2012-09-11 2014-03-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
WO2016002769A1 (ja) * 2014-06-30 2016-01-07 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1671374B1 (en) * 2003-10-08 2018-05-09 Toyota Jidosha Kabushiki Kaisha Insulated gate type semiconductor device and manufacturing method thereof
US7285822B2 (en) * 2005-02-11 2007-10-23 Alpha & Omega Semiconductor, Inc. Power MOS device
TW200713579A (en) * 2005-09-26 2007-04-01 Fwu-Iuan Hshieh Structure for avalanche improvement of ultra high density trench MOSFET
KR100719719B1 (ko) * 2006-06-28 2007-05-18 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP5075280B2 (ja) * 2009-10-23 2012-11-21 パナソニック株式会社 半導体装置およびその製造方法
US8981384B2 (en) * 2010-08-03 2015-03-17 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing same
JP5751146B2 (ja) * 2011-11-24 2015-07-22 住友電気工業株式会社 半導体装置およびその製造方法
JP5776610B2 (ja) * 2012-04-03 2015-09-09 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2016169624A (ja) 2015-03-11 2016-09-23 トヨタ自動車株式会社 エンジンのオイル貯留装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013145770A (ja) * 2012-01-13 2013-07-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2013219293A (ja) * 2012-04-12 2013-10-24 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
US20140021484A1 (en) * 2012-07-19 2014-01-23 Infineon Technologies Ag Semiconductor Device
JP2014056882A (ja) * 2012-09-11 2014-03-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
WO2016002769A1 (ja) * 2014-06-30 2016-01-07 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2018042835A1 (ja) 2018-03-08
DE112017004339T5 (de) 2019-05-23
CN109661728A (zh) 2019-04-19
US20190198622A1 (en) 2019-06-27

Similar Documents

Publication Publication Date Title
JP5985662B2 (ja) 炭化珪素半導体装置及びその製造方法
JP7156314B2 (ja) 炭化珪素半導体装置
WO2013105353A1 (ja) 半導体装置およびその製造方法
JP6135364B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6806162B2 (ja) 炭化珪素半導体装置
US20170207311A1 (en) Silicon carbide semiconductor device and method for manufacturing same
US20130119407A1 (en) Method for manufacturing semiconductor device, and semiconductor device
JPWO2018042835A1 (ja) 炭化珪素半導体装置およびその製造方法
US9184056B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP6950398B2 (ja) 炭化珪素半導体装置
US9806167B2 (en) Method for manufacturing silicon carbide semiconductor device
US8829605B2 (en) Semiconductor device having deep and shallow trenches
WO2014192437A1 (ja) 炭化珪素半導体装置
JP2015153854A (ja) 炭化珪素半導体装置
JP7395972B2 (ja) 炭化珪素半導体装置
WO2021124800A1 (ja) 炭化珪素半導体装置
WO2021095609A1 (ja) 炭化珪素半導体装置
WO2022113609A1 (ja) 炭化珪素半導体装置
WO2022270245A1 (ja) 炭化珪素半導体装置
JP2023057352A (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP2023023614A (ja) 炭化珪素半導体装置
JP2023104657A (ja) 炭化珪素半導体装置
JP2019192699A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210316

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211005