JP2015532541A - 複数のオプトエレクトロニクス半導体素子を製造するための方法 - Google Patents

複数のオプトエレクトロニクス半導体素子を製造するための方法 Download PDF

Info

Publication number
JP2015532541A
JP2015532541A JP2015537209A JP2015537209A JP2015532541A JP 2015532541 A JP2015532541 A JP 2015532541A JP 2015537209 A JP2015537209 A JP 2015537209A JP 2015537209 A JP2015537209 A JP 2015537209A JP 2015532541 A JP2015532541 A JP 2015532541A
Authority
JP
Japan
Prior art keywords
optoelectronic semiconductor
contact element
coating material
auxiliary support
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015537209A
Other languages
English (en)
Other versions
JP6161709B2 (ja
Inventor
ブランドル マーティン
ブランドル マーティン
ボス マークス
ボス マークス
ピンドル マークス
ピンドル マークス
イェレビチ スィモン
イェレビチ スィモン
ブルナー ヘアベアト
ブルナー ヘアベアト
ゲブーア トビアス
ゲブーア トビアス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2015532541A publication Critical patent/JP2015532541A/ja
Application granted granted Critical
Publication of JP6161709B2 publication Critical patent/JP6161709B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Led Device Packages (AREA)

Abstract

本発明では、複数のオプトエレクトロニクス半導体素子を製造するための方法が記載されており、この方法は、・補助支持体（１）を準備するステップと、・導電性の第１コンタクト要素（２１）およびコンタクト要素（２２）からなる複数の配置構成体（２０）を上記の補助支持体（１）上に載置するステップと、・各配置構成体（２０）の第２コンタクト要素（２２）上に１つずつのオプトエレクトロニクス半導体チップ（３）を載置するステップと、・オプトエレクトロニクス半導体チップ（３）を各配置構成体（２０）の第１コンタクト要素（２１）に導電的に接続するステップと、・第１コンタクト要素（２１）および前記第２コンタクト要素（２２）を被覆材料（４）によって被覆するステップと、・複数のオプトエレクトロニクス半導体素子に個別化するステップとを有しており、・被覆材料（４）は、各第１コンタクト要素（２１）の、補助支持体（１）側を向いた下側面（２１ｂ）と面一に終端しており、・被覆材料（４）は、各第２コンタクト要素（２２）の、補助支持体（１）側を向いた下側面（２２ｂ）と面一に終端している。

Description

ここに示されているのは、複数のオプトエレクトロニクス半導体素子を製造するための方法である。
刊行物WO 2007/025515 A1には、複数のオプトエレクトロニクス半導体素子を製造するための方法が記載されている。
この特許明細書は、ドイツ国特許第10 2012 109 905.7に優先権を主張するものであり、その開示内容は引用によってここに取り込まれるものとする。
本発明において解決すべき課題は、目標位置に殊に容易に取り付けることが可能な複数のオプトエレクトロニクス半導体素子を製造する方法を提供することである。さらに、複数のオプトエレクトロニクス半導体素子を殊に容易に製造することができる方法を提供することも本発明の解決すべき課題である。
上記の方法を用いて製造される複数のオプトエレクトロニクス半導体素子は、殊に表面実装可能素子である。これらの素子は、いわゆるＱＦＮ（Quad Flat No Leads Package）素子として構成される。これらの素子では、電気的および／または熱的なすべての接続個所は素子の下側に設けられる。例えば下側面に対して直角な方向に延在しかつ複数の素子をそれぞれ横方向に区切るこれらの素子の側面には、上記の接続個所の材料は存在せず、例えば、電気絶縁材料だけで構成されるのである。
ここで説明している方法の少なくとも１つの実施形態によれば、まず補助支持体を準備する。この補助支持体は、シートまたは自己支持形の固いプレートとすることが可能である。補助支持体は、例えば金属またはプラスチックによって構成することができる。補助支持体は、オプトエレクトロニクス半導体素子の製造中に複数のオプトエレクトロニクス半導体チップを支持するために設けられる。
本発明の方法の少なくとも１つの実施形態によれば、上記の補助支持体上には導電性の第１コンタクト要素および第２コンタクト要素からなる複数の配置構成体が載置される。例えば、第１の導電性のコンタクト要素および第２の導電性のコンタクト要素からなる対が載置される。これらのコンタクト要素はそれぞれ上記の補助支持体側を向いた下側面において、完成したオプトエレクトロニクス半導体素子におけるオプトエレクトロニクス半導体素子の複数のコンポーネントを導電的に接触接続するために使用される。第１および第２コンタクト要素はそれぞれ、導電性材料により、例えば少なくとも１つの金属によって構成される。
上記の方法の少なくとも１つの実施形態によれば、導電性の第１コンタクト要素および第２コンタクト要素からなる複数の配置構成体の各配置構成体の第２コンタクト要素上に１つずつのオプトエレクトロニクス半導体チップが載置される。すなわち、殊に第２コンタクト要素は、例えば補助支持体とは反対側を向いた上側面において、少なくとも１つの、例えば１つずつのただ１つのオプトエレクトロニクス半導体チップを収容するために使用されるのである。このオプトエレクトロニクス半導体チップは、例えばそれぞれはんだ付けまたは接着によって第２コンタクト要素に固定することができる。
上記のオプトエレクトロニクス半導体素子に使用されるオプトエレクトロニクス半導体チップは、例えば発光ダイオードチップまたはフォトダイオードチップとすることが可能である。さらに、複数のオプトエレクトロニクス半導体素子を製造する際には発光ダイオードチップもフォトダイオードチップも共に第２コンタクト要素上に配置することができる。
上記の方法の少なくとも１つの実施形態によれば、つぎのステップにおいて上記のオプトエレクトロニクス半導体チップと、上記の配置構成体の第１コンタクト要素との導電的な接続が行われる。これらの配置構成体が、例えば第１および第２コンタクト要素からなる対である場合、オプトエレクトロニクス半導体チップと第１コンタクト要素との導電的な接続はコンタクトワイヤによって行うことができる。この場合には第１コンタクト要素は、コンタクトワイヤと導電的に接続するのに適している。
ここで説明している方法の少なくとも１つの実施形態によれば、別のステップにおいて第１コンタクト要素および第２コンタクト要素を被覆材料によって被覆する。さらに、この被覆材料は、第１および第２コンタクト要素だけではなく、例えばオプトエレクトロニクス半導体チップも少なくとも部分的に被覆することが可能である。複数のオプトエレクトロニクス半導体素子の被覆されるコンポーネントは、上記の被覆材料と、殊に直接接触しており、これに直接接している。
上記の被覆は、例えば射出成形または射出圧縮成形によって行うことが可能である。被覆材料は、例えばシリコーン、エポキシ樹脂か、シリコーンおよびエポキシ樹脂からなるハイブリッド材料か、または別のプラスチック材料とすることができる。さらに、上記の被覆材料が、これらの材料のうちの１つまたは複数を含むことも可能であり、この際には例えば反射性の粒子のような別の充填材料を付加的に上記の被覆材料に入れることができる。
上記の方法の少なくとも１つの実施形態によれば、複数のオプトエレクトロニクス半導体素子への個別化を行う。この個別化は、各オプトエレクトロニクス半導体素子が、上記の複数のオプトエレクトロニクス半導体チップのうちの少なくとも１つを含むように行われる。例えば各オプトエレクトロニクス半導体素子には、ちょうど１つのオプトエレクトロニクス半導体チップと、導電性の第１および第２コンタクト要素からなるちょうど１つの配置構成体とが含まれる。上記の個別化は、例えばのこびき、研磨またはレーザ切り離しによって行うことができる。個別化の際には上記の被覆材料も少なくとも部分的に切断される。
上記の方法の少なくとも１つの実施形態によれば、上記の被覆材料は、各第１コンタクト要素および各第２コンタクト要素の、上記の補助支持体側を向いた下側面と面一に終端している。すなわち、完成した半導体素子において上記のコンタクト要素の下側面はそれぞれむき出しになっており、これらのコンタクト要素は被覆材料と面一に終端しているため、例えばこれらのコンタクト要素が、被覆材料内の凹部に配置されることも、これらのコンタクト要素が被覆材料を突き出ることもないのである。
上記の方法の少なくとも１つの実施形態によれば、この方法にはつぎの製造ステップが含まれている。すなわち、
・ 補助支持体を準備するステップと、
・ 導電性の第１コンタクト要素およびコンタクト要素からなる複数の配置構成体を補助支持体上に載置するステップと、
・ 各配置構成体の第２コンタクト要素上に１つずつのオプトエレクトロニクス半導体チップを載置するステップと、
・ オプトエレクトロニクス半導体チップを各配置構成体の第１コンタクト要素に導電的に接続するステップと、
・ 第１コンタクト要素および第２コンタクト要素を被覆材料によって被覆するステップと、
・ 複数のオプトエレクトロニクス半導体素子に個別化するステップとを有しており、ただし、
・ 上記の被覆材料は、各第１コンタクト要素の、補助支持体側を向いた下側面と面一に終端しており、
・ 被覆材料は、各第２コンタクト要素の、補助支持体側を向いた下側面と面一に終端している。
上記の製造ステップは、上で示した順序で実行することができる。しかしながら上で示した順序とは異なるようにすることも可能である。
上記の被覆材料が、第１および第２コンタクト要素と面一に終端するという事実に起因して、上記のオプトエレクトロニクス半導体素子は、上記の方法によって殊に容易に製造可能である。したがって上記の方法は、殊にコスト的に有利に行うことができる。
さらに、上記の製造方法に起因して、この方法によって製造されるオプトエレクトロニクス半導体素子の側面には金属面はない。このことにより、このオプトエレクトロニクス半導体素子の取り付けが容易になる。
上記の方法によって製造した各オプトエレクトロニクス半導体素子の第１および第２コンタクト要素は下側面が上記の被覆材料と面一で終端しているため、これらの第１および第２コンタクト要素は、オプトエレクトロニクス半導体素子の下側面において、その電気的な接続面全体にわたってむき出しになっている。これにより、上記のコンタクト要素に起因して、動作時に熱を形成するオプトエレクトロニクス半導体素子と、このオプトエレクトロニクス半導体素子が固定されている取り付け面との間の熱抵抗が殊に小さいオプトエレクトロニクス半導体素子が得られる。これにより、効率が一層高く、信頼性が一層高いオプトエレクトロニクス半導体素子が得られる。
個々のコンタクト要素が、例えば電気的に絶縁性に形成されている被覆材料によって被覆されているという事実に起因して、個々のコンタクト要素間の短絡の危険性が低減される。このことによっても上記の方法によって製造したオプトエレクトロニクス半導体素子の一層高い信頼性が得られる。
コンタクト要素からなる複数の配置構成体間には個別化の前に導電性の接続は存在しない。これにより、個別化の前にはオプトエレクトロニクス半導体素子毎の機能テストを、残りのオプトエレクトロニクス半導体素子とは無関係に実行することができる。
さらに、ここで説明している方法により、殊に小さなオプトエレクトロニクス半導体素子を製造することができ、これらのオプトエレクトロニクス半導体素子は、もっぱら、使用されるオプトエレクトロニクス半導体チップのサイズによって外形寸法が決まる。
上記の方法の少なくとも１つの実施形態によれば、個別化したオプトエレクトロニクス半導体素子のすべての側面には、導電性の第１コンタクト要素および第２コンタクト要素が存在しない。すなわち、これらのコンタクト要素は、完成したオプトエレクトロニクス半導体素子の下側面において上記の被覆材料によって完全に取り囲まれているのである。個別化したオプトエレクトロニクス半導体素子の側面では、例えば被覆材料がむき出しになっている。第１および第２コンタクト要素の材料は、上記の側面においてむき出しになっていない。個別化したオプトエレクトロニクス半導体素子の上記の側面は、例えばのこぎりの筋のような個別化の跡を側面に有する。
上記の方法の少なくとも１つの実施形態によれば、上記の被覆材料は、各オプトエレクトロニクス半導体チップの側面を少なくとも部分的に覆う。すなわち、第１および第２コンタクト要素の他でも、上記のオプトエレクトロニクス半導体チップは少なくとも部分的に被覆材料によって取り囲まれているのである。この際には被覆材料がオプトエレクトロニクス半導体チップを完全に取り囲むことが可能である。さらに上記の被覆材料が、第２コンタクト要素とは反対側の上側面において上記のオプトエレクトロニクス半導体チップを突き出ないようにすることもできる。この場合にはオプトエレクトロニクス半導体チップは、その上側面においてそれぞれ被覆材料と面一で終端するかまたはこの被覆材料を突き出ることが可能である。
上記の方法の少なくとも１つの実施形態によれば、上記の補助支持体は金属によって構成されており、第１コンタクト要素および第２コンタクト要素を上記の補助支持体上で成長させる。例えば、上記の補助支持体は、銅またはニッケルなどの材料から構成することの可能な固体の金属支持体とすることが可能である。例えばフォト技術により、後でコンタクト要素が配置される補助支持体の上側面にマスクを定めることができる。このマスクの開口部には、例えば電解めっきまたは無電解めっきによって第１および第２コンタクト要素を形成することができる。これにより、コスト的に有利なコンタクト要素を所定の形状で所定の個所に極めて容易に形成することができる。
少なくとも１つの実施形態によれば、第１コンタクト要素および第２コンタクト要素は、アンダーカット部を有する。すなわち、これらのコンタクト要素は、例えば、比較的薄い領域を有しており、この比較的薄い領域は、補助支持体に直接続いており、かつ、横方向のサイズがより大きい別の領域を有しており、この別の領域は、コンタクト要素の、補助支持体とは反対側を向いた面に配置されている。ここで上記の横方向とは、補助支持体の主延在面に対して平行に延びる方向のことである。したがって上記の第１および第２コンタクト要素は、例えばＴ字形またはキノコ形の断面を有するである。
コンタクト要素の上記のアンダーカット部は、被覆材料においてコンタクト要素を一層良好に固定するために使用可能である。
アンダーカット部を有するコンタクト要素は、コンタクト要素を成長させる際に、例えば電解めっきのプロセスパラメタを適切に制御することによって形成することができる。さらに上記のアンダーカット部をエッチングによって形成することも可能である。ここでは上記のコンタクト要素は、殊に半分だけエッチングしたリードフレーム（英語：Leadframe）とすることができる。この場合には殊に補助支持体として金属製の支持体を使用する代わりに、例えばプラスチック材料からなる一層コスト的に有利な支持体を使用することができる。
上記の方法の少なくとも１つの実施形態によれば、上記の被覆材料を反射特性を有するように形成し、かつ、少なくとも各オプトエレクトロニクス半導体チップの、第２コンタクト要素とは反対側を向いた上側面には被覆材料がないようにする。この際には上記の被覆材料は殊に、オプトエレクトロニクス半導体チップにおいて動作時に形成されるかまたは検出される電磁ビームに対して反射特性を有するように構成することできる。例えば、上記のオプトエレクトロニクス半導体チップは、動作時に電磁ビームを、殊に光を形成する半導体チップである。この場合に反射特性を備えた被覆材料によって反射特性を備えるように構成された上記の被覆部の反射率は、オプトエレクトロニクス半導体チップの、この被覆部に当たる電磁ビームに対し、少なくとも８０％、殊に少なくとも９０％である。
このために上記の被覆材料は、例えばシリコーンおよび／またはエポキシ樹脂のようなマトリクス材料を含むことでき、このマトリクス材料は、充填物の粒子によって満たされる。
上記の充填物は、例えば材料ＴｉＯ2，ＢａＳＯ4，ＺｎＯ，ＡｌxＯy，ＺｒＯ2のうち少なくとも１つからなるかまたこれらの材料のうちの１つを含有することできる。
ここでは殊に、上記の被覆材料を反射特性を有するように構成して、この被覆材料が観察者に白色に見えるようにすることが可能である。この被覆材料は、この場合に殊に透過性をもはや有さず、これに当たる周囲光を均一に反射するため、白色の色印象が得られる。
上記の方法の少なくとも１つの実施形態によれば、被覆材料によって被覆する前に複数の分離フレームを上記の補助支持体に固定する。これらの分離フレームは、例えばプラスチック材料によって構成される。
ここでは上記の分離フレームは、導電性の第１コンタクト要素および第２コンタクト要素からなる少なくとも１つの配置構成体を横方向に取り囲む。これらの分離フレームはつぎのように配置される。すなわち、これらの分離フレームが、上記の個別化の後に得られる個々のオプトエレクトロニクス半導体素子の間に配置されるようにするのである。これによって可能になるのは、個別化したオプトエレクトロニクス半導体素子の側面が部分的に上記の分離フレームの部分によって構成されることである。上記の分離フレームに対し、上で挙げた被覆材料に比べて特に固いかまたは引っ掻き傷のつきにくいプラスチック材料を使用することができる。この場合に個別化は上記の分離フレームによって行われるため、個別化したオプトエレクトロニクス半導体素子の側面は部分的に分離フレームの部分によって構成される。これにより、機械的に特に安定しているオプトエレクトロニクス半導体素子を作製することができる。
上記の方法の少なくとも１つの実施形態によれば、上記の被覆材料によって被覆した後、オプトエレクトロニクス半導体チップの、補助支持体とは反対側を向いた上側面に、および／または、被覆材料の、補助支持体とは反対側を向いた上側面に変換材料を載置する。この変換材料には例えば、動作時に半導体チップから放射される電磁ビームを吸収して、殊に半導体チップから放射されるこのビームよりも広い波長範囲の電磁ビームを再放射する少なくとも１つの発光物質が含有されている。この場合に上記の方法によって製造されるオプトエレクトロニクス半導体素子は、動作時に混合ビームを、例えば白色の混合光を形成するのに好適になり得る。上記の変換材料は、上記の被覆材料の一部分を構成するのと同じマトリクス材料を含み得る。このマトリクス材料には発光物質の粒子を入れることができる。さらに上記の変換材料を発光物質から構成することが可能であり、この場合、この変換材料は、例えばセラミック発光物質から構成することができる。
上記の方法の少なくとも１つの実施形態によれば、上記の被覆材料および／または変換材料は上記の分離フレームの、上記の補助支持体とは反対側を向いた上側面を覆う。すなわち、上記の方法によって製造されるオプトエレクトロニクス半導体素子の上側面において、上記の分離フレームは被覆材料または変換材料によって覆われるのである。これにより、これらの分離フレームは殊に良好に被覆材料および／または変換材料に固定され、上記の方法によって製造されるオプトエレクトロニクス半導体素子から外れないのである。
上記の方法の少なくとも１つの実施形態によれば、上記の変換材料には部分的に凹部が切り込まれて形成される。これらの凹部は、変換材料の、被覆材料側とは反対側を向いた上側面から被覆材料まで、または被覆材料内に入って延在しており、これらの凹部は被覆材料によって充填される。ここで被覆材料は、例えばかなり上の方で説明した反射性の被覆材料である。上記の凹部は、横方向に上記の変換材料によって区切られているトレンチとすることが可能である。さらに、複数のオプトエレクトロニクス半導体素子への個別化が行われる複数の領域に上記の凹部を設けることが可能である。この場合に上記の被覆材料を通って凹部において行われる個別化の後、このようにして製造されるオプトエレクトロニクス半導体素子の側面は少なくとも部分的に、上記の凹部に充填された被覆材料によって構成される。この場合にこの被覆材料は、変換材料により、横方向に完全に覆われるのではなく、例えば、半導体素子の、少なくとも１つの半導体チップ側を向いた、上記の凹部内の被覆材料の面だけにおいて覆われる。
以下では、複数の実施例および対応する図面に基づき、ここで説明している方法を詳説する。
図１Ａないし１Ｉは、本発明による方法の一実施例の概略断面図である。 図２Ａないし２Ｃは、本発明による方法の別の一実施例の概略断面図である。 図３Ａないし３Ｃは、本発明による方法のさらに別の一実施例の概略断面図である。 本発明による方法によって製造したオプトエレクトロニクス半導体素子の例を示す図である。 本発明による方法によって製造したオプトエレクトロニクス半導体素子の別の例を示す図である。 本発明による方法によって製造したオプトエレクトロニクス半導体素子のさらに別の例を示す図である。 本発明による方法によって製造したオプトエレクトロニクス半導体素子のさらに別の例を示す図である。
複数の図面において同一の要素、同種の要素または同じ作用の要素には同じ参照符号が付されている。これらの図面および図面に示した複数の要素の相互の大きさの比は、縮尺通りと見なしてはならない。むしろ個々の要素は、より描きやすくため、および／またはよりわかり易くするために誇張して大きく描かれていることがある。
図１Ａないし１Ｉには、ここで説明している複数のオプトエレクトロニクス半導体素子を製造するための方法のステップが概略断面図によって示されている。
図１Ａには、補助支持体１をどのように準備するのかが示されている。補助支持体１は、例えば固体の金属支持体であり、これは例えば銅またはニッケル製である。
図１Ｂに示したつぎのステップでは、図示しないマスクを用いて上記の金属支持体に複数の領域が設定される。これらの領域では、導電性の第１コンタクト要素２１および第２コンタクト要素２２からなる複数の配置構成体が補助支持体１上に載置される。少なくともコンタクト要素２１は導電性に構成されている。有利にはこの実施例において第２コンタクト要素２２も導電性に構成される。図１Ｂに関連して説明するステップでは、第１コンタクト要素および第２コンタクト要素からなる配置構成体２０は、これらのコンタクト要素の対として構成されている。これらのコンタクト要素の成長は、例えば無電解めっきまたは電解めっきで行われる。
図１Ｃに示したつぎのステップでは、１つずつのオプトエレクトロニクス半導体チップ３が、各配置構成体２０の各第２コンタクト要素２２上に載置される。例えば、オプトエレクトロニクス半導体チップ３の、上側面３ａとは反対側を向いたその下側面は、第２コンタクト要素２２にそれぞれはんだ付けするかまたは導電的に接着することができる。
続いてオプトエレクトロニクス半導体チップ３と、対応する配置構成体２０の第１コンタクト要素２１とを導電的に接続する。この場合に各配置構成体２０には、例えば第１コンタクト要素２１および第２コンタクト要素２２に導電的に接続されているオプトエレクトロニクス半導体チップが含まれる。ここではこの導電的な接触接続はそれぞれコンタクトワイヤ１７によって行われ、このコンタクトワイヤにより、各配置構成体２０の第１コンタクト要素２１と、オプトエレクトロニクス半導体チップ３との間が導電的に接続される。これについては図１Ｃを参照されたい。
図１Ｄに示したつぎのステップでは、複数の分離フレーム６が補助支持体１に固定される。各分離フレームは、導電性の第１コンタクト要素２１および第２コンタクト要素２２からなる少なくとも１つの配置構成体を少なくとも部分的に側方から、すなわち横方向に両側から包囲している。例えば、各配置構成体２０がちょうど１つの分離フレーム６により、横方向に両側から完全に包囲されることが可能である。ここでは図１Ｄに示したような分離フレームの載置はオプションである。分離フレーム６は、例えばプラスチック材料によって構成することが可能である。分離フレーム６は、例えばビーム吸収性またはビーム反射性を有するように形成される。
つぎのステップ（図１Ｅを参照されたい）では、被覆材料４により、第１コンタクト要素２１および第２コンタクト要素２２が被覆され、またこの実施例では半導体チップ３および分離フレーム６も被覆される。この被覆材料は、この実施例では透明な被覆材料として形成されている。
被覆材料４は、例えばオプトエレクトロニクス半導体チップの側面３ｃおよび上側面３ａを覆う。さらに被覆材料４は、分離フレーム６の、補助支持体１とは反対側を向いた上側面を覆う。
部分的には補助支持体１にも接している被覆材料４を載置した後、図１Ｆに関連して示したように、補助支持体１を除去することができる。これは、例えばエッチングによって行うことができる。これにより、オプトエレクトロニクス半導体素子の装置が得られる。ここでは元々補助支持体１側を向いていた、各第１コンタクト要素２１の下側面２１ｂにおいて、被覆材料４が第１コンタクト要素２１と面一になって終端している。さらに被覆材料４は、補助支持体１側を向いていた各第２コンタクト要素２２の下側面２２ｂと面一になって終端している。補助支持体１を除去した後、第１および第２コンタクト要素の下側面２１ｂおよび２２ｂはそれぞれ、オプトエレクトロニクス半導体素子の下側面においてむき出しになっており、かつ、横方向において両側から被覆材料４によって完全に包囲されている。
ここでは複数の電気的な接続個所が下側面だけに配置されているオプトエレクトロニクス半導体素子の装置が得られ、これらの接続個所の領域において、すなわち電気的なコンタクト要素２１および２２のそれぞれ下側面２１ｂおよび２２ｂの領域において凸部または凹部は形成されていない。
図１Ｇに示したつぎのステップでは、例えば、被覆材料４側を向いた面側に接着性の面を有する接着シートである支持体８を、被覆材料４の、上記の補助支持体とは元々反対側を向いていた面に載置することができる。
例えば切り離し研磨により、分離フレーム６の領域において個別化を行うことができる。これについては図１Ｈを参照されたい。
最終的には個々のオプトエレクトロニクス半導体素子１０への切り分けが行われ、これらの半導体素子では、側面１０ｃは少なくとも部分的に分離フレーム６によって構成されている。各オプトエレクトロニクス半導体素子には、少なくとも１つのオプトエレクトロニクス半導体チップ３が含まれている。これについての図１Ｉに示した通りである。
図２Ａないし２Ｃの概略断面図に関連して、本発明で説明している方法の別の一実施例を詳説する。図１Ａないし１Ｉに関連して説明した方法とは異なり、この実施例では第１コンタクト要素２１および第２コンタクト要素２２は、アンダーカット部２３を有する。例えば、コンタクト要素２１，２２は断面においてＴ字状に形成されている。コンタクト要素２１，２２は、例えばキノコ状に形成することが可能である。コンタクト要素２１，２２をこのように形成することにより、被覆材料４においてこれらのコンタクト要素を殊に良好に固定することができる。
コンタクト要素２１，２２は、上で説明したように、補助支持体１上で成長させることができる。さらに、コンタクト要素２１，２２を、半分エッチングしたリードフレームの部分とすることができ、このリードフレームは、この場合に例えばプラスチックシートとして構成することが可能な補助支持体１に接着される。このリードフレームを接続する複数の支柱は、例えば、のこびきによって除去される。
図２Ｂに示したつぎのステップでは、上記の複数の側面３ｃおよびコンタクト要素２１，２２が被覆材料４によって被覆されるように反射性の被覆材料を被着する。オプトエレクトロニクス半導体チップ３は、例えば、各配置構成体２０の第２コンタクト要素２２上に前もって接着されている。さらに各配置構成体２０の第１コンタクト要素２１と、対応する半導体チップ３との接触接続はコンタクトワイヤ１７を介して行われる。被覆材料４は、ディスペンスまたは射出成形によって被着される。
被覆材料４は、補助支持体１とは反対側を向いた、オプトエレクトロニクス半導体チップ３の上側面３ａにおいて、この上側面３ａと面一で終端している。
つぎのステップでは、変換材料５が、補助支持体１とは反対側を向いた、被覆材料４およびオプトエレクトロニクス半導体チップ３の上側面に被着される。この変換材料には、例えば少なくとも１つの発光物質が含まれている。変換材料５は、射出成形、射出圧縮成形、モールドまたはポッティングにおける堆積によって被着することができる。
変換材料５には、補助支持体１とは反対側を向いた面に、例えばレンズのような光学素子９を従属させることができる。このレンズを載置する前または載置した後、個々のオプトエレクトロニクス半導体素子１０への個別化を行うことができる。この個別化は、例えばＣＯ2レーザを用いて行われる。これについては図２Ｃを参照されたい。
各オプトエレクトロニクス半導体素子はオプションで、ＥＳＤ保護素子、例えばＥＳＤダイオードを有し得る。このＥＳＤダイオードは、例えばオプトエレクトロニクス半導体素子３に対して逆並行に接続することができ、このために各配置構成体２０の第１コンタクト要素２１上にそれぞれ固定することができる。
図３Ａないし３Ｃに関連し、ここで説明している方法の別の一実施例を詳説する。図２Ａないし２Ｃの方法とは異なり、上記の製造方法のこの変形実施形態では、被覆材料４にまで延在する凹部７が変換材料５内に入れられている。これらの凹部７は、上記の個別化の前に形成される。凹部７には引き続いて被覆材料４が充填され、これによって個々のオプトエレクトロニクス半導体素子１０の変換材料５は、横方向において両側から被覆材料４によって包囲される。被覆材料４は、例えば反射特性を有するように形成して白色に見えるようにすることが可能である。各オプトエレクトロニクス半導体素子１０の側面１０ｃはこの場合に、例えば全体が被覆材料４によって構成される。
上記のオプトエレクトロニクス半導体チップは、例えば、成長基板のない発光ダイオードチップとすることが可能である。例えば、この場合にはこのオプトエレクトロニクス半導体チップはいわゆる薄膜チップであり、ここではエピタキシャル成長される半導体積層体は、まず上記の成長基板とは反対側を向いた面において支持体に固定され、引き続いてこの成長基板がエピタキシャル成長させた半導体積層体から除去される。さらにこの際には、上記のオプトエレクトロニクス半導体チップは、基板のないダイオードとすることが可能であり、このダイオードは、複数の電気的なコンタクト要素およびエピタキシャル成長させた半導体積層体のみから構成される。
図４Ａに関連して概略断面図によって記載されているのは、ここで説明している方法によって製造されたオプトエレクトロニクス半導体素子１０である。例えば図３Ａないし３Ｃに関連して説明した方法とは異なり、ここでは、変換材料５が半導体チップ３の領域だけに配置されているオプトエレクトロニクス半導体素子が得られる。これは、例えば、被覆材料４を載置する際に半導体チップ３の上に凹部を設け、引き続いてこの凹部に変換材料５を充填することによって行うことができる。
図４Ｂに示したように、このようなオプトエレクトロニクス半導体素子１０もレンズのような光学素子を含むことができ、このレンズは、例えば被覆材料４および変換材料５に接着によって固定することができる。
図５および６の概略平面図には、図４Ａおよび４Ｂに関連して説明したオプトエレクトロニクス半導体素子１０が示されており、ここでは複数の、この実施例では４個の同じオプトエレクトロニクス半導体チップ３が半導体素子１０に配置されている。
図７Ａ，７Ｂ，７Ｃ，７Ｄ，７Ｅに関連して概略断面図によって示されているのは、本発明の方法によって製造される別のオプトエレクトロニクス半導体素子である。図７の実施例では、各半導体素子１０には２つの第１コンタクト要素２１と、ただ１つの第２コンタクト要素２２とが含まれている。これらの第１コンタクト要素２１は、オプトエレクトロニクス半導体チップ３の電気的な接触接続のために使用されており、この半導体チップ３は、上記の複数のコンタクト要素２１にそれぞれコンタクトワイヤ１７を介して接続されている。第２コンタクト要素２２は、オプトエレクトロニクス半導体チップ３を熱的に接続するためだけに使用されており、この半導体チップ３は、例えば電気的に絶縁して第２コンタクト要素２２に接着することができる。
このオプトエレクトロニクス半導体チップ３は、エピタキシャル成長半導体積層体がサファイア成長基板上に成長させられかつこれがオプトエレクトロニクス半導体チップに残存するいわゆるサファイアチップとすることが可能である。さらにこのオプトエレクトロニクス半導体チップは、２つのコンタクトワイヤによって接続される薄膜チップとすることが可能である。このようなオプトエレクトロニクス半導体チップは、例えば刊行物WO 2011/157523 A1に記載されており、この刊行物は引用によって本発明に取り込まれるものとする。
ここでは、被覆材料４がオプトエレクトロニクス半導体チップ３の側面３ｃも覆うことが可能である。このことは、例えば図４Ａ，４Ｂ，３Ｃまたは２Ｃに関連して示した通りである。択一的には図７Ａないし７Ｄに示したように、被覆材料４がコンタクト要素２１，２２の領域だけに設けられているか（図７Ａ，７Ｂを参照されたい）、または付加的に凹部７の領域において側面１０ｃに設けられるようにすることも可能である。
これらのケースでは上記のオプトエレクトロニクス半導体チップ３は、側面３ｃも完全に変換材料５によって被覆される。このことは、オプトエレクトロニクス半導体チップ３によって形成される電磁ビームのかなりの割合が、側面３ｃを通ってオプトエレクトロニクス半導体チップ３から放出される場合に殊に有利であることが実証されている。これは、例えばサファイアチップの場合である。
本発明は、上記の複数の実施例に基づく上記の説明により、これらの実施例に限定されることはない。むしろ本発明には、任意の新たな特徴的構成が、ならびに、殊に特許請求の範囲における複数の特徴的構成の任意の組み合わせを含む複数の特徴的構成の任意の組み合わせが含まれているのであり、このことは上記の特徴的構成または上記の組み合わせそれ自体が上記の特許請求の範囲または実施例に明示的に示されていない場合であっても当てはまるものである。

Claims (11)

  1. 複数のオプトエレクトロニクス半導体素子を製造するための方法において、
    該方法は、
    ・ 補助支持体（１）を準備するステップと、
    ・ 導電性の第１コンタクト要素（２１）および第２コンタクト要素（２２）からなる複数の配置構成体（２０）を前記補助支持体（１）上に載置するステップと、
    ・ 各前記配置構成体（２０）の前記第２コンタクト要素（２２）上に１つずつのオプトエレクトロニクス半導体チップ（３）を載置するステップと、
    ・ 前記オプトエレクトロニクス半導体チップ（３）を各前記配置構成体（２０）の前記第１コンタクト要素（２１）に導電的に接続するステップと、
    ・ 前記第１コンタクト要素（２１）および前記第２コンタクト要素（２２）を被覆材料（４）によって被覆するステップと、
    ・ 複数のオプトエレクトロニクス半導体素子に個別化するステップとを有しており、
    ・ 前記被覆材料（４）は、各前記第１コンタクト要素（２１）の、前記補助支持体（１）側を向いた下側面（２１ｂ）と面一に終端しており、
    ・ 前記被覆材料（４）は、各前記第２コンタクト要素（２２）の、前記補助支持体（１）側を向いた下側面（２２ｂ）と面一に終端している、
    ことを特徴とする方法。
  2. 請求項１に記載の方法において、
    前記個別化されたオプトエレクトロニクス半導体素子（１０）のすべての側面（１０ｃ）には、前記導電性の第１コンタクト要素（２１）および前記第２コンタクト要素（２２）が存在しない、
    ことを特徴とする方法。
  3. 請求項１または２に記載の方法において、
    前記被覆材料（４）で被覆する前に複数の分離フレーム（６）を前記補助支持体（１）に固定し、
    ・ 各前記分離フレーム（６）は、導電性の第１コンタクト要素（２１）および第２コンタクト要素（２２）からなる少なくとも１つの配置構成体（２０）を少なくとも部分的に側方から包囲し、
    ・ 前記個別化されたオプトエレクトロニクス半導体素子（１０）の前記側面（１０ｃ）は部分的に前記分離フレーム（６）の部分によって構成されている、
    ことを特徴とする方法。
  4. 請求項１から３までのいずれか１項に記載の方法において、
    前記被覆材料（４）により、各オプトエレクトロニクス半導体チップ（３）の側面（３ｃ）を少なくとも部分的に被覆する、
    ことを特徴とする方法。
  5. 請求項１から４までのいずれか１項に記載の方法において、
    前記補助支持体は金属によって構成されており、
    前記第１コンタクト要素（２１）および前記第２コンタクト要素（２２）を前記補助支持体上で成長させる、
    ことを特徴とする方法。
  6. 請求項１から５までのいずれか１項に記載の方法において、
    前記第１コンタクト要素（２１）および前記第２コンタクト要素（２２）はアンダーカット部（２３）を有する、
    ことを特徴とする方法。
  7. 請求項１から６までのいずれか１項に記載の方法において、
    前記被覆材料（４）は反射特性を有するように形成されており、
    少なくとも各オプトエレクトロニクス半導体チップ（３）の、前記第２コンタクト要素（２２）とは反対側を向いた上側面（３ａ）には前記被覆材料（４）がない、
    ことを特徴とする方法。
  8. 請求項１から７までのいずれか１項に記載の方法において、
    前記被覆材料（４）は白色の外観である、
    ことを特徴とする方法。
  9. 請求項１から８までのいずれか１項に記載の方法において、
    前記被覆材料（４）によって被覆した後、前記オプトエレクトロニクス半導体チップ（３）の、前記補助支持体（１）とは反対側を向いた前記上側面（３ａ）に、および／または、前記被覆材料（４）の、前記補助支持体（１）とは反対側を向いた前記上側面（４ａ）に、変換材料（５）を載置する、
    ことを特徴とする方法。
  10. 請求項１から９までのいずれか１項に記載の方法において、
    前記被覆材料（４）および／または前記変換材料（５）により、前記分離フレーム（６）の、前記補助支持体（１）とは反対側を向いた上側面（６ａ）を覆う、
    ことを特徴とする方法。
  11. 請求項１から１０までのいずれか１項に記載の方法において、
    前記変換材料（５）に部分的に凹部（７）に切り込みを形成し、
    当該凹部（７）は、前記変換材料（５）の、前記被覆材料（４）とは反対側を向いた上側面（５ａ）から、前記被覆材料（４）まで、または前記被覆材料（４）内に入って延在しており、
    前記凹部（７）に被覆材料（４）を充填する、
    ことを特徴とする方法。
JP2015537209A 2012-10-17 2013-10-14 複数のオプトエレクトロニクス半導体素子を製造するための方法 Active JP6161709B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012109905.7A DE102012109905B4 (de) 2012-10-17 2012-10-17 Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterbauteilen
DE102012109905.7 2012-10-17
PCT/EP2013/071428 WO2014060355A2 (de) 2012-10-17 2013-10-14 Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterbauteilen

Publications (2)

Publication Number Publication Date
JP2015532541A true JP2015532541A (ja) 2015-11-09
JP6161709B2 JP6161709B2 (ja) 2017-07-12

Family

ID=49328540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015537209A Active JP6161709B2 (ja) 2012-10-17 2013-10-14 複数のオプトエレクトロニクス半導体素子を製造するための方法

Country Status (6)

Country Link
US (1) US9318357B2 (ja)
JP (1) JP6161709B2 (ja)
KR (1) KR102100253B1 (ja)
CN (1) CN104737307B (ja)
DE (1) DE102012109905B4 (ja)
WO (1) WO2014060355A2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017098498A (ja) * 2015-11-27 2017-06-01 ローム株式会社 Ｌｅｄ発光装置
JP2017139456A (ja) * 2016-01-29 2017-08-10 日亜化学工業株式会社 発光装置及び発光装置の製造方法
JP2018190861A (ja) * 2017-05-09 2018-11-29 ローム株式会社 光学装置
JP2020010022A (ja) * 2018-07-02 2020-01-16 ドクトル・ヨハネス・ハイデンハイン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングＤｒ． Ｊｏｈａｎｎｅｓ Ｈｅｉｄｅｎｈａｉｎ Ｇｅｓｅｌｌｓｃｈａｆｔ Ｍｉｔ Ｂｅｓｃｈｒａｎｋｔｅｒ Ｈａｆｔｕｎｇ 位置測定装置のセンサーユニット用の光源を製作する方法及び位置測定装置
JP2020502779A (ja) * 2017-03-28 2020-01-23 山東晶泰星光電科技有限公司Ｓｈａｎｄｏｎｇ Ｐｒｏｓｐｅｒｏｕｓ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． Ｑｆｎ表面実装型ｒｇｂ−ｌｅｄパッケージモジュール及びその製造方法
JP2021503184A (ja) * 2018-08-24 2021-02-04 ケーティー・アンド・ジー・コーポレーション 発光素子及びそれを含むエアロゾル生成装置
JP2021192422A (ja) * 2020-04-02 2021-12-16 日亜化学工業株式会社 面状光源及びその製造方法
JP7460937B2 (ja) 2020-04-02 2024-04-03 日亜化学工業株式会社 面状光源及びその製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012109905B4 (de) * 2012-10-17 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterbauteilen
DE102014105734A1 (de) * 2014-04-23 2015-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102014113844B4 (de) 2014-09-24 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
JP6459354B2 (ja) 2014-09-30 2019-01-30 日亜化学工業株式会社 透光部材及びその製造方法ならびに発光装置及びその製造方法
DE102014114914A1 (de) * 2014-10-14 2016-04-14 Osram Opto Semiconductors Gmbh Herstellung eines optoelektronischen Bauelements
DE102014116529A1 (de) * 2014-11-12 2016-05-12 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102014119390A1 (de) * 2014-12-22 2016-06-23 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
US10573794B2 (en) * 2015-05-29 2020-02-25 Hongli Zhihui Group Co.,Ltd. Method of packaging CSP LED and CSP LED
DE102015109953A1 (de) * 2015-06-22 2016-12-22 Osram Opto Semiconductors Gmbh Herstellung elektronischer Bauelemente
DE102015114579B4 (de) * 2015-09-01 2021-07-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip
DE102016103059A1 (de) * 2016-02-22 2017-08-24 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102016118996A1 (de) * 2016-10-06 2018-04-12 Osram Opto Semiconductors Gmbh Herstellung von sensoren
DE102016121510A1 (de) 2016-11-10 2018-05-17 Osram Opto Semiconductors Gmbh Leiterrahmen, optoelektronisches Bauelement mit einem Leiterrahmen und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102017105017A1 (de) 2017-03-09 2018-09-13 Osram Opto Semiconductors Gmbh Herstellung von strahlungsemittierenden bauelementen
WO2019007513A1 (en) * 2017-07-06 2019-01-10 Osram Opto Semiconductors Gmbh PROCESS FOR PRODUCING AN OPTOELECTRONIC COMPONENT AND AN OPTOELECTRONIC COMPONENT
WO2019025009A1 (en) * 2017-08-04 2019-02-07 Osram Opto Semiconductors Gmbh PROCESS FOR PRODUCING OPTOELECTRONIC SEMICONDUCTOR DEVICE
DE102017122030A1 (de) * 2017-09-22 2019-03-28 Osram Opto Semiconductors Gmbh Sensor und Verwendung eines Sensors
DE102018112332A1 (de) * 2018-05-23 2019-11-28 Osram Opto Semiconductors Gmbh Bauteil und verfahren zur herstellung eines bauteils
DE102019104325A1 (de) * 2019-02-20 2020-08-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Herstellungsverfahren für optoelektronische Halbleiterbauteile
US11562947B2 (en) * 2020-07-06 2023-01-24 Panjit International Inc. Semiconductor package having a conductive pad with an anchor flange
DE102021103369A1 (de) * 2021-02-12 2022-08-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleitervorrichtung und verfahren zu dessen herstellung
DE102022133000A1 (de) * 2022-12-12 2024-06-13 Ams-Osram International Gmbh Verfahren zum herstellen elektronischer bauelemente

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001118865A (ja) * 1999-10-19 2001-04-27 Japan Rec Co Ltd 光電子部品の製造方法
JP2002043625A (ja) * 2000-07-19 2002-02-08 Koha Co Ltd Ｌｅｄ装置
JP2007165688A (ja) * 2005-12-15 2007-06-28 Sharp Corp 半導体発光装置
JP2008124153A (ja) * 2006-11-09 2008-05-29 Toyoda Gosei Co Ltd 発光装置及びその製造方法
JP2009506556A (ja) * 2005-08-30 2009-02-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 表面実装可能なオプトエレクトロニクス素子及び表面実装可能なオプトエレクトロニクス素子の製造方法
JP2010239105A (ja) * 2008-09-09 2010-10-21 Nichia Corp 光半導体装置及びその製造方法
JP2011181655A (ja) * 2010-03-01 2011-09-15 Nichia Corp 発光装置及びその製造方法
DE102010023815A1 (de) * 2010-06-15 2011-12-15 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelements
JP2011258677A (ja) * 2010-06-08 2011-12-22 Nichia Chem Ind Ltd 発光装置及びその製造方法
JP2012523108A (ja) * 2009-04-02 2012-09-27 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス部品

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599768B1 (en) * 2002-08-20 2003-07-29 United Epitaxy Co., Ltd. Surface mounting method for high power light emitting diode
DE10245946C1 (de) 2002-09-30 2003-10-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Lichtquellenmoduls
JP2005079329A (ja) 2003-08-29 2005-03-24 Stanley Electric Co Ltd 表面実装型発光ダイオード
JP5305594B2 (ja) * 2004-02-20 2013-10-02 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 光電素子、多数の光電素子を有する装置および光電素子を製造する方法
KR100638868B1 (ko) * 2005-06-20 2006-10-27 삼성전기주식회사 금속 반사 층을 형성한 엘이디 패키지 및 그 제조 방법
JP4903179B2 (ja) 2007-04-23 2012-03-28 サムソン エルイーディー カンパニーリミテッド． 発光装置及びその製造方法
DE102008024704A1 (de) 2008-04-17 2009-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
DE102009036621B4 (de) 2009-08-07 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
KR101047778B1 (ko) * 2010-04-01 2011-07-07 엘지이노텍 주식회사 발광 소자 패키지 및 이를 구비한 라이트 유닛
DE102010024079A1 (de) 2010-06-17 2011-12-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102010025319B4 (de) 2010-06-28 2022-05-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines oberflächenmontierbaren Halbleiterbauelements und oberflächenmontierbare Halbleiterbauelemente
CN102082217A (zh) * 2010-12-09 2011-06-01 深圳市凯信光电有限公司 一种发光二极管
DE102011113483B4 (de) * 2011-09-13 2023-10-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Bauelementen und optoelektronisches Bauelement
US9735198B2 (en) * 2012-03-30 2017-08-15 Cree, Inc. Substrate based light emitter devices, components, and related methods
DE102012109905B4 (de) * 2012-10-17 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterbauteilen

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001118865A (ja) * 1999-10-19 2001-04-27 Japan Rec Co Ltd 光電子部品の製造方法
JP2002043625A (ja) * 2000-07-19 2002-02-08 Koha Co Ltd Ｌｅｄ装置
JP2009506556A (ja) * 2005-08-30 2009-02-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 表面実装可能なオプトエレクトロニクス素子及び表面実装可能なオプトエレクトロニクス素子の製造方法
JP2007165688A (ja) * 2005-12-15 2007-06-28 Sharp Corp 半導体発光装置
JP2008124153A (ja) * 2006-11-09 2008-05-29 Toyoda Gosei Co Ltd 発光装置及びその製造方法
JP2010239105A (ja) * 2008-09-09 2010-10-21 Nichia Corp 光半導体装置及びその製造方法
JP2012523108A (ja) * 2009-04-02 2012-09-27 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス部品
JP2011181655A (ja) * 2010-03-01 2011-09-15 Nichia Corp 発光装置及びその製造方法
JP2011258677A (ja) * 2010-06-08 2011-12-22 Nichia Chem Ind Ltd 発光装置及びその製造方法
DE102010023815A1 (de) * 2010-06-15 2011-12-15 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelements

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017098498A (ja) * 2015-11-27 2017-06-01 ローム株式会社 Ｌｅｄ発光装置
JP2017139456A (ja) * 2016-01-29 2017-08-10 日亜化学工業株式会社 発光装置及び発光装置の製造方法
JP7177326B2 (ja) 2016-01-29 2022-11-24 日亜化学工業株式会社 発光装置及び発光装置の製造方法
JP2020502779A (ja) * 2017-03-28 2020-01-23 山東晶泰星光電科技有限公司Ｓｈａｎｄｏｎｇ Ｐｒｏｓｐｅｒｏｕｓ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． Ｑｆｎ表面実装型ｒｇｂ−ｌｅｄパッケージモジュール及びその製造方法
JP7102675B2 (ja) 2017-05-09 2022-07-20 ローム株式会社 光学装置
JP2018190861A (ja) * 2017-05-09 2018-11-29 ローム株式会社 光学装置
JP2020010022A (ja) * 2018-07-02 2020-01-16 ドクトル・ヨハネス・ハイデンハイン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングＤｒ． Ｊｏｈａｎｎｅｓ Ｈｅｉｄｅｎｈａｉｎ Ｇｅｓｅｌｌｓｃｈａｆｔ Ｍｉｔ Ｂｅｓｃｈｒａｎｋｔｅｒ Ｈａｆｔｕｎｇ 位置測定装置のセンサーユニット用の光源を製作する方法及び位置測定装置
JP7328798B2 (ja) 2018-07-02 2023-08-17 ドクトル・ヨハネス・ハイデンハイン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 位置測定装置のセンサーユニット用の光源を製作する方法及び位置測定装置
US11304449B2 (en) 2018-08-24 2022-04-19 Kt&G Corporation Light-emitting element and aerosol generation device comprising same
JP2021503184A (ja) * 2018-08-24 2021-02-04 ケーティー・アンド・ジー・コーポレーション 発光素子及びそれを含むエアロゾル生成装置
JP7226904B2 (ja) 2018-08-24 2023-02-21 ケーティー アンド ジー コーポレイション 発光素子及びそれを含むエアロゾル生成装置
JP2021192422A (ja) * 2020-04-02 2021-12-16 日亜化学工業株式会社 面状光源及びその製造方法
JP7244771B2 (ja) 2020-04-02 2023-03-23 日亜化学工業株式会社 面状光源の製造方法
JP7460937B2 (ja) 2020-04-02 2024-04-03 日亜化学工業株式会社 面状光源及びその製造方法

Also Published As

Publication number Publication date
CN104737307B (zh) 2017-11-10
US9318357B2 (en) 2016-04-19
WO2014060355A3 (de) 2014-06-26
US20150255313A1 (en) 2015-09-10
DE102012109905B4 (de) 2021-11-11
KR20150067368A (ko) 2015-06-17
KR102100253B1 (ko) 2020-04-13
CN104737307A (zh) 2015-06-24
DE102012109905A1 (de) 2014-04-17
JP6161709B2 (ja) 2017-07-12
WO2014060355A2 (de) 2014-04-24

Similar Documents

Publication Publication Date Title
JP6161709B2 (ja) 複数のオプトエレクトロニクス半導体素子を製造するための方法
US9793448B2 (en) Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same
TWI645477B (zh) 發光裝置
JP5334966B2 (ja) 光電構成素子の製造方法
TWI446593B (zh) 光電半導體組件之製造方法及光電半導體組件
US9512968B2 (en) LED module
US9698312B2 (en) Resin package and light emitting device
US8853732B2 (en) Optoelectronic component
KR101426433B1 (ko) 반도체 발광소자를 제조하는 방법
US10134957B2 (en) Surface-mountable optoelectronic semiconductor component with conductive connection on housing body
KR20150135299A (ko) 반도체 부품 그리고 반도체 부품을 제조하는 방법
KR101426434B1 (ko) 반도체 발광소자를 제조하는 방법
CN116210095A (zh) 光电子半导体器件和制造方法
JP2013507011A (ja) 変換素子を介したオプトエレクトロニクス半導体コンポーネントの接続方法およびオプトエレクトロニクス半導体コンポーネント
KR101719642B1 (ko) 발광 다이오드 패키지 및 그 제조 방법
EP2930749B1 (en) Light-emitting device and method of producing the same
KR20150042954A (ko) 측면발광 발광 장치 및 그 제조 방법
KR101526087B1 (ko) 광전 소자용 하우징 및 그 하우징의 제조 방법
KR20150018481A (ko) 반도체 발광소자 및 이를 제조하는 방법
US10396259B2 (en) Radiation-emitting semiconductor component and production method of a plurality of semiconductor components
JP6402890B2 (ja) 発光装置およびその製造方法
KR101997806B1 (ko) 반도체 발광소자 및 이의 제조방법
KR101629403B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
KR20140130270A (ko) 반도체 발광소자 및 이를 제조하는 방법
KR20140064252A (ko) 반도체 발광소자 및 이를 봉지하는 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160112

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170613

R150 Certificate of patent or registration of utility model

Ref document number: 6161709

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250