JP2015220926A - 電気機器 - Google Patents

Abstract

【課題】外部から電気回路に接続される電圧源の極性が逆である場合に電気回路を保護素子で速やかに保護すると共に、電圧源にサージ電圧が重畳した場合であっても、保護素子に過電圧が印加されて破壊されるのを防止することが可能な電気機器を提供する。【解決手段】入出力端子Ａに印加される電圧（Ｖｂ）に負のサージ電圧（−Ｖｓ）が重畳されることによって、ドレイン端子２２に対する第２端子１２の電圧が正（Ｖｂ）から負（Ｖｂ−Ｖｓ）に変化した場合、ＦＥＴ２０がオンからオフに遷移する。更に、第２端子１２に対する第３端子１３の電圧が閾値電圧より高くなった場合、トランジスタ３１がオンとなり、ゲート端子２３がダイオードＤ１及びオン状態のトランジスタ３１を介して第３端子１３に接続される。このとき、ＦＥＴ２０のドレイン端子２２に対する第３端子１３の電圧が所定のオン電圧より高い場合は、ＦＥＴ２０が強制的にオンとなる。【選択図】図１

Description

本発明は、スイッチング素子を介して電気回路に印加される電圧の極性の正／負に応じて前記スイッチング素子がオン／オフ（又はオフ／オン）となる電気機器に関する。

電気機器に外部の電圧源を接続する際に電圧の極性を誤って接続した場合、電気機器に逆耐圧を超える逆電圧が印加されたり過電流が流れたりして、電気機器が破壊する可能性が高い。

これに対し、特許文献１には、シリーズレギュレータを含む負荷回路の負極入力端子と直流電源の負極（−）との間に介装されるＮチャネル型のＭＯＳＦＥＴを有する保護装置が記載されている。負荷回路の正極入力端子は、通常、直流電源の正極（＋）と接続される。ＭＯＳＦＥＴは、ドレイン端子が直流電源の負極に、ソース端子が負荷回路の負極入力端子に、ゲート端子がシリーズレギュレータの出力端子に夫々接続されている。

この保護装置では、直流電源の負極がＭＯＳＦＥＴのドレイン端子に接続される順方向接続の場合、ＭＯＳＦＥＴの寄生ダイオードを介してシリーズレギュレータに直流電圧が印加され、シリーズレギュレータからの出力電圧によってＭＯＳＦＥＴがオンとなる。一方、直流電源の正極がＭＯＳＦＥＴのドレイン端子に接続される逆方向接続の場合、ＭＯＳＦＥＴの寄生ダイオードを介してシリーズレギュレータに直流電圧が印加されることがなく、シリーズレギュレータの出力電圧が略０ＶとなってＭＯＳＦＥＴがオフに保持される。

また、上記保護装置では、シリーズレギュレータを含む負荷回路の正極入力端子に負のサージ電圧が印加された場合、シリーズレギュレータがある程度以上の出力直流電圧を保持することから、ＭＯＳＦＥＴがオンに維持される。これにより、ＭＯＳＦＥＴのソース端子及びドレイン端子間に過電圧が印加されることがなく、ＭＯＳＦＥＴの破壊が防止される。

特開２００２−２９７２５０号公報

しかしながら、特許文献１に記載された保護装置では、ＭＯＳＦＥＴがオフとなるまでに時間遅れが生じるため、直流電源の逆接続に対する保護が不十分であるという問題があった。

本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、外部から電気回路に接続される電圧源の極性が逆である場合に電気回路を保護素子で速やかに保護すると共に、電圧源にサージ電圧が重畳した場合であっても、保護素子に過電圧が印加されて破壊されるのを防止することが可能な電気機器を提供することにある。

本発明に係る電気機器は、第１、第２及び第３端子を有する電気回路と、前記第１端子に一端子が接続されたスイッチング素子と、該スイッチング素子の制御端子及び前記電気回路の第２端子間に接続された抵抗器とを備え、前記スイッチング素子の他端子及び前記第２端子間の電圧の極性の正／負（又は負／正）に応じて前記スイッチング素子がオン／オフとなる電気機器において、前記制御端子及び第３端子間に接続された第２のスイッチング素子を有するスイッチ回路と、前記第２端子に対する第３端子の電圧が正の所定電圧より高い（又は負の所定電圧より低い）場合、前記第２のスイッチング素子をオンにするオン回路とを備えることを特徴とする。

本発明に係る電気機器は、前記所定電圧の絶対値は、前記第２及び第３端子間の最大の電圧以上であることを特徴とする。

本発明に係る電気機器は、前記スイッチング素子は、ＭＯＳＦＥＴであり、前記一端子及び他端子の夫々は、ソース端子及びドレイン端子であることを特徴とする。

本発明に係る電気機器は、前記第２のスイッチング素子は、トランジスタであり、コレクタ端子を前記制御端子に接続してあることを特徴とする。

本発明に係る電気機器は、前記オン回路は、定電圧素子を含み、該定電圧素子が導通して流れる電流の一部が前記トランジスタのベース電流となるようにしてあることを特徴とする。

本発明に係る電気機器は、前記コンバータの第３端子と前記スイッチング素子の他端子との間に接続されたコンデンサを備えることを特徴とする。

本発明に係る電気機器は、前記電気回路は、前記第１端子と、第２又は第３端子との間に印加された電圧を変換するＤＣ／ＤＣコンバータであることを特徴とする。

本発明にあっては、電気回路の第１端子にスイッチング素子の一端子を接続し、スイッチング素子の制御端子と電気回路の第２端子との間に抵抗器を接続し、更にスイッチング素子の制御端子と電気回路の第３端子との間に第２のスイッチング素子を有するスイッチ回路を接続してある。そして、スイッチング素子の他端子に対する上記第２端子の電圧の極性の正／負に応じてスイッチング素子がオン／オフとなるように構成した第１構成では、上記第２端子に対する第３端子の電圧が正の所定電圧より高い場合、第２のスイッチング素子がオンとなる。一方、スイッチング素子の他端子に対する上記第３端子の電圧の極性の負／正に応じてスイッチング素子がオン／オフとなるように構成した第２構成では、上記第２端子に対する第３端子の電圧が負の所定電圧より低い場合、第２のスイッチング素子がオンとなる。

これにより、第１構成では、スイッチング素子の他端子に対する第２端子の電圧の極性が正から負に変化した場合、スイッチング素子がオンからオフに遷移する。その状態で更に、第２端子に対する第３端子の電圧が正の所定電圧より高くなった場合、第２のスイッチング素子がオンとなり、制御端子がオン状態の第２のスイッチング素子を介して第３端子に接続される。このとき、スイッチング素子の他端子に対する上記第３端子の電圧が高い場合は、スイッチング素子が強制的にオンとなる。

一方、第２構成では、スイッチング素子の他端子に対する第２端子の電圧の極性が負から正に変化した場合。スイッチング素子がオンからオフに遷移する。その状態で更に、第２端子に対する第３端子の電圧が負の所定電圧より低くなった場合、即ち第３端子に対する第２端子の電圧が正の所定電圧より高くなった場合、第２のスイッチング素子がオンとなり、制御端子がオン状態の第２のスイッチング素子を介して第３端子に接続される。このとき、スイッチング素子の他端子に対する上記第３端子の電圧が低い場合は、スイッチング素子が強制的にオンとなる。

本発明にあっては、例えば、スイッチング素子の他端子と電気回路の第２端子との間に外部の電圧源が接続され、且つ所定の電圧基準点と電気回路の第３端子との間に外部から所定の極性の電圧が印加される場合を想定し、第２端子及び第３端子間の最大の電圧以上の電圧を任意に選択して上記正又は負の所定電圧の絶対値とする。第２端子及び第３端子間の電圧が最大となるのは、第２端子に対して外部の電圧源が通常とは逆方向に接続され、且つ第３端子に対して外部から印加される電圧の絶対値が最大となる場合である。
これにより、定常的には、電気回路の第２端子及び第３端子間の電圧が所定電圧の絶対値より高くなることがなく、第２のスイッチング素子がオンとなることもないため、スイッチング素子の制御端子と電気機器の第３端子とが接続されることがない。

本発明にあっては、上記第１及び第２構成の夫々におけるスイッチング素子がＮチャネル型及びＰチャネル側のＭＯＳＦＥＴであり、スイッチング素子の一端子及び他端子の夫々が上記ＭＯＳＦＥＴのソース端子及びドレイン端子である。
これにより、ドレイン端子及びソース端子間に存在する寄生ダイオードの存在を利用して、ドレイン端子及びゲート端子間の電圧によってＭＯＳＦＥＴがオンに制御される。

本発明にあっては、上記第１構成及び第２構成の夫々について、第２のスイッチング素子がＰＮＰ型及びＮＰＮ型のトランジスタであり、該トランジスタのコレクタ端子をスイッチング素子の制御端子に接続してある。
これにより、上記第１構成におけるトランジスタがオンとなった場合は、スイッチング素子の制御端子の電圧が速やかに引き上げられ、上記第２構成におけるトランジスタがオンした場合は、スイッチング素子の制御端子の電圧が速やかに引き下げられる。

本発明にあっては、オン回路が定電圧素子を含み、該定電圧素子が導通して流れる電流の一部がトランジスタのベース電流となるようにしてあるため、定電圧素子が導通する電圧を適宜選択した場合は、上記第２及び第３端子間の電圧が過渡的に所定電圧の絶対値より高くなったときに、トランジスタにベース電流が流れてトランジスタがオンとなる。

本発明にあっては、電気回路の第３端子とスイッチング素子の他端子との間にコンデンサを接続してあるため、スイッチング素子がオンからオフに切り替わる前後で、電気回路の第２及び第３端子間の電圧関係が保持される。

本発明にあっては、電気回路が、第１端子と第２又は第３端子との間に印加された電圧を変換するＤＣ／ＤＣコンバータであり、第１及び第２端子間に外部から印加される逆電圧からＤＣ／ＤＣコンバータが保護される。

本発明によれば、スイッチング素子の他端子に対する第２端子の電圧の極性が通常とは逆になった場合、スイッチング素子がオフとなって電気回路が保護される。また、第２及び第３端子間の電圧が過渡的に所定電圧より高くなった場合、第２のスイッチング素子がオンとなり、制御端子がオン状態の第２のスイッチング素子を介して第３端子に接続される。この場合、上記他端子に対する第３端子の電圧が高いという条件下でスイッチング素子がオンとなる。
従って、外部から電気回路に印加される直流電圧の極性が逆である場合に電気回路を保護素子で速やかに保護すると共に、直流電圧にサージ電圧が重畳した場合であっても、保護素子に過電圧が印加されて破壊されるのを防止することが可能となる。

本発明の実施の形態１に係るコンバータ装置の構成例を示すブロック図である。 本発明の実施の形態２に係るコンバータ装置の構成例を示すブロック図である。 本発明の実施の形態３に係るコンバータ装置の構成例を示すブロック図である。

以下、本発明に係る電気機器の一実施例であるコンバータ装置について詳述する。
（実施の形態１）
図１は、本発明の実施の形態１に係るコンバータ装置の構成例を示すブロック図である。図中１はコンバータ装置であり、コンバータ装置１は、第１端子１１と第２端子１２又は第３端子１３との間に印加された電圧を変換するＤＣ／ＤＣコンバータ（電気回路に相当：以下、単にコンバータという）１０と、第１端子１１にソース端子（一端子に相当）２１が接続されたＮチャネル型のＭＯＳＦＥＴ（スイッチング素子に相当：以下、単にＦＥＴという）２０とを備える。ＦＥＴ２０は、ＩＧＢＴ（Insulated Gate Bipolar Transistor ）等の他のスイッチング素子であってもよい。

第２端子１２及び第３端子１３夫々は、コンバータ装置１の入出力端子Ａ及び入出力端子Ｃに接続されている。ＦＥＴ２０のドレイン端子（他端子に相当）２２は、コンバータ装置１の接地端子Ｂに接続されている。ＦＥＴ２０のゲート端子（制御端子に相当）２３及び第２端子１２間には、抵抗器２４が接続されている。

入出力端子Ａは、例えば鉛蓄電池からなるバッテリ５の正極と負荷６の一端とに接続される。接地端子Ｂ、バッテリ５の負極、及び負荷６の他端は、接地電位に接続されている。入出力端子Ｃは、例えば電気二重層キャパシタからなる第２電源７の正極と負荷８の一端とに接続されている。第２電源７の負極及び負荷８の他端は、所定の電圧基準点としての接地電位に接続されている。以下では、単に電圧という場合、接地電位に対する電位差をいうものとする。

コンバータ装置１は、また、ゲート端子２３及び第３端子１３間にダイオードＤ１を介して接続されたＰＮＰ型のトランジスタ３１を有するゲート駆動回路（第２のスイッチング素子を有するスイッチ回路に相当）３０と、第２端子１２及び第３端子１３間にダイオードＤ１を介して接続されたツェナーダイオード（定電圧素子に相当）４１及び抵抗器４２の直列回路を有するオン回路４０とを備える。ダイオードＤ１は、アノード端子が第３端子１３に接続されており、第３端子１３に対する第２端子１２の電圧が正の電圧である場合に、トランジスタ３１又はツェナーダイオード４１を介して第３端子１３に逆流する電流を阻止するものである。

コンバータ１０は、ＩＧＢＴ、ＦＥＴ等のスイッチング素子をフルブリッジに構成してなる。本実施の形態１では、スイッチング素子としてＮチャネル型のＦＥＴ１４，１５，１６，１７を用いる。ＦＥＴ１４のドレイン端子は、第２端子１２に接続されている。ＦＥＴ１４のソース端子は、ＦＥＴ１５のドレイン端子及びインダクタ１８の一端に接続されている。ＦＥＴ１５のソース端子は第１端子１１に接続されている。ＦＥＴ１６のドレイン端子は、第３端子１３に接続されている。ＦＥＴ１６のソース端子は、ＦＥＴ１７のドレイン端子及びインダクタ１８の他端に接続されている。ＦＥＴ１７のソース端子は第１端子１１に接続されている。ＦＥＴ１４，１５，１６，１７夫々を駆動する駆動回路は図示を省略する。

ＦＥＴ２０は、ソース端子２１に対するゲート端子２３の電圧が所定のオン電圧より高い場合にオンとなる。本実施の形態１では、所定のオン電圧がバッテリ５の起電力より低いものとする。一方、ＦＥＴ２０はソース端子２１及びドレイン端子２２間に寄生ダイオードを有しており、該寄生ダイオードの順方向電圧を無視すれば、ソース端子２１の電圧がドレイン端子２２の電圧より高くなることはない。よって、ドレイン端子２２に対するゲート端子２３の電圧が上記オン電圧より高い場合、ソース端子２１に対するゲート端子２３の電圧もオン電圧より高くなってＦＥＴ２０がオンになる。

ゲート駆動回路３０は、トランジスタ３１のエミッタ端子及びコレクタ端子３１１夫々が、ダイオードＤ１のカソード端子及びＦＥＴ２０のゲート端子２３に接続されている。ゲート端子２３とトランジスタ３１のコレクタ端子３１１との間に抵抗器を介装してもよい。トランジスタ３１のベース端子には、抵抗器３２の一端が接続されている。トランジスタ３１のベース端子及びエミッタ端子間に他の抵抗器を接続してもよいが、図１に示す回路構成では他の抵抗器を省略することができる。トランジスタ３１は、サイリスタ等の他のスイッチング素子であってもよい。

オン回路４０は、ツェナーダイオード４１のカソード端子及びアノード端子夫々が、抵抗器４２の一端及び第２端子１２に接続されている。抵抗器４２の他端は、ダイオードＤ１のカソード端子に接続されている。ツェナーダイオード４１及び抵抗器４２の接続点には、抵抗器３２の他端が接続されている。抵抗器３２の抵抗値は、抵抗器４２の抵抗値よりも十分大きくしてある。ツェナーダイオード４１は、バリスタ等の他の定電圧素子であってもよい。

上述の構成で、第２端子１２に対する第３端子１３の電圧が、ツェナーダイオード４１のツェナー電圧にダイオードＤ１の順方向電圧の絶対値を加えた電圧よりも高い場合、ダイオードＤ１及び抵抗器４２を介してツェナー電流が流れ、抵抗器４２に電圧降下が生じる。この電圧降下がトランジスタ３１のベース・エミッタ間のオン電圧の絶対値を超えた場合、トランジスタ３１がオンになってエミッタ・コレクタ間が導通するため、第３端子１３の電圧が、ダイオードＤ１及び導通したトランジスタ３１を介してゲート端子２３に印加される。

この場合、ドレイン端子２２に対する第３端子１３の電圧、即ち第２電源７の電圧が、上記所定のオン電圧にダイオードＤ１の順方向電圧の絶対値を加えた電圧より高いという条件下で、ドレイン端子２２に対するゲート端子２３の電圧が所定のオン電圧より高くなる。以下では、この条件が満たされるものとする。これにより、抵抗器２４を介してゲート端子２３に印加される第２端子１２の電圧の高低にかかわらず、ＦＥＴ２０が強制的にオンになる。トランジスタ３１がゲート端子２３の電圧を引き下げることはないため、トランジスタ３１がＦＥＴ２０を強制的にオフにすることはない。

さて、入出力端子Ａ及び接地端子Ｂに対して、図１に示す順方向にバッテリ５が接続された場合、ＦＥＴ２０のゲート端子２３にバッテリ５からの正の電圧が抵抗器２４を介して印加され、ドレイン端子２２に対するゲート端子２３の電圧が所定のオン電圧より高くなってＦＥＴ２０がオンになる。これにより、コンバータ１０の第１端子１１と接地端子Ｂとが、オン状態のＦＥＴ２０を介して接続されるため、コンバータ１０は、接地端子Ｂに対する入出力端子Ａの電圧と、接地端子Ｂに対する入出力端子Ｃの電圧とを相互に変換可能となる。

次に、入出力端子Ａ及び接地端子Ｂに対して、図１に示す方向とは逆方向にバッテリ５が接続された場合、ＦＥＴ２０のゲート端子２３にバッテリ５からの負の電圧が抵抗器２４を介して印加される。この場合、ソース端子２１の電圧は、バッテリ５からの負の電圧より低くなることはないから、ＦＥＴ２０のソース端子２１に対するゲート端子２３の電圧が正の電圧になることがなく、ＦＥＴ２０が速やかにオフとなってコンバータ１０が逆電圧から保護される。

ところで、入出力端子Ａ及び接地端子Ｂに対してバッテリ５が図１とは逆方向に接続された場合、バッテリ５が順方向に接続された場合と比較して、第２端子１２の電圧が相対的に低下する。具体的には、第２端子１２に対する第３端子１３の電圧が、バッテリ５の起電力の２倍の電圧分だけ高くなる。この場合にツェナーダイオード４１にツェナー電流が流れないようにするため、ツェナーダイオード４１のツェナー電圧が以下の式（１）を満たすように選択する。

Ｖｚ＋Ｖｂｅ＋Ｖｄ≧Ｖｃ−（−Ｖｂ）＝Ｖｃ＋Ｖｂ・・・・・・（１）
但し、
Ｖｚ ：ツェナー電圧
Ｖｂｅ：トランジスタ３１のベース・エミッタ間のオン電圧の絶対値
Ｖｄ ：ダイオードＤ１の順方向電圧の絶対値
Ｖｃ ：第３端子１３の電圧（最大値）
Ｖｂ ：バッテリ５の起電力（最大値）

式（１）における不等号の右辺は、第２端子１２に対する第３端子１３の電圧の最大値に相当する。そのような最大値について式（１）が満たされるようにツェナー電圧を選択した場合、不等号の左辺全体によって表される電圧を閾値電圧（所定電圧の絶対値に相当）とする。

次に、入出力端子Ａ及び接地端子Ｂに対してバッテリ５が順方向に接続された状態で、波高値が−Ｖｓで表される負のサージ電圧が入出力端子Ａに印加された場合、抵抗器２４を介してＦＥＴ２０のゲート端子２３に印加される第２端子１２の電圧はＶｂ−Ｖｓとなる。この電圧が負の電圧になった場合、ＦＥＴ２０は確実にオフとなるが、コンバータ１０の第２端子１２にもこの電圧が印加されるため、ＦＥＴ１４，１５の寄生ダイオードが導通してＦＥＴ２０のソース端子２１に負のサージ電圧が印加されるようになる。

ここで、入出力端子Ａに負のサージ電圧が印加されることによって、第２端子１２の電圧（Ｖｂ−Ｖｓ）が、入出力端子Ａにバッテリ５が逆方向に接続された場合よりも更に低下した場合、以下の式（２）に示す条件が満たされたときにツェナーダイオード４１にツェナー電流が流れ、トランジスタ３１がオンになってＦＥＴ２０が強制的にオンとなる。これにより、ＦＥＴ２０が負のサージ電圧から保護される。

Ｖｚ＋Ｖｂｅ＋Ｖｄ＜Ｖｃ−（Ｖｂ−Ｖｓ）・・・・・・・・・・（２）
但し、
Ｖｚ ：式（１）を満たすように選択したツェナー電圧
Ｖｃ ：第３端子１３の電圧（瞬時値）
Ｖｂ ：バッテリ５の起電力（瞬時値）
−Ｖｓ：サージ電圧（瞬時値）

式（２）における不等号の右辺は、第２端子１２に対する第３端子１３の電圧の瞬時値に相当する。不等号の左辺全体によって表される電圧は、式（１）における不等号の左辺全体で表される閾値電圧である。一旦オフになったＦＥＴ２０をできるだけ早く強制的にオンにするためには、閾値電圧を決定付けるツェナー電圧を、式（１）が満たされる限り低い電圧とすることが好ましい。

以上のように本実施の形態１によれば、コンバータ（電気回路）１０の第１端子１１にＦＥＴ（スイッチング素子）２０のソース端子（一端子）２１を接続し、ＦＥＴ２０のゲート端子（制御端子）２３とコンバータ１０の第２端子１２との間に抵抗器２４を接続し、更にＦＥＴ２０のゲート端子２３とコンバータ１０の第３端子１３との間に、ダイオードＤ１を介して、トランジスタ（第２のスイッチング素子）３１を有するゲート駆動回路３０を接続してある。そして、ＦＥＴ２０のドレイン端子（他端子）２２に対する第２端子１２の電圧（±Ｖｂ）の極性が正及び負の何れであるかに応じて、夫々ＦＥＴ２０がオン及びオフとなるように構成してある。この構成にて、第２端子１２に対する第３端子１３の電圧が閾値電圧（所定電圧の絶対値）より高い場合、トランジスタ３１がオンとなる。

これにより、入出力端子Ａに印加される電圧（Ｖｂ）に、波高値が−Ｖｓで表される負のサージ電圧が重畳されることによって、ＦＥＴ２０のドレイン端子２２に対する第２端子１２の電圧が正（Ｖｂ）から負（Ｖｂ−Ｖｓ）に変化した場合、ＦＥＴ２０がオンからオフに遷移する。その状態で更に、第２端子１２に対する第３端子１３の電圧が閾値電圧より高くなった場合、トランジスタ３１がオンとなり、ゲート端子２３がオン状態のトランジスタ３１及びダイオードＤ１を介して第３端子１３に接続される。このとき、ＦＥＴ２０のドレイン端子２２に対する上記第３端子１３の電圧が所定のオン電圧より高い場合は、ＦＥＴ２０が強制的にオンとなる。
従って、外部からコンバータ（電気回路）１０に印加されるバッテリ５からの電圧（直流電圧）の極性が逆である場合にコンバータ１０をＦＥＴ（保護素子）２０で速やかに保護すると共に、バッテリ５からの電圧に負のサージ電圧が重畳した場合であっても、ＦＥＴ２０に過電圧が印加されて破壊されるのを防止することが可能となる。

また、実施の形態１によれば、スイッチング素子がＮチャネル型のＦＥＴ２０であり、スイッチング素子の一端子及び他端子の夫々が上記ＦＥＴ２０のソース端子２１及びドレイン端子２２である。
従って、ドレイン端子２２及びソース端子２１間に存在する寄生ダイオードの存在を利用して、ドレイン端子（他端子）２２及びゲート端子（制御端子）２３間の電圧によってＦＥＴ２０をオンに制御することが可能となる。

更に、実施の形態１によれば、第２のスイッチング素子がＰＮＰ型のトランジスタ３１であり、トランジスタ３１のコレクタ端子３１１をＦＥＴ（スイッチング素子）２０のゲート端子（制御端子）２３に接続してある。
従って、トランジスタ３１がオンとなった場合は、ＦＥＴ２０のゲート端子２３の電圧を速やかに引き上げることが可能となる。

（実施の形態２）
実施の形態１が、所謂マイナスアースの回路に負のサージ電圧が印加される形態であるのに対し、実施の形態２は、所謂プラスアースの回路に正のサージ電圧が印加される形態である。
図２は、本発明の実施の形態２に係るコンバータ装置の構成例を示すブロック図である。図中１ｂはコンバータ装置であり、コンバータ装置１ｂは、第１端子１１と第２端子１２又は第３端子１３との間に印加された電圧を変換するコンバータ１０ｂと、第１端子１１にソース端子（一端子に相当）２１が接続されたＰチャネル型のＦＥＴ（スイッチング素子に相当）２０ｂとを備える。ＦＥＴ２０ｂは、ＩＧＢＴ等の他のスイッチング素子であってもよい。

第２端子１２及び第３端子１３夫々は、コンバータ装置１ｂの入出力端子Ａ及び入出力端子Ｃに接続されている。ＦＥＴ２０ｂのドレイン端子（他端子に相当）２２は、コンバータ装置１ｂの接地端子Ｂに接続されている。ＦＥＴ２０ｂのゲート端子（制御端子に相当）２３及び第２端子１２間には、抵抗器２４が接続されている。

入出力端子Ａは、例えば鉛蓄電池からなるバッテリ５の負極と負荷６の一端とに接続される。接地端子Ｂ、バッテリ５の正極、及び負荷６の他端は、接地電位に接続されている。入出力端子Ｃは、例えば電気二重層キャパシタからなる第２電源７の負極と負荷８の一端とに接続されている。第２電源７の正極及び負荷８の他端は、所定の電圧基準点としての接地電位に接続されている。

コンバータ装置１ｂは、また、ゲート端子２３及び第３端子１３間にダイオードＤ１を介して接続されたＮＰＮ型のトランジスタ３１ｂを有するゲート駆動回路（第２のスイッチング素子を有するスイッチ回路に相当）３０ｂと、第２端子１２及び第３端子１３間にダイオードＤ１を介して接続されたツェナーダイオード（定電圧素子に相当）４１及び抵抗器４２の直列回路を有するオン回路４０ｂとを備える。ダイオードＤ１は、カソード端子が第３端子１３に接続されており、第３端子１３に対する第２端子１２の電圧が負の電圧である場合に、第３端子１３からトランジスタ３１ｂ又はツェナーダイオード４１に逆流する電流を阻止するものである。

コンバータ１０ｂは、ＩＧＢＴ、ＦＥＴ等のスイッチング素子をフルブリッジに構成してなる。本実施の形態２では、スイッチング素子としてＰチャネル型のＦＥＴ１４ｂ，１５ｂ，１６ｂ，１７ｂを用いる。ＦＥＴ１４ｂのドレイン端子は、第２端子１２に接続されている。ＦＥＴ１４ｂのソース端子は、ＦＥＴ１５ｂのドレイン端子及びインダクタ１８の一端に接続されている。ＦＥＴ１５ｂのソース端子は第１端子１１に接続されている。ＦＥＴ１６ｂのドレイン端子は、第３端子１３に接続されている。ＦＥＴ１６ｂのソース端子は、ＦＥＴ１７ｂのドレイン端子及びインダクタ１８の他端に接続されている。ＦＥＴ１７ｂのソース端子は第１端子１１に接続されている。ＦＥＴ１４ｂ，１５ｂ，１６ｂ，１７ｂ夫々を駆動する駆動回路は図示を省略する。

ＦＥＴ２０ｂは、ソース端子２１に対するゲート端子２３の電圧が所定の負のオン電圧より低い場合にオンとなる。本実施の形態２では、所定の負のオン電圧の絶対値がバッテリ５の起電力の絶対値より小さいものとする。一方、ＦＥＴ２０ｂはソース端子２１及びドレイン端子２２間に寄生ダイオードを有しており、該寄生ダイオードの順方向電圧を無視すれば、ソース端子２１の電圧がドレイン端子２２の電圧より低くなることはない。よって、ドレイン端子２２に対するゲート端子２３の電圧が上記負のオン電圧より低い場合、ソース端子２１に対するゲート端子２３の電圧も負のオン電圧より低くなってＦＥＴ２０ｂがオンになる。

ゲート駆動回路３０ｂは、トランジスタ３１ｂのエミッタ端子及びコレクタ端子３１１夫々が、ダイオードＤ１のアノード端子及びＦＥＴ２０ｂのゲート端子２３に接続されている。ゲート端子２３とトランジスタ３１ｂのコレクタ端子３１１との間に抵抗器を介装してもよい。トランジスタ３１ｂのベース端子には、抵抗器３２の一端が接続されている。トランジスタ３１ｂのベース端子及びエミッタ端子間に他の抵抗器を接続してもよいが、図２に示す回路構成では他の抵抗器を省略することができる。トランジスタ３１ｂは、サイリスタ等の他のスイッチング素子であってもよい。

オン回路４０ｂは、ツェナーダイオード４１のアノード端子及びカソード端子夫々が、抵抗器４２の一端及び第２端子１２に接続されている。抵抗器４２の他端は、ダイオードＤ１のアノード端子に接続されている。ツェナーダイオード４１及び抵抗器４２の接続点には、抵抗器３２の他端が接続されている。
その他、実施の形態１に対応する箇所には同様の符号を付してその説明を省略する。

上述の構成で、第３端子１３に対する第２端子１２の電圧が、ツェナーダイオード４１のツェナー電圧にダイオードＤ１の順方向電圧の絶対値を加えた電圧よりも高い場合、ダイオードＤ１及び抵抗器４２を介してツェナー電流が流れ、抵抗器４２に電圧降下が生じる。この電圧降下がトランジスタ３１ｂのベース・エミッタ間のオン電圧の絶対値を超えた場合、トランジスタ３１ｂがオンになってエミッタ・コレクタ間が導通するため、第３端子１３の電圧が、ダイオードＤ１及び導通したトランジスタ３１ｂを介してゲート端子２３に印加される。

この場合、ドレイン端子２２に対する第３端子１３の電圧、即ち第２電源７の負の電圧が、上記所定の負のオン電圧からダイオードＤ１の順方向電圧の絶対値を引いた電圧より低いという条件下で、ドレイン端子２２に対するゲート端子２３の電圧が所定の負のオン電圧より低くなる。以下では、この条件が満たされるものとする。これにより、抵抗器２４を介してゲート端子２３に印加される第２端子１２の電圧の高低にかかわらず、ＦＥＴ２０ｂが強制的にオンになる。トランジスタ３１ｂがゲート端子２３の電圧を引き上げることはないため、トランジスタ３１ｂがＦＥＴ２０ｂを強制的にオフにすることはない。

さて、入出力端子Ａ及び接地端子Ｂに対して、図２に示す順方向にバッテリ５が接続された場合、ＦＥＴ２０ｂのゲート端子２３にバッテリ５からの負の電圧が抵抗器２４を介して印加され、ドレイン端子２２に対するゲート端子２３の電圧が所定の負のオン電圧より低くなってＦＥＴ２０ｂがオンになる。これにより、コンバータ１０ｂの第１端子１１と接地端子Ｂとがオン状態のＦＥＴ２０ｂを介して接続されるため、コンバータ１０ｂは、接地端子Ｂに対する入出力端子Ａの電圧と、接地端子Ｂに対する入出力端子Ｃの電圧とを相互に変換可能となる。

次に、入出力端子Ａ及び接地端子Ｂに対して、図２に示す向きとは逆方向にバッテリ５が接続された場合、ＦＥＴ２０ｂのゲート端子２３にバッテリ５からの正の電圧が抵抗器２４を介して印加される。この場合、ソース端子２１の電圧は、バッテリ５からの正の電圧より高くなることはないから、ＦＥＴ２０ｂのソース端子２１に対するゲート端子２３の電圧が負の電圧になることがなく、ＦＥＴ２０ｂが速やかにオフとなってコンバータ１０ｂが逆電圧から保護される。

ところで、入出力端子Ａ及び接地端子Ｂに対してバッテリ５が図２とは逆方向に接続された場合、バッテリ５が順方向に接続された場合と比較して、第２端子１２の電圧が相対的に上昇する。具体的には、第３端子１３に対する第２端子１２の電圧が、バッテリ５の起電力の２倍の電圧分だけ高くなる。この場合にツェナーダイオード４１にツェナー電流が流れないようにするため、ツェナーダイオード４１のツェナー電圧が以下の式（３）を満たすように選択する。

Ｖｚ＋Ｖｂｅ＋Ｖｄ≧Ｖｂ−（−Ｖｃ）＝Ｖｂ＋Ｖｃ・・・・・・（３）
但し、
Ｖｚ ：ツェナー電圧
Ｖｂｅ：トランジスタ３１ｂのベース・エミッタ間のオン電圧の絶対値
Ｖｄ ：ダイオードＤ１の順方向電圧の絶対値
Ｖｂ ：バッテリ５の起電力（最大値）
−Ｖｃ：第３端子１３の電圧（最大値）

式（３）における不等号の右辺は、第３端子１３に対する第２端子１２の電圧の最大値に相当する。そのような最大値について式（３）が満たされるようにツェナー電圧を選択した場合、不等号の左辺全体によって表される電圧を閾値電圧（所定電圧の絶対値に相当）とする。

次に、入出力端子Ａ及び接地端子Ｂに対してバッテリ５が順方向に接続された状態で、波高値が＋Ｖｓで表される正のサージ電圧が入出力端子Ａに印加された場合、抵抗器２４を介してＦＥＴ２０ｂのゲート端子２３に印加される第２端子１２の電圧は−Ｖｂ＋Ｖｓとなる。この電圧が正の電圧になった場合、ＦＥＴ２０ｂは確実にオフとなるが、コンバータ１０ｂの第２端子１２にもこの電圧が印加されるため、ＦＥＴ１４ｂ，１５ｂの寄生ダイオードが導通してＦＥＴ２０ｂのソース端子２１に正のサージ電圧が印加されるようになる。

ここで、入出力端子Ａに正のサージ電圧が印加されることによって、第２端子１２の電圧（−Ｖｂ＋Ｖｓ）が、入出力端子Ａにバッテリ５が逆方向に接続された場合よりも更に上昇した場合、以下の式（４）に示す条件が満たされたときにツェナーダイオード４１にツェナー電流が流れ、トランジスタ３１ｂがオンになってＦＥＴ２０ｂが強制的にオンとなる。これにより、ＦＥＴ２０ｂが正のサージ電圧から保護される。

Ｖｚ＋Ｖｂｅ＋Ｖｄ＜（−Ｖｂ＋Ｖｓ）−（−Ｖｃ）・・・・・・（４）
但し、
Ｖｚ ：式（１）を満たすように選択したツェナー電圧
−Ｖｃ：第３端子１３の電圧（瞬時値）
Ｖｂ ：バッテリ５の起電力（瞬時値）
＋Ｖｓ：サージ電圧（瞬時値）

式（４）における不等号の右辺は、第３端子１３に対する第２端子１２の電圧の瞬時値に相当する。不等号の左辺全体によって表される電圧は、式（３）における不等号の左辺全体で表される閾値電圧である。閾値電圧を決定付けるツェナー電圧を、式（１）が満たされる限り低い電圧とすることが好ましいのは、実施の形態１と同様である。

以上のように本実施の形態２によれば、コンバータ（電気回路）１０ｂの第１端子１１にＦＥＴ（スイッチング素子）２０ｂのソース端子（一端子）２１を接続し、ＦＥＴ２０ｂのゲート端子（制御端子）２３とコンバータ１０ｂの第２端子１２との間に抵抗器２４を接続し、更にＦＥＴ２０ｂのゲート端子２３とコンバータ１０ｂの第３端子１３との間に、ダイオードＤ１を介して、トランジスタ（第２のスイッチング素子）３１ｂを有するゲート駆動回路３０ｂを接続してある。そして、ＦＥＴ２０ｂのドレイン端子（他端子）２２に対する第２端子１２の電圧（±Ｖｂ）の極性が負及び正の何れであるかに応じて、夫々ＦＥＴ２０ｂがオン及びオフとなるように構成してある。この構成にて、第３端子１３に対する第２端子１２の電圧が閾値電圧（所定電圧の絶対値）より高い場合、トランジスタ３１ｂがオンとなる。

これにより、入出力端子Ａに印加される電圧（−Ｖｂ）に、波高値が＋Ｖｓで表される正のサージ電圧が重畳されることによって、ＦＥＴ２０ｂのドレイン端子２２に対する第２端子１２の電圧が負（−Ｖｂ）から正（−Ｖｂ＋Ｖｓ）に変化した場合、ＦＥＴ２０ｂがオンからオフに遷移する。その状態で更に、第３端子１３に対する第２端子１２の電圧が閾値電圧より高くなった場合、トランジスタ３１ｂがオンとなり、ゲート端子２３がオン状態のトランジスタ３１ｂ及びダイオードＤ１を介して第３端子１３に接続される。このとき、ＦＥＴ２０ｂのドレイン端子２２に対する上記第３端子１３の電圧が所定の負のオン電圧より低い場合は、ＦＥＴ２０ｂが強制的にオンとなる。
従って、外部からコンバータ（電気回路）１０ｂに印加されるバッテリ５からの電圧（直流電圧）の極性が逆である場合にコンバータ１０ｂをＦＥＴ（保護素子）２０ｂで速やかに保護すると共に、バッテリ５からの電圧に正のサージ電圧が重畳した場合であっても、ＦＥＴ２０ｂに過電圧が印加されて破壊されるのを防止することが可能となる。

また、実施の形態２によれば、スイッチング素子がＰチャネル型のＦＥＴ２０ｂであり、スイッチング素子の一端子及び他端子の夫々が上記ＦＥＴ２０ｂのソース端子２１及びドレイン端子２２である。
従って、ドレイン端子２２及びソース端子２１間に存在する寄生ダイオードの存在を利用して、ドレイン端子（他端子）２２及びゲート端子（制御端子）２３間の電圧によってＦＥＴ２０ｂをオンに制御することが可能となる。

更に、実施の形態２によれば、第２のスイッチング素子がＮＰＮ型のトランジスタ３１ｂであり、トランジスタ３１ｂのコレクタ端子３１１をＦＥＴ（スイッチング素子）２０ｂのゲート端子（制御端子）２３に接続してある。
従って、トランジスタ３１ｂがオンとなった場合は、ＦＥＴ２０ｂのゲート端子２３の電圧を速やかに引き下げることが可能となる。

更にまた、実施の形態１又は２によれば、ＦＥＴ２０又は２０ｂのドレイン端子２２とコンバータ１０又は１０ｂの第２端子１２との間に外部のバッテリ５が接続され、且つ所定の電圧基準点としての接地電位と第３端子１３との間に外部の第２電源７から正又は負の電圧が印加されており、第２端子１２及び第３端子１３間の最大の電圧以上の電圧を任意に選択して閾値電圧（所定電圧の絶対値）とする。第２端子１２及び第３端子１３間の電圧が最大となるのは、第２端子１２に対してバッテリ５が通常とは逆方向に接続され、且つ第３端子１３に対して外部から印加される第２電源７の電圧の絶対値が最大となる場合である。
つまり、定常的には、コンバータ１０又は１０ｂの第２端子１２及び第３端子１３間の電圧が閾値電圧より高くなることがなく、トランジスタ３１又は３１ｂがオンになることもないため、ＦＥＴ２０又は２０ｂのゲート端子２３とコンバータ１０又は１０ｂの第３端子１３とが接続されないようにすることが可能となる。

更にまた、実施の形態１又は２によれば、オン回路４０又は４０ｂがツェナーダイオード（定電圧素子）４１を含み、ツェナーダイオード４１が導通して流れる電流の一部がトランジスタ３１又は３１ｂのベース電流となるようにしてあるため、ツェナーダイオード４１のツェナー電圧を適宜選択することにより、第２端子１２及び第３端子１３間の電圧が過渡的に閾値電圧（所定電圧の絶対値）より高くなったときに、トランジスタ３１又は３１ｂにベース電流を流してトランジスタ３１又は３１ｂをオンにすることが可能となる。

（実施の形態３）
実施の形態１が、バッテリ５及び負荷６と、第２電源７及び負荷８とでアース（接地電位）が分離されない形態であるのに対し、実施の形態３は、バッテリ５及び負荷６と、第２電源７及び負荷８とでアースが分離される形態である。具体的には、実施の形態１では接地電位であった所定の電圧基準点が、実施の形態３ではコンバータ１０の第１端子１１に変更される。実施の形態３では、また、トランジスタ３１を介してゲート端子２３に印加する電圧をクランプしてゲート端子２３を過電圧から保護する。

図３は、本発明の実施の形態３に係るコンバータ装置の構成例を示すブロック図である。図中１ｃはコンバータ装置であり、コンバータ装置１ｃは、第１端子１１と第２端子１２又は第３端子１３との間に印加された電圧を変換するコンバータ１０と、第１端子１１にソース端子（一端子に相当）２１が接続されたＮチャネル型のＦＥＴ（スイッチング素子に相当）２０とを備える。

第２端子１２及び第３端子１３夫々は、コンバータ装置１ｃの入出力端子Ａ及び入出力端子Ｃに接続されている。ＦＥＴ２０のドレイン端子（他端子に相当）２２は、コンバータ装置１ｃの接地端子Ｂに接続されている。ＦＥＴ２０のゲート端子（制御端子に相当）２３及び第２端子１２間には、抵抗器２４が接続されている。入出力端子Ｃ及び接地端子Ｂ間、即ち第３端子１３及びドレイン端子２２間には、コンデンサ１９が接続されている。

入出力端子Ａは、例えば鉛蓄電池からなるバッテリ５の正極と負荷６の一端とに接続される。接地端子Ｂ、バッテリ５の負極、及び負荷６の他端は、接地電位に接続されている。入出力端子Ｃは、例えば電気二重層キャパシタからなる第２電源７の正極と負荷８の一端とに接続されている。第２電源７の負極及び負荷８の他端は、第２の接地端子Ｄを介して所定の電圧基準点としての第１端子１１に接続されている。以下では、単に電圧という場合、接地電位に対する電位差をいうものとする。

コンバータ装置１ｃは、また、ゲート端子２３及び第３端子１３間にダイオードＤ１を介して接続されたＰＮＰ型のトランジスタ３１を有するゲート駆動回路（第２のスイッチング素子を有するスイッチ回路に相当）３０ｃと、第２端子１２及び第３端子１３間にダイオードＤ１を介して接続されたツェナーダイオード（定電圧素子に相当）４１及び抵抗器４２の直列回路を有するオン回路４０とを備える。

ゲート駆動回路３０ｃは、トランジスタ３１のエミッタ端子及びコレクタ端子３１１夫々が、ダイオードＤ１のカソード端子及び抵抗器３３の一端に接続されている。抵抗器３３の他端は、ＦＥＴ２０のゲート端子２３及びツェナーダイオード３４のカソード端子に接続されている。ツェナーダイオード３４のアノード端子は、接地端子Ｂに接続されている。トランジスタ３１のベース端子には、抵抗器３２の一端が接続されている。抵抗器３３の抵抗値は、抵抗器２４の抵抗器よりも十分小さくしてある。

その他、実施の形態１に対応する箇所には同様の符号を付してその説明を省略する。

上述のとおり、実施の形態１におけるコンバータ装置１に対して本実施の形態３におけるコンバータ装置１ｃは、第２電源７の負極と負荷８の他端とに対する接続経路が異なるのに加えて、コンデンサ１９が追加されており、更にゲート駆動回路３０ｃの構成が異なる。

例えば、入出力端子Ａ及び接地端子Ｂに対して、図３に示す順方向にバッテリ５が接続された場合、実施の形態１と同様にＦＥＴ２０がオンとなる。これにより、コンデンサ１９は、第２電源７の電圧と同じ電圧に充電される。コンバータ１０が電圧の変換を開始した場合、コンバータ１０と第２電源７及び負荷８との間で流れる電流について、実施の形態１ではＦＥＴ２０を介して電流が流れるのに対して、本実施の形態３では第２の接地端子Ｄを介して電流が流れる。但し、所定の電圧基準点としての第１端子１１がＦＥＴ２０を介して接地電位に接続されるため、コンバータ装置１と１ｃとでは、バッテリ５、負荷６、第２電源７及び負荷８夫々に対する電圧の関係に本質的な違いが生じない。

一方、入出力端子Ａ及び接地端子Ｂに対して、図３に示す方向とは逆方向にバッテリ５が接続された場合、コンデンサ１９が実施の形態１における第２電源７と等価的な位置に接続されているから、各部の電圧の関係が実施の形態１の場合と同じになり、ＦＥＴ２０がオフとなる。この場合、ツェナーダイオード４１にツェナー電流が流れないようにするため、ツェナーダイオード４１のツェナー電圧が実施の形態１における式（１）を満たすように選択すればよい。

次に、入出力端子Ａ及び接地端子Ｂに対してバッテリ５が順方向に接続された状態で、波高値が−Ｖｓで表される負のサージ電圧が入出力端子Ａに印加された場合、抵抗器２４を介してＦＥＴ２０のゲート端子２３に印加される第２端子１２の電圧（Ｖｂ−Ｖｓ）が負の電圧になったときに、実施の形態１と同様にＦＥＴ２０が確実にオフとなる。

その後、第２端子１２の電圧（Ｖｂ−Ｖｓ）が、入出力端子Ａにバッテリ５が逆方向に接続された場合よりも更に低下して実施の形態１における式（２）が満たされる状態となった場合、ツェナーダイオード４１にツェナー電流が流れ、トランジスタ３１がオンになってＦＥＴ２０が強制的にオンとなる。これにより、ＦＥＴ２０が負のサージ電圧から保護される。但し、式（２）で第３端子１３の電圧を表すＶｃを与えるのはコンデンサ１９である。式（２）が満たされてＦＥＴ２０がオンになった場合、ツェナー電流は第２電源７から安定的に供給される。

ところで、トランジスタ３１がオンになった場合、第３端子１３の電圧が、ダイオードＤ１及び導通したトランジスタ３１を介してゲート端子２３に印加される。この電圧がドレイン端子２２に対するゲート端子２３の耐圧を超える可能性がある。そこで本実施の形態３では、トランジスタ３１を介してゲート端子２３に印加される電圧を一定の電圧にクランプする。具体的には、ツェナーダイオード３４のツェナー電圧を、上記の耐圧より低い電圧に選択し、抵抗器３３に流れるツェナー電流による電圧降下によって、ゲート端子２３に印加する電圧を低減する。

以上にように本実施の形態３によれば、バッテリ５及び負荷６と、第２電源７及び負荷８とでアースが分離されているにも関わらず、実施の形態１による効果と同様の効果を奏する。加えて、ＦＥＴ２０のゲート端子２３に印加される電圧を耐圧より低い電圧に低減することが可能となる。

また、実施の形態３によれば、コンバータ１０の第３端子１３とＦＥＴ２０のドレイン端子２２との間にコンデンサ１９を接続してあるため、ＦＥＴ２０がオンからオフに切り替わる前後で、コンバータ１０の第２端子１２及び第３端子１３間の電圧関係を保持することが可能となる。

更に、実施の形態１から３によれば、電気回路が、第１端子１１と第２端子１２又は第３端子１３との間に印加された電圧を変換するコンバータ１０又は１０ｂであり、第１端子１１及び第２端子１２間にバッテリ５から印加される逆電圧からコンバータ１０又は１０ｂを保護することが可能となる。

今回開示された実施の形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。また、各実施の形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。

１、１ｂ、１ｃ コンバータ装置（電気機器）
１０ ＤＣ／ＤＣコンバータ（電気回路）
１１ 第１端子
１２ 第２端子
１３ 第３端子
２０、２０ｂ ＭＯＳＦＥＴ（スイッチング素子）
２１ ソース端子（一端子）
２２ ドレイン端子（他端子）
２３ ゲート端子（制御端子）
２４ 抵抗器
３０、３０ｂ、３０ｃ ゲート駆動回路
３１、３１ｂ トランジスタ（第２のスイッチング素子）
３１１ コレクタ端子
４０、４０ｂ オン回路
４１ ツェナーダイオード（定電圧素子）
Ａ、Ｂ 入出力端子
Ｃ 接地端子
Ｄ 第２の接地端子

Claims (7)

1. 第１、第２及び第３端子を有する電気回路と、前記第１端子に一端子が接続されたスイッチング素子と、該スイッチング素子の制御端子及び前記電気回路の第２端子間に接続された抵抗器とを備え、前記スイッチング素子の他端子及び前記第２端子間の電圧の極性の正／負（又は負／正）に応じて前記スイッチング素子がオン／オフとなる電気機器において、
   前記制御端子及び第３端子間に接続された第２のスイッチング素子を有するスイッチ回路と、
   前記第２端子に対する第３端子の電圧が正の所定電圧より高い（又は負の所定電圧より低い）場合、前記第２のスイッチング素子をオンにするオン回路と
   を備えることを特徴とする電気機器。
2. 前記所定電圧の絶対値は、前記第２及び第３端子間の最大の電圧以上であることを特徴とする請求項１に記載の電気機器。
3. 前記スイッチング素子は、ＭＯＳＦＥＴであり、
   前記一端子及び他端子の夫々は、ソース端子及びドレイン端子であること
   を特徴とする請求項１又は２に記載の電気機器。
4. 前記第２のスイッチング素子は、トランジスタであり、コレクタ端子を前記制御端子に接続してあること
   を特徴とする請求項１から３の何れか１項に記載の電気機器。
5. 前記オン回路は、定電圧素子を含み、該定電圧素子が導通して流れる電流の一部が前記トランジスタのベース電流となるようにしてあることを特徴とする請求項４に記載の電気機器。
6. 前記コンバータの第３端子と前記スイッチング素子の他端子との間に接続されたコンデンサを備えることを特徴とする請求項１から５の何れか１項に記載の電気機器。
7. 前記電気回路は、前記第１端子と、第２又は第３端子との間に印加された電圧を変換するＤＣ／ＤＣコンバータであることを特徴とする請求項１から６の何れか１項に記載の電気機器。

Images